KR100749074B1 - Ａｄ 변환 장치 - Google Patents

Ａｄ 변환 장치 Download PDF

Info

Publication number
KR100749074B1
KR100749074B1 KR1020050044240A KR20050044240A KR100749074B1 KR 100749074 B1 KR100749074 B1 KR 100749074B1 KR 1020050044240 A KR1020050044240 A KR 1020050044240A KR 20050044240 A KR20050044240 A KR 20050044240A KR 100749074 B1 KR100749074 B1 KR 100749074B1
Authority
KR
South Korea
Prior art keywords
signal
band
converter
digital
sub
Prior art date
Application number
KR1020050044240A
Other languages
English (en)
Other versions
KR20060122190A (ko
Inventor
오정호
Original Assignee
(주)에이스딕시오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이스딕시오 filed Critical (주)에이스딕시오
Priority to KR1020050044240A priority Critical patent/KR100749074B1/ko
Publication of KR20060122190A publication Critical patent/KR20060122190A/ko
Application granted granted Critical
Publication of KR100749074B1 publication Critical patent/KR100749074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 하나의 채널이 사용하는 대역폭이 매우 넓은 통신 서비스에 사용하기 위한 AD 변환 장치에 관한 것으로, 특히, 수신된 넓은 대역폭의 아날로그 신호를 디지털 신호로 변환하여 처리하는 광대역 AD 변환 장치에 관한 것이다.
본 발명의 광대역 지원 디지털 수신기는, 안테나가 수신한 하나의 채널에 대한 신호를 2개 이상의 서브 대역을 분할하기 위한 아날로그 신호 분할부; 상기 아날로그 신호 분할부에 의해 분할된 각 서브 대역에 하나씩 할당되며, 해당 대역의 신호를 AD 변환하는 서브 대역 AD 변환부; 및 상기 서브 대역 AD 변환부의 출력 디지털 신호들을 하나로 결합하기 위한 디지털 신호 결합부를 포함하는 것을 특징으로 한다.
본 발명의 사상에 따른 AD 변환 장치를 실시하면 기존의 대역폭의 제한 때문에 사용할 수 없었던 광대역 신호에 대하여 직접적인 아날로그-디지털 변환이 가능하게 된다. 또한, 비교적 저렴한 협대역 AD 컨버터를 사용하여 광대역 아날로그 신호를 처리함으로써, 비용 절감의 효과도 있다.
ADC, AD 컨버터, UWB, SNR, 디지털 수신기

Description

ＡＤ 변환 장치{AD Converting Device}
도 1은 종래기술에 의한 AD 변환 장치의 구조를 나타낸 블록도,
도 2는 본 발명의 사상에 따른 AD 변환 장치의 구조를 나타낸 블록도,
도 3은 본 발명의 제1 실시예에 따른 AD 변환 장치의 구조를 나타낸 블록도,
도 4는 도 3의 AD 변환 장치의 AD 변환 과정을 나타낸 그래프,
도 5는 본 발명의 제2 실시예에 따른 AD 변환 장치의 구조를 나타낸 블록도.
* 도면의 주요부분에 대한 부호의 설명
100-1 ~ 100-N : 서브 대역 AD 변환부,
200 : 디지털 신호 결합부 300 : 아날로그 신호 분할부
400 : 제어부
본 발명은 하나의 채널이 사용하는 대역폭이 매우 넓은 통신 서비스에 사용하기 위한 AD 변환 장치에 관한 것으로, 특히, 수신된 넓은 대역폭의 아날로그 신 호를 디지털 신호로 변환하여 처리하는 광대역 AD 변환 장치에 관한 것이다.
무선 통신 수신기는 최초 아날로그 방식에서 최근에는 디지털 방식으로 구현되고 있다. 디지털 방식의 수신기도 그 수신 안테나로 입력되는 무선 전자기파 신호는 아날로그 신호일 수 밖에 없어, 디지털 방식의 수신기에는 필수적으로 아날로그-디지털 변환 장치가 필요하게 된다. 종래기술에 의한 비교적 단순한 구조의 AD 변환 장치를 도 1에 도시하였다.
AD 변환 장치를 구비한 디지털 방식 수신기의 구조는, 소정의 필터/튜너 수단에 의해 필요한 대역의 채널을 선택하면, 선택된 채널 대역폭의 신호를 AD 변환 장치로 변환하여 생성한 디지털 데이터로 해당 동작(방송 디스플레이, 음성 변조 등)을 수행하게 된다. 방송 및 통신 수단의 다양화에 따라 무선 통신에 사용되는 주파수 대역은 계속 증대되고 있는데, 매우 높은 대역을 가지는 무선 전자기파 신호에 바로 AD 변환을 위한 셈플링을 수행시키려면, 매우 높은 셈플링 주파수를 가지는 AD 변환 장치가 필요하게 되는데, AD 변환 장치는 셈플링 주파수가 높을 수록 가격은 크게 증대하는 경향이 있다.
AD 변환 장치는 아날로그 신호를 디지털 신호로 변환하는 장치로서 원하는 신호 이외의 잡음이 형성되지 않도록 그 성능에 있어서 신호 대 잡음비(Signal to Noise Ratio : SNR) 등의 특성이 중요시 된다. 또한, AD 변환 장치는 동작 클럭의 절반 보다 큰 주파수 영역을 셈플링(아날로그 신호를 디지털 신호로 바꾸는 방법)할 수 있으며 이 영역을 나이퀴스트 영역(Nyquist Zone)이라고 부른다. 디지털 신호는 정해진 비트 수로 표현되기 때문에 실제 신호와 샘플 값과 사이에는 양자화에 따른 오차를 갖는다. 이 오차는 신호의 잡음으로 계산되어 양자화 잡음(Quantization Noise)이라 불린다. 양자화 잡음은 첫번째 나이퀴스트 영역 내에 균일하게 분포한다.
양자화 잡음에 따른 신호 대 잡음 비(SNR)와 셈플링 비트 수(ADC 비트 수, N)의 관계는 다음 식 1과 같다.
Figure 112005027622963-pat00001
즉, AD 변환 장치의 셈플링 비트수가 많을수록 더 좋은 SNR을 얻을 수 있다.
현재, 이동통신에서 AD 변환 장치는 수신된 무선 신호를 디지털로 처리하기 위해서 사용한다. 이동통신에서 사용하는 주파수 대역이 증가함에 따라서 AD 변환 장치에서 처리해야 하는 주파수 대역도 증가하고 있다. 또한 이동 통신의 수신 신호는 일반적으로 미약한 신호이므로 이를 손실이나 왜곡 없이 아날로그에서 디지털로 변환하기 위해서는 SNR이 높아야 한다. 하지만 식 1에서 살펴 본 바와 같이 넓은 대역을 신호의 왜곡 없이 처리 하기 위해서는 매우 빠른 셈플링 주파수와 많은 셈플링 비트수가 필요하게 된다. 현재의 기술로는 이 두 가지 요건을 동시에 만족시키기는 어렵다. 따라서 많은 경우 두 가지 중 한가지 조건을 만족시키면서 사용하고 있다.
당업계에서 상기 문제점을 해결하기 위해, 높은 대역을 가지는 신호의 경우에는 AD 변환을 수행하기에 앞서 높은 주파수의 안테나 수신 신호를 셈플링이 편리한 중간 주파수 대역으로 낮추어 놓은 상태에서, 비교적 낮은 셈플링 주파수로 AD 변환을 수행하는 방식을 사용하였다.
그런데, 채널의 고주파수화와 통신 서비스의 고품질화는, 하나의 채널이 사용하는 주파수 대역폭을 넓히게 된다. 고주파 대역에서 하나의 채널이 사용하는 대역폭(채널 대역폭)이 넓어짐에 따라, 이를 셈플링이 용이한 중간 주파수 대역으로 낮추는 경우 하나의 채널 신호가 중간 주파수 대역에서 차지하는 대역폭이 너무 넓어져서 셈플링이 곤란하게 되는 문제점이 있었다. 이는 특히, 채널 대역폭이 500MHz에 이르는 UWB(ultra wide band : 초광대역) 통신/방송에서 크게 문제될 수 있다.
본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 저렴한 비용으로 매우 높은 주파수를 포함하는 넓은 대역폭을 가지는 아날로그 신호를 디지털 신호로 변환하는 장치를 제공하는데 그 목적이 있다.
또한, 본 발명은 매우 높은 SNR 값을 가지는 AD 변환 장치를 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 광대역 지원 디지털 수신기는, 안테나가 수신한 하나의 채널에 대한 신호를 2개 이상의 서브 대역을 분할하기 위한 아날로그 신호 분할부; 상기 아날로그 신호 분할부에 의해 분할된 각 서브 대역에 하나씩 할당되며, 해당 대역의 신호를 AD 변환하는 서브 대역 AD 변환부; 및 상기 서브 대역 AD 변환부의 출력 디지털 신호들을 하나로 결합하기 위한 디지털 신호 결합부를 포함하는 것을 특징으로 한다.
본 발명의 설명에서 채널의 개념은 통신을 수행하려는 일련의 데이터를 가지는 신호가 존재하게 되는 주파수 대역을 말하는 것이다. 주파수 대역상에서의 개념이므로, 실제 통신 서비스 상에서는 본 설명의 개념에 따른 하나의 채널을 다시 시분할 또는 코드분할하여 다수개의 통신 서비스용 채널을 만들 수도 있다.
도 2는 본 발명 일실시예에 따른 AD 변환 장치의 전체 블록 구조를 도시하고 있다. 도시한 AD 변환 장치는, 안테나가 수신한 하나의 채널에 대한 신호를 2개 이상의 서브 대역을 분할하기 위한 아날로그 신호 분할부(300); 상기 아날로그 신호 분할부에 의해 분할된 각 서브 대역에 하나씩 할당되며, 해당 대역의 신호를 AD 변환하는 2개 이상의 서브 대역 AD 변환부(100-1 ~ 100-M); 상기 2개 이상의 서브 대역 AD 변환부의 출력 디지털 신호들을 하나로 결합하기 위한 디지털 신호 결합부(200); 및 상기 아날로그 신호 분할부(300)의 동작을 제어하기 위한 제어부(400)를 포함한다.
상기 아날로그 신호 분할부(300)는 입력받은 안테나 수신 신호를 그 주파수 대역별 및/또는 시간별로 분할하여, 해당 서브 대역 AD 변환부(100)로 전달한다. 동일 시간구간의 동일 주파수 대역의 신호가 전달되는 서브 대역 AD 변환부(100)는 통신 서비스 방식(예 : TDMA, CDMA, FDMA, T/FDMA 등)에 따라 하나 또는 다수개의 단위 서브 대역 AD 변환부(100-1 ~ 100-M)를 포함할 수 있다. 가장 단순한 경우에 는 하나의 단위 서브 대역 AD 변환부(100-1)로만, 단지 타임 슬롯 구간을 다르게 하여 모든 서브 대역에 대한 변환 처리를 수행토록 구현할 수도 있다.
상기 주파수 대역별 기준 및 시간별 기준의 적절한 조합으로 이루어지는 신호 분할 기준은 통신 서비스 방식(예 : TDMA, CDMA, FDMA, T/FDMA 등)에 따라 달라진다.
상기 각 단위 서브 대역 AD 변환부(100-1 ~ 100-M)는 안테나 수신 신호의 주파수 대역 중 디지털 변환 처리를 담당하게 되는 대역이 서로 중복되도록 구현할 수도 있으나, 서로 다른 대역의 안테나 수신 신호의 디지털 변환 처리를 담당하도록 구현하는 것이 바람직하다. 또한, AD 변환 처리시 셈플링 주파수를 담당하는 주파수 대역별로 서로 다르게 구현할 수도 있고, 동일한 중간 주파수로 다운 스케일하여 셈플링 주파수는 동일하게 구현할 수도 있다.
상기 디지털 신호 결합부(200)는 상기 서브 대역 AD 변환부(100)에서 출력하는 디지털 신호를 하나로 결합하기 위한 부분으로서, TDMA 방식의 서비스인 경우에는 단순히 상기 각 단위 서브 대역 AD 변환부(100-1 ~ 100-M)에서 출력하는 N개의 디지털 신호들을 결합하는 디지털 신호 합산기로 구현할 수도 있다. 그러나, 보다 복잡한 변조/복조를 사용하는 통신 서비스 방식에 있어서는 디지털 신호를 일정 기간 버퍼링하는 기능, 상기 제어부(400)의 제어부에 따라 상기 단위 서브 대역 AD 변환부(100-1 ~ 100-M)에서 출력하는 M개의 디지털 신호들 중 필요한 것만을 선택하여 결합하는 기능을 가질 수도 있다.
상기 제어부(400)는 최종 결합된 디지털 신호가 통신 서비스 방식으로 규정 된 디코딩 규칙에 의해 얻어질 수 있도록, 상기 디지털 신호 결합부(200) 및 아날로그 신호 분할부(300)의 동작을 제어하기 위한 구조이다. 상기 디지털 신호 결합부(200)가 앞서 설명하였던 가장 단순한 구조인 경우에는 상기 아날로그 신호 분할부(300) 만을 제어하도록 구현할 수도 있다.
상기와 같은 구조를 가지는 본 발명의 AD 변환 장치는 기존의 AD 변환 장치가 가지고 있는 제한 조건인 양자화 비트수와 샘플링 대역의 문제를 해결하여 비실시간으로 넓은 대역의 신호를 높은 SNR로 처리하고자 한다.
본 발명의 기본 개념은 광대역의 신호를 디지털로 변환시킬 때 모든 대역을 한꺼번에 처리하지 않고 아날로그 및 디지털 필터를 이용하여 광대역을 여러 개의 협대역으로 분리하여 순차적으로 변환하는 것이다. 협대역으로 분리된 아날로그 신호는 다시 주파수축으로 다운 스케일(down scale)하여, 셈플링이 편리한 중간 주파수 대역에서 AD 변환시키며, 변환된 디지털 신호는 엔씨오(Numerical Controlled Oscillator : NCO)를 이용하여 원래의 주파수로 복원시킨 후, 분할된 각 주파수 대역별 디지털 신호를 결합시켜 최종적으로 변환된 디지털 신호를 생성하게 된다. 즉, 본 발명의 사상에 따른 비실시간 동작 광대역 아날로그-디지털 변환기는 넓은 대역의 신호를 높은 SNR 로 처리하여 신호의 왜곡 없이 아날로그 신호를 디지털로 변환이 가능하게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(실시예 1)
도 3에 도시한 바와 같은 본 실시예의 AD 변환 장치는, 안테나가 수신한 하나의 채널에 대한 신호를 2개 이상의 서브 대역으로 분할하여, 선택된 하기 서브 대역 AD 변환부(100'-1 ~ 100'-M)에 전달하기 위한 아날로그 신호 분할부(300'); 상기 아날로그 신호 분할부에 의해 분할된 각 서브 대역에 하나씩 할당되며, 해당 대역의 신호를 AD 변환하는 서브 대역 AD 변환부(100'-1 ~ 100'-M); 상기 서브 대역 AD 변환부(100'-1 ~ 100'-M)의 출력 디지털 신호들을 하나로 결합하기 위한 디지털 신호 결합부(200'); 및 상기 아날로그 신호 분할부(300') 및 디지털 신호 결합부(200')의 동작을 제어하기 위한 제어부(400')를 포함한다.
도시한 아날로그 신호 분할부(300')는, 입력받은 안테나 수신 신호를 AD 변환에 적합한 정도로 주파수를 다운 스케일하기 위한 주파수 다운 스케일러(340); 및 상기 주파수 다운 스케일러(340)의 출력 신호를 선택된 서브 대역 AD 변환부(100'-1 ~ 100'-M)로 전달하기 위한 스위칭 MUX(320)를 포함한다.
상기 주파수 다운 스케일러(340)는 입력되는 광대역 아날로그 신호의 전체 대역을 소정의 스케일 만큼 감소시키기 위한 것이며, 다운 스케일 정도는 상기 제어부(400')의 제어 신호에 따라 결정된다.
본 실시예의 AD 변환 장치가 하나의 타임 슬롯(time slot)에서 하나의 서브 대역의 주파수를 가지는 입력 신호에 대하여 AD 변환을 수행하는 경우라면(예컨대, 특정 시간에 할당된 서비스 채널의 데이터가 실리는 주파수 서브 대역이 변경되는 간단한 구조의 CDMA 또는 F/TDMA 서비스), 상기 스위칭 MUX(320)는 각 타임 슬롯 구간에서 하나의 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)에만 상기 주파수 다운 스케일러(340)의 출력 신호를 전달한다. 반면, 하나의 타임 슬롯 구간에서 특정 주파수 서브 대역에 가중치를 부여하는 복잡한 방식의 채널 분할 서비스(예컨대, 복잡한 구조의 CDMA)에 사용하는 경우라면, 상기 스위칭 MUX(320)는 각 타임 슬롯 구간에서 하나 이상의 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)를 선택하여 상기 주파수 다운 스케일러(340)의 출력 신호를 전달한다.
상기 서브 대역 AD 변환부(100')를 이루는 각 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)는, 입력받은 아날로그 신호 중 할당된 서브 대역 신호만을 선택하기 위한 아날로그 필터(140); 상기 아날로그 필터에서 출력되는 아날로그 신호를 디지털 신호로 변환하기 위한 AD 컨버터(130); 상기 AD 컨버터(130)가 생성하는 디지털 신호에서 상기 서브 대역 외 성분을 제거하기 위한 디지털 필터(120); 및 상기 디지털 신호의 대역을 원래의 대역으로 복원시키기 위한 엔씨오(110)를 포함할 수 있다.
상기 각 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)에 포함되는 상기 아날로그 필터(140)들은 서로 다른 패스 대역을 가지도록 구현할 수도 있으며, 서로 동일한 패스 대역을 가지도록 구현할 수도 있다. 후자의 경우에 각 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)에 할당되는 수신 대역의 구분은 상기 주파수 다운 스케일러(340)에서의 주파수 다운 스케일 정도에 따라 이루어진다.
상기 아날로그 필터(140)는 일종의 대역 통과 필터인데, 아날로그 필터의 본질적인 특성상 통과 대역 외 신호를 다소 통과시키게 되며, 비용절감을 위해 필터 특성을 떨어뜨리는 경우 대역 외 신호의 통과 현상은 더욱 심화된다. 상기 디지털 필터(120)는 아날로그 필터(140)로 채 거르지 못하고 통과되는 대역 외 성분을 보다 완전히 제거하기 위한 구성이다. 따라서, 아날로그 필터(140)의 품질이 우수하거나, 대역 외 신호가 다소 존재하여도 크게 문제되지 않는 경우에는 생략될 수도 있다. 또한, 상기 디지털 필터(120)는 각 서브 대역 AD 변환부에 할당되는 서브 대역의 폭이 좁은 경우에는 하나의 필터로 구현할 수도 있지만, 상기 서브 대역이 넓은 경우에는 도시한 바와 같이 다수개의 단위 필터(120-1 ~ 120-K)의 집합으로 구현할 수도 있다.
상기 엔씨오(110)는, 상기 주파수 다운 스케일러(340)에 의해 다운 스케일된 상기 디지털 신호의 대역을 원래의 대역으로 복원시키는 역할 및 K개의 디지털 단위 필터(120-1 ~ 120-K)로부터의 출력 신호를 하나로 결합하는 역할도 수행하도록 구현할 수 있다.
상기 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)의 구비 개수는, 광대역을 가지는 안테나 수신 신호의 전체 대역을 분할하려는 개수와 밀접한 관계를 가진다. 안테나 수신 신호의 대역 분할 개수와 동일한 개수의 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)를 구비하도록 구현할 수도 있고, 안테나 수신 신호의 대역 분할 개수를 소정 정수로 나눈 수 만큼 구비하도록 구현할 수도 있고, 2개의 서브 대역 AD 변환부(100'-1 ~ 100'-2)가 번갈아 처리하도록 구현할 수도 있고, 하나의 AD 변환부(100'-1)만으로 타임 슬롯에 따라 달라지는 서브 대역을 계속 처리하도록 구현할 수도 있다.
상기 디지털 신호 결합부(200')는, 상기 각 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)의 출력 신호들을 소정 시간 유지하기 위한 2개 이상의 단위 버퍼(240-1 ~ 240-N)를 포함하는 결합 버퍼(240); 상기 각 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)의 출력 신호들을 소정의 규칙에 따라 상기 단위 버퍼(240-1 ~ 240-N)로 전달하기 위한 디코더(220); 및 상기 결합 버퍼(240)에 저장된 데이터들을 결합하여 광대역 디지털 신호를 생성하기 위한 디지털 신호 결합기(260)를 포함한다.
상기 결합 버퍼(240)가 구비하는 단위 버퍼(240-1 ~ 240-M)의 개수는, 본 실시예의 상기 서브 대역의 개수만큼 구비하는 것이 안정적인 품질을 보장할 수 있지만, 서브 대역 중 일부만을 결합하여도 품질에 문제가 없는 경우에는 보다 작은 개수로 구비할 수도 있다. 전자의 경우 상기 디코더(220)는 각 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)의 출력 신호를 해당 서브 대역 AD 변환부(100'-1 ~ 100'-M)가 담당하는 대역과 동일한 대역 신호를 버퍼링하도록 지정된 버퍼로 전달하도록 구현할 수 있다. 후자의 경우 상기 디코더(220)는 채널 분할 서비스 규칙에 따라 또는 단위 서브 대역 AD 변환부(100'-1 ~ 100'-M)들에서 출력하는 신호들을 그 출력 순서대로 상기 단위 버퍼(240-1 ~ 240-N)에 전달하도록 구현할 수 있다.
본 실시예의 AD 변환 장치는, 높은 동작 클럭을 갖는 협대역 동작 특성을 가지는 M개의 AD 컨버터(130)를 이용하여 광대역 신호를 처리한다. 입력된 아날로그 신호는 제어부(400')에 의해서 제어되는 스위칭 MUX(320)를 이용하여 입력 여부가 결정된다. 제어부(400')는 기존 수신된 신호의 처리가 끝났을 경우 스위치를 연결하여 그 다음 아날로그 신호를 입력 받을 수 있도록 구현할 수 있다.
우수한 품질의 디지털 변환 신호를 얻기 위해, 상기 AD 컨버터(130)는 높은 신호대 잡음비(SNR)를 가지는 것이 바람직하며, 상기 디지털 필터(120-1 ~ 120-K)는 높은 어테뉴에이션 레벨(attenuation level)을 가지는 것이 바람직하다.
도 4는 본 실시예의 AD 변환 장치의 AD 변환 동작 원리를 주파수 측면에서 설명하기 위한 것이다.
입력 광대역 아날로그 신호(810)는 아날로그 필터(140)을 거친 후 AD 컨버터(130)가 처리할 수 있는 협대역 아날로그 신호(820, 821)로 변환된다. 협대역 아날로그 신호(820, 821)는 AD 컨버터(130)를 거친 후 각각 디지털 필터(120-1 ~ 120-K)를 통과하여, 디지털 필터링 된 다수개의 최협대역 디지털 신호(830, 831, 832, 833)가 된다. 각각의 최협대역 디지털 신호들(830, 831, 832, 833)은 엔씨오(110)를 이용하여 원래의 주파수로 높여진 주파수 복원 협대역 디지털 신호(840, 841)로 변환된 후, 디지털 신호 결합부(200')에 의해 최종적으로 광대역 디지털 신호(850) 로 변환된다.
(실시예 2)
도 5에 도시한 바와 같은 본 실시예의 AD 변환 장치는, 안테나가 수신한 하나의 채널에 대한 아날로그 신호를 소정의 타임 슬롯 구간 동안 하기 서브 대역 AD 변환부(100"-1 ~ 100"-M)로 전달하기 위한 타임 분할 스위치(301); 상기 하나의 채널의 신호가 실려있는 전체 주파수 대역을 분할한 서브 대역에 하나씩 할당되며, 해당 대역의 신호를 AD 변환하는 서브 대역 AD 변환부(100"-1 ~ 100"-M); 상기 서브 대역 AD 변환부(100"-1 ~ 100"-M)의 출력 디지털 신호들을 하나로 결합하기 위한 디지털 신호 결합부(200"); 및 상기 타임 분할 스위치(301) 및 디지털 신호 결합부(200")의 동작을 제어하기 위한 제어부(400")를 포함한다.
본 실시예의 AD 변환 장치는 TDMA 등과 같이 필요한 정보가 실리는 시간 구간이 정해져 있는 통신 서비스에 사용하기에 적합하다. 이를 위해 상기 타임 분할 스위치(301)는 서비스 규칙에 따라 필요한 정보가 실리게 되는 타임 슬롯 구간 동안 안테나 수신 신호의 서브 대역 AD 변환부(100"-1 ~ 100"-M)로의 전송경로를 형성한다.
상기 서브 대역 AD 변환부(100")는 2개 이상의 단위 서브 대역 AD 변환부(100"-1 ~ 100"-M)로 이루어질 수 있으며, 상기 각 단위 서브 대역 AD 변환부(100"-1 ~ 100"-M)는, 입력받은 아날로그 신호 중 할당된 서브 대역 신호만을 선택하여 AD 변환에 적합한 주파수로 낮춰주기 위한 아날로그 필터(140'); 상기 아날 로그 필터에서 출력되는 아날로그 신호를 디지털 신호로 변환하기 위한 AD 컨버터(130'); 상기 AD 컨버터가 생성하는 디지털 신호에서 상기 서브 대역 외 성분을 제거하기 위한 디지털 필터(120'); 및 상기 디지털 신호의 대역을 원래의 대역으로 복원시키기 위한 엔씨오(110')를 포함할 수 있다.
본 실시예의 디지털 신호 결합부(200")도 도 2에 도시한 상기 제1 실시예의 경우와 유사한 구조를 가지도록 구현할 수도 있으나, 단순한 타임 분할 방식을 사용하는 본 실시예의 AD 변환 장치의 특성상, 디지털 신호 합산기로 간단하게 구현할 수도 있다. 보다 바람직하게는 상기 디지털 신호 결합부(200")도 버퍼를 구비하도록 구현하는 것이 좋다.
본 실시예의 AD 변환 장치로 입력되는 아날로그 신호는 소정의 타임 슬롯 구간 동안 상기 서브 대역 AD 변환부(100"-1 ~ 100"-M) 모두에 병렬적으로 전달된다. 상기 각 서브 대역 AD 변환부(100"-1 ~ 100"-M)로 전달된 아날로그 신호는, 아날로그 필터(140')에 의해 해당 서브 대역 신호만으로 취사 선택되며, 선택된 서브 대역의 신호를 AD 컨버터(130')가 동작할 수 있는 중간 주파수 대역으로 주파수 다운 스케일된다. 다음 AD 컨버터(130')에 의해 디지털 신호로 변환되고, 디지털 필터(120')를 통해 대역 외 성분이 제거된다. 본 실시예도 디지털 필터(120')는 구현에 따라 생략할 수 있다. 디지털 변환된 신호는 엔씨오(110')에 의해 다시 원래의 서브 대역 주파수 수준으로 높여진다. 이후, 병렬적으로 출력되는 각 서브 대역 AD 변환부(100"-1 ~ 100"-M)의 디지털 출력 신호는 디지털 신호 결합부(200")에 의해 광대역 디지털 신호로 완성된다.
본 실시예의 기술에서는 상기 제1 실시예로부터 용이하게 유추가능한 부분은 중복되는 설명을 생략하였다.
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명의 사상에 따른 AD 변환 장치를 실시하면 광대역 아날로그 신호를 신호의 양자화 왜곡 없이 디지털로 변환 할 수 있는 효과가 있다. 즉, 본 발명으로 기존의 대역폭의 제한 때문에 사용할 수 없었던 광대역 신호에 대하여 직접적인 아날로그-디지털 변환이 가능하게 되는 것이다.
또한, 비교적 저렴한 협대역 AD 컨버터를 사용하여 광대역 아날로그 신호를 처리함으로써, 비용 절감의 효과도 있다.

Claims (7)

  1. 입력받은 아날로그 신호가 실려있는 주파수 대역을 2개 이상의 서브 대역으로 분할하기 위한 아날로그 신호 분할부;
    상기 아날로그 신호 분할부에 의해 분할된 각 서브 대역의 신호를 AD 변환하는 서브 대역 AD 변환부; 및
    상기 서브 대역 AD 변환부의 출력 디지털 신호들을 하나로 결합하기 위한 디지털 신호 결합부
    를 포함하고,
    상기 서브 대역 AD 변환부는,
    상기 아날로그 신호 분할부에 의해 분할된 각 서브 대역에 하나씩 할당되며, 해당 대역의 신호를 AD 변환하는 2개 이상의 단위 서브 대역 AD 변환부
    를 포함하는 AD 변환 장치.
  2. 제1항에 있어서,
    상기 아날로그 신호 분할부 및 상기 디지털 신호 결합부의 동작을 제어하기 위한 제어부
    를 더 포함하는 AD 변환 장치.
  3. 제1항에 있어서,
    상기 아날로그 신호 분할부는,
    안테나가 수신한 하나의 채널에 대한 아날로그 신호를 소정의 타임 슬롯 구간 동안 상기 서브 대역 AD 변환부로 전달하기 위한 타임 분할 스위치인
    AD 변환 장치.
  4. 제1항에 있어서,
    상기 아날로그 신호 분할부는,
    입력받은 안테나 수신 신호를 AD 변환에 적합한 정도로 주파수를 다운 스케일하기 위한 주파수 다운 스케일러; 및
    상기 주파수 다운 스케일러의 출력 신호를 선택된 서브 대역 AD 변환부로 전달하기 위한 스위칭 MUX
    를 포함하는 AD 변환 장치.
  5. 삭제
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 단위 서브 대역 AD 변환부는,
    입력받은 아날로그 신호 중 할당된 서브 대역 신호만을 선택하기 위한 아날로그 필터;
    상기 아날로그 필터에서 출력되는 아날로그 신호를 디지털 신호로 변환하기 위한 AD 컨버터;
    상기 AD 컨버터가 생성하는 디지털 신호에서 상기 서브 대역 외 성분을 제거하기 위한 디지털 필터; 및
    상기 디지털 신호의 대역을 원래의 대역으로 복원시키기 위한 엔씨오
    를 포함하는 AD 변환 장치.
  7. 제6항에 있어서,
    상기 디지털 신호 결합부는,
    상기 각 단위 서브 대역 AD 변환부의 출력 신호를 소정 시간 유지하기 위한 2개 이상의 단위 버퍼를 포함하는 결합 버퍼;
    상기 각 단위 서브 대역 AD 변환부의 출력 신호를 소정의 규칙에 따라 상기 단위 버퍼로 전달하기 위한 디코더; 및
    상기 결합 버퍼에 저장된 데이터들을 결합하여 광대역 디지털 신호를 생성하기 위한 디지털 신호 결합기
    를 포함하는 AD 변환 장치.
KR1020050044240A 2005-05-25 2005-05-25 Ａｄ 변환 장치 KR100749074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050044240A KR100749074B1 (ko) 2005-05-25 2005-05-25 Ａｄ 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044240A KR100749074B1 (ko) 2005-05-25 2005-05-25 Ａｄ 변환 장치

Publications (2)

Publication Number Publication Date
KR20060122190A KR20060122190A (ko) 2006-11-30
KR100749074B1 true KR100749074B1 (ko) 2007-08-13

Family

ID=37707563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044240A KR100749074B1 (ko) 2005-05-25 2005-05-25 Ａｄ 변환 장치

Country Status (1)

Country Link
KR (1) KR100749074B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111327338A (zh) * 2020-02-21 2020-06-23 广东省新一代通信与网络创新研究院 一种宽带中频信号接收方法、发送方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104524A (ja) 1986-10-21 1988-05-10 Nec Corp デジタル・アナログ変換装置
JPH08195677A (ja) * 1995-01-17 1996-07-30 Fujitsu Ltd Ｄ／ａ変換器
US5568142A (en) * 1994-10-20 1996-10-22 Massachusetts Institute Of Technology Hybrid filter bank analog/digital converter
JP2000101430A (ja) 1998-09-28 2000-04-07 Victor Co Of Japan Ltd ノイズ除去回路
US6473013B1 (en) * 2001-06-20 2002-10-29 Scott R. Velazquez Parallel processing analog and digital converter
KR20040027758A (ko) * 2004-03-03 2004-04-01 주식회사 코리아아이에스 고착시간을 단축시킨 주파수 합성기의 구조

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104524A (ja) 1986-10-21 1988-05-10 Nec Corp デジタル・アナログ変換装置
US5568142A (en) * 1994-10-20 1996-10-22 Massachusetts Institute Of Technology Hybrid filter bank analog/digital converter
JPH08195677A (ja) * 1995-01-17 1996-07-30 Fujitsu Ltd Ｄ／ａ変換器
JP2000101430A (ja) 1998-09-28 2000-04-07 Victor Co Of Japan Ltd ノイズ除去回路
US6473013B1 (en) * 2001-06-20 2002-10-29 Scott R. Velazquez Parallel processing analog and digital converter
KR20040027758A (ko) * 2004-03-03 2004-04-01 주식회사 코리아아이에스 고착시간을 단축시킨 주파수 합성기의 구조

Also Published As

Publication number Publication date
KR20060122190A (ko) 2006-11-30

Similar Documents

Publication Publication Date Title
JP4563310B2 (ja) 無線受信機
KR101879906B1 (ko) 멀티-계층의 시간-인터리브드 아날로그-디지털 변환기(adc)
US6744832B2 (en) Analog-to-digital converter bank based ultra wideband communications
KR20050119427A (ko) 멀티 모드용 아날로그 베이스밴드 처리기 및 신호 처리 방법
EP1494353A2 (en) Oversampled filterbank with near perfect reconstruction constraint
WO2007044749A2 (en) Direct bandpass sampling receivers and related methods
US20120063554A1 (en) Oversampled synthesizer systems and methods
CN101217719B (zh) 用于双模基站的接收机实现方法
TW200810442A (en) Apparatus and method for efficient inter radio access technology operation
US20110069787A1 (en) Apparatus and Method for Processing Multi-Channel Signals and Multi-Channel Receiver Using the Same
CN101931424A (zh) 短波射频数字化处理模块
US20130163699A1 (en) Digital front end receiver using dc offset compensation scheme
KR100749074B1 (ko) Ａｄ 변환 장치
Gielen et al. Reconfigurable front-end architectures and A/D converters for flexible wireless transceivers for 4G radios
US8295781B2 (en) Transceiver having multistage channel filter in wireless communication system
CN111480298A (zh) 通过电荷共享的混叠抑制
US7656332B2 (en) Method and apparatus for a multi-mode multi-rate telemetry transmitter
CN115603749A (zh) 一种宽带射频信号的延时采样方法及装置
US11265198B1 (en) Increasing ADC dynamic range by time domain selective cancellation of predictable large PAPR signals
JPWO2009031239A1 (ja) Ｏｆｄｍ受信装置
KR100768446B1 (ko) 방송 수신기
EP3729662B1 (en) Multi-antenna receiver and receiving method
CN113315537B (zh) 一种信号处理方法及通信芯片结构
KR20130057073A (ko) 전송 속도 경감을 위한 중계기 및 그 방법
EP1634471B1 (en) Frequency multiplexed architecture

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120723

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee