KR100768446B1

KR100768446B1 - 방송 수신기

Info

Publication number: KR100768446B1
Application number: KR1020050030447A
Authority: KR
Inventors: 임두루
Original assignee: (주)에이스딕시오
Priority date: 2005-04-12
Filing date: 2005-04-12
Publication date: 2007-10-19
Also published as: US20060227907A1; KR20060108305A

Abstract

본 발명은 중간 주파수 변환없이 모든 채널의 방송 신호가 포함된 수신 신호를 직접 디지털로 변환하여 처리하는 디지털 방식 방송 수신기에 관한 것이다.

본 발명의 방송 수신기는, 방송 채널이 존재하는 전체 방송 대역의 신호를 수신하기 위한 안테나; 상기 안테나가 수신한 신호를 에일리언스가 발생하지 않는 샘플링 주파수로 샘플링하며, 상기 안테나의 수신 신호를 증폭하기 위한 가변 이득 증폭부와, 상기 가변 이득 증폭부의 출력 신호를 샘플링하여 디지털 수신 신호로 변환하기 위한 AD 컨버터부와, 상기 디지털 수신 신호의 전력을 검출하여 상기 가변 이득 증폭부의 이득값에 적용하기 위한 전력 검출부로 이루어진 디지털 변환부; 및 상기 디지털 변환부의 출력 신호 중 원하는 채널의 신호만을 추출하기 위한 디지털 처리부를 포함하는 것을 특징으로 한다.

본 발명에 따라 아날로그 튜너를 사용하지 않고 디지털 처리에 의해 채널 선택을 수행함으로써, 제조 비용을 절감하고, 방송 수신기의 전체 구현 공간을 효율적으로 사용하는 효과가 있다.

HD 수신기, 디지털 변환 수신기, AD컨버팅, 디지털 채널 선택, 동조기

Description

방송 수신기{BROADCASTING RECEIVER}

도 1은 종래기술에 의한 디지털 처리 방식 방송 수신기를 나타낸 블록도,

도 2는 본 발명에 따른 디지털 처리 방식 방송 수신기의 일실시예를 나타낸 블록도,

도 3a는 본 발명에 사용되는 필터 모듈의 일실시예를 나타낸 블록도,

도 3b는 본 발명에 사용되는 필터 모듈의 다른 실시예를 나타낸 블록도,

도 3c는 본 발명에 사용되는 필터 모듈의 다른 실시예를 나타낸 블록도,

도 4a는 본 발명에 사용되는 디지털 변환부의 일실시예를 나타낸 블록도,

도 4b는 본 발명에 사용되는 디지털 변환부의 다른 실시예를 나타낸 블록도,

도 4c는 본 발명에 사용되는 디지털 변환부의 다른 실시예를 나타낸 블록도,

도 5a는 본 발명에 사용되는 디지털 처리부의 일실시예를 나타낸 블록도,

도 5b는 본 발명에 사용되는 디지털 처리부의 다른 실시예를 나타낸 블록도,

도 5c는 본 발명에 사용되는 디지털 처리부의 다른 실시예를 나타낸 블록도,

도 5d는 본 발명에 사용되는 디지털 처리부의 다른 실시예를 나타낸 블록도,

도 5e는 본 발명에 사용되는 디지털 처리부의 다른 실시예를 나타낸 블록도.

* 도면의 주요 부분에 대한 부호의 설명

200 : 안테나

300, 301, 302, 303 : 필터 모듈

400, 401, 402 : 디지털 변환부

500, 501, 502, 503, 504, 505 : 디지털 처리부

본 발명은 디지털 변환 방식의 방송 수신기에 관한 것으로, 특히, 중간 주파수 변환없이 모든 채널의 방송 신호가 포함된 수신 신호를 직접 디지털로 변환하여 처리하는 디지털 처리 방식 방송 수신기에 관한 것이다.

도 1은 AM 및/또는 FM 라디오 전파와 같은 방송 전파를 수신하기 위해 종래 기술에 따라 구현한 디지털 방식 방송 수신기를 도시하고 있다. 도시한 바와 같이 종래 기술에서는 원하는 주파수의 전파를 수신하기 위해 동조기를 사용한다. 상기 동조기는 원하는 주파수의 방송 전파만을 추출하여 중간 주파수로 변환하는 기능 및 대역통과 필터를 사용하여 대역 외 신호를 제거하는 기능을 수행한다.

상기 동조기에 의해 중간 주파수로 변환된 수신 아날로그 신호는 AD 컨버터에 의해 디지털 신호로 변환되어, 디지털 하향 변환기로 입력되어, 필요한 디지털 신호 처리가 이루어진다.

상기 구조의 종래기술의 디지털 방송 수신기는, 아날로그 신호인 단계에서 채널 선택 및 중간 주파수 변환을 행함으로써, 비교적 부피가 큰 아날로그 소자로 인한 공간 낭비가 크다는 문제점이 있다. 특히, 이 문제점은 채널을 선택하기 위한 부피가 큰 튜너 소자로 인해 더욱 심화된다.

또한, 중간 주파수 변환 과정에서의 잡음이 부가될 수 있는데, 아날로그 단계에서 수행되므로 잡음을 개선할 여지가 부족한 문제점도 있었다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 공간 및/또는 제조비용을 절감할 수 있는 방송 수신기를 제공하는데 그 목적이 있다.

또한, 본 발명은 수신 품질이 우수한 방송 수신기를 제공하는데 다른 목적이 있다.

상기 문제점들을 해결하기 위한 본 발명의 방송 수신기는, 방송 채널이 존재하는 총 방송 대역의 신호를 수신하기 위한 안테나; 상기 안테나가 수신한 신호를 에일리언스가 발생하지 않는 샘플링 주파수로 샘플링하기 위한 디지털 변환부; 및 상기 디지털 변환부의 출력 신호 중 원하는 채널의 신호만을 추출하기 위한 디지털 처리부를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하 기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

( 실시예 1 )

도 2에 도시한 바와 같은 본 실시예의 방송 수신기는, 방송 채널이 존재하는 전체 방송 대역의 신호를 수신하기 위한 안테나(200); 상기 안테나가 수신한 신호를 에일리언스가 발생하지 않도록 수신신호 대역폭의 2~4배 이상의 샘플링 주파수로 샘플링하며, 상기 안테나의 수신 신호를 증폭하기 위한 가변 이득 증폭부(420)와, 상기 가변 이득 증폭부(420)의 출력 신호를 샘플링하여 디지털 수신 신호로 변환하기 위한 AD 컨버터부(440)와, 상기 디지털 수신 신호의 전력을 검출하여 상기 가변 이득 증폭부(420)의 이득값에 적용하기 위한 전력 검출부(460)로 이루어진 디지털 변환부(400); 및 상기 디지털 변환부(400)의 출력 신호 중 원하는 채널의 신호만을 추출하기 위한 디지털 처리부(500)를 포함한다.

도시한 안테나(200)는 방송 신호를 수신하기 위한 일반적인 안테나로 구현할 수 있으며, 수신기에서 수신 가능한 방송 채널 모두를 포함하는 전체 수신 대역에 대하여 양호한 수신 특성을 가져야 한다. 예컨데, FM/AM 방송용 수신기의 경우 FM 방송 대역 및 AM 방송 대역 모두에 대하여 양호한 공진 특성을 가지는 단일 안테나로 구현하는 것이 비용/공간 절감에서 바람직하나, 경우에 따라서는 보다 우수한 수신을 위해서 FM 대역을 위한 안테나와 AM 대역을 위한 안테나를 각각 구비할 수도 있다.

도시한 AD 컨버터부(440)는 가변 이득 증폭부(420)에 의해 증폭된 아날로그 타입의 수신 신호를 디지털 신호로 변환하기 위한 것이며, 보다 샘플링 주파수가 높은 것이 높은 수신 품질을 얻을 수 있지만, 비용면을 고려하여 적당한 샘플링 주파수의 AD 컨버터로 구현할 수 있다. 상기 AD 컨버터부(440)의 샘플링 주파수는 항상 하나의 주파수로 고정되도록 구현(고정식 구현)할 수도 있고, 수신 대역 신호의 전력 및/또는 비수신 대역 잡음 전력을 측정하여 사용시에 적당한 값으로 조절하도록 구현(조절식 구현)할 수도 있다. 상기 샘플링 주파수는 최소한 수신하고자 하는 대역 주파수의 2배 이상이여야 하며, 보다 잡음이 심한 환경이라면 최소한 수신하고자 하는 대역 주파수의 4배 이상이여야 한다. 따라서, 고정식이라면 샘플링 주파수를 상기 전체 방송 대역의 최대 주파수의 4배보다 큰 값으로 고정하는 것이 바람직하며, 고정식이건 조절식이건 상기 샘플링 주파수는 언제나 상기 전체 방송 대역의 최소 주파수의 2배보다 큰 값을 가지게 된다. 한편, 상기 전체 방송 대역이 AM/FM과 같이 복수개의 서브 대역으로 나뉘어진 경우에, 각 서브 대역마다 그 서브 대역의 최대 주파수의 4배보다 큰 값으로 고정하는 방식으로도 구현(준고정식 구현)할 수 있다. 본 실시예는 디지털 방식의 수신기이므로, 연산기능을 수행하는 프로세서가 사용되는 바, 상기 조절식 구현인 경우 상기 프로세서가 상기 수신 대역 신호 전력값 및/또는 비수신 대역 잡음 전력값으로부터 적당한 샘플링 주파수를 결정하도록 구현할 수 있다.

도시한 가변 이득 증폭부(420)는 소정의 이득 제어 신호에 따라 이득값이 가변적으로 정해지는 증폭기이며, 안테나(200)의 수신 신호를 증폭하는데, 증폭시 이득값은 전력 검출부(460)에서 피드백되는 이득 제어 신호에 따라 조정된다. 가변 이득 증폭부(420)를 사용하는 이유는 AD 컨버터부(440)의 입력 신호의 전력 레벨을 일정 수준을 유지하여, AD 컨버터부의 신호가 오버플로우(Overflow) 또는 언더플로우(Underflow)되는 것을 방지하기 위함이다. 도시한 구조에서 처럼 AD 컨버터부(460)의 출력 신호의 전력을 측정하여 가변 이득 증폭기(420)를 피드백 제어하는 구조가 구현하는데 용이하며 저렴하지만, 경우에 따라서는 가변 이득 증폭기(420)의 출력 신호의 전력을 측정하여 가변 이득 증폭기(420)의 이득값을 피드백 제어하도록 구현할 수도 있고, 모뎀으로 보내지는 디지털 처리부(500)의 출력 신호(Digital BB)의 전력을 측정하여 가변 이득 증폭기(420)의 이득값을 피드백 제어하도록 구현할 수도 있다.

도시한 디지털 처리부(500)는 수신 가능한 모든 채널의 신호가 포함된 디지털 수신 신호(Digita AM/FM) 중에서 원하는 채널의 신호를 기저대역으로 주파수 변환(일반적으로 다운 컨버팅)하며, 채널 선택 필터를 이용하여 원하는 채널 신호 이외의 신호를 제거한다. 또한 선택된 신호를 모뎀에 적합한 전력 레벨로 조정하는 역할도 수행할 수 있다

본 실시예의 방송 수신기는 앞서 설명한 안테나(200); 가변 이득 증폭부(420)와, AD 컨버터부(440)와, 전력 검출부(460)로 이루어진 디지털 변환부(400); 및 디지털 처리부(500)를 필수 구성요소로 삼고 있지만, 경우에 따라서는 다른 구성요소를 포함할 수도 있으며, 상기 필수 구성요소들도 다양한 구조로 구현될 수 있다. 이하, 본 실시예의 부가적인 구성요소 및 상기 필수 구성요소들의 다양한 변형예들을 설명하기로 한다.

실제 안테나(200)는 수신하려는 전체 대역의 신호뿐만 아니라 다른 대역의 신호들도 수신하게 되고, 이에 따라 에일리언스(aliance)가 문제될 수 있다. 에일리언스란 아날로그 신호를 디지털로 변환하는 과정에서 서로 다른 대역의 신호가 변환과정에서 일부분 뒤섞이는 현상으로서, 샘플링 주파수가 요망되는 대역의 주파수보다 충분히 크지 않는 경우에 더욱 심화된다. 에일리언스를 방지하기 위해 디지털로 변환하기 전의 아날로그 신호를 필요한 대역만큼 필터링하는 것이 바람직하며, 이를 위해 도시한 바와 같이 필터 모듈(300)을 구비할 수 있다.

AD 컨버터부(440)가 샘플링을 수행하는 샘플링 주파수(율)가 신호의 대역폭에 비해 충분히 높으면, 도 3a와 같이 하나의 필터를 사용해도 에일리언스를 방지하기에 충분할 수 있다. 반면, 상기 샘플링 주파수가 대역폭과 비교하여 충분히 높지 못한 경우이거나, SNR을 보다 향상시키기 위한 목적에서, 복수개로 나뉘어진 각 주파수 대역에 대하여 독립적인 펄터(여파기)를 사용할 수 있다. 예컨데, AM 대역을 위한 제1 필터, FM 대역을 위한 제2 필터, DMB방송 대역을 위한 제3 필터 등으로 구분된 구조를 가질 수 있다. 이를 위한 필터 모듈(300)의 각 실시예들을 도 3b 및 도 3c에 도시하고 있다. 도 3b의 필터 모듈은, 복수개로 나뉘어진 각 주파수 대역을 각각 담당하는 복수개의 필터(312, 322,... ,3N2), 및 복수개로 나뉘어진 주파수 대역별로 필터링을 수행한 신호를 다시 하나로 합성하기 위한 신호 합성기(399)를 포함한다. 반면 도 3c의 필터 모듈은 복수개로 나뉘어진 각 주파수 대역을 각각 담당하는 복수개의 필터(313, 323,... ,3N3)의 출력 신호를 각각의 출력 라인으로 구분하여 출력하며, 필터링 후 신호 합성을 위한 구성이 존재하지 않는다.

도 4a 및 도 4b는 디지털 변환부(400)의 각 실시예를 나타내고 있다. 도 4a의 디지털 변환부(400)는 상기 도 3a 및 도 3b의 필터 모듈에 연결되도록 구현될 수 있으며, 하나의 가변 이득 증폭기(420), AD 컨버터부(440), 전력 검출기(460)를 포함한다. 도 4b의 디지털 변환부(401)는 상기 도 3c의 필터 모듈(303)에 의해 복수개로 나뉘어진 각 주파수 대역별로 필터링된 아날로그 타입의 수신 신호를 입력받아 디지털 변환을 수행하는 다수개의 디지털 변환 서브 모듈(401-1 내지 401-N)로 이루어지며, 각 디지털 변환 서브 모듈들(401-1 내지 401-N)은 하나의 가변 이득 증폭기, AD 컨버터부, 전력 검출기를 포함한다. 또한, 상기 다수개의 디지털 변환 서브 모듈들(401-1 내지 401-N)의 출력 신호를 하나로 합성하기 위한 신호 합성기(499)를 구비하여 하나의 합성된 신호를 출력한다.

또한, 비록 도시하지는 않았지만, 앞서 설명한 바와 같이 본 실시예의 디지털 변환부에 포함되는 전력 검출기를, 가변 이득 증폭기의 출력 신호를 바로 입력 받아 다시 가변 이득 증폭기의 이득값을 피드백 제어하도록 구성한 구조로 구현할 수도 있다. 상기 구조는 도4a의 구조 및 도 4b의 구조에 모두 용이하게 변형 적용할 수 있다.

도 5a 내지 도 5d는, 도 4a 또는 도 4b의 디지털 변환부(400)와 연결될 수 있는 디지털 처리부(500)의 각 실시예를 나타내고 있다.

도 5a의 디지털 처리부(501)는 하나의 프로그래머블 엔씨오(521), 데시메이터(541), 채널 선택 필터(561), 디지털 자동 이득 조절기(581)를 포함하는 구현이다. 프로그래머블 엔씨오(521)는 설정된 대역의 주파수를 가지는 디지털 방송 신호를 기저 대역으로 하향 변환한다. 데시메이터(541)는 신호의 대역폭에 비해 높게 샘플링된 데이터율(data rate)을 채널 선택 필터(561)에 적합한 데이터율로 줄여준다. 채널 선택 필터(561)는 원하는 방송 대역을 제외한 나머지 대역의 신호를 제거한다. 이와 같은 일련 과정으로 종래기술의 동조기에서 이루어지던 채널 선택이 본 실시예의 디지털 처리부(501)에서 이루어진다. 디지털 자동 이득 조절기(581)는 채널 선택 필터(561)의 출력 레벨을 모뎀에 적합한 레벨로 조정한다. 도 5a의 디지털 처리부(501)에서의 채널 선택 동작은, 채널 선택을 제어하는 프로세서(uProcessor)의 제어에 따라, 프로그래머블 엔씨오(521)의 주파수 대역을 조절하고, 수신 신호에 따라 채널 선택 필터(561)여파기의 계수를 변경하여 이루어진다.

도 5b의 디지털 처리부(502)는 수신 신호에 따라 채널 선택 필터의 계수를 변경할 때, 채널 선택 필터 계수를 새로이 로딩해야 함에 따라 발생하는 지연 시간을 제거하기 위해, N개의 독립적인 채널 선택 필터(562-1 내지 562-N)를 사용하여 구현한 예이다. 도 5c는 도 5b의 경우와 같이 N개의 독립적인 모듈로 구현한 채널 선택 필터(563-1 내지 563-N)과 더불어 디지털 자동 이득 제어기(583-1 내지 583-N)도 N개의 독립적인 모듈로 구현한 예이다. 도 5b 또는 도 5c의 디지털 처리부(502, 503)에서의 채널 선택 동작은, 채널 선택을 제어하는 프로세서(uProcessor)의 제어에 따라, 프로그래머블 엔씨오(521)의 주파수 대역을 조절하고, 수신 신호에 따라 N개의 채널 선택 필터 모듈들(562-1 내지 562-N, 563-1 내지 563-N) 중 하나를 선택하는 것으로 이루어진다.

도 5d의 디지털 처리부(504)는 독립적인 N개의 프로그래머블 엔씨오, 데시메이터, 채널 선택 필터 그리고 디지털 자동 이득 조절기를 사용하여 합성신호로부터 하나 이상의 방송을 동시에 수신할 수 있는 구조이다. 즉, 하나씩의 프로그래머블 엔씨오, 데시메이터, 채널 선택 필터 그리고 디지털 자동 이득 조절기를 포함하는 독립적인 N개의 디지털 변환 모듈들(504-1 내지 504-N)로 이루어지며, 채널 선택 동작은, 채널 선택을 제어하는 프로세서(uProcessor)의 제어에 따라 적합한 디지털 변환 모듈을 선택하는 것으로 이루어진다.

(실시예 2)

본 실시예의 방송 수신기는 안테나로부터 수신 신호를 입력받는 도 3c 구조의 필터 모듈(303); 상기 필터 모듈(303)의 N개의 출력 신호를 입력받는 도 4c 구조의 디지털 변환부(402); 및 상기 디지털 변환부(402)의 N개의 출력 신호를 입력받는 도 5e 구조의 디지털 처리부로 이루어진다.

본 실시예를 구성하는 각 대역 필터(313,...), 가변 이득 증폭기(422-1,...), AD 컨버터(442-1,...), 전력 검출기(462-1,...), 프로그래머블 엔씨오(525-1,...), 데시메이터(545-1), 채널 선택 필터(565-1), 디지털 자동 이득 조절기(585-1)의 각 서브 모듈들의 동작 원리는 상기 제1 실시예의 경우와 유사하여, 상기 제1 실시예의 설명으로부터 자명하게 이해가 가능하므로 중복되는 자세한 설명은 생략한다.

본 실시예의 방송 수신기는 도 2에 도시한 전체 수신기 구조와 유사한 구조의 서브 모듈들을 N개 구비한 구조로 이루어지며, 채널 선택 동작은, 채널 선택을 제어하는 프로세서(uProcessor)의 제어에 따라 적합한 방송 수신기 서브 모듈을 선택하는 것으로 이루어진다. 상기 도면들로 이루어진 구조의 경우 단일 안테나로 모든 서브 대역에 대한 방송 신호를 수신하는 것으로 구현하였지만, 경우에 따라서는 보다 우수한 수신을 위해서 각 서브 대역(예: FM, AM 대역, DMB 대역)을 위한 안테나를 각각 구비할 수도 있다.

또한, 상기 수신기 서브 모듈들이 각 방송 종류별로 할당되는 경우, 예컨데, 제1 서브 모듈에 AM 방송 대역이 할당되고, 제2 서브 모듈에 FM 방송 대역이 할당되고, 제2 서브 모듈에 DMB 방송 대역이 할당되는 경우, 각 서브 모듈에 포함되는 AD 컨버터의 샘플링 주파수는 상기 제1 실시예의 경우와 마찬가지로 에일리언스가 발생하지 않도록 신호의 대역폭의 2~4배 이상면 적합한 품질을 얻을 수 있다.

본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것 에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

본 발명에 따른 방송 수신기는 아날로그 튜너를 사용하지 않고 디지털 처리에 의해 채널 선택을 수행함으로써, 제조 비용을 절감하고, 수신기의 전체 구현 공간을 효율적으로 사용하는 효과가 있다.

또한, 본 발명은 AD 컨버팅 전에 적당한 필터를 사용하여 에이리언스를 방지함으로써, 수신기의 전체 부피가 줄어듬에도 불구하고 수신 품질이 우수해지는 효과도 있다.

Claims

방송 채널이 존재하는 총 방송 대역의 신호를 수신하기 위한 안테나;

상기 안테나가 수신한 신호를 에일리언스가 발생하지 않는 샘플링 주파수로 샘플링하기 위한 디지털 변환부; 및

상기 디지털 변환부의 출력 신호 중 원하는 채널의 신호만을 추출하기 위한 디지털 처리부

를 포함하고,

상기 디지털 처리부는

채널 선택을 제어하는 프로세서(uProcessor)의 제어에 따라 주파수 대역을 조절하고 상기 조절된 대역의 주파수를 가지는 디지털 방송 신호를 기저 대역으로 하향 변환하는 프로그래머블 엔씨오;

신호의 대역폭에 비해 높게 샘플링된 데이터율(data rate)을 채널 선택 필터에 적합한 데이터율로 줄여주는 데시메이터;

채널 선택을 제어하는 프로세서(uProcessor)의 제어에 따라 계수를 변경하여 원하는 방송 대역을 제외한 나머지 대역의 신호를 제거하는 상기 채널 선택 필터; 및

상기 채널 선택 필터의 출력 레벨을 모뎀에 적합한 레벨로 조정하는 디지털 자동 이득 조절기

를 포함하는 방송 수신기.
제1항에 있어서,

상기 디지털 변환부는,

상기 안테나의 수신 신호를 증폭하기 위한 가변 이득 증폭부;

상기 가변 이득 증폭기의 출력 신호를 샘플링하여 디지털 수신 신호로 변환하기 위한 AD 컨버터부; 및

상기 디지털 변환부의 출력 신호의 전력을 일정 수준으로 맞추기 위해 상기 가변 이득 증폭부의 이득값을 조절하기 위한 전력 검출부

를 포함하는 방송 수신기.
제2항에 있어서,

상기 전력 검출부는,

상기 AD 컨버터부가 출력하는 상기 디지털 수신 신호의 전력을 검출하여 상기 가변 이득 증폭부의 이득값을 조절하는

방송 수신기.
제1항에 있어서,

상기 디지털 변환부는,

상기 안테나의 수신 신호를 증폭하기 위한 가변 이득 증폭부;

상기 가변 이득 증폭부의 출력 신호의 전력을 검출하여 상기 가변 이득 증폭부의 이득값에 적용하기 위한 전력 검출부; 및

상기 가변 이득 증폭기의 출력 신호를 샘플링하여 디지털 수신 신호로 변환하기 위한 AD 컨버터부

를 포함하는 방송 수신기.
제1항 또는 제4항 중 어느 한 항에 있어서,

상기 안테나로 수신되는 신호 중 방송 채널이 존재하는 총 방송 대역의 신호를 선택하여 입력받기 위한 필터부

를 더 포함하는 방송 수신기.
제1항 또는 제4항 중 어느 한 항에 있어서,

상기 총 방송 대역은 N개의 서브 대역으로 구분 가능하며,

상기 안테나로 수신되는 신호 중 상기 N개의 서브 대역 중 각 하나의 대역의 신호를 선택하여 입력받기 위한 N개의 필터부; 및

상기 N개의 필터부의 출력을 합하여 상기 가변 이득 증폭부로 전달하기 위한 신호 합성기

를 더 포함하는 방송 수신기.
N개의 서브 대역으로 이루어진 총 방송 대역의 신호를 수신하기 위한 방송 수신기에 있어서,

상기 N개의 서브 대역 중 각 하나의 대역의 신호를 선택하여 입력받기 위한 N개의 필터부;

상기 각 필터부의 출력 신호를 에일리언스가 발생하지 않는 샘플링 주파수로 샘플링하기 위한 N개의 디지털 변환부; 및

상기 N개의 디지털 변환부의 출력 신호 중 원하는 채널의 신호를 추출하기 위한 디지털 처리부

를 포함하고,

상기 디지털 처리부는

채널 선택을 제어하는 프로세서(uProcessor)의 제어에 따라 주파수 대역을 조절하고 상기 조절된 대역의 주파수를 가지는 디지털 방송 신호를 기저 대역으로 하향 변환하는 프로그래머블 엔씨오;

신호의 대역폭에 비해 높게 샘플링된 데이터율(data rate)을 채널 선택 필터에 적합한 데이터율로 줄여주는 데시메이터;

채널 선택을 제어하는 프로세서(uProcessor)의 제어에 따라 계수를 변경하여 원하는 방송 대역을 제외한 나머지 대역의 신호를 제거하는 상기 채널 선택 필터; 및

상기 채널 선택 필터의 출력 레벨을 모뎀에 적합한 레벨로 조정하는 디지털 자동 이득 조절기

를 포함하는 방송 수신기.
제7항에 있어서,

상기 디지털 처리부는,

상기 N개의 디지털 변환부의 출력 신호를 합하거나 선택하기 위한 입력단 처리기; 및

상기 입력단 처리기의 선택 신호 중 원하는 채널의 신호를 추출하기 위한 디지털 처리기

를 포함하는 방송 수신기.
제7항에 있어서,

상기 디지털 처리부는,

상기 각 디지털 변환부의 출력 신호 중 원하는 채널의 신호를 추출하기 위한 N개의 디지털 처리기

를 포함하는 방송 수신기.