KR100747643B1 - Light emitting device and the fabrication method thereof - Google Patents

Light emitting device and the fabrication method thereof Download PDF

Info

Publication number
KR100747643B1
KR100747643B1 KR1020060057160A KR20060057160A KR100747643B1 KR 100747643 B1 KR100747643 B1 KR 100747643B1 KR 1020060057160 A KR1020060057160 A KR 1020060057160A KR 20060057160 A KR20060057160 A KR 20060057160A KR 100747643 B1 KR100747643 B1 KR 100747643B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
zno
type
light emitting
Prior art date
Application number
KR1020060057160A
Other languages
Korean (ko)
Inventor
한창석
오덕환
김경해
이상준
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060057160A priority Critical patent/KR100747643B1/en
Application granted granted Critical
Publication of KR100747643B1 publication Critical patent/KR100747643B1/en

Links

Images

Abstract

A light emitting device and its manufacturing method are provided to generates from an UV ray to an infrared ray and to improve the brightness by applying characteristics of ZnO to the light emitting device using a stacked structure composed of an Mg doped p-GaN semiconductor layer, a ZnO based active layer and an N type ZnO semiconductor layer. An N type semiconductor layer made of AlxInyGa1-x-y(0 x,y,x+y 1) compound semiconductor material is formed on a substrate(110). A P type semiconductor layer made of AlxInyGa1-x-y(0 x,y,x+y 1) compound semiconductor material is formed on the N type semiconductor layer. A ZnO based active layer(160) is formed on the P type semiconductor layer. An N type ZnO layer(170) is formed on the ZnO based active layer. A zener diode and a light emitting diode are formed on the resultant structure by patterning selective the resultant structure.

Description

발광 소자 및 그 제조 방법{LIGHT EMITTING DEVICE AND THE FABRICATION METHOD THEREOF} LIGHT EMITTING DEVICE AND THE FABRICATION METHOD THEREOF

도 1은 본 발명의 일 실시예에 따른 발광소자를 설명하기 위한 단면도. 1 is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.

도 2는 도 1에 도시된 발광 소자를 탑재한 발광 다이오드 패키지의 일 예를 설명하기 위한 단면도.2 is a cross-sectional view for explaining an example of a light emitting diode package equipped with the light emitting device shown in FIG.

도 3은 도 2에 도시된 발광 다이오드 패키지의 등가회로도.3 is an equivalent circuit diagram of the LED package shown in FIG.

도 4는 도 1에 도시된 발광 소자의 제조 공정을 설명하기 위한 공정 순서도.4 is a flowchart illustrating a manufacturing process of the light emitting device illustrated in FIG. 1.

도 5 내지 도 7은 도 1에 도시된 발광 소자의 제조 공정에 따른 공정 단면도.5 to 7 are cross-sectional views illustrating a process of manufacturing the light emitting device illustrated in FIG. 1.

도 8은 본 발명의 다른 실시예에 따른 발광소자를 설명하기 위한 단면도. 8 is a cross-sectional view illustrating a light emitting device according to another embodiment of the present invention.

도 9는 도 8에 도시된 발광 소자를 탑재한 발광 다이오드 패키지의 일 예를 설명하기 위한 단면도.9 is a cross-sectional view for explaining an example of a light emitting diode package equipped with the light emitting device shown in FIG. 8.

도 10은 도 9에 도시된 발광 다이오드 패키지의 등가회로도.FIG. 10 is an equivalent circuit diagram of the LED package shown in FIG. 9.

도 11은 도 8에 도시된 발광 소자의 제조 공정을 설명하기 위한 공정 순서도.FIG. 11 is a process flowchart for explaining a manufacturing process of the light emitting device shown in FIG. 8. FIG.

도 12 내지 도 14는 도 8에 도시된 발광 소자의 제조 공정에 따른 공정 단면도.12 to 14 are cross-sectional views illustrating a process of manufacturing the light emitting device illustrated in FIG. 8.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 발광소자 101 : 제너 다이오드100 light emitting element 101 Zener diode

102 : 발광 다이오드 110 : 기판102: light emitting diode 110: substrate

120 : GaN 버퍼층 121 : 제 1 GaN 버퍼층120: GaN buffer layer 121: first GaN buffer layer

122 : 제 2 GaN 버퍼층 130 : u-GaN층122: second GaN buffer layer 130: u-GaN layer

131 : 제 1 u-GaN층 132 : 제 2 u-GaN층131: first u-GaN layer 132: second u-GaN layer

140 : n-GaN층 141 : 제 1 n-GaN층140: n-GaN layer 141: first n-GaN layer

142 : 제 2 n-GaN층 150 : p-GaN층142: second n-GaN layer 150: p-GaN layer

151 : 제 1 p-GaN층 152 : 제 2 p-GaN층151: first p-GaN layer 152: second p-GaN layer

160 : ZnO계 활성층 170 : n형 ZnO층160: ZnO-based active layer 170: n-type ZnO layer

181, 182, 183, 184 : 전극 패드 191, 192 : 리드181, 182, 183, 184: electrode pads 191, 192: lead

200 : 발광소자 201 : 제너 다이오드200 light emitting element 201 zener diode

202 : 발광 다이오드 202a : 제 1 발광 다이오드202, light emitting diode 202a: first light emitting diode

202b : 제 2 발광 다이오드 202c: 제 3 발광 다이오드202b: second light emitting diode 202c: third light emitting diode

210 : 기판 220 : GaN 버퍼층210: substrate 220: GaN buffer layer

221 : 제 1 GaN 버퍼층 222 : 제 2 GaN 버퍼층221: first GaN buffer layer 222: second GaN buffer layer

230 : u-GaN층 231 : 제 1 u-GaN층230: u-GaN layer 231: first u-GaN layer

232 : 제 2 u-GaN층 240 : n-GaN층232: second u-GaN layer 240: n-GaN layer

241 : 제 1 n-GaN층 242 : 제 2 n-GaN층241: first n-GaN layer 242: second n-GaN layer

250 : p-GaN층 251 : 제 1 p-GaN층250: p-GaN layer 251: first p-GaN layer

252 : 제 2 p-GaN층 252a : 제 2a p-GaN층252: second p-GaN layer 252a: second p-GaN layer

252b : 제 2b p-GaN층 252c : 제 2c p-GaN층252b: 2b p-GaN layer 252c: 2c p-GaN layer

260 : ZnO계 활성층 260a : 제 1 ZnO계 활성층260: ZnO-based active layer 260a: first ZnO-based active layer

260b : 제 2 ZnO계 활성층 260c : 제 3 ZnO계 활성층260b: second ZnO-based active layer 260c: third ZnO-based active layer

270 : n형 ZnO층 270a : 제 1 n형 ZnO층270: n-type ZnO layer 270a: first n-type ZnO layer

270b : 제 2 n형 ZnO층 270c : 제 3 n형 ZnO층270b: second n-type ZnO layer 270c: third n-type ZnO layer

281, 282, 283, 284 : 전극 패드 291, 292 : 리드281, 282, 283, 284: electrode pads 291, 292: lead

본 발명은 발광 소자 및 그 제조 방법에 관한 것으로, 상세하게는 산화아연(ZnO)의 물질 특성상 p형 화합물을 형성하기 힘들고 n형 화합물 특징을 나타냄에 따라 산화아연(ZnO)으로 n형 반도체층을 형성하고, ZnO와 유사한 물질 특성을 가지는 III-V족 화합물 반도체 물질로 p형 반도체층을 형성함으로써 발광 소자를 위한 pn접합 구조를 구현하여 발광 소자에 산화아연(ZnO)의 물질 특성을 이용할 수 있게 함과 아울러 제너 다이오드를 하나의 칩에 구현하는 발광 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device and a method of manufacturing the same. In particular, it is difficult to form a p-type compound due to the material properties of zinc oxide (ZnO) and the n-type semiconductor layer is formed of zinc oxide (ZnO) as the n-type compound is characterized. Forming a p-type semiconductor layer with a III-V compound semiconductor material having ZnO-like material properties, thereby realizing a pn junction structure for the light emitting device, thereby making it possible to utilize the material properties of zinc oxide (ZnO) in the light emitting device. In addition, the present invention relates to a light emitting device for implementing a Zener diode on a single chip and a method of manufacturing the same.

일반적으로, 발광소자는 제 1 도전형 반도체층과 제 2 도전형 반도체층 및 이들 반도체층 사이에 개재된 활성층을 갖는 발광 다이오드를 구비한다. 활성층에서 전자와 정공의 재결합에 의해 광이 발생되어 외부로 방출된다.In general, a light emitting device includes a light emitting diode having a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer interposed between these semiconductor layers. Light is generated by the recombination of electrons and holes in the active layer and emitted to the outside.

발광 다이오드는 III-V족 화합물 반도체 계열로 발전을 해왔다. III-V족 화합물 반도체는 고속 및 고온 전자제품들, 광 방출기 및 광 검출기 등의 응용제품들에서 우수한 성능을 제공한다. Light emitting diodes have developed into a group III-V compound semiconductor. Group III-V compound semiconductors provide superior performance in applications such as high speed and high temperature electronics, light emitters and photo detectors.

특히, III-V족 화합물 반도체중에서 질화갈륨(GaN), 질화알루미늄(AlN), 질화인디움(InN) 및 그 얼로이(alloy)와 같은 질화물 화합물 반도체가 많이 사용되어 왔다. In particular, nitride compound semiconductors such as gallium nitride (GaN), aluminum nitride (AlN), indium nitride (InN), and alloys thereof have been used in III-V group compound semiconductors.

질화물 화합물 반도체중에서 질화갈륨(GaN)은 청색 레이저 및 청색 파장의 스펙트럼을 방출하는 발광 다이오드에 요구되는 밴드갭을 가지고 있어, 이에 대한 연구가 많이 진행되어 왔으며, 그 사용이 증가하고 있다.Among nitride compound semiconductors, gallium nitride (GaN) has a bandgap required for a light emitting diode emitting a blue laser and a spectrum having a blue wavelength. Therefore, much research has been conducted on the use of the nitride compound semiconductor.

질화갈륨(GaN)를 대체하기 위한 II-VI 계열의 대표적인 화합물 반도체 물질로 산화아연(ZnO)이 있다. 산화아연(ZnO)의 물질 특성은 갈륨 나이트라이드(GaN)의 특성과 거의 유사한 특성을 가지고 있으며, 더욱이 발광소자로서 매우 중요한 요소인 엑시톤(exciton) 결합에너지가 상온에서 약 60 meV로 약 25meV인 질화갈륨(GaN) 보다 매우 높게 나타나기 때문에 발광 소자로서 무한한 가능성을 가지고 있는 물질이다. Zinc oxide (ZnO) is a representative compound semiconductor material of the II-VI series to replace gallium nitride (GaN). The material properties of zinc oxide (ZnO) are almost the same as those of gallium nitride (GaN). Furthermore, the exciton binding energy, which is a very important factor as a light emitting device, is about 60 meV at room temperature and is about 25 meV. Since it appears much higher than gallium (GaN), it is a material having infinite possibilities as a light emitting device.

이로 인해 최근 산화아연(ZnO)을 이용한 발광소자에 많은 연구가 이루어지고 있다. For this reason, many studies have been made on light emitting devices using zinc oxide (ZnO).

그러나, 이러한 무한한 가능성을 가진 산화아연(ZnO)의 물질적 특성에도 불구하고 아직까지 발광 소자로서 이렇다 할만한 성과를 이루지 못하고 있다. 이는 산화아연(ZnO)이 가지고 있는 고유의 물질적인 특성으로 인해 p-형 산화아연(p-ZnO)의 형성이 매우 어려워 발광 소자로써 특성을 보이기 힘들기 때문이다.However, despite the material properties of zinc oxide (ZnO) with such infinite possibilities, it has not yet achieved such a result as a light emitting device. This is because p-type zinc oxide (p-ZnO) is very difficult to form due to the inherent physical properties of zinc oxide (ZnO), making it difficult to show characteristics as a light emitting device.

한편, GaN 계열의 화합물 반도체는 결정결함의 발생을 줄이기 위해 결정구조 및 격자상수가 유사한 사파이어 기판 상에 에피택셜 성장된다. 사파이어는 절연물질이므로, 발광 다이오드의 전극패드들은 에피층의 성장면 상에 형성된다. 그러나 사파이어와 같은 절연물질의 기판을 사용할 경우, 외부로부터 유입된 정전기에 의한 정전 방전(electrostatic discharge)을 방지하기 어려우며, 따라서 다이오드의 손상이 유발되기 쉬워 소자의 신뢰성을 저하시킨다. Meanwhile, GaN-based compound semiconductors are epitaxially grown on a sapphire substrate having a similar crystal structure and lattice constant to reduce the occurrence of crystal defects. Since sapphire is an insulating material, electrode pads of the light emitting diode are formed on the growth surface of the epi layer. However, when using a substrate made of an insulating material such as sapphire, it is difficult to prevent electrostatic discharge due to static electricity introduced from the outside, and thus damage of the diode is likely to be caused, thereby reducing the reliability of the device.

따라서 발광 다이오드를 패키지할 때, 정전 방전을 방지하기 위해 별개의 제너 다이오드를 발광 다이오드와 함께 장착하여 사용한다. 그러나 제너 다이오드는 값이 비싸고, 제너 다이오드를 실장하는 공정들의 추가로 인해 발광 다이오드 패키지 공정수 및 제조 비용이 증가된다.Therefore, when packaging a light emitting diode, a separate zener diode is used together with the light emitting diode to prevent electrostatic discharge. However, Zener diodes are expensive and the addition of processes to mount Zener diodes increases the number of LED package processes and manufacturing costs.

본 발명이 이루고자 하는 기술적 과제는, 제 1 도전형 반도체층과 제 2 도전형 반도체층 및 이들 반도체층 사이에 개재된 활성층을 가지는 발광 소자에 산화아연을 적용하여 산화 아연의 특성에 의해 개선된 성능을 가지는 발광소자를 제작할 수 있게 하는 데 있다.The technical problem to be achieved by the present invention is improved performance by the characteristics of zinc oxide by applying zinc oxide to a light emitting device having a first conductive semiconductor layer, a second conductive semiconductor layer and an active layer interposed between these semiconductor layers. It is to be able to manufacture a light emitting device having a.

본 발명이 이루고자 하는 다른 기술적 과제는 발광 다이오드와 제너 다이오드를 단일 칩 내에 구비하는 발광소자를 제공하는 데 있다.Another object of the present invention is to provide a light emitting device including a light emitting diode and a zener diode in a single chip.

이러한 기술적 과제를 달성하기 위한 본 발명의 일측면에 의하면, 기판위에 AlxInyGa1-x-yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 n형 반도체층을 형성하는 단계와, 상기 n형 반도체층위에 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 p형 반도체층을 형성하는 단계와, 상기 p형 반도체층위에 ZnO계 활성층을 형성하는 단계와, 상기 ZnO계 활성층위에 n형 ZnO층을 형성하는 단계와, 상기 n형 반도체층, p형 반도체층, ZnO계 활성층, n형 ZnO층을 패터닝하여 상기 n형 반도체층, 상기 p형 반도체층이 p-n접합되는 이루어지는 제너 다이오드와, 상기 p형 반도체층, ZnO계 활성층, n형 ZnO층으로 이루어지는 적어도 하나 이상의 발광 다이오드를 형성하는 단계를 포함하는 발광 소자 제조방법을 제공한다.According to an aspect of the present invention for achieving this technical problem, to form an n-type semiconductor layer of Al x In y Ga 1-xy N (0≤x, y, x + y≤1) compound semiconductor material on the substrate stage and the n-type semiconductor layer on the Al x in y Ga 1 -x- y n (0≤x, y, x + y≤1) and forming a p-type semiconductor layer compound semiconductor material, the p-type Forming a ZnO-based active layer on the semiconductor layer, forming an n-type ZnO layer on the ZnO-based active layer, and patterning the n-type semiconductor layer, p-type semiconductor layer, ZnO-based active layer, and n-type ZnO layer Manufacture of a light emitting device comprising the steps of forming a zener diode comprising an n-type semiconductor layer, the p-type semiconductor layer is pn-bonded, and the p-type semiconductor layer, a ZnO-based active layer, and an n-type ZnO layer Provide a method.

상기 제너 다이오드와 발광 다이오드를 형성하는 단계는, 상기 n형 ZnO층, ZnO계 활성층, p형 반도체층을 패터닝하여 상기 기판의 위에 제너 다이오드를 형성하기 위한 제 1 반도체층 영역과, 발광 다이오드를 형성하기 위한 제 2 반도체층 영역으로 이격하여 형성하는 단계와, 상기 제 2 반도체층 영역에서 n형 ZnO층, ZnO계 활성층의 일부를 식각하여 상기 p형 반도체층의 일부가 노출되게 하는 단계와, 상기 제 1 반도체층 영역에서 n형 ZnO층, ZnO계 활성층을 제거하여 상기 p형 반도 체층을 노출시키는 단계와, 상기 제 1 반도체층 영역에서 상기 p형 반도체층의 일부를 식각하여 상기 n형 반도체층을 노출시키는 단계를 더 포함할 수 있다.The forming of the zener diode and the light emitting diode may include forming a zener diode on the substrate by patterning the n-type ZnO layer, the ZnO-based active layer, and the p-type semiconductor layer, and forming a light emitting diode. Forming a portion of the p-type semiconductor layer by etching a portion of the n-type ZnO layer and a ZnO-based active layer in the second semiconductor layer region; Exposing the p-type semiconductor layer by removing an n-type ZnO layer and a ZnO-based active layer in a first semiconductor layer region, and etching a part of the p-type semiconductor layer in the first semiconductor layer region to etch the n-type semiconductor layer It may further comprise the step of exposing.

상기 발광 소자 제조 방법은 상기 제 1 반도체층 영역의 p형 반도체층 및 n형 반도체층의 상부와, 상기 제 2 반도체층 영역의 n형 ZnO층 및 p형 반도체층의 상부에 각각 전극 패드를 형성하는 단계를 더 포함할 수 있다.In the light emitting device manufacturing method, an electrode pad is formed on the p-type semiconductor layer and the n-type semiconductor layer in the first semiconductor layer region, and on the n-type ZnO layer and the p-type semiconductor layer in the second semiconductor layer region, respectively. It may further comprise the step.

상기 발광 소자 제조 방법은 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역의 p형 반도체층에 형성된 각각의 전극패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 p형 반도체층 및 상기 제 2 반도체층 영역의 n형 ZnO층에 형성된 각각의 전극 패드에 전기적으로 연결되는 제 2 리드를 형성하는 단계를 더 포함할 수 있다.The light emitting device manufacturing method includes a first lead electrically connected to respective electrode pads formed in an n-type semiconductor layer in the first semiconductor layer region and a p-type semiconductor layer in the second semiconductor layer region, and the first semiconductor layer. The method may further include forming a second lead electrically connected to each electrode pad formed in the p-type semiconductor layer in the region and the n-type ZnO layer in the second semiconductor layer region.

바람직하게 상기 제너 다이오드와 발광 다이오드를 형성하는 단계는, 상기 n형 ZnO층, ZnO계 활성층, p형 반도체층을 패터닝하여 상기 기판의 위에 제너 다이오드를 형성하기 위한 제 1 반도체층 영역과, 복수개의 발광 다이오드를 형성하기 위한 제 2 반도체층 영역으로 이격하여 형성하는 단계와, 상기 제 2 반도체층 영역에서 n형 ZnO층, ZnO계 활성층, p형 반도체층을 패터닝하여 복수개의 발광 다이오드를 형성하는 단계와, 상기 제 1 반도체층 영역에서 n형 ZnO층, ZnO계 활성층을 제거하여 상기 p형 반도체층을 노출시키는 단계와, 상기 제 1 반도체층 영역에서 상기 p형 반도체층의 일부를 식각하여 상기 n형 반도체층을 노출시키는 단계를 더 포함할 수 있다.Preferably, the forming of the zener diode and the light emitting diode may include forming a zener diode on the substrate by patterning the n-type ZnO layer, the ZnO-based active layer, and the p-type semiconductor layer; Forming a plurality of light emitting diodes by spaced apart from the second semiconductor layer region for forming a light emitting diode; and patterning an n-type ZnO layer, a ZnO-based active layer, and a p-type semiconductor layer in the second semiconductor layer region. And exposing the p-type semiconductor layer by removing an n-type ZnO layer and a ZnO-based active layer in the first semiconductor layer region, and etching a part of the p-type semiconductor layer in the first semiconductor layer region. The method may further include exposing the type semiconductor layer.

바람직하게 상기 복수개의 발광 다이오드를 형성하는 단계는, 제 2 반도체층 영역에서 n형 ZnO층, ZnO계 활성층, p형 반도체층을 패터닝하여 복수개의 발광 다이오드 영역으로 이격하여 형성하는 단계와, 상기 제 2 반도체층 영역에서 형성된 각 발광 다이오드 영역에서 각각 n형 ZnO층, ZnO계 활성층의 일부를 식각하여 상기 각 p형 반도체층의 일부가 노출되게 하는 단계를 포함할 수 있다.Preferably, the forming of the plurality of light emitting diodes comprises: forming an n-type ZnO layer, a ZnO-based active layer, and a p-type semiconductor layer in a second semiconductor layer region and spaced apart from the plurality of light emitting diode regions; And etching a portion of the n-type ZnO layer and the ZnO-based active layer in each of the light emitting diode regions formed in the second semiconductor layer region to expose a portion of each of the p-type semiconductor layers.

상기 발광 소자 제조 방법은 상기 제 1 반도체층 영역의 p형 반도체층 및 n형 반도체층의 상부와, 상기 각 발광 다이오드의 n형 ZnO층 및 p형 반도체층 상부에 각각 전극 패드를 형성하는 단계를 더 포함할 수 있다.The method of manufacturing the light emitting device may include forming electrode pads on the p-type semiconductor layer and the n-type semiconductor layer in the first semiconductor layer region and on the n-type ZnO layer and the p-type semiconductor layer of each light emitting diode, respectively. It may further include.

상기 발광 소자 제조 방법은 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역에 형성된 제 1 발광 다이오드의 p형 반도체층에 각각 형성된 전극패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 p형 반도체층 및 상기 제 2 반도체층 영역에 형성된 제 2 발광 다이오드의 n형 ZnO층에 각각 형성된 전극 패드에 전기적으로 연결되는 제 2 리드를 형성하는 단계를 더 포함할 수 있으며, 상기 제 1 발광 다이오드의 n형 ZnO층에 형성된 전극 패드와 상기 제 2 발광 다이오드의 p형 반도체층에 형성된 전극 패드는 적어도 하나 이상의 발광 다이오드를 통해 전기적으로 연결되어 각 발광 다이오드들이 전기적으로 직렬 또는 병렬 연결될 수 있다.The light emitting device manufacturing method includes a first lead electrically connected to an electrode pad formed on each of an n-type semiconductor layer in the first semiconductor layer region and a p-type semiconductor layer of a first light emitting diode formed in the second semiconductor layer region; Forming a second lead electrically connected to an electrode pad formed on each of the p-type semiconductor layer in the first semiconductor layer region and the n-type ZnO layer of the second light emitting diode formed in the second semiconductor layer region. The electrode pads formed on the n-type ZnO layer of the first light emitting diode and the electrode pads formed on the p-type semiconductor layer of the second light emitting diode may be electrically connected to each other through at least one light emitting diode. It can be connected in series or in parallel.

상기 ZnO계 활성층을 형성하는 단계는, 일반식 ZnxMgyCd1 -x- yO(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층의 양자우물층과 장벽층을 반복적으로 적층하여 다층막을 형성할 수 있다.The step of forming the ZnO-based active layer has the general formula Zn x Mg y Cd 1 -x- y O (0≤x, y, x + y≤1) 2 -to 4 won compound semiconductor layer of the quantum well, which is represented by the The layer and the barrier layer may be repeatedly stacked to form a multilayer film.

본 발명의 다른 측면에 의하면, 제 1 반도체층 영역 및 제 2 반도체층 영역을 갖는 기판과, 상기 기판의 제 1 반도체층 영역에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 1 n형 반도체층과, 상기 제 1 n형 반도체층위에 형성되어 상기 제 1 형 반도체층과 함께 제너 다이오드 특성을 나타내는 AlxInyGa1-x-yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 1 p형 반도체층과, 상기 기판의 제 2 반도체층 영역에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 2 n형 반도체층과, 상기 제 2 n형 반도체층위에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 2 p형 반도체층과, 상기 제 2 p형 반도체층위에 형성된 ZnO계 활성층과, 상기 ZnO계 활성층위에 형성되어 상기 제 2 P형 반도체층, 상기 ZnO계 활성층과 함께 발광 다이오드 특성을 나타내는 n형 ZnO층을 포함하는 발광소자를 제공한다.According to another aspect of the invention, the first semiconductor layer area and a second substrate having a semiconductor layer region, Al x In y Ga 1 -x- formed on the first semiconductor layer region of the substrate y N (0≤x, y, x + y ≦ 1) Al x In y Ga 1− formed on the first n-type semiconductor layer, which is a compound semiconductor material, and on the first n-type semiconductor layer, and exhibits zener diode characteristics together with the first type semiconductor layer. xy N (0≤x, y, x + y≤1) semiconductor material, a compound of claim 1 p-type Al x in y Ga 1 -x- formed on the semiconductor layer and the second semiconductor layer region of the substrate y N (0 ≤x, y, x + y≤1) compound semiconductor material of a second n-type semiconductor layer and the second semiconductor layer formed on the n-type Al x in y Ga 1 -x- y n (0≤x, y, x + y ≦ 1) a second p-type semiconductor layer that is a compound semiconductor material, a ZnO-based active layer formed on the second p-type semiconductor layer, and a second P-type semiconductor layer formed on the ZnO-based active layer and the ZnO-based LEDs with active layer Provided is a light emitting device comprising an n-type ZnO layer exhibiting properties.

상기 제 1 및 제 2 n형 반도체층들은 상기 기판상에 성장된 동일한 n형 반도체층으로부터 형성될 수 있다.The first and second n-type semiconductor layers may be formed from the same n-type semiconductor layer grown on the substrate.

상기 제 1 및 제 2 p형 반도체층들은 상기 기판상에 성장된 동일한 p형 반도체층으로부터 형성될 수 있다.The first and second p-type semiconductor layers may be formed from the same p-type semiconductor layer grown on the substrate.

상기 제 1 p형 반도체층은 상기 제 1 n형 반도체층의 일 영역상에 위치하고, 상기 제 1 n형 반도체층의 다른 영역은 노출될 수 있다.The first p-type semiconductor layer may be located on one region of the first n-type semiconductor layer, and another region of the first n-type semiconductor layer may be exposed.

상기 발광 소자는 상기 제 1 반도체층 영역의 제 1 p형 반도체층 및 제 1 n형 반도체층의 상부와, 상기 제 2 반도체층 영역의 n형 ZnO층 및 p형 반도체층의 상부에 각각 형성된 전극 패드를 더 포함할 수 있다.The light emitting device includes an electrode formed on the first p-type semiconductor layer and the first n-type semiconductor layer in the first semiconductor layer region, and on the n-type ZnO layer and p-type semiconductor layer in the second semiconductor layer region, respectively. It may further include a pad.

상기 발광 소자는 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역의 p형 반도체층에 형성된 각각의 전극패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 p형 반도체층 및 상기 제 2 반도체층 영역의 n형 ZnO층에 형성된 각각의 전극 패드에 전기적으로 연결되는 제 2 리드를 더 포함할 수 있다.The light emitting device may include a first lead electrically connected to respective electrode pads formed on an n-type semiconductor layer in the first semiconductor layer region and a p-type semiconductor layer in the second semiconductor layer region, and the first semiconductor layer region. The semiconductor device may further include a second lead electrically connected to each electrode pad formed on the p-type semiconductor layer and the n-type ZnO layer in the second semiconductor layer region.

상기 발광 소자는 상기 기판과 상기 n형 반도체층 사이에 형성된 AlxInyGa1 -x-yN(0≤x,y,x+y≤1)계 버퍼층을 더 포함할 수 있다.The light emitting device may further include an Al x In y Ga 1 -xy N (0 ≦ x, y, x + y ≦ 1) based buffer layer formed between the substrate and the n-type semiconductor layer.

상기 발광 소자는 상기 버퍼층과 상기 n형 반도체층 사이에 형성된 AlxInyGa1-x-yN(0≤x,y,x+y≤1)계 언도프트 반도체층을 더 포함할 수 있다.The light emitting device may further include an Al x In y Ga 1-xy N (0 ≦ x, y, x + y ≦ 1) based undoped semiconductor layer formed between the buffer layer and the n-type semiconductor layer.

상기 ZnO계 활성층은, 일반식 ZnxMgyCd1 -x- yO(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층의 양자우물층과 장벽층을 반복적으로 적층하여 다층막을 형성할 수 있다.The ZnO-based active layer has the general formula Zn x Mg y Cd 1 -x- y O (0≤x, y, x + y≤1) quantum well layer of the semiconductor layer 2-to 4 won compound represented by the barrier layer Can be repeatedly laminated to form a multilayer film.

본 발명의 또 다른 측면에 의하면, 제 1 반도체층 영역 및 제 2 반도체층 영역을 갖는 기판과, 상기 기판의 제 1 반도체층 영역에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 1 n형 반도체층과, 상기 제 1 n형 반도체층위에 형성되어 상기 제 1 형 반도체층과 함께 제너 다이오드 특성을 나타내는 AlxInyGa1-x-yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 1 p형 반도체층과, 상기 기 판의 제 2 반도체층 영역에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 2 n형 반도체층과, 상기 제 2 n형 반도체층위에 서로 이격되어 형성된 AlxInyGa1-x-yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 복수개의 제 2 p형 반도체층과,According to still another aspect of the present invention, the first semiconductor layer area and a second substrate having a semiconductor layer region, Al x In y Ga 1 -x- formed on the first semiconductor layer region of the substrate y N (0≤x , y, x + y ≤ 1) Al x In y Ga 1 formed on the first n-type semiconductor layer, which is a compound semiconductor material, and on the first n-type semiconductor layer to exhibit zener diode characteristics together with the first type semiconductor layer. -xy N (0≤x, y, x + y≤1) semiconductor material, a compound of claim 1 Al x formed in the second semiconductor layer region of the p-type semiconductor layer, and the plate group in y Ga 1 -x- y N (0 ≦ x, y, x + y ≦ 1) A second n-type semiconductor layer, which is a compound semiconductor material, and Al x In y Ga 1-xy N formed on the second n-type semiconductor layer, spaced apart from each other (0 ≦ x , y, x + y ≦ 1) a plurality of second p-type semiconductor layers which are compound semiconductor materials,

서로 이격되어 상기 제 2 p형 반도체층 각각의 위에 형성된 복수개의 ZnO계 활성층과, 서로 이격되어 상기 ZnO계 활성층 각각의 위에 형성되어 상기 각각의 제 2 P형 반도체층, 상기 각각의 ZnO계 활성층과 함께 각각의 발광 다이오드 특성을 나타내는 복수개의 n형 ZnO층을 포함하는 발광소자를 제공한다.A plurality of ZnO-based active layers spaced apart from each other and formed on each of the second p-type semiconductor layers, and spaced apart from each other and formed on each of the ZnO-based active layers to form each of the second P-type semiconductor layers and the respective ZnO-based active layers Provided is a light emitting device comprising a plurality of n-type ZnO layers exhibiting respective light emitting diode characteristics.

바람직하게 상기 서로 이격되어 형성된 각각의 제 2 p형 반도체층, 각각의 ZnO계 활성층, 각각의 n형 ZnO층은 상기 기판상에 성장된 동일한 p형 반도체층, ZnO계 활성층, n형 ZnO층으로부터 각각 형성될 수 있다.Preferably, the second p-type semiconductor layer, each ZnO-based active layer, and each n-type ZnO layer formed to be spaced apart from each other are formed from the same p-type semiconductor layer, ZnO-based active layer, and n-type ZnO layer grown on the substrate. Each can be formed.

상기 발광 소자는 상기 제 1 반도체층 영역의 p형 반도체층 및 n형 반도체층의 상부와, 상기 제 2 반도체층 영역에 서로 이격되어 형성되어 발광 다이오드 특성을 나타내는 각각의 n형 ZnO층 및 각각의 p형 반도체층 상부에 각각 형성된 전극 패드를 더 포함할 수 있다.The light emitting device is formed on top of the p-type semiconductor layer and the n-type semiconductor layer in the first semiconductor layer region, the n-type ZnO layer and each of the n-type ZnO layer which are formed to be spaced apart from each other to exhibit light emitting diode characteristics. It may further include an electrode pad formed on each of the p-type semiconductor layer.

상기 발광 소자는 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역에 형성된 제 1 발광 다이오드의 p형 반도체층에 각각 형성된 전극패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 p형 반도체층 및 상기 제 2 반도체층 영역에 형성된 제 2 발광 다이오드의 n형 ZnO층에 각각 형성된 전극 패드에 전기적으로 연결되는 제 2 리드를 더 포함하며, 상기 제 1 발광 다이 오드의 n형 ZnO층에 형성된 전극 패드와 상기 제 2 발광 다이오드의 p형 반도체층에 형성된 전극 패드는 본딩 와이어 또는 적어도 하나 이상의 발광 다이오드를 통해 전기적으로 연결되어 각 발광 다이오드들이 전기적으로 직렬 또는 병렬 연결될 수 있다.The light emitting device includes: a first lead electrically connected to an electrode pad formed on an n-type semiconductor layer in the first semiconductor layer region and a p-type semiconductor layer of a first light emitting diode formed in the second semiconductor layer region; And a second lead electrically connected to an electrode pad formed on each of a p-type semiconductor layer in a first semiconductor layer region and an n-type ZnO layer of a second light emitting diode formed in the second semiconductor layer region, wherein the first light emitting die The electrode pad formed on the n-type ZnO layer of the electrode and the electrode pad formed on the p-type semiconductor layer of the second light emitting diode may be electrically connected through a bonding wire or at least one light emitting diode so that each light emitting diode may be electrically connected in series or in parallel. Can be.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art.

따라서, 본 발명은 이하 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, lengths, thicknesses, and the like of layers and regions may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 발광소자를 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention.

도 1을 참조하면, 기판(110)은 제너 다이오드 영역(A) 및 발광 다이오드 영역(B)을 갖는다. Referring to FIG. 1, the substrate 110 has a zener diode region A and a light emitting diode region B. FIG.

제너 다이오드 영역(A) 상에 제 1 GaN 버퍼층(121)이 위치한다. 제 1 GaN 버퍼층(121)위에는 제 1 u-GaN층(131)이 위치한다. The first GaN buffer layer 121 is positioned on the zener diode region A. FIG. The first u-GaN layer 131 is positioned on the first GaN buffer layer 121.

제 1 u-GaN층(131)위에는 제 1 n-GaN층(141)이 위치한다.The first n-GaN layer 141 is positioned on the first u-GaN layer 131.

제 1 n-GaN층(141)의 일영역 위에는 제 1 p-GaN층(151)이 위치한다.The first p-GaN layer 151 is positioned on one region of the first n-GaN layer 141.

제 1 n-GaN층(141)과 제 1 p-GaN층(151)은 p-n 접합되어 제너 다이오드(101)를 구성한다.The first n-GaN layer 141 and the first p-GaN layer 151 are p-n bonded to form a zener diode 101.

한편, 기판(110)의 발광 다이오드 영역(B) 상에 제 2 GaN 버퍼층(122)이 위치한다. 제 2 GaN 버퍼층(122)위에는 제 2 u-GaN층(132)이 위치한다.Meanwhile, the second GaN buffer layer 122 is positioned on the light emitting diode region B of the substrate 110. The second u-GaN layer 132 is positioned on the second GaN buffer layer 122.

제 2 u-GaN층(132)위에는 제 2 n-GaN층(142)이 위치한다. The second n-GaN layer 142 is positioned on the second u-GaN layer 132.

제 2 n-GaN층(142)위에는 제 2 p-GaN층(152)이 위치한다.The second p-GaN layer 152 is positioned on the second n-GaN layer 142.

제 2 GaN 버퍼층(122), 제 2 u-GaN층(132), 제 2 n-GaN층(142), 제 2 p-GaN층(152)는 각각 제 1 GaN 버퍼층(121), 제 1 u-GaN층(131), 제 1 n-GaN층(141), 제 1 p-GaN층(151)으로부터 이격된다. The second GaN buffer layer 122, the second u-GaN layer 132, the second n-GaN layer 142, and the second p-GaN layer 152 are respectively the first GaN buffer layer 121 and the first u. The GaN layer 131 is spaced apart from the first n-GaN layer 141 and the first p-GaN layer 151.

제 1 및 제 2 GaN 버퍼층(121, 122)는 기판(110) 상에 성장된 동일한 GaN 버퍼층으로부터 형성될 수 있다. 즉, 기판(110) 상에 성장된 GaN 버퍼층을 분리함으로써 제 1 및 제 2 GaN 버퍼층(121, 122)을 형성할 수 있다.The first and second GaN buffer layers 121 and 122 may be formed from the same GaN buffer layer grown on the substrate 110. That is, the first and second GaN buffer layers 121 and 122 may be formed by separating the GaN buffer layer grown on the substrate 110.

제 1 및 제 2 u-GaN층(131, 132)는 제 1 및 제 2 GaN 버퍼층(121, 122) 상에 성장된 동일한 u-GaN층으로부터 형성될 수 있다. 즉, 제 1 및 제 2 GaN 버퍼층(121, 122) 상에 성장된 u-GaN층을 분리함으로써 제 1 및 제 2 u-GaN층(131, 132)을 형성할 수 있다.The first and second u-GaN layers 131 and 132 may be formed from the same u-GaN layer grown on the first and second GaN buffer layers 121 and 122. That is, the first and second u-GaN layers 131 and 132 may be formed by separating the u-GaN layers grown on the first and second GaN buffer layers 121 and 122.

제 1 및 제 2 n-GaN층(141, 142)는 제 1 및 제 2 u-GaN층(131, 132) 상에 성장된 동일한 n-GaN층으로부터 형성될 수 있다. 즉, 제 1 및 제 2 u-GaN층(131, 132) 상에 성장된 n-GaN층을 분리함으로써 제 1 및 제 2 n-GaN층(141, 142)을 형성할 수 있다.The first and second n-GaN layers 141 and 142 may be formed from the same n-GaN layer grown on the first and second u-GaN layers 131 and 132. That is, the first and second n-GaN layers 141 and 142 may be formed by separating the n-GaN layers grown on the first and second u-GaN layers 131 and 132.

제 1 및 제 2 p-GaN층(151, 152)는 제 1 및 제 2 n-GaN층(141, 142) 상에 성장된 동일한 p-GaN층으로부터 형성될 수 있다. 즉, 제 1 및 제 2 n-GaN층(141, 142) 상에 성장된 p-GaN층을 분리함으로써 제 1 및 제 2 p-GaN층(151, 152)을 형성할 수 있다.The first and second p-GaN layers 151 and 152 may be formed from the same p-GaN layer grown on the first and second n-GaN layers 141 and 142. That is, the first and second p-GaN layers 151 and 152 may be formed by separating the p-GaN layers grown on the first and second n-GaN layers 141 and 142.

실시예에서는 제 1 및 제 2 GaN 버퍼층(121, 122)과, 제 1 및 제 2 u-GaN층(131, 132)과, 제 1 및 제 2 n-GaN층(141, 142)과, 제 1 및 제 2 p-GaN층(151, 152)이 사용되었으나, 각 반도체층(121, 122, 131, 132, 141, 142, 151, 152)은 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층으로 형성될 수 있다.In an embodiment, the first and second GaN buffer layers 121 and 122, the first and second u-GaN layers 131 and 132, the first and second n-GaN layers 141 and 142, and 1 and 2 p-GaN layer 151 and 152, but is used, the semiconductor layers (121, 122, 131, 132, 141, 142, 151, 152) is Al x In y Ga 1 -x- y N ( It may be formed of a binary to quadruple compound semiconductor layer represented by 0≤x, y, x + y≤1).

한편, 제 2 p-GaN층(152) 상부에 n형 ZnO층(170)이 위치하고, 제 2 p-GaN층(152)와 n형 ZnO층(170)사이에 ZnO계 활성층(160)이 개재된다. ZnO계 활성층(160)은 단일층으로 형성된 단일 양자웰(single quantum well) 또는 적층 구조의 다중 양자웰(multi-quantum well)일 수 있다.Meanwhile, an n-type ZnO layer 170 is positioned on the second p-GaN layer 152, and a ZnO-based active layer 160 is interposed between the second p-GaN layer 152 and the n-type ZnO layer 170. do. The ZnO-based active layer 160 may be a single quantum well formed of a single layer or a multi-quantum well of a stacked structure.

n형 ZnO층(170)은, 도시한 바와 같이, 제 2 p-GaN층(152)의 일 영역 상부에 위치할 수 있으며, 제 2 p-GaN층(152)의 다른 영역은 노출될 수 있다.As illustrated, the n-type ZnO layer 170 may be positioned above one region of the second p-GaN layer 152, and another region of the second p-GaN layer 152 may be exposed. .

제 2 p-GaN층(152), ZnO계 활성층(160) 및 n형 ZnO층(170)은 발광 다이오드(102)를 구성한다.The second p-GaN layer 152, the ZnO-based active layer 160, and the n-type ZnO layer 170 constitute a light emitting diode 102.

제 1 및 제 2 p-GaN층들(151, 152) 상에 p형 전극패드들(181, 183)이 형성되고, 제 1 n-GaN층(141) 및 n형 ZnO층(170)상에 n형 전극패드(182, 184)가 형성된다. 전극패드들(181, 182, 183, 184)은 제너 다이오드(101) 및 발광 다이오드(102)를 외부 회로에 전기적으로 연결하는 콘택 패드들로 사용된다.P-type electrode pads 181 and 183 are formed on the first and second p-GaN layers 151 and 152, and n is formed on the first n-GaN layer 141 and the n-type ZnO layer 170. Type electrode pads 182 and 184 are formed. The electrode pads 181, 182, 183, and 184 are used as contact pads that electrically connect the zener diode 101 and the light emitting diode 102 to an external circuit.

본 실시예에 따른 발광 소자는 제너 다이오드(101)를 내부에 포함하므로, 정전 방전에 의한 손상을 방지할 수 있다. 따라서, 종래, 발광 소자와 함께 탑재되는 제너 다이오드를 생략할 수 있어, 패키지 공정수 및 패키지 제조 비용을 감소시킬 수 있다.Since the light emitting device according to the present embodiment includes the zener diode 101 therein, damage due to electrostatic discharge can be prevented. Therefore, in the related art, a zener diode mounted with a light emitting element can be omitted, thereby reducing the number of package processes and the cost of package manufacture.

도 2는 도 1에 도시된 발광 소자(100)를 탑재한 발광 다이오드 패키지의 일 예를 설명하기 위한 단면도이고, 도 3은 도 2에 도시된 발광 다이오드 패키지의 등가회로도이다.2 is a cross-sectional view illustrating an example of a light emitting diode package equipped with the light emitting device 100 illustrated in FIG. 1, and FIG. 3 is an equivalent circuit diagram of the light emitting diode package illustrated in FIG. 2.

도 2를 참조하면, 발광 다이오드 패키지는 발광소자(100)를 외부전원에 전기적으로 연결하기 위한 제 1 리드(191) 및 제 2 리드(192)을 포함한다. 발광소자(100)는 제 2 리드(192) 상에 다이본딩된다.Referring to FIG. 2, the LED package includes a first lead 191 and a second lead 192 for electrically connecting the light emitting device 100 to an external power source. The light emitting device 100 is die bonded on the second lead 192.

한편, 발광 다이오드(102) 상의 p형 전극 패드(183) 및 제너 다이오드(101)상의 n형 전극 패드(184)는 본딩와이어를 통해 제 1 리드(191)에 전기적으로 연결되고, 제너 다이오드(101) 상의 p형 전극 패드(181)와 발광 다이오드(102) 상의 n형 전극 패드(184)가 본딩와이어들을 통해 제 2 리드(192)에 전기적으로 연결된다.Meanwhile, the p-type electrode pad 183 on the light emitting diode 102 and the n-type electrode pad 184 on the zener diode 101 are electrically connected to the first lead 191 through a bonding wire, and the zener diode 101 is provided. The p-type electrode pad 181 on) and the n-type electrode pad 184 on the light emitting diode 102 are electrically connected to the second lead 192 through bonding wires.

이에 따라, 발광 다이오드(102)와 제너 다이오드(101)가, 도 3에 도시된 회로와 같이, 역병렬로 연결된다. Accordingly, the light emitting diode 102 and the zener diode 101 are connected in anti-parallel as in the circuit shown in FIG.

제 1 리드(191)를 플러스 단자로 하고, 제 2 리드(192)를 마이너스 단자로 하여 직류 전원을 인가하면, 발광 다이오드(102)에 순방향 전압이 인가되어 광이 방출된다. 한편, 제너 다이오드(101)는 발광 다이오드(102)의 순방향 전압이 과도하게 증가하는 것을 방지하여 발광 다이오드(102)가 과전압에 의해 손상되는 것을 방지한다. 제너 다이오드(101)의 항복전압은 제 1 p-GaN층(151)의 도핑농도와, 제 1 n-GaN층(141)의 도핑농도를 조절하여 제어될 수 있다.When DC power is applied using the first lead 191 as the positive terminal and the second lead 192 as the negative terminal, forward voltage is applied to the light emitting diode 102 to emit light. Meanwhile, the zener diode 101 prevents the forward voltage of the light emitting diode 102 from being excessively increased, thereby preventing the light emitting diode 102 from being damaged by the overvoltage. The breakdown voltage of the zener diode 101 may be controlled by adjusting the doping concentration of the first p-GaN layer 151 and the doping concentration of the first n-GaN layer 141.

도 4는 도 1에 도시된 발광 소자의 제조 공정을 설명하기 위한 공정 순서도이고, 도 5 내지 도 7은 도 1에 도시된 발광 소자의 제조 공정에 따른 공정 단면도이다.4 is a flowchart illustrating a manufacturing process of the light emitting device illustrated in FIG. 1, and FIGS. 5 to 7 are cross-sectional views illustrating a manufacturing process of the light emitting device illustrated in FIG. 1.

도 4 및 도 5를 참조하면, 공정 챔버(미도시됨)내에 기판(110)을 준비한다(S1). 기판(110)은 그 위에 형성될 질화물 반도체층과 유사한 격자상수를 갖는다. 기판(110)은 사파이어(Al2O3), 스피넬(spinel), 탄화실리콘(SiC)일 수 있다.4 and 5, the substrate 110 is prepared in a process chamber (not shown) (S1). The substrate 110 has a lattice constant similar to that of the nitride semiconductor layer to be formed thereon. The substrate 110 may be sapphire (Al 2 O 3 ), spinel, silicon carbide (SiC).

그 후, 기판(110)위에 GaN 버퍼층(120)을 형성한다(S2). Thereafter, a GaN buffer layer 120 is formed on the substrate 110 (S2).

GaN 버퍼층(120)은 그 상부에 형성될 반도체층들과 기판(110) 사이의 격자 불일치를 완화하기 위해 사용된다. GaN 버퍼층(120)은 저온, 예를 들어 약 400 내지 약 700 ℃의 온도와 50 Torr 내지 700 Torr의 압력 아래서 20 nm 내지 50 nm의 두께로 성장될 수 있다.The GaN buffer layer 120 is used to mitigate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate 110. The GaN buffer layer 120 may be grown to a thickness of 20 nm to 50 nm at a low temperature, for example, at a temperature of about 400 to about 700 ° C. and a pressure of 50 Torr to 700 Torr.

그 후, GaN 버퍼층(120)위에 u-GaN(undoped-GaN)층(130)을 형성한다(S3).Thereafter, an u-GaN (undoped-GaN) layer 130 is formed on the GaN buffer layer 120 (S3).

u-GaN층(130)은 GaN 버퍼층(120)과 n-GaN층(140) 사이에 개재되고 언도프트(undoped) GaN으로 이루어진다.The u-GaN layer 130 is interposed between the GaN buffer layer 120 and the n-GaN layer 140 and is made of undoped GaN.

u-GaN(130)은 그 위에 GaN계 물질로 구성되는 n-GaN층(140)을 고품질로 효과적으로 형성시킬 수 있도록 하기 위한 것이다.The u-GaN 130 is intended to effectively form the n-GaN layer 140 made of GaN-based material thereon with high quality.

GaN 버퍼층(120) 및 u-GaN층(130)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE) 등을 사용하여 형성할 수 있다.The GaN buffer layer 120 and the u-GaN layer 130 may include metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), or molecular beam epitaxy. , MBE) and the like.

u-GaN층(130)위에 n-GaN층(140), p-GaN층(150), ZnO계 활성층(160) 및 n형 ZnO층(170)을 차례로 형성한다(S4). An n-GaN layer 140, a p-GaN layer 150, a ZnO-based active layer 160, and an n-type ZnO layer 170 are sequentially formed on the u-GaN layer 130 (S4).

n-GaN층(140)은 GaN에 실리콘(Si)을 도핑하여 형성할 수 있으며, n형 클래층을 포함할 수 있다.The n-GaN layer 140 may be formed by doping silicon (Si) in GaN, and may include an n-type cladding layer.

p-GaN층(150)은 GaN에 마그네슘(Mg) 또는 아연(Zn)을 도우핑하여 형성할 수 있으며, p형 클래드층을 포함할 수 있다. The p-GaN layer 150 may be formed by doping magnesium (Mg) or zinc (Zn) in GaN, and may include a p-type cladding layer.

ZnO계 활성층(160)은 전자 및 정공이 재결합되는 영역으로서, ZnMgO 또는 ZnCdO를 포함하여 이루어진다. ZnO계 활성층(160)을 이루는 물질의 종류에 따라 발광 다이오드에서 방출되는 발광 파장이 결정된다. The ZnO-based active layer 160 is a region where electrons and holes are recombined, and includes ZnMgO or ZnCdO. The wavelength of light emitted from the light emitting diode is determined by the type of material forming the ZnO-based active layer 160.

즉, ZnO계 활성층(160)은 산화아연(ZnO)에 Zn2 +와 이온 반경이 유사한 마그네슘(Mg)이나 카드늄(Cd)등을 첨가하면 밴드갭이 2.8eV 내지 4eV까지 조절이 가능하기 때문에 마그네슘(Mg)이나 카드늄(Cd)의 몰분율을 조절해서 원하는 발광 파장을 결정할 수 있다.That is, ZnO-based active layer 160, because the magnesium can be adjusted with the addition of Zn 2 + ions with a radius of magnesium (Mg) or cadmium (Cd), etc. Similar to zinc oxide (ZnO) to the band gap 2.8eV to 4eV The desired emission wavelength can be determined by adjusting the mole fraction of (Mg) or cadmium (Cd).

즉, 마그네슘(Mg)의 함량이 증가하면 밴드갭 에너지가 증가하게 되고, 카드늄(Cd) 함량이 증가하게 되면 밴드갭 에너지가 감소하게 된다. 이에 따라 GaN 계열의 발광 소자와 같이 자외선에서 적외선까지 다양한 파장의 빛을 발생시킬 수 있 다.That is, as the content of magnesium (Mg) increases, the band gap energy increases, and as the content of cadmium (Cd) increases, the band gap energy decreases. As a result, light of various wavelengths from ultraviolet rays to infrared rays may be generated, such as GaN-based light emitting devices.

ZnO계 활성층(160)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 장벽층과 우물층은 일반식 ZnxMgyCd1 -x- yO(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층일 수 있다.The ZnO-based active layer 160 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. The barrier layer and the well layer may be a semiconductor layer 2-to 4 won the compounds represented by the general formula Zn x Mg y Cd 1 -x- y O (0≤x, y, x + y≤1).

구체적으로 산화아연(ZnO)과, 산화아연(ZnO)에 마그네슘(Mg) 또는 카드늄(Cd)을 첨가하여 밴드갭을 조절할 수 있는 산화아연마그네슘(Zn1 - xMgxO(0≤x≤1)) 또는 산화아연카드늄(Zn1 - xCdxO(0≤x≤1)을 교대로 적층하여 ZnO계 활성층(160)의 장벽층과 우물층을 형성할 수 있다.Specifically, zinc oxide (ZnO) and zinc oxide (Zn 1 - x Mg x O (0 ≦ x ≦ 1) capable of adjusting a band gap by adding magnesium (Mg) or cadmium (Cd) to zinc oxide (ZnO) and zinc oxide (ZnO). Alternatively, zinc cadmium oxide (Zn 1 - x Cd x O (0 ≦ x ≦ 1)) may be alternately stacked to form a barrier layer and a well layer of the ZnO-based active layer 160.

이를 위해 반응 전구체로 아연이 함유된 유기 금속인 디메틸 아연[Zn(CH3)2], 마그네슘이 함유된 유기금속인 비스사이클로펜타디에닐 마그네슘(bis-cyclopentadienyl-Mg;(C5H5)2Mg)과 산소(O2)가스를 이용하며, 아르곤을 수송기체로 사용한다.To this end, dimethyl zinc [Zn (CH 3 ) 2 ], an organic metal containing zinc as a reaction precursor, and biscyclopentadienyl magnesium ((C 5 H 5 ) 2 , an organic metal containing magnesium) Mg) and oxygen (O 2 ) gas are used, and argon is used as a transport gas.

분리된 라인들을 통해 디에틸아연과 비스사이클로펜타디에닐 마그네슘을 운송하는 아르곤, 및 O2의 흐름을 적절히 조절하여 금속 촉매를 사용하지 않는 유기금속 화학 증착법에 의해 교대로 증착한다.Argon, which transports diethylzinc and biscyclopentadienyl magnesium, through separate lines, and O 2 , are appropriately controlled and deposited alternately by organometallic chemical vapor deposition without a metal catalyst.

증착을 위한 반응기내의 바람직한 압력 및 온도는 각각 10-5㎜Hg 내지 760㎜Hg, 400 내지 700℃이다. 산화아연(ZnO)을 성장시킨 후 그 위에 전구체들인 디에틸아연 및 비스사이클로펜타디에닐 마그네슘의 흐름을 배기라인에서 반응기로 적절히 바꿔서 산화아연마그네슘/산화아연을 성장시킨다. 산화아연마그네슘의 마그네슘 함량은 12 at.%(atomic percent)이다.Preferred pressures and temperatures in the reactor for deposition are 10 −5 mmHg to 760 mmHg and 400 to 700 ° C., respectively. After growing zinc oxide (ZnO), zinc magnesium / zinc oxide is grown by appropriately changing the flow of precursors, diethyl zinc and biscyclopentadienyl magnesium, from the exhaust line to the reactor. The magnesium content of zinc magnesium oxide is 12 at.% (Atomic percent).

n형 ZnO층(170)은 ZnO계 활성층(160)위에 금속 촉매를 사용하지 않는 유기금속 화학 증착법에 의해 형성된다.The n-type ZnO layer 170 is formed on the ZnO-based active layer 160 by organometallic chemical vapor deposition without using a metal catalyst.

구체적으로는 n형 ZnO층(170)은 ZnO계 활성층(160)이 형성된 기판이 있는 반응기내로 아연 함유 유기 금속 및 산소 함유 기체 또는 산소 함유 유기물을 별개의 라인을 통해 각각 주입하고, 0.1 내지 10torr의 압력 및 온도 400 내지 700℃의 반응 조건하에서 반응물의 전구체들을 화학반응시키는 유기금속 화학증착법에 의해 ZnO계 활성층(160)위에 형성된다.Specifically, the n-type ZnO layer 170 injects zinc-containing organic metal and oxygen-containing gas or oxygen-containing organic material through separate lines into the reactor in which the ZnO-based active layer 160 is formed, respectively, from 0.1 to 10 torr. It is formed on the ZnO-based active layer 160 by the organometallic chemical vapor deposition method to chemically react the precursors of the reactants under the pressure and the reaction conditions of 400 to 700 ℃ temperature.

n형 ZnO층(170)의 증착에 사용되는 아연 함유 유기 금속으로는 디메틸아연[Zn(CH3)2], 디에틸아연[ZnC2H5)2], 아연아세테이트[Zn(OOCCH3)2ㆍH2O], 아연아세테이트 무수물[Zn(OOCCH3)2], 아연 아세틸아세토네이트[Zn(C5H7O2)2]등을 예로 들 수 있고, 산소 함유 기체로는 O2, O3, NO2, 수증기, CO2 등을 예로 들수 있으며, 산소 함유 유기물로는 C4H8O를 예로 들을 수 있다.Zinc-containing organic metals used for the deposition of the n-type ZnO layer 170 include dimethyl zinc [Zn (CH 3 ) 2 ], diethyl zinc [ZnC 2 H 5 ) 2 ], zinc acetate [Zn (OOCCH 3 ) 2 H 2 O], zinc acetate anhydride [Zn (OOCCH 3 ) 2 ], zinc acetylacetonate [Zn (C 5 H 7 O 2 ) 2 ], and the like. Examples of the oxygen-containing gas include O 2 , O 3 , NO 2 , water vapor, CO 2 and the like, for example, the oxygen-containing organic material may be cited C 4 H 8 O.

도 4 및 도 6을 참조하면, n형 ZnO층(170), ZnO계 활성층(160), p-GaN층(150), n-GaN층(140), u-GaN층(130), GaN 버퍼층(120)을 사진 및 식각공정을 사용하여 패터닝하여 상기 층들(120, 130, 140, 150, 160)을 분리시킨다(S5). 4 and 6, an n-type ZnO layer 170, a ZnO-based active layer 160, a p-GaN layer 150, an n-GaN layer 140, a u-GaN layer 130, and a GaN buffer layer The layer 120 is patterned using a photo and etching process to separate the layers 120, 130, 140, 150 and 160 (S5).

이에 따라, 제너 다이오드 영역(A) 상의 제 1 GaN 버퍼층(121), 제 1 u-GaN층(131), 제 1 n-GaN층(141), 제 1 p-GaN층(151)과 발광 다이오드 영역(B) 상의 제 2 GaN 버퍼층(122), 제 2 u-GaN층(132), 제 2 n-GaN층(142), 제 2 p-GaN층(152), ZnO계 활성층(160), n형 ZnO층(170)이 서로 이격된다.Accordingly, the first GaN buffer layer 121, the first u-GaN layer 131, the first n-GaN layer 141, the first p-GaN layer 151, and the light emitting diode on the zener diode region A are formed. The second GaN buffer layer 122, the second u-GaN layer 132, the second n-GaN layer 142, the second p-GaN layer 152, the ZnO-based active layer 160 on the region B, The n-type ZnO layers 170 are spaced apart from each other.

도 4 및 도 7을 참조하면, n형 ZnO층(170), ZnO계 활성층(160)을 다시 패터닝하여 발광 다이오드 영역(B) 상의 n형 ZnO층(170), ZnO계 활성층(160)의 일부를 제거한다(S6). 그 결과, 발광 다이오드 영역(B) 상의 제 2 p-GaN층(152)의 일 영역 상에 n형 ZnO층(170), ZnO계 활성층(160)이 잔존하고, 다른 영역의 제 2 p-GaN층(152)이 노출된다.4 and 7, the n-type ZnO layer 170 and the ZnO-based active layer 160 are patterned again to form a portion of the n-type ZnO layer 170 and the ZnO-based active layer 160 on the light emitting diode region B. Referring to FIGS. Remove (S6). As a result, the n-type ZnO layer 170 and the ZnO-based active layer 160 remain on one region of the second p-GaN layer 152 on the light emitting diode region B, and the second p-GaN of the other region remains. Layer 152 is exposed.

한편, 제너 다이오드 영역(A) 상의 n형 ZnO층(170), ZnO계 활성층(160)을 제거한다(S7). 제너 다이오드 영역(A) 상의 n형 ZnO층(170), ZnO계 활성층(160)은 발광 다이오드 영역(B) 상의 n형 ZnO층(170), ZnO계 활성층(160)의 일부를 제거하는 동안 함께 제거될 수 있다.Meanwhile, the n-type ZnO layer 170 and the ZnO-based active layer 160 on the zener diode region A are removed (S7). The n-type ZnO layer 170 and ZnO-based active layer 160 on the zener diode region A are together while removing a portion of the n-type ZnO layer 170 and ZnO-based active layer 160 on the light emitting diode region B. Can be removed.

그 다음 제너 다이오드 영역(A) 상의 제 1 p-GaN층(151)을 다시 패터닝하여 제 1 p-GaN층(151)의 일부를 제거한다.(S8). 그 결과 제너 다이오드 영역(A)상의 제 1 n-GaN층(141)의 일 영역상에 제 1 p-GaN층(151)이 잔존하고, 다른 영역의 제 1 n-GaN층(141)이 노출된다.Then, the first p-GaN layer 151 on the zener diode region A is patterned again to remove a part of the first p-GaN layer 151 (S8). As a result, the first p-GaN layer 151 remains on one region of the first n-GaN layer 141 on the zener diode region A, and the first n-GaN layer 141 of the other region is exposed. do.

그후, 제 1 및 제 2 p-GaN층들(151, 152) 상에 p형 전극패드들(181, 183)을 형성하고, 제 1 n-GaN층(141) 및 n형 ZnO층(170)상에 n형 전극패드(182, 184)을 형성한다(S9). 이에 따라 도 1의 발광 소자(100)가 완성된다.Thereafter, p-type electrode pads 181 and 183 are formed on the first and second p-GaN layers 151 and 152, and are formed on the first n-GaN layer 141 and the n-type ZnO layer 170. N-type electrode pads 182 and 184 are formed in step S9. Accordingly, the light emitting device 100 of FIG. 1 is completed.

본 실시예에 있어서, 제 1 GaN 버퍼층(121), 제 1 u-GaN층(131), 제 1 n-GaN층(141), 제 1 p-GaN층(151)과 제 2 GaN 버퍼층(122), 제 2 u-GaN층(132), 제 2 n- GaN층(142), 제 1 p-GaN층(152), ZnO계 활성층(160), n형 ZnO층(170)을 분리한 후, 발광 다이오드 영역(B) 상의 n형 ZnO층(170) 및 ZnO계 활성층(160)의 일부 및 제너 다이오드 영역(A) 상의 n형 ZnO층(170) 및 ZnO계 활성층(160)을 제거하는 것으로 설명하였으나, n형 ZnO층(170) 및 ZnO계 활성층(160)을 먼저 패터닝한 후 제 1 GaN 버퍼층(121), 제 1 u-GaN층(131), 제 1 n-GaN층(141), 제 1 p-GaN층(151)과 제 2 GaN 버퍼층(122), 제 2 u-GaN층(132), 제 2 n-GaN층(142), 제 1 p-GaN층(152), ZnO계 활성층(160), n형 ZnO층(170)을 분리할 수 도 있다.In the present embodiment, the first GaN buffer layer 121, the first u-GaN layer 131, the first n-GaN layer 141, the first p-GaN layer 151, and the second GaN buffer layer 122 ), The second u-GaN layer 132, the second n-GaN layer 142, the first p-GaN layer 152, the ZnO-based active layer 160, and the n-type ZnO layer 170 are separated thereafter. By removing a portion of the n-type ZnO layer 170 and the ZnO-based active layer 160 on the light emitting diode region B and the n-type ZnO layer 170 and the ZnO-based active layer 160 on the zener diode region A Although described, the n-type ZnO layer 170 and the ZnO-based active layer 160 are first patterned, and then the first GaN buffer layer 121, the first u-GaN layer 131, the first n-GaN layer 141, First p-GaN layer 151, Second GaN buffer layer 122, Second u-GaN layer 132, Second n-GaN layer 142, First p-GaN layer 152, ZnO-based The active layer 160 and the n-type ZnO layer 170 may be separated.

본 실시예들에 따르면, 단일 칩 내에 제너 다이오드(101) 및 발광 다이오드(102)를 갖는 발광소자를 제조할 수 있다.According to the embodiments, a light emitting device having a zener diode 101 and a light emitting diode 102 in a single chip can be manufactured.

도 8은 본 발명의 다른 실시예에 따른 발광소자(200)를 설명하기 위한 단면도이다. 8 is a cross-sectional view for describing a light emitting device 200 according to another embodiment of the present invention.

도 8을 참조하면, 기판(210)은 제너 다이오드 영역(A) 및 발광 다이오드 영역(B)을 갖는다. Referring to FIG. 8, the substrate 210 has a zener diode region A and a light emitting diode region B. FIG.

제너 다이오드 영역(A) 상에 제 1 GaN 버퍼층(221)이 위치한다. 제 1 GaN 버퍼층(221)위에는 제 1 u-GaN층(231)이 위치한다. The first GaN buffer layer 221 is positioned on the zener diode region A. FIG. The first u-GaN layer 231 is positioned on the first GaN buffer layer 221.

제 1 u-GaN층(231)위에는 제 1 n-GaN층(241)이 위치한다.The first n-GaN layer 241 is positioned on the first u-GaN layer 231.

제 1 n-GaN층(241)의 일영역 위에는 제 1 p-GaN층(251)이 위치한다.The first p-GaN layer 251 is positioned on one region of the first n-GaN layer 241.

제 1 n-GaN층(241)과 제 1 p-GaN층(251)은 p-n 접합되어 제너 다이오드(201)를 구성한다.The first n-GaN layer 241 and the first p-GaN layer 251 are p-n bonded to form a zener diode 201.

한편, 기판(210)의 발광 다이오드 영역(B) 상에 제 2 GaN 버퍼층(222)이 위 치한다. 제 2 GaN 버퍼층(222)위에는 제 2 u-GaN층(232)이 위치한다.Meanwhile, the second GaN buffer layer 222 is positioned on the light emitting diode region B of the substrate 210. The second u-GaN layer 232 is positioned on the second GaN buffer layer 222.

제 2 u-GaN층(232)위에는 제 2 n-GaN층(242)이 위치한다. The second n-GaN layer 242 is positioned on the second u-GaN layer 232.

제 2 n-GaN층(242)위에는 제 2a p-GaN층(252a), 제 2b p-GaN층(152b), 제 2c p-GaN층(252c)가 각각 서로 이격되어 위치한다.On the second n-GaN layer 242, the 2a p-GaN layer 252a, the 2b p-GaN layer 152b, and the 2c p-GaN layer 252c are spaced apart from each other.

제 2 GaN 버퍼층(222), 제 2 u-GaN층(232), 제 2 n-GaN층(242), 제 2 p-GaN층(252)는 각각 제 1 GaN 버퍼층(221), 제 1 u-GaN층(231), 제 1 n-GaN층(241), 제 1 p-GaN층(251)으로부터 이격된다.The second GaN buffer layer 222, the second u-GaN layer 232, the second n-GaN layer 242, and the second p-GaN layer 252 are respectively the first GaN buffer layer 221 and the first u. The GaN layer 231 is spaced apart from the first n-GaN layer 241 and the first p-GaN layer 251.

제 1 및 제 2 GaN 버퍼층(221, 222)는 기판(210) 상에 성장된 동일한 GaN 버퍼층으로부터 형성될 수 있다. 즉, 기판(210) 상에 성장된 GaN 버퍼층을 분리함으로써 제 1 및 제 2 GaN 버퍼층(221, 222)을 형성할 수 있다.The first and second GaN buffer layers 221 and 222 may be formed from the same GaN buffer layer grown on the substrate 210. That is, the first and second GaN buffer layers 221 and 222 may be formed by separating the GaN buffer layers grown on the substrate 210.

제 1 및 제 2 u-GaN층(231, 232)는 제 1 및 제 2 GaN 버퍼층(221, 222) 상에 성장된 동일한 u-GaN층으로부터 형성될 수 있다. 즉, 제 1 및 제 2 GaN 버퍼층(221, 222) 상에 성장된 u-GaN층을 분리함으로써 제 1 및 제 2 u-GaN층(231, 232)을 형성할 수 있다.The first and second u-GaN layers 231 and 232 may be formed from the same u-GaN layer grown on the first and second GaN buffer layers 221 and 222. That is, the first and second u-GaN layers 231 and 232 may be formed by separating the u-GaN layers grown on the first and second GaN buffer layers 221 and 222.

제 1 및 제 2 n-GaN층(241, 242)는 제 1 및 제 2 u-GaN 버퍼층(231, 232) 상에 성장된 동일한 n-GaN층으로부터 형성될 수 있다. 즉, 제 1 및 제 2 u-GaN층(231, 232) 상에 성장된 n-GaN층을 분리함으로써 제 1 및 제 2 n-GaN층(241, 242)을 형성할 수 있다.The first and second n-GaN layers 241 and 242 may be formed from the same n-GaN layer grown on the first and second u-GaN buffer layers 231 and 232. That is, the first and second n-GaN layers 241 and 242 may be formed by separating the n-GaN layers grown on the first and second u-GaN layers 231 and 232.

제 1 및 제 2a, 제 2b, 제 2c p-GaN층(251, 252a, 252b, 252c)는 제 1 및 제 2 n-GaN층(241, 242) 상에 성장된 동일한 p-GaN층으로부터 형성될 수 있다. 즉, 제 1 및 제 2 n-GaN층(241, 242) 상에 성장된 p-GaN층을 분리함으로써 제 1 및 제 2a, 제 2b, 제 2c p-GaN층(251, 252a, 252b, 252c)을 형성할 수 있다.The first and second a, second b, second c p-GaN layers 251, 252a, 252b, 252c are formed from the same p-GaN layer grown on the first and second n-GaN layers 241, 242. Can be. That is, by separating the p-GaN layers grown on the first and second n-GaN layers 241 and 242, the first and second a, second b and second c p-GaN layers 251, 252a, 252b and 252c. ) Can be formed.

실시예에서는 제 1 및 제 2 GaN 버퍼층(221, 222)과, 제 1 및 제 2 u-GaN층(231, 232)과, 제 1 및 제 2 n-GaN층(241, 242)과, 제 1 및 제 2 p-GaN층(251, 252)이 사용되었으나, 각 반도체층(221, 222, 231, 232, 241, 242, 251, 252)은 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층으로 형성될 수 있다.In an embodiment, the first and second GaN buffer layers 221 and 222, the first and second u-GaN layers 231 and 232, the first and second n-GaN layers 241 and 242, and Although the first and second p-GaN layers 251 and 252 were used, each semiconductor layer 221, 222, 231, 232, 241, 242, 251, and 252 has Al x In y Ga 1-xy N (0 ≦ x, y, x + y ≤ 1) can be formed of a binary to four-membered compound semiconductor layer.

한편, 제 2a p-GaN층(252a) 상부에 제 1 n형 ZnO층(270a)이 위치하고, 제 2a p-GaN층(252a)와 제 1 n형 ZnO층(270a)사이에 제 1 ZnO계 활성층(260a)이 개재된다. 제 1 ZnO계 활성층(260a)은 단일층으로 형성된 단일 양자웰(single quantum well) 또는 적층 구조의 다중 양자웰(multi-quantum well)일 수 있다.Meanwhile, the first n-type ZnO layer 270a is positioned on the second a-p-GaN layer 252a and the first ZnO-based layer is formed between the second a-p-GaN layer 252a and the first n-type ZnO layer 270a. The active layer 260a is interposed. The first ZnO-based active layer 260a may be a single quantum well formed of a single layer or a multi-quantum well of a stacked structure.

제 1 n형 ZnO층(270a)은, 도시한 바와 같이, 제 2a p-GaN층(252a)의 일 영역 상부에 위치할 수 있으며, 제 2a p-GaN층(252a)의 다른 영역은 노출될 수 있다.As illustrated, the first n-type ZnO layer 270a may be positioned above an area of the second ap-GaN layer 252a, and another area of the second ap-GaN layer 252a may be exposed. Can be.

제 2a p-GaN층(252a), 제 1 ZnO계 활성층(260a) 및 제 1 n형 ZnO층(270a)은 제 1 발광 다이오드(202a)를 구성한다.The 2a p-GaN layer 252a, the first ZnO-based active layer 260a, and the first n-type ZnO layer 270a constitute the first light emitting diode 202a.

마찬가지로, 제 2b p-GaN층(252b) 상부에 제 2 n형 ZnO층(270b)이 위치하고, 제 2b p-GaN층(252b)와 제 2 n형 ZnO층(270b)사이에 제 2 ZnO계 활성층(260b)이 개재된다. 제 2 ZnO계 활성층(260b)은 단일층으로 형성된 단일 양자웰(single quantum well) 또는 적층 구조의 다중 양자웰(multi-quantum well)일 수 있다.Similarly, a second n-type ZnO layer 270b is positioned on the second b-p-GaN layer 252b and a second ZnO-based layer is formed between the second b-p-GaN layer 252b and the second n-type ZnO layer 270b. The active layer 260b is interposed. The second ZnO-based active layer 260b may be a single quantum well formed of a single layer or a multi-quantum well of a stacked structure.

제 2 n형 ZnO층(270b)은, 도시한 바와 같이, 제 2b p-GaN층(252b)의 일 영역 상부에 위치할 수 있으며, 제 2b p-GaN층(252b)의 다른 영역은 노출될 수 있다.As illustrated, the second n-type ZnO layer 270b may be positioned above one region of the second b-p-GaN layer 252b, and another region of the second b-p-GaN layer 252b may be exposed. Can be.

제 2b p-GaN층(252b), 제 2 ZnO계 활성층(260b) 및 제 2 n형 ZnO층(270b)은 제 2 발광 다이오드(202b)를 구성한다.The second b-p-GaN layer 252b, the second ZnO-based active layer 260b, and the second n-type ZnO layer 270b constitute a second light emitting diode 202b.

마찬가지로, 제 2c p-GaN층(252c) 상부에 제 3 n형 ZnO층(270c)이 위치하고, 제 2c p-GaN층(252c)와 제 3 n형 ZnO층(270c)사이에 제 3 ZnO계 활성층(260c)이 개재된다. 제 3 ZnO계 활성층(260c)은 단일층으로 형성된 단일 양자웰(single quantum well) 또는 적층 구조의 다중 양자웰(multi-quantum well)일 수 있다.Similarly, a third n-type ZnO layer 270c is positioned on the second c-p-GaN layer 252c, and a third ZnO-based layer is disposed between the second c-p-GaN layer 252c and the third n-type ZnO layer 270c. The active layer 260c is interposed. The third ZnO-based active layer 260c may be a single quantum well formed of a single layer or a multi-quantum well of a stacked structure.

제 3 n형 ZnO층(270c)은, 도시한 바와 같이, 제 2c p-GaN층(252c)의 일 영역 상부에 위치할 수 있으며, 제 2c p-GaN층(252c)의 다른 영역은 노출될 수 있다.As illustrated, the third n-type ZnO layer 270c may be positioned above an area of the second c-p-GaN layer 252c, and another area of the second c-p-GaN layer 252c may be exposed. Can be.

제 2c p-GaN층(252c), 제 3 ZnO계 활성층(260c) 및 제 3 n형 ZnO층(270c)은 제 3 발광 다이오드(202b)를 구성한다.The second c p-GaN layer 252c, the third ZnO-based active layer 260c, and the third n-type ZnO layer 270c constitute a third light emitting diode 202b.

제 1 및 제 2a, 제 2b, 제 2c p-GaN층들(251, 252a, 252b, 252c) 상에 p형 전극패드들(281, 283a, 283b, 283c)이 형성되고, 제 1 n-GaN층(241) 및 제 1 , 제 2, 제 3 n형 ZnO층(270a, 270b, 270c)상에 n형 전극패드(282, 284a, 284b, 284c)가 형성된다. 전극패드들(281, 282, 283a, 283b, 283c, 284a, 284b, 284c)은 제너 다이오드(201) 및 발광 다이오드(202a, 202b, 202c)를 외부 회로에 전기적으로 연결하는 콘택 패드들로 사용된다.P-type electrode pads 281, 283a, 283b, and 283c are formed on the first and second a, 2b, and 2c p-GaN layers 251, 252a, 252b, and 252c, and a first n-GaN layer N-type electrode pads 282, 284a, 284b, and 284c are formed on the 241 and the first, second, and third n-type ZnO layers 270a, 270b, and 270c. The electrode pads 281, 282, 283a, 283b, 283c, 284a, 284b, 284c are used as contact pads that electrically connect the zener diode 201 and light emitting diodes 202a, 202b, 202c to an external circuit. .

본 실시예에 따른 발광 소자는 제너 다이오드(201)를 내부에 포함하므로, 정전 방전에 의한 손상을 방지할 수 있다. 따라서, 종래, 발광 소자와 함께 탑재되는 제너 다이오드를 생략할 수 있어, 패키지 공정수 및 패키지 제조 비용을 감소시킬 수 있다.Since the light emitting device according to the present embodiment includes the zener diode 201 inside, damage due to electrostatic discharge can be prevented. Therefore, in the related art, a zener diode mounted with a light emitting element can be omitted, thereby reducing the number of package processes and the cost of package manufacture.

도 9는 도 8에 도시된 발광 소자(200)를 탑재한 발광 다이오드 패키지의 일 예를 설명하기 위한 단면도이고, 도 10은 도 9에 도시된 발광 다이오드 패키지의 등가회로도이다.9 is a cross-sectional view illustrating an example of a light emitting diode package equipped with the light emitting device 200 illustrated in FIG. 8, and FIG. 10 is an equivalent circuit diagram of the light emitting diode package illustrated in FIG. 9.

도 9를 참조하면, 발광 다이오드 패키지는 발광소자(200)를 외부전원에 전기적으로 연결하기 위한 제 1 리드(291)과 제 2 리드(292)를 포함한다. 발광소자(200)는 제 2 리드(292) 상에 다이본딩된다.Referring to FIG. 9, the LED package includes a first lead 291 and a second lead 292 for electrically connecting the light emitting device 200 to an external power source. The light emitting device 200 is die bonded on the second lead 292.

한편, 제 1 발광 다이오드(202a) 상의 p형 전극 패드(283a) 및 제너 다이오드(201)상의 n형 전극 패드(282)는 본딩와이어를 통해 제 1 리드(291)에 전기적으로 연결되고, 제너 다이오드(201) 상의 p형 전극 패드(281)와 제 3 발광 다이오드(202c) 상의 n형 전극 패드(284c)가 본딩와이어들을 통해 제 2 리드(292)에 전기적으로 연결된다.Meanwhile, the p-type electrode pad 283a on the first light emitting diode 202a and the n-type electrode pad 282 on the zener diode 201 are electrically connected to the first lead 291 through a bonding wire, and the zener diode The p-type electrode pad 281 on 201 and the n-type electrode pad 284c on the third light emitting diode 202c are electrically connected to the second lead 292 through bonding wires.

또한, 제 1 발광 다이오드(202a) 상의 n형 전극 패드(284a)는 제 2 발광 다이오드(202b) 상의 p형 전극 패드(283b)에 본딩 와이어를 통해 전기적으로 연결되고, 제 2 발광 다이오드(202b) 상의 n형 전극 패드(284b)는 제 3 발광 다이오드(202c) 상의 p형 전극 패드(283c)에 본딩 와이어를 통해 전기적으로 연결된다.In addition, the n-type electrode pad 284a on the first light emitting diode 202a is electrically connected to the p-type electrode pad 283b on the second light emitting diode 202b through a bonding wire, and the second light emitting diode 202b is provided. The n-type electrode pad 284b on the top is electrically connected to the p-type electrode pad 283c on the third light emitting diode 202c through a bonding wire.

이에 따라, 제 1, 제 2, 제 3 발광 다이오드(202a, 202b, 202c)와 제너 다이오드(201)가, 도 10에 도시된 회로와 같이, 역병렬로 연결된다. Accordingly, the first, second, and third light emitting diodes 202a, 202b, and 202c and the zener diode 201 are connected in anti-parallel as in the circuit shown in FIG.

제 1 리드(291)를 플러스 단자로 하고, 제 2 리드(292)를 마이너스 단자로 하여 직류 전원을 인가하면, 제 1, 제 2, 제 3 발광 다이오드(202a, 202b, 202c)에 순방향 전압이 인가되어 광이 방출된다. 한편, 제너 다이오드(201)는 제 1, 제 2, 제 3 발광 다이오드(202a, 202b, 202c)의 순방향 전압이 과도하게 증가하는 것을 방지하여 제 1, 제 2, 제 3 발광 다이오드(202a, 202b, 202c)가 과전압에 의해 손상되는 것을 방지한다. 제너 다이오드(201)의 항복전압은 제 1 p-GaN층(251)의 도핑농도와, 제 1 n-GaN층(241)의 도핑농도를 조절하여 제어될 수 있다.When DC power is applied using the first lead 291 as the positive terminal and the second lead 292 as the negative terminal, forward voltage is applied to the first, second, and third light emitting diodes 202a, 202b, and 202c. It is applied and light is emitted. Meanwhile, the zener diode 201 prevents the forward voltage of the first, second, and third light emitting diodes 202a, 202b, and 202c from excessively increasing, thereby preventing the first, second, and third light emitting diodes 202a, 202b. , 202c is prevented from being damaged by overvoltage. The breakdown voltage of the zener diode 201 may be controlled by adjusting the doping concentration of the first p-GaN layer 251 and the doping concentration of the first n-GaN layer 241.

도 11은 도 8에 도시된 발광 소자의 제조 공정을 설명하기 위한 공정 순서도이고, 도 12 내지 도 14는 도 8에 도시된 발광 소자의 제조 공정에 따른 공정 단면도이다.11 is a flowchart illustrating a manufacturing process of the light emitting device illustrated in FIG. 8, and FIGS. 12 to 14 are cross-sectional views illustrating a manufacturing process of the light emitting device illustrated in FIG. 8.

도 11 및 도 12를 참조하면, 공정 챔버(미도시됨)내에 기판(210)을 준비한다(S21). 기판(210)은 그 위에 형성될 질화물 반도체층과 유사한 격자상수를 갖는다. 기판(210)은 사파이어(Al2O3), 스피넬(spinel), 탄화실리콘(SiC)일 수 있다.11 and 12, the substrate 210 is prepared in a process chamber (not shown) (S21). The substrate 210 has a lattice constant similar to that of the nitride semiconductor layer to be formed thereon. The substrate 210 may be sapphire (Al 2 O 3 ), spinel, silicon carbide (SiC).

그 후, 기판(210)위에 GaN 버퍼층(220)을 형성한다(S12). Thereafter, a GaN buffer layer 220 is formed on the substrate 210 (S12).

GaN 버퍼층(220)은 그 상부에 형성될 반도체층들과 기판(210) 사이의 격자 불일치를 완화하기 위해 사용된다. GaN 버퍼층(220)은 저온, 예를 들어 약 400 내지 약 700 ℃의 온도와 50 Torr 내지 700 Torr의 압력 아래서 20 nm 내지 50 nm의 두께로 성장될 수 있다.The GaN buffer layer 220 is used to mitigate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate 210. The GaN buffer layer 220 may be grown to a thickness of 20 nm to 50 nm at a low temperature, for example, at a temperature of about 400 to about 700 ° C. and a pressure of 50 Torr to 700 Torr.

그 후, GaN 버퍼층(220)위에 u-GaN(undoped-GaN)층(230)을 형성한다(S13).Thereafter, an u-GaN (undoped-GaN) layer 230 is formed on the GaN buffer layer 220 (S13).

u-GaN층(230)은 GaN 버퍼층(220)과 p-GaN층(240) 사이에 개재되고 언도프 트(undoped) GaN으로 이루어진다.The u-GaN layer 230 is interposed between the GaN buffer layer 220 and the p-GaN layer 240 and made of undoped GaN.

u-GaN(230)은 그 위에 GaN계 물질로 구성되는 n-GaN층(240)을 고품질로 효과적으로 형성시킬 수 있도록 하기 위한 것이다.The u-GaN 230 is intended to effectively form an n-GaN layer 240 made of GaN-based material thereon with high quality.

GaN 버퍼층(220) 및 u-GaN층(230)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE) 등을 사용하여 형성할 수 있다.The GaN buffer layer 220 and the u-GaN layer 230 may include metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), or molecular beam epitaxy. , MBE) and the like.

u-GaN층(230)위에 n-GaN층(240), p-GaN층(250), ZnO계 활성층(260) 및 n형 ZnO층(270)을 차례로 형성한다(S14). An n-GaN layer 240, a p-GaN layer 250, a ZnO-based active layer 260, and an n-type ZnO layer 270 are sequentially formed on the u-GaN layer 230 (S14).

n-GaN층(240)은 GaN에 실리콘(Si)을 도핑하여 형성할 수 있으며, n형 클래층을 포함할 수 있다.The n-GaN layer 240 may be formed by doping silicon (Si) in GaN, and may include an n-type clad layer.

p-GaN층(250)은 GaN에 마그네슘(Mg) 또는 아연(Zn)을 도우핑하여 형성할 수 있으며, p형 클래드층을 포함할 수 있다. The p-GaN layer 250 may be formed by doping magnesium (Mg) or zinc (Zn) in GaN, and may include a p-type cladding layer.

ZnO계 활성층(260)은 전자 및 정공이 재결합되는 영역으로서, ZnMgO 또는 ZnCdO를 포함하여 이루어진다. ZnO계 활성층(260)을 이루는 물질의 종류에 따라 발광 다이오드에서 방출되는 발광 파장이 결정된다. The ZnO-based active layer 260 is a region where electrons and holes are recombined, and includes ZnMgO or ZnCdO. The wavelength of light emitted from the light emitting diode is determined by the type of material forming the ZnO-based active layer 260.

즉, ZnO계 활성층(260)은 산화아연(ZnO)에 Zn2 +와 이온 반경이 유사한 마그네슘(Mg)이나 카드늄(Cd)등을 첨가하면 밴드갭이 2.8eV 내지 4eV까지 조절이 가능하기 때문에 마그네슘(Mg)이나 카드늄(Cd)의 몰분율을 조절해서 원하는 발광 파장 을 결정할 수 있다.That is, ZnO-based active layer 260, because magnesium can be adjusted with the addition of Zn 2 + ions with a radius of magnesium (Mg) or cadmium (Cd), etc. Similar to zinc oxide (ZnO) to the band gap 2.8eV to 4eV The desired emission wavelength can be determined by adjusting the mole fraction of (Mg) or cadmium (Cd).

즉, 마그네슘(Mg)의 함량이 증가하면 밴드갭 에너지가 증가하게 되고, 카드늄(Cd) 함량이 증가하게 되면 밴드갭 에너지가 감소하게 된다. 이에 따라 GaN 계열의 발광 소자와 같이 자외선에서 적외선까지 다양한 파장의 빛을 발생시킬 수 있다.That is, as the content of magnesium (Mg) increases, the band gap energy increases, and as the content of cadmium (Cd) increases, the band gap energy decreases. Accordingly, like GaN-based light emitting devices, light of various wavelengths may be generated from ultraviolet rays to infrared rays.

ZnO계 활성층(260)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 장벽층과 우물층은 일반식 ZnxMgyCd1 -x- yO(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층일 수 있다.The ZnO-based active layer 260 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. The barrier layer and the well layer may be a semiconductor layer 2-to 4 won the compounds represented by the general formula Zn x Mg y Cd 1 -x- y O (0≤x, y, x + y≤1).

구체적으로 산화아연(ZnO)과, 산화아연(ZnO)에 마그네슘(Mg) 또는 카드늄(Cd)을 첨가하여 밴드갭을 조절할 수 있는 산화아연마그네슘(Zn1 - xMgxO(0≤x≤1)) 또는 산화아연카드늄(Zn1 - xCdxO(0≤x≤1)을 교대로 적층하여 ZnO계 활성층(500)의 장벽층과 우물층을 형성할 수 있다.Specifically, zinc oxide (ZnO) and zinc oxide (Zn 1 - x Mg x O (0 ≦ x ≦ 1) capable of adjusting a band gap by adding magnesium (Mg) or cadmium (Cd) to zinc oxide (ZnO) and zinc oxide (ZnO). ) Or zinc cadmium oxide (Zn 1 - x Cd x O (0 ≦ x ≦ 1)) may be alternately stacked to form a barrier layer and a well layer of the ZnO-based active layer 500.

이를 위해 반응 전구체로 아연이 함유된 유기 금속인 디메틸 아연[Zn(CH3)2], 마그네슘이 함유된 유기금속인 비스사이클로펜타디에닐 마그네슘(bis-cyclopentadienyl-Mg;(C5H5)2Mg)과 산소(O2)가스를 이용하며, 아르곤을 수송기체로 사용한다.To this end, dimethyl zinc [Zn (CH 3 ) 2 ], an organic metal containing zinc as a reaction precursor, and biscyclopentadienyl magnesium ((C 5 H 5 ) 2 , an organic metal containing magnesium) Mg) and oxygen (O 2 ) gas are used, and argon is used as a transport gas.

분리된 라인들을 통해 디에틸아연과 비스사이클로펜타디에닐 마그네슘을 운송하는 아르곤, 및 O2의 흐름을 적절히 조절하여 금속 촉매를 사용하지 않는 유기금 속 화학 증착법에 의해 교대로 증착한다.Argon, which carries diethylzinc and biscyclopentadienyl magnesium through separate lines, and the flow of O 2 are properly controlled to deposit alternately by chemical vapor deposition in organic metals without using a metal catalyst.

증착을 위한 반응기내의 바람직한 압력 및 온도는 각각 10-5㎜Hg 내지 760㎜Hg, 400 내지 700℃이다. 산화아연(ZnO)을 성장시킨 후 그 위에 전구체들인 디에틸아연 및 비스사이클로펜타디에닐 마그네슘의 흐름을 배기라인에서 반응기로 적절히 바꿔서 산화아연마그네슘/산화아연을 성장시킨다. 산화아연마그네슘의 마그네슘 함량은 12 at.%(atomic percent)이다.Preferred pressures and temperatures in the reactor for deposition are 10 −5 mmHg to 760 mmHg and 400 to 700 ° C., respectively. After growing zinc oxide (ZnO), zinc magnesium / zinc oxide is grown by appropriately changing the flow of precursors, diethyl zinc and biscyclopentadienyl magnesium, from the exhaust line to the reactor. The magnesium content of zinc magnesium oxide is 12 at.% (Atomic percent).

n형 ZnO층(270)은 ZnO계 활성층(260)위에 금속 촉매를 사용하지 않는 유기금속 화학 증착법에 의해 형성된다.The n-type ZnO layer 270 is formed on the ZnO-based active layer 260 by organometallic chemical vapor deposition without using a metal catalyst.

구체적으로는 n형 ZnO 반도체층(270)은 ZnO계 활성층(260)이 형성된 기판이 있는 반응기내로 아연 함유 유기 금속 및 산소 함유 기체 또는 산소 함유 유기물을 별개의 라인을 통해 각각 주입하고, 0.1 내지 10torr의 압력 및 온도 400 내지 700℃의 반응 조건하에서 반응물의 전구체들을 화학반응시키는 유기금속 화학증착법에 의해 ZnO계 활성층(260)위에 형성된다.Specifically, the n-type ZnO semiconductor layer 270 injects a zinc-containing organic metal and an oxygen-containing gas or an oxygen-containing organic substance into separate reactors into a reactor in which a ZnO-based active layer 260 is formed. It is formed on the ZnO-based active layer 260 by organometallic chemical vapor deposition which chemically reacts precursors of the reactants under a pressure of 10 torr and a reaction condition of 400 to 700 ° C.

n형 ZnO층(270)의 증착에 사용되는 아연 함유 유기 금속으로는 디메틸아연[Zn(CH3)2], 디에틸아연[ZnC2H5)2], 아연아세테이트[Zn(OOCCH3)2ㆍH2O], 아연아세테이트 무수물[Zn(OOCCH3)2], 아연 아세틸아세토네이트[Zn(C5H7O2)2]등을 예로 들 수 있고, 산소 함유 기체로는 O2, O3, NO2, 수증기, CO2 등을 예로 들수 있으며, 산소 함유 유기물로는 C4H8O를 예로 들을 수 있다.Zinc-containing organic metals used for the deposition of the n-type ZnO layer 270 include dimethyl zinc [Zn (CH 3 ) 2 ], diethyl zinc [ZnC 2 H 5 ) 2 ], zinc acetate [Zn (OOCCH 3 ) 2 H 2 O], zinc acetate anhydride [Zn (OOCCH 3 ) 2 ], zinc acetylacetonate [Zn (C 5 H 7 O 2 ) 2 ], and the like. Examples of the oxygen-containing gas include O 2 , O 3 , NO 2 , water vapor, CO 2 and the like, for example, the oxygen-containing organic material may be cited C 4 H 8 O.

도 11 및 도 13을 참조하면, n형 ZnO층(270), ZnO계 활성층(260), p-GaN층(250), n-GaN층(240), u-GaN층(230), GaN 버퍼층(220)을 사진 및 식각공정을 사용하여 패터닝하여 상기 층들(220, 230, 240, 250, 260, 270)을 분리시킨다(S15). 11 and 13, an n-type ZnO layer 270, a ZnO-based active layer 260, a p-GaN layer 250, an n-GaN layer 240, a u-GaN layer 230, and a GaN buffer layer Patterning the 220 using a photo and etching process to separate the layers (220, 230, 240, 250, 260, 270) (S15).

이에 따라, 제너 다이오드 영역(A) 상의 제 1 GaN 버퍼층(221), 제 1 u-GaN층(231), 제 1 n-GaN층(241), 제 1 p-GaN층(251), ZnO계 활성층(260), n형 ZnO층(270)과 발광 다이오드 영역(B) 상의 제 2 GaN 버퍼층(222), 제 2 u-GaN층(232), 제 2 n-GaN층(242), 제 2 p-GaN층(252), ZnO계 활성층(260), n형 ZnO층(270)이 서로 이격된다.Accordingly, the first GaN buffer layer 221, the first u-GaN layer 231, the first n-GaN layer 241, the first p-GaN layer 251, and the ZnO based layer on the zener diode region A are thus formed. Active layer 260, n-type ZnO layer 270, second GaN buffer layer 222, second u-GaN layer 232, second n-GaN layer 242, second on light emitting diode region B The p-GaN layer 252, the ZnO-based active layer 260, and the n-type ZnO layer 270 are spaced apart from each other.

도 11 및 도 14를 참조하면, 발광 다이오드 영역(B)의 n형 ZnO층(270), ZnO계 활성층(260), p-GaN층(250)을 사진 및 식각공정을 사용하여 패터닝하여 상기 층들(220, 230, 240, 250)을 분리시킨다(S16). 11 and 14, the n-type ZnO layer 270, the ZnO-based active layer 260, and the p-GaN layer 250 of the light emitting diode region B are patterned using photolithography and etching processes. (220, 230, 240, 250) is separated (S16).

이에 따라, 발광 다이오드 영역(B)의 제 1 발광 다이오드(202a)를 구성하는 제 2a p-GaN층(252a), 제 1 ZnO계 활성층(260a), 제 1 n형 ZnO층(270a)과, 제 2 발광 다이오드(202b)를 구성하는 제 2b p-GaN층(252b), 제 2 ZnO계 활성층(260b), 제 2 n형 ZnO층(270b)과, 제 3 발광 다이오드(202c)를 구성하는 제 2c p-GaN층(252c), 제 3 ZnO계 활성층(260c), 제 3 n형 ZnO층(270c)으로 서로 이격된다.Accordingly, the second p-GaN layer 252a, the first ZnO-based active layer 260a, the first n-type ZnO layer 270a constituting the first light emitting diode 202a of the light emitting diode region B, The second b-p-GaN layer 252b, the second ZnO-based active layer 260b, the second n-type ZnO layer 270b constituting the second light emitting diode 202b, and the third light emitting diode 202c are formed. The second c p-GaN layer 252c, the third ZnO-based active layer 260c, and the third n-type ZnO layer 270c are spaced apart from each other.

도 11 및 도 15를 참조하면, n형 ZnO층(270), ZnO계 활성층(260)을 다시 패터닝하여 제 1 발광 다이오드(202a) 상의 제 1 n형 ZnO층(270a), 제 1 ZnO계 활성층(260a)의 일부를 제거한다(S17). 그 결과, 제 1 발광 다이오드(202a) 상의 제 2a p-GaN층(252a)의 일 영역 상에 제 1 n형 ZnO층(270a), 제 1 ZnO계 활성층(260a)이 잔존하고, 다른 영역의 제 2a p-GaN층(252a)이 노출된다.11 and 15, the n-type ZnO layer 270 and the ZnO-based active layer 260 are again patterned to form the first n-type ZnO layer 270a and the first ZnO-based active layer on the first light emitting diode 202a. A part of 260a is removed (S17). As a result, the first n-type ZnO layer 270a and the first ZnO-based active layer 260a remain on one region of the second a-p-GaN layer 252a on the first light emitting diode 202a. The second a p-GaN layer 252a is exposed.

한편, 제 2 발광 다이오드(202b) 상의 제 2 n형 ZnO층(270b), 제 2 ZnO계 활성층(260b)의 일부를 제거한다(S18). 그 결과, 제 2 발광 다이오드(202b) 상의 제 2b p-GaN층(252b)의 일 영역 상에 제 2 n형 ZnO층(270b), 제 2 ZnO계 활성층(260b)이 잔존하고, 다른 영역의 제 2b p-GaN층(252b)이 노출된다.Meanwhile, a part of the second n-type ZnO layer 270b and the second ZnO-based active layer 260b on the second light emitting diode 202b is removed (S18). As a result, the second n-type ZnO layer 270b and the second ZnO-based active layer 260b remain on one region of the second b-p-GaN layer 252b on the second light emitting diode 202b, and The second b p-GaN layer 252b is exposed.

한편, 제 3 발광 다이오드(202c) 상의 제 3 n형 ZnO층(270c), 제 3 ZnO계 활성층(260c)의 일부를 제거한다(S19). 그 결과, 제 3 발광 다이오드(202c) 상의 제 2c p-GaN층(252c)의 일 영역 상에 제 3 n형 ZnO층(270c), 제 3 ZnO계 활성층(260c)이 잔존하고, 다른 영역의 제 2c p-GaN층(252c)이 노출된다.Meanwhile, portions of the third n-type ZnO layer 270c and the third ZnO-based active layer 260c on the third light emitting diode 202c are removed (S19). As a result, the third n-type ZnO layer 270c and the third ZnO-based active layer 260c remain in one region of the second c-p-GaN layer 252c on the third light emitting diode 202c, The second c-GaN layer 252c is exposed.

한편, 제너 다이오드 영역(A) 상의 n형 ZnO층(270), ZnO계 활성층(260)을 제거한다(S20). Meanwhile, the n-type ZnO layer 270 and the ZnO-based active layer 260 on the zener diode region A are removed (S20).

여기에서, 제 1 발광 다이오드(202a) 상의 제 1 n형 ZnO층(270a), 제 1 ZnO계 활성층(260a)의 일부와, 제 2 발광 다이오드(202b) 상의 제 2 n형 ZnO층(270b), 제 2 ZnO계 활성층(260b)의 일부와, 제 3 발광 다이오드(202c) 상의 제 3 n형 ZnO층(270c), 제 3 ZnO계 활성층(260c)의 일부를 제거하는 공정은 동시에 수행하는 것이 바람직하다. 아울러, 제너 다이오드 영역(A) 상의 n형 ZnO층(270), ZnO계 활성층(260)을 제거하는 공정도 동시에 수행될 수 있다.Here, a portion of the first n-type ZnO layer 270a and the first ZnO-based active layer 260a on the first light emitting diode 202a and the second n-type ZnO layer 270b on the second light emitting diode 202b are included. The process of removing a part of the second ZnO-based active layer 260b, a part of the third n-type ZnO layer 270c and the third ZnO-based active layer 260c on the third light emitting diode 202c may be performed at the same time. desirable. In addition, a process of removing the n-type ZnO layer 270 and the ZnO-based active layer 260 on the zener diode region A may be simultaneously performed.

그 다음 제너 다이오드 영역(A) 상의 제 1 p-GaN층(251)을 다시 패터닝하여 제 1 p-GaN층(251)의 일부를 제거한다.(S21). 그 결과 제너 다이오드 영역(A)상의 제 1 n-GaN층(241)의 일 영역상에 제 1 p-GaN층(251)이 잔존하고, 다른 영역의 제 1 n-GaN층(241)이 노출된다.Next, the first p-GaN layer 251 on the zener diode region A is again patterned to remove a portion of the first p-GaN layer 251 (S21). As a result, the first p-GaN layer 251 remains on one region of the first n-GaN layer 241 on the zener diode region A, and the first n-GaN layer 241 of the other region is exposed. do.

그후, 제 1 및 제 2a, 제 2b, 제 2c p-GaN층들(251, 252a, 252b, 252c) 상에 p형 전극패드들(281, 283a, 283b, 283c)을 형성하고, 제 1 n-GaN층(241) 및 제 1 , 제 2, 제 3 n형 ZnO층(270a, 270b, 270c)상에 n형 전극패드(282, 284a, 284b, 284c)를 형성한다(S22). 이에 따라 도 8의 발광 소자(200)가 완성된다.Thereafter, p-type electrode pads 281, 283a, 283b, and 283c are formed on the first and second a, 2b, and 2c p-GaN layers 251, 252a, 252b, and 252c, and the first n− N-type electrode pads 282, 284a, 284b, and 284c are formed on the GaN layer 241 and the first, second, and third n-type ZnO layers 270a, 270b, and 270c (S22). Accordingly, the light emitting device 200 of FIG. 8 is completed.

본 실시예에서는 제너 다이오드 영역(A)과 발광 다이오드 영역(B)를 이격시키고, 발광 다이오드 영역(B)에서 각 발광 다이오드를 이격시킨 후 각 발광 다이오드 및 제너 다이오드 영역(A)에 대한 패터닝 공정을 수행하였다.In the present embodiment, the zener diode region A is spaced apart from the light emitting diode region B, and each light emitting diode is spaced apart from the light emitting diode region B, and then a patterning process for each light emitting diode and the zener diode region A is performed. Was performed.

이를 위해 제너 다이오드 영역(A)과 발광 다이오드 영역(B)를 이격시키는 공정에서 제 1 GaN 버퍼층(221), 제 1 u-GaN층(231), 제 1 n-GaN층(241), 제 1 p-GaN층(251)과 제 2 GaN 버퍼층(222), 제 2 u-GaN층(232), 제 2 n-GaN층(242), 제 2 p-GaN층(252), ZnO계 활성층(260), n형 ZnO층(270)을 분리하여 제너 다이오드 영역(A)과 발광 다이오드 영역(B)을 이격시켰다.To this end, the first GaN buffer layer 221, the first u-GaN layer 231, the first n-GaN layer 241, and the first in the process of separating the zener diode region A and the light emitting diode region B from each other. p-GaN layer 251, second GaN buffer layer 222, second u-GaN layer 232, second n-GaN layer 242, second p-GaN layer 252, ZnO-based active layer ( 260), and the n-type ZnO layer 270 is separated to separate the zener diode region A and the light emitting diode region B from each other.

그 다음, 발광 다이오드 영역(B)에서 각 발광 다이오드를 이격시키는 공정에서 제 1 발광 다이오드(202a), 제 2 발광 다이오드(202b), 제 3 발광 다이오드(202c)를 이격시켜 분리하였다.Next, in the process of separating each light emitting diode in the light emitting diode region B, the first light emitting diode 202a, the second light emitting diode 202b, and the third light emitting diode 202c were separated from each other.

그 다음, 제 1, 제 2, 제 3 발광 다이오드(202a, 202b, 202c) 상의 제 1, 제 2, 제 3 n형 ZnO층(270a, 270b, 270c) 및 제 1, 제 2, 제 3 ZnO계 활성층(260a, 260b, 260c)의 일부 및 제너 다이오드 영역(A) 상의 n형 ZnO층(270) 및 ZnO계 활성층(260)을 제거하는 것으로 설명하였다.Next, the first, second and third n-type ZnO layers 270a, 270b and 270c and the first, second and third ZnO on the first, second and third light emitting diodes 202a, 202b and 202c. Part of the active layer 260a, 260b, and 260c and the n-type ZnO layer 270 and the ZnO-based active layer 260 on the zener diode region A are described as being removed.

그러나, 각 발광 다이오드(B) 및 제너 다이오드 영역(A) 상의 n형 ZnO층(270) 및 ZnO계 활성층(260)을 먼저 패터닝한 후, 발광 다이오드 영역(B)상의 각 발광 다이오드를 이격시킨 후, 각 발광 다이오드가 이격되어 형성된 발광 다이오드 영역(B)과 제너 다이오드 영역(A)으로 서로 이격시키는 공정을 수행할 수 있다.However, the n-type ZnO layer 270 and the ZnO-based active layer 260 on each of the light emitting diodes B and the zener diode region A are first patterned, and then the respective light emitting diodes on the light emitting diode region B are spaced apart. The light emitting diode region B and the zener diode region A may be separated from each other.

본 실시예들에 따르면, 단일 칩 내에 제너 다이오드(201) 및 복수개의 발광 다이오드(202a, 202b, 202c)를 갖는 발광소자를 제조할 수 있다.According to the exemplary embodiments, a light emitting device having a zener diode 201 and a plurality of light emitting diodes 202a, 202b, and 202c in a single chip may be manufactured.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

예를 들어, 본 발명의 실시예에서는 단일 칩 내에 제너 다이오드와 복수의 발광 다이오드를 갖는 발광소자에서, 복수의 발광 다이오드가 전기적으로 직렬 연결되어 있고, 직류전원이 인가되는 경우에 대하여 설명하였다.For example, in the embodiment of the present invention, in the light emitting device having a zener diode and a plurality of light emitting diodes in a single chip, a plurality of light emitting diodes are electrically connected in series and a DC power is applied.

그러나, 복수개의 발광 다이오드들은 직렬 뿐만 아니라 필요에 따라 병렬로 연결될 수 도 있다.However, the plurality of light emitting diodes may be connected in series as well as in parallel as necessary.

또한, 복수개의 발광 다이오드들은 2조로 나뉘어, 2개의 교류 전환용 전극에 상호 반대 극성으로 병렬 연결하여 교류 발광소자로 응용이 가능하다.In addition, the plurality of light emitting diodes are divided into two sets, and the two light emitting diodes may be connected to two AC switching electrodes in parallel with opposite polarities, and thus may be applied as AC light emitting devices.

또한, 본 발명의 실시예에서는 본딩 와이어에 의해 복수개의 발광 다이오드간 및 전극패드간을 전기적으로 연결하고 있다. 여기에서, 본딩 와이어는 에어브리지 배선 기법 또는 스텝카버 기법에 의해 실행될 수 도 있다.In the embodiment of the present invention, the bonding wires electrically connect the plurality of light emitting diodes and the electrode pads. Here, the bonding wire may be executed by an air bridge wiring technique or a step cover technique.

본 발명에 의하면, 마그네슘(Mg)이 도핑된 p-GaN 반도체층과, ZnO계의 활성층과, n형 ZnO 반도체층이 차례대로 형성된다.According to the present invention, a p-GaN semiconductor layer doped with magnesium (Mg), a ZnO-based active layer, and an n-type ZnO semiconductor layer are formed in this order.

산화아연(ZnO)의 물질 특성상 p형 화합물을 형성하기 힘들고 n형 화합물 특징을 나타냄에 따라 산화아연(ZnO)으로 n형 반도체층을 형성하고, 산화아연(ZnO)과 유사한 물질 특성을 가지는 GaN로 p형 반도체층을 형성함으로써 발광 소자를 위한 pn접합 구조를 구현하여 발광 소자에 산화아연(ZnO)의 물질 특성을 이용할 수 있게 되었다.Due to the material properties of zinc oxide (ZnO), it is difficult to form a p-type compound and exhibits characteristics of n-type compound, thus forming an n-type semiconductor layer with zinc oxide (ZnO), and GaN having a material property similar to zinc oxide (ZnO). By forming a p-type semiconductor layer, a pn junction structure for a light emitting device may be implemented to use material properties of zinc oxide (ZnO) in the light emitting device.

또한, ZnO계 활성층은 산화아연(ZnO)과 산화아연(ZnO)에 마그네슘 또는 카드늄이 도핑된 층을 교차로 적층하여 양자우물층과 장벽층이 반복적으로 형성함에 따라 마그네슘과 카드늄의 몰분율을 조절하여 자외선에서 적외선까지 다양한 파장의 빛을 발생시킬 수 있다.In addition, the ZnO-based active layer alternately forms a layer doped with magnesium or cadmium in zinc oxide (ZnO) and zinc oxide (ZnO) to form a quantum well layer and a barrier layer repeatedly, thereby controlling the mole fraction of magnesium and cadmium. It can generate light of various wavelengths from to infrared.

또한, 본 발명에 의해 구형된 pn접합구조에서는 n형 ZnO 반도체층이 최상위층에 형성된다. n형 ZnO의 특성상 GaN 계열 발광 소자의 최상위층에 형성된 n형 ZnO는 전자 주입층의 역할뿐 아니라 별도의 전도막 없이 패드 메탈의 증착만으로 메탈 컨택 효과를 나타내 고휘도의 발광소자특성을 나타낼 수 있다.In the pn junction structure spherical by the present invention, the n-type ZnO semiconductor layer is formed on the uppermost layer. Due to the characteristics of the n-type ZnO, the n-type ZnO formed on the uppermost layer of the GaN-based light emitting device may exhibit a high brightness light emitting device property by not only functioning as an electron injection layer but also by depositing pad metal without a separate conductive film.

아울러, 발광 다이오드를 제조하는 일련의 공정을 통해 발광 다이오드와 제너 다이오드를 단일 칩 내에 구비할 수 있음에 따라 종래 발광 소자와 함께 탑재되는 제너 다이오드를 생략할 수 있어 발광 소자를 제작하기 위한 패키지 공정수 및 제조 비용을 줄일 수 있을 뿐 아니라, 외부로부터 유입된 정전기에 의한 정전 방 전(electrostatic discharge)을 방지하여 역전류에 의한 다이오드의 손상을 막을 수 있음에 따라 발광 소자의 신뢰성을 향상시킬 수 있다.In addition, since a light emitting diode and a zener diode can be included in a single chip through a series of processes for manufacturing a light emitting diode, a zener diode mounted with a conventional light emitting device can be omitted, and thus the number of package processes for manufacturing a light emitting device In addition to reducing the manufacturing cost, it is possible to prevent electrostatic discharge by static electricity introduced from the outside, thereby preventing damage to the diode due to reverse current, thereby improving reliability of the light emitting device.

Claims (22)

기판위에 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 n형 반도체층을 형성하는 단계와,Forming an n-type semiconductor layer Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) of compound semiconductor material on a substrate, 상기 n형 반도체층위에 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 p형 반도체층을 형성하는 단계와,Forming a p-type semiconductor layer of Al x In y Ga 1 -x- y N (0 ≦ x, y, x + y ≦ 1) compound semiconductor material on the n-type semiconductor layer; 상기 p형 반도체층위에 ZnO계 활성층을 형성하는 단계와,Forming a ZnO-based active layer on the p-type semiconductor layer; 상기 ZnO계 활성층위에 n형 ZnO층을 형성하는 단계와,Forming an n-type ZnO layer on the ZnO-based active layer; 상기 n형 반도체층, p형 반도체층, ZnO계 활성층, n형 ZnO층을 패터닝하여 상기 n형 반도체층, 상기 p형 반도체층이 p-n접합되는 이루어지는 제너 다이오드와, 상기 p형 반도체층, ZnO계 활성층, n형 ZnO층으로 이루어지는 적어도 하나 이상의 발광 다이오드를 형성하는 단계를 포함하는 발광 소자 제조방법.A Zener diode in which the n-type semiconductor layer, the p-type semiconductor layer and the p-type semiconductor layer are patterned by patterning the n-type semiconductor layer, the p-type semiconductor layer, the ZnO-based active layer, and the n-type ZnO layer, and the p-type semiconductor layer and ZnO-based Forming at least one light emitting diode comprising an active layer, n-type ZnO layer. 청구항 1에 있어서, The method according to claim 1, 상기 제너 다이오드와 발광 다이오드를 형성하는 단계는,Forming the zener diode and the light emitting diode, 상기 n형 ZnO층, ZnO계 활성층, p형 반도체층을 패터닝하여 상기 기판의 위에 제너 다이오드를 형성하기 위한 제 1 반도체층 영역과, 발광 다이오드를 형성하기 위한 제 2 반도체층 영역으로 이격하여 형성하는 단계와,Patterning the n-type ZnO layer, the ZnO-based active layer, and the p-type semiconductor layer so as to be spaced apart from the first semiconductor layer region for forming a zener diode and the second semiconductor layer region for forming a light emitting diode Steps, 상기 제 2 반도체층 영역에서 n형 ZnO층, ZnO계 활성층의 일부를 식각하여 상기 p형 반도체층의 일부가 노출되게 하는 단계와,Etching a portion of an n-type ZnO layer and a ZnO-based active layer in the second semiconductor layer region to expose a portion of the p-type semiconductor layer; 상기 제 1 반도체층 영역에서 n형 ZnO층, ZnO계 활성층을 제거하여 상기 p형 반도체층을 노출시키는 단계와,Exposing the p-type semiconductor layer by removing an n-type ZnO layer and a ZnO-based active layer in the first semiconductor layer region; 상기 제 1 반도체층 영역에서 상기 p형 반도체층의 일부를 식각하여 상기 n형 반도체층을 노출시키는 단계를 더 포함하는 발광 소자 제조 방법.And etching the portion of the p-type semiconductor layer in the first semiconductor layer to expose the n-type semiconductor layer. 청구항 2에 있어서,The method according to claim 2, 상기 제 1 반도체층 영역의 p형 반도체층 및 n형 반도체층의 상부와, 상기 제 2 반도체층 영역의 n형 ZnO층 및 p형 반도체층의 상부에 각각 전극 패드를 형성하는 단계를 더 포함하는 발광 소자 제조 방법.Forming electrode pads on the p-type semiconductor layer and the n-type semiconductor layer in the first semiconductor layer region, and on the n-type ZnO layer and the p-type semiconductor layer in the second semiconductor layer region, respectively; Light emitting device manufacturing method. 청구항 3에 있어서, The method according to claim 3, 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역의 p형 반도체층에 형성된 각각의 전극패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 p형 반도체층 및 상기 제 2 반도체층 영역의 n형 ZnO층에 형성된 각각의 전극 패드에 전기적으로 연결되는 제 2 리드를 형성하는 단계를 더 포함하는 발광 소자 제조 방법.A first lead electrically connected to respective electrode pads formed on the n-type semiconductor layer in the first semiconductor layer region and the p-type semiconductor layer in the second semiconductor layer region, and the p-type semiconductor layer in the first semiconductor layer region And forming second leads electrically connected to respective electrode pads formed in the n-type ZnO layer in the second semiconductor layer region. 청구항 1에 있어서, The method according to claim 1, 상기 제너 다이오드와 발광 다이오드를 형성하는 단계는,Forming the zener diode and the light emitting diode, 상기 n형 ZnO층, ZnO계 활성층, p형 반도체층을 패터닝하여 상기 기판의 위에 제너 다이오드를 형성하기 위한 제 1 반도체층 영역과, 복수개의 발광 다이오드를 형성하기 위한 제 2 반도체층 영역으로 이격하여 형성하는 단계와,Patterning the n-type ZnO layer, the ZnO-based active layer, and the p-type semiconductor layer to separate the first semiconductor layer region for forming a zener diode and the second semiconductor layer region for forming a plurality of light emitting diodes on the substrate. Forming step, 상기 제 2 반도체층 영역에서 n형 ZnO층, ZnO계 활성층, p형 반도체층을 패터닝하여 복수개의 발광 다이오드를 형성하는 단계와,Forming a plurality of light emitting diodes by patterning an n-type ZnO layer, a ZnO-based active layer, and a p-type semiconductor layer in the second semiconductor layer region; 상기 제 1 반도체층 영역에서 n형 ZnO층, ZnO계 활성층을 제거하여 상기 p형 반도체층을 노출시키는 단계와,Exposing the p-type semiconductor layer by removing an n-type ZnO layer and a ZnO-based active layer in the first semiconductor layer region; 상기 제 1 반도체층 영역에서 상기 p형 반도체층의 일부를 식각하여 상기 n형 반도체층을 노출시키는 단계를 더 포함하는 발광 소자 제조 방법.And etching the portion of the p-type semiconductor layer in the first semiconductor layer to expose the n-type semiconductor layer. 청구항 5에 있어서, 상기 복수개의 발광 다이오드를 형성하는 단계는,The method of claim 5, wherein the forming of the plurality of light emitting diodes comprises: 제 2 반도체층 영역에서 n형 ZnO층, ZnO계 활성층, p형 반도체층을 패터닝하여 복수개의 발광 다이오드 영역으로 이격하여 형성하는 단계와,Patterning the n-type ZnO layer, the ZnO-based active layer, and the p-type semiconductor layer in the second semiconductor layer region so as to be spaced apart from the plurality of light emitting diode regions; 상기 제 2 반도체층 영역에서 형성된 각 발광 다이오드 영역에서 각각 n형 ZnO층, ZnO계 활성층의 일부를 식각하여 상기 각 p형 반도체층의 일부가 노출되게 하는 단계를 포함하는 발광 소자 제조 방법.And etching a portion of an n-type ZnO layer and a ZnO-based active layer in each light emitting diode region formed in the second semiconductor layer region to expose a portion of each p-type semiconductor layer. 청구항 6에 있어서,The method according to claim 6, 상기 제 1 반도체층 영역의 p형 반도체층 및 n형 반도체층의 상부와, 상기 각 발광 다이오드의 n형 ZnO층 및 p형 반도체층 상부에 각각 전극 패드를 형성하는 단계를 더 포함하는 발광 소자 제조 방법.And forming electrode pads on the p-type semiconductor layer and the n-type semiconductor layer in the first semiconductor layer region and on the n-type ZnO layer and the p-type semiconductor layer of each light emitting diode, respectively. Way. 청구항 7에 있어서, The method according to claim 7, 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역에 형성된 제 1 발광 다이오드의 p형 반도체층에 각각 형성된 전극패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 p형 반도체층 및 상기 제 2 반도체층 영역에 형성된 제 2 발광 다이오드의 n형 ZnO층에 각각 형성된 전극 패드에 전기적으로 연결되는 제 2 리드를 형성하는 단계를 더 포함하며,A first lead electrically connected to an electrode pad formed on each of an n-type semiconductor layer in the first semiconductor layer region and a p-type semiconductor layer of a first light emitting diode formed in the second semiconductor layer region, and the first semiconductor layer region Forming a second lead electrically connected to an electrode pad formed on each of the p-type semiconductor layer and the n-type ZnO layer of the second light emitting diode formed in the second semiconductor layer region, 상기 제 1 발광 다이오드의 n형 ZnO층에 형성된 전극 패드와 상기 제 2 발광 다이오드의 p형 반도체층에 형성된 전극 패드는 본딩 와이어 또는 적어도 하나 이상의 발광 다이오드를 통해 전기적으로 연결되어 각 발광 다이오드들이 전기적으로 직렬 또는 병렬 연결되는 발광 소자 제조 방법. The electrode pads formed on the n-type ZnO layer of the first light emitting diode and the electrode pads formed on the p-type semiconductor layer of the second light emitting diode are electrically connected through a bonding wire or at least one light emitting diode so that each light emitting diode is electrically connected. Method of manufacturing a light emitting device connected in series or in parallel. 청구항 1에 있어서, 상기 ZnO계 활성층을 형성하는 단계는,The method of claim 1, wherein the forming of the ZnO-based active layer, 일반식 ZnxMgyCd1 -x- yO(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층의 양자우물층과 장벽층을 반복적으로 적층하여 다층막을 형성하는 것을 특징으로 하는 발광 소자의 제조 방법.The multilayer film is formed by repeatedly stacking the quantum well layer and the barrier layer of the binary to quaternary compound semiconductor layer represented by the general formula Zn x Mg y Cd 1 -x- y O (0≤x, y, x + y≤1). Forming a light emitting device, characterized in that for forming. 제 1 반도체층 영역 및 제 2 반도체층 영역을 갖는 기판과,A substrate having a first semiconductor layer region and a second semiconductor layer region, 상기 기판의 제 1 반도체층 영역에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 1 n형 반도체층과,A first semiconductor Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) of compound semiconductor material a first n-type semiconductor layer formed in a layer region of said substrate; 상기 제 1 n형 반도체층위에 형성되어 상기 제 1 형 반도체층과 함께 제너 다이오드 특성을 나타내는 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 1 p형 반도체층과,The first n-type semiconductor layer is formed on the Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) that represents the Zener diode characteristic with the first-type semiconductor layer compound semiconductor material A first p-type semiconductor layer, 상기 기판의 제 2 반도체층 영역에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 2 n형 반도체층과,A second semiconductor layer area Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) of compound semiconductor material a second n-type semiconductor layer formed on the substrate and, 상기 제 2 n형 반도체층위에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 2 p형 반도체층과,It said second semiconductor layer formed on the n-type Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) of compound semiconductor material a second p-type semiconductor layer; 상기 제 2 p형 반도체층위에 형성된 ZnO계 활성층과,A ZnO-based active layer formed on the second p-type semiconductor layer, 상기 ZnO계 활성층위에 형성되어 상기 제 2 P형 반도체층, 상기 ZnO계 활성층과 함께 발광 다이오드 특성을 나타내는 n형 ZnO층을 포함하는 발광소자.And an n-type ZnO layer formed on the ZnO-based active layer and exhibiting light emitting diode characteristics together with the second P-type semiconductor layer and the ZnO-based active layer. 청구항 10에 있어서, 상기 제 1 및 제 2 n형 반도체층들은 상기 기판상에 성장된 동일한 n형 반도체층으로부터 형성된 발광 소자.The light emitting device of claim 10, wherein the first and second n-type semiconductor layers are formed from the same n-type semiconductor layer grown on the substrate. 청구항 10에 있어서, 상기 제 1 및 제 2 p형 반도체층들은 상기 기판상에 성장된 동일한 p형 반도체층으로부터 형성된 발광 소자.The light emitting device of claim 10, wherein the first and second p-type semiconductor layers are formed from the same p-type semiconductor layer grown on the substrate. 청구항 10에 있어서, 상기 제 1 p형 반도체층은 상기 제 1 n형 반도체층의 일 영역상에 위치하고, 상기 제 1 n형 반도체층의 다른 영역은 노출된 발광 소자.The light emitting device of claim 10, wherein the first p-type semiconductor layer is positioned on one region of the first n-type semiconductor layer, and another region of the first n-type semiconductor layer is exposed. 청구항 10에 있어서,The method according to claim 10, 상기 제 1 반도체층 영역의 제 1 p형 반도체층 및 제 1 n형 반도체층의 상부와, 상기 제 2 반도체층 영역의 n형 ZnO층 및 p형 반도체층의 상부에 각각 형성된 전극 패드를 더 포함하는 발광 소자.And an electrode pad formed on the first p-type semiconductor layer and the first n-type semiconductor layer in the first semiconductor layer region, and on the n-type ZnO layer and the p-type semiconductor layer in the second semiconductor layer region, respectively. Light emitting device. 청구항 14에 있어서, The method according to claim 14, 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역의 p형 반도체층에 형성된 각각의 전극패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 p형 반도체층 및 상기 제 2 반도체층 영역의 n형 ZnO층에 형성된 각각의 전극 패드에 전기적으로 연결되는 제 2 리드를 더 포함하는 발광 소자.A first lead electrically connected to respective electrode pads formed on the n-type semiconductor layer in the first semiconductor layer region and the p-type semiconductor layer in the second semiconductor layer region, and the p-type semiconductor layer in the first semiconductor layer region And a second lead electrically connected to each electrode pad formed in the n-type ZnO layer in the second semiconductor layer region. 청구항 10에 있어서, The method according to claim 10, 상기 기판과 상기 n형 반도체층 사이에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)계 버퍼층을 더 포함하는 발광 소자.Light-emitting device further comprises a substrate and the n-type buffer layer Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) type formed between the semiconductor layer. 청구항 16에 있어서,The method according to claim 16, 상기 버퍼층과 상기 n형 반도체층 사이에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)계 언도프트 반도체층을 더 포함하는 발광 소자.Light-emitting device further comprises a buffer layer and the n-type semiconductor layer formed between the Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) type undoped conductive semiconductor layer. 청구항 10에 있어서, 상기 ZnO계 활성층은,The method according to claim 10, wherein the ZnO-based active layer, 일반식 ZnxMgyCd1 -x- yO(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층의 양자우물층과 장벽층을 반복적으로 적층하여 다층막을 형성하는 발광 소자.The multilayer film is formed by repeatedly stacking the quantum well layer and the barrier layer of the binary to quaternary compound semiconductor layer represented by the general formula Zn x Mg y Cd 1 -x- y O (0≤x, y, x + y≤1). Light emitting device to form. 제 1 반도체층 영역 및 제 2 반도체층 영역을 갖는 기판과,A substrate having a first semiconductor layer region and a second semiconductor layer region, 상기 기판의 제 1 반도체층 영역에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 1 n형 반도체층과,A first semiconductor Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) of compound semiconductor material a first n-type semiconductor layer formed in a layer region of said substrate; 상기 제 1 n형 반도체층위에 형성되어 상기 제 1 형 반도체층과 함께 제너 다이오드 특성을 나타내는 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 1 p형 반도체층과,The first n-type semiconductor layer is formed on the Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) that represents the Zener diode characteristic with the first-type semiconductor layer compound semiconductor material A first p-type semiconductor layer, 상기 기판의 제 2 반도체층 영역에 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 제 2 n형 반도체층과,A second semiconductor layer area Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) of compound semiconductor material a second n-type semiconductor layer formed on the substrate and, 상기 제 2 n형 반도체층위에 서로 이격되어 형성된 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 화합물 반도체 물질인 복수개의 제 2 p형 반도체층과,The first 2 n-type are spaced apart from each other on a semiconductor layer formed of Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) of claim 2 the plurality of p-type compound semiconductor layer and the semiconductor material, 서로 이격되어 상기 제 2 p형 반도체층 각각의 위에 형성된 복수개의 ZnO계 활성층과,A plurality of ZnO-based active layers spaced apart from each other and formed on each of the second p-type semiconductor layers, 서로 이격되어 상기 ZnO계 활성층 각각의 위에 형성되어 상기 각각의 제 2 P형 반도체층, 상기 각각의 ZnO계 활성층과 함께 각각의 발광 다이오드 특성을 나타내는 복수개의 n형 ZnO층을 포함하는 발광소자.And a plurality of n-type ZnO layers formed on each of the ZnO-based active layers spaced apart from each other and exhibiting respective light emitting diode characteristics together with the respective second P-type semiconductor layers and the respective ZnO-based active layers. 청구항 19에 있어서, The method according to claim 19, 상기 서로 이격되어 형성된 각각의 제 2 p형 반도체층, 각각의 ZnO계 활성층, 각각의 n형 ZnO층은 상기 기판상에 성장된 동일한 p형 반도체층, ZnO계 활성층, n형 ZnO층으로부터 각각 형성된 발광 소자.The second p-type semiconductor layer, each ZnO-based active layer, and each n-type ZnO layer formed spaced apart from each other are formed from the same p-type semiconductor layer, ZnO-based active layer, and n-type ZnO layer grown on the substrate, respectively. Light emitting element. 청구항 19에 있어서,The method according to claim 19, 상기 제 1 반도체층 영역의 p형 반도체층 및 n형 반도체층의 상부와, 상기 제 2 반도체층 영역에 서로 이격되어 형성되어 발광 다이오드 특성을 나타내는 각각의 n형 ZnO층 및 각각의 p형 반도체층 상부에 각각 형성된 전극 패드를 더 포함하는 발광 소자.N-type ZnO layers and respective p-type semiconductor layers formed on top of the p-type semiconductor layer and the n-type semiconductor layer in the first semiconductor layer region, and spaced apart from each other to exhibit light emitting diode characteristics. Light emitting device further comprising an electrode pad formed on each top. 청구항 21에 있어서, The method according to claim 21, 상기 제 1 반도체층 영역의 n형 반도체층 및 상기 제 2 반도체층 영역에 형 성된 제 1 발광 다이오드의 p형 반도체층에 각각 형성된 전극패드에 전기적으로 연결되는 제 1 리드와, 상기 제 1 반도체층 영역의 p형 반도체층 및 상기 제 2 반도체층 영역에 형성된 제 2 발광 다이오드의 n형 ZnO층에 각각 형성된 전극 패드에 전기적으로 연결되는 제 2 리드를 더 포함하며,A first lead electrically connected to an electrode pad formed on each of an n-type semiconductor layer in the first semiconductor layer region and a p-type semiconductor layer of the first light emitting diode formed in the second semiconductor layer region, and the first semiconductor layer A second lead electrically connected to an electrode pad formed on each of the p-type semiconductor layer in the region and the n-type ZnO layer of the second light emitting diode formed in the second semiconductor layer region; 상기 제 1 발광 다이오드의 n형 ZnO층에 형성된 전극 패드와 상기 제 2 발광 다이오드의 p형 반도체층에 형성된 전극 패드는 본딩 와이어 또는 적어도 하나 이상의 발광 다이오드를 통해 전기적으로 연결되어 각 발광 다이오드들이 전기적으로 직렬 또는 병렬 연결되는 발광 소자. The electrode pads formed on the n-type ZnO layer of the first light emitting diode and the electrode pads formed on the p-type semiconductor layer of the second light emitting diode are electrically connected through a bonding wire or at least one light emitting diode so that each light emitting diode is electrically connected. Light emitting devices connected in series or in parallel.
KR1020060057160A 2006-06-24 2006-06-24 Light emitting device and the fabrication method thereof KR100747643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060057160A KR100747643B1 (en) 2006-06-24 2006-06-24 Light emitting device and the fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057160A KR100747643B1 (en) 2006-06-24 2006-06-24 Light emitting device and the fabrication method thereof

Publications (1)

Publication Number Publication Date
KR100747643B1 true KR100747643B1 (en) 2007-08-08

Family

ID=38602350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057160A KR100747643B1 (en) 2006-06-24 2006-06-24 Light emitting device and the fabrication method thereof

Country Status (1)

Country Link
KR (1) KR100747643B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872301B1 (en) 2007-06-22 2008-12-05 삼성전기주식회사 Light emitting device and method of manufacturing the same
CN105762243A (en) * 2016-03-31 2016-07-13 浙江大学 Light-emitting diode and laser of p-GaN/ZnO-based multi-quantum well/n-ZnO structure and preparation method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000691A (en) * 2003-06-24 2005-01-06 삼성전기주식회사 METHOD OF PRODUCING A GaAs BASED SEMICONDUCTOR LED DEVICE
KR20050098038A (en) * 2004-04-06 2005-10-11 엘지이노텍 주식회사 Light emitting diode package
KR20060062715A (en) * 2004-12-06 2006-06-12 삼성전기주식회사 Gan semiconductor light emitting device having esd protection diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000691A (en) * 2003-06-24 2005-01-06 삼성전기주식회사 METHOD OF PRODUCING A GaAs BASED SEMICONDUCTOR LED DEVICE
KR20050098038A (en) * 2004-04-06 2005-10-11 엘지이노텍 주식회사 Light emitting diode package
KR20060062715A (en) * 2004-12-06 2006-06-12 삼성전기주식회사 Gan semiconductor light emitting device having esd protection diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872301B1 (en) 2007-06-22 2008-12-05 삼성전기주식회사 Light emitting device and method of manufacturing the same
CN105762243A (en) * 2016-03-31 2016-07-13 浙江大学 Light-emitting diode and laser of p-GaN/ZnO-based multi-quantum well/n-ZnO structure and preparation method

Similar Documents

Publication Publication Date Title
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US5959401A (en) Light-emitting semiconductor device using group III nitride compound
KR100574738B1 (en) Nitride Semiconductor Device
KR100615122B1 (en) Semiconductor light emitting device
TWI569467B (en) Semiconductor light-emitting device
JP4149054B2 (en) Semiconductor device
KR101903361B1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR102099440B1 (en) A method of manufacturing a light emitting device
KR100747643B1 (en) Light emitting device and the fabrication method thereof
KR101203140B1 (en) METHOD FOR FABRICATING A ZnO BASED LIGHT EMITTING DEVICE AND A ZnO BASED LIGHT EMITTING DEVICE FABRICATED BY THE METHOD
KR101308128B1 (en) Light emitting device and the fabrication method thereof
US20220406967A1 (en) Light-emitting element and method of producing the same
KR101337615B1 (en) GaN-BASED COMPOUND SEMICONDUCTOR AND THE FABRICATION METHOD THEREOF
KR20080000784A (en) Light emitting device having zenor diode therein and the fabrication method thereof
KR20090056319A (en) Nitride compound semiconductor light-emitting device with a superlattice structure
KR100737821B1 (en) Light emitting device and the fabrication method thereof
KR101919109B1 (en) Uv light emitting deviceand uv light emitting device package
KR20130110748A (en) Light emitting device and method of manufacturing the same
KR101259995B1 (en) Light emitting device and the fabrication method thereof
WO2022196374A1 (en) Light-emitting element
KR101140679B1 (en) GaN-BASED COMPOUND SEMICONDUCTOR
JP3797280B2 (en) Method for producing group III nitride compound semiconductor device
JP3777869B2 (en) Gallium nitride compound semiconductor light emitting device
KR100608919B1 (en) Light-emitting device and method of manufacturing the same
JP2000269548A (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110729

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee