KR100744028B1 - Differantial amplifier - Google Patents

Differantial amplifier Download PDF

Info

Publication number
KR100744028B1
KR100744028B1 KR1020050123979A KR20050123979A KR100744028B1 KR 100744028 B1 KR100744028 B1 KR 100744028B1 KR 1020050123979 A KR1020050123979 A KR 1020050123979A KR 20050123979 A KR20050123979 A KR 20050123979A KR 100744028 B1 KR100744028 B1 KR 100744028B1
Authority
KR
South Korea
Prior art keywords
drain
feedback
output signal
signal
input
Prior art date
Application number
KR1020050123979A
Other languages
Korean (ko)
Other versions
KR20070036555A (en
Inventor
하성주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to JP2006180492A priority Critical patent/JP5025171B2/en
Priority to TW095123957A priority patent/TWI318496B/en
Priority to US11/478,091 priority patent/US7710162B2/en
Priority to CN2006101317226A priority patent/CN1941614B/en
Publication of KR20070036555A publication Critical patent/KR20070036555A/en
Application granted granted Critical
Publication of KR100744028B1 publication Critical patent/KR100744028B1/en
Priority to US12/726,060 priority patent/US8081015B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Abstract

본 발명은 입력신호의 적은 전압 레벨 차이에도 이를 감지하여 논리레벨에 따라 출력할 수 있는 차동증폭장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 제1 및 제2 입력신호가 갖는 전압 레벨 차이를 감지 및 증폭하여 출력신호로 출력하기 위한 증폭수단; 및 상기 출력신호를 피드백 신호로 인가받아 상기 증폭수단의 증폭량을 증가시키기 위한 피드백 수단을 구비하는 차동증폭장치를 제공한다.The present invention is to provide a differential amplifier that can detect the small difference in the voltage level of the input signal and output according to the logic level, the present invention for detecting the difference in voltage level of the first and second input signal Amplifying means for amplifying and outputting the amplified output signal; And a feedback means for receiving the output signal as a feedback signal to increase an amplification amount of the amplification means.

차동증폭기, 피드백, 입력신호 보정, 저항조절 Differential Amplifier, Feedback, Input Signal Compensation, Resistance Adjustment

Description

차동증폭장치{DIFFERANTIAL AMPLIFIER}Differential Amplifiers {DIFFERANTIAL AMPLIFIER}

도 1은 종래기술에 따른 차동 증폭기의 블록 구성도.1 is a block diagram of a differential amplifier according to the prior art.

도 2는 도 1의 내부 회로도.2 is an internal circuit diagram of FIG. 1;

도 3은 본 발명에 따른 차동증폭기의 블록 구성도.3 is a block diagram of a differential amplifier according to the present invention;

도 4는 도 3의 내부 회로도.4 is an internal circuit diagram of FIG. 3.

도 5는 도 1및 도 3에 도시된 차동증폭기의 시뮬레이션 파형도.5 is a simulated waveform diagram of the differential amplifiers shown in FIGS. 1 and 3.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

200, 300 : 증폭부200, 300: amplification unit

220 : 바이어스부220: bias part

240 : 입력부240: input unit

260 : 피드백부260: feedback unit

280 : 로딩부280: loading unit

본 발명은 반도체 설계 기술에 관한 것으로, 특히 차동증폭장치에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor design techniques, and more particularly to a differential amplifier.

일반적으로, DRAM 회로에서는 전압을 비교하기 위하여 차동증폭기가 널리 이용되고 있는데, 상기 차동증폭기는 두개의 입력단 전압의 차만을 증폭하며 두 단자에 공통으로 입력되는 전압은 출력에 영향을 주지 못한다.In general, in a DRAM circuit, a differential amplifier is widely used to compare voltages. The differential amplifier amplifies only a difference between two input terminal voltages, and a voltage commonly input to both terminals does not affect the output.

따라서, 전기적 환경이 동일한 1쌍의 신호선을 차동증폭기의 입력으로 사용하면 신호선에 공통으로 유기되는 전기적 잡음은 출력에 아무런 영향을 미치지 못하고 차동 신호만을 증폭할 수 있다.Therefore, when a pair of signal lines having the same electrical environment are used as the inputs of the differential amplifiers, electrical noise commonly induced in the signal lines has no effect on the output and only amplifies the differential signals.

도 1은 종래기술에 따른 차동증폭기의 블록 구성도로서, 도 1에 도시된 바와 같이 종래기술에 따른 차동증폭기는 제1 및 제2 입력신호(IN, INB)의 전압 차이를 증폭하여 제1 및 제2 출력신호(OUT, OUTB)로 출력한다.FIG. 1 is a block diagram of a differential amplifier according to the prior art. As shown in FIG. 1, the differential amplifier according to the prior art amplifies a voltage difference between the first and second input signals IN and INB, thereby providing a first and second amplifiers. Outputs the second output signal OUT and OUTB.

도 2는 도 1의 내부 회로도로서, 구동신호(EN)에 응답하여 제1 및 제2 입력신호(IN, INB)의 전압 차이를 증폭하여 제2 출력신호(OUTB)를 출력하기 위한 제1 증폭부(10)와, 구동신호(EN)에 응답하여 제1 및 제2 입력신호(IN, INB)를 인가받아 제1 출력신호(OUT)를 출력하기 위한 제2 증폭부(20)와, 구동신호(EN)의 비활성화에 응답하여 제1 및 제2 출력신호(OUT, OUTB)의 레벨을 안정적으로 유지하여 출력하기 위한 초기화부(30)를 구비한다.FIG. 2 is an internal circuit diagram of FIG. 1 and illustrates a first amplification for outputting a second output signal OUTB by amplifying a voltage difference between the first and second input signals IN and INB in response to a driving signal EN. A second amplifying unit 20 for outputting the first output signal OUT by receiving the first and second input signals IN and INB in response to the driving unit EN and the driving signal EN; In response to deactivation of the signal EN, an initialization unit 30 is provided to stably maintain and output levels of the first and second output signals OUT and OUTB.

그리고 제1 증폭부(10)는 구동신호(EN)을 게이트 입력으로 가지며 서로 병렬 연결되되 소스단이 접지전원 VSS에 접속된 제1 및 제2 NMOS트랜지스터(NM1, NM2) 와, 제1 및 제2 입력신호(IN, INB)를 각각의 게이트 입력으로 가지며 제1 및 제2 NMOS트랜지스터(NM1, NM2)의 공동으로 접속된 드레인단에 각각의 소스단이 접속된 제3 및 제4 NMOS트랜지스터(NM3, NM4)와, 제4 NMOS트랜지스터(NM4)의 드레인단에 걸린전압을 각각의 게이트 전압으로 인가받으며 전원전압 VDD와 제3 및 제4 NMOS트랜지스터의 드레인단 사이에 각각 소스-드레인이 접속된 제1 및 제2 PMOS트랜지스터(PM1, PM2)와, 제3 NMOS트랜지스터(NM3)의 드레인단과 제1 PMOS트랜지스터(PM1)의 드레인단의 접속노드에 걸린전압을 제2 출력신호(OUTB)로 출력한다.The first amplifier 10 has a drive signal EN as a gate input and is connected in parallel with each other, and the first and second NMOS transistors NM1 and NM2 having a source terminal connected to a ground power supply VSS, and the first and the first amplifiers. The third and fourth NMOS transistors having the second input signals IN and INB as their respective gate inputs, and the respective source terminals thereof are connected to the drain terminals jointly connected to the first and second NMOS transistors NM1 and NM2. NM3 and NM4 and the voltage applied to the drain terminal of the fourth NMOS transistor NM4 are applied as respective gate voltages, and source-drain is connected between the power supply voltage VDD and the drain terminals of the third and fourth NMOS transistors, respectively. Outputs the voltage across the connection node between the first and second PMOS transistors PM1 and PM2 and the drain terminal of the third NMOS transistor NM3 and the drain terminal of the first PMOS transistor PM1 as the second output signal OUTB. do.

또한, 제2 증폭부(20)는 제1 증폭부(10)와 동일한 회로적 구현을 가지며, 특히, 제4 NMOS트랜지스터(NM4)의 드레인단과 제2 PMOS트랜지스터(PM2)의 드레인단의 접속노드에 대응하는 제2 증폭부(20) 내 노드에 걸린 전압을 제1 출력신호(OUT)로 출력한다.In addition, the second amplifier 20 has the same circuit implementation as that of the first amplifier 10, and in particular, a connection node of the drain terminal of the fourth NMOS transistor NM4 and the drain terminal of the second PMOS transistor PM2. The voltage applied to the node in the second amplifier 20 corresponding to the first output signal OUT is output.

전술한 바와 같은 차동증폭기는 커런트 미러로 구현된 제1 및 제2 증폭부(10, 20)를 구비하여, 제1 및 제2 입력신호(IN, INB)의 전압차이를 증폭하여 출력한다. 즉, 제1 및 제2 입력신호(IN, INB)를 입력부(14)의 NMOS트랜지스터(NM3, NM4)의 게이트 입력으로 인가받으므로, 이에 따라 NMOS트랜지스터(NM3, NM4)의 턴온저항이 조절된다. 따라서, 입력부(12)의 조절된 저항값에 의해 출력신호(OUT, OUTB)의 전압 레벨은 입력신호의 논리레벨에 대응되며 증폭된 값으로 출력된다.As described above, the differential amplifier includes first and second amplifiers 10 and 20 implemented by current mirrors, and amplifies and outputs a voltage difference between the first and second input signals IN and INB. That is, since the first and second input signals IN and INB are applied to the gate inputs of the NMOS transistors NM3 and NM4 of the input unit 14, the turn-on resistances of the NMOS transistors NM3 and NM4 are adjusted accordingly. . Therefore, the voltage levels of the output signals OUT and OUTB correspond to the logic levels of the input signal and are output as amplified values by the adjusted resistance of the input unit 12.

한편, 종래기술에 따른 차동증폭기는 두 입력신호가 갖는 전압 레벨 차이를 증폭하여 출력하기 때문에, 입력신호의 레벨 차이가 적은 경우에는 출력신호의 레벨이 논리레벨로 판별될 수 없는 영역의 값을 가져 데이터가 페일되는 문제점이 발 생한다.Meanwhile, since the differential amplifier according to the related art amplifies and outputs the voltage level difference between the two input signals, when the level difference between the input signals is small, the differential amplifier has a value in an area where the level of the output signal cannot be determined as a logic level. There is a problem that data is failed.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 입력신호의 적은 전압 레벨 차이에도 이를 감지하여 논리레벨에 따라 출력할 수 있는 차동증폭장치를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a differential amplifier capable of detecting a small voltage level difference of an input signal and outputting it according to a logic level.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 차동증폭장치는 제1 및 제2 입력신호가 갖는 전압 레벨 차이를 감지 및 증폭하여 출력신호로 출력하기 위한 증폭수단; 및 상기 출력신호를 피드백 신호로 인가받아 상기 증폭수단의 증폭량을 증가시키기 위한 피드백 수단을 구비한다.According to an aspect of the present invention, there is provided a differential amplifier device comprising: amplifying means for detecting and amplifying a voltage level difference between a first and a second input signal and outputting an output signal; And feedback means for increasing the amplification amount of the amplifying means by receiving the output signal as a feedback signal.

본 발명의 타 측면에 따른 차동증폭장치는 구동신호에 응답하여 제1 및 제2 입력신호를 인가받아 제2 출력신호를 출력하되, 제1 및 제2 출력신호를 피드백 신호로 인가받아 상기 제2 출력신호의 레벨을 조정하여 출력하는 제1 피드백 증폭수단; 상기 구동신호에 응답하여 상기 제1 및 제2 입력신호를 인가받아 상기 제1 출력신호를 출력하되, 상기 피드백 신호를 인가받아 상기 제1 출력신호의 레벨을 조정하여 출력하기 위한 제2 피드백 증폭수단; 및 상기 구동신호에 응답하여 상기 제1 및 제2 출력신호의 레벨을 초기화하기 위한 초기화수단을 구비한다.According to another aspect of the present invention, a differential amplifier device receives first and second input signals and outputs a second output signal in response to a driving signal, and receives the first and second output signals as feedback signals. First feedback amplifying means for adjusting and outputting the level of the output signal; Second feedback amplifying means for receiving the first and second input signals in response to the driving signal and outputting the first output signal, and adjusting the level of the first output signal upon receiving the feedback signal; ; And initialization means for initializing the levels of the first and second output signals in response to the drive signal.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3은 본 발명에 따른 피드백 차동증폭기의 블록 구성도이다.3 is a block diagram of a feedback differential amplifier according to the present invention.

도 3을 참조하면, 본 발명에 따른 피드백 차동증폭기(100)는 제1 및 제2 입력신호(IN, INB)가 갖는 전압 레벨 차이를 감지 및 증폭하여 제1 및 제2 출력신호(OUT, OUTB)로 출력하되, 제1 및 제2 출력신호(OUT, OUTB)를 피드백 신호(OUT_FD, OUTB_FD)로 인가받아 제1 및 제2 출력신호(OUT, OUTB)의 레벨을 보정하여 출력한다.Referring to FIG. 3, the feedback differential amplifier 100 according to the present invention senses and amplifies a voltage level difference between the first and second input signals IN and INB, thereby detecting the first and second output signals OUT and OUTB. The first and second output signals OUT and OUTB are applied as the feedback signals OUT_FD and OUTB_FD, and are output by correcting the levels of the first and second output signals OUT and OUTB.

도 4는 도 3에 도시된 본 발명에 따른 피드백 차동증폭기(100)의 내부 회로도이다.4 is an internal circuit diagram of the feedback differential amplifier 100 according to the present invention shown in FIG.

도 4를 참조하여 피드백 차동증폭기(100)를 살펴보면, 피드백 차동 증폭기(100)는 구동신호(EN)에 응답하여 제1 및 제2 입력신호(IN, INB)를 인가받아 제2 출력신호(OUTB)를 출력하되 제1 및 제2 출력신호(OUT, OUTB)를 피드백 신호(OUT_FD, OUTB_FD)로 인가받아 제2 출력신호(OUTB)의 레벨을 조정하여 출력하는 제1 증폭부(200)와, 구동신호(EN)에 응답하여 제1 및 제2 입력신호(IN, INB)를 인가받아 제1 출력신호(OUT)를 출력하되, 제1 및 제2 피드백 신호(OUT_FD, OUTB_FD)를 인가받아 제1 출력신호(OUT)의 레벨을 조정하여 출력하기 위한 제2 증폭부(300)와, 구동신호(EN)에 응답하여 제1 및 제2 출력신호(OUT, OUTB)의 레벨을 안정적으로 유지하여 출력하기 위한 초기화부(400)를 구비한다.Referring to the feedback differential amplifier 100 with reference to FIG. 4, the feedback differential amplifier 100 receives the first and second input signals IN and INB in response to the driving signal EN to receive the second output signal OUTB. A first amplifying unit 200 outputting the first and second output signals OUT and OUTB as the feedback signals OUT_FD and OUTB_FD, and adjusting and leveling the level of the second output signal OUTB; In response to the driving signal EN, the first and second input signals IN and INB are applied to output the first output signal OUT, and the first and second feedback signals OUT_FD and OUTB_FD are applied to the first signal. The second amplifier 300 for adjusting and outputting the level of the first output signal OUT and the levels of the first and second output signals OUT and OUTB are stably maintained in response to the driving signal EN. An initialization unit 400 for outputting is provided.

그리고 제1 증폭부(200)는 제1 및 제2 입력신호(IN, INB)의 전압 차이에 따라 전류의 양을 조절하기 위한 입력부(240)와, 제1 및 제2 출력신호의 피드백 입력인 제1 및 제2 피드백 신호(OUT_FD, OUTB_FD)를 입력받아 입력부(240)의 전류량을 조절하기 위한 피드백부(260)와, 입력부(240) 및 피드백부(260)에 따른 전류를 제2 출력신호(OUTB)로 출력하기 위한 로딩부(280)와, 구동신호(EN)에 응답하여 입력부(240), 피드백(260), 및 로딩부(280)에 구동전류를 공급하기 위한 바이어스 공급부(220)를 구비한다.The first amplifier 200 is an input unit 240 for adjusting the amount of current according to the voltage difference between the first and second input signals IN and INB, and a feedback input of the first and second output signals. A feedback unit 260 for receiving the first and second feedback signals OUT_FD and OUTB_FD and adjusting the amount of current from the input unit 240, and a current output from the input unit 240 and the feedback unit 260 as a second output signal. A loading unit 280 for outputting to OUTB and a bias supply unit 220 for supplying driving current to the input unit 240, the feedback 260, and the loading unit 280 in response to the driving signal EN. It is provided.

제1 증폭부(200)는 구동신호(EN)에 응답하여 구동전류를 공급하기 위한 바이어스 공급부(220)와, 바이어스 공급부(220)에 직렬연결되어 제1 및 제2 입력신호(IN, INB)를 인가받기 위한 입력부(240)와, 입력부(240)에 병렬 연결되어 제1 및 제2 피드백 신호(OUT_FD, OUTB_FD)에 따라 입력부(240)의 저항을 조절하기 위한 피드백부(260)와, 입력부(240) 및 피드백부(260)에 직렬 연결되어 입력부(240) 및 피드백부(260)에 따른 전압을 공급하기 위한 로딩부(280)를 구비한다.The first amplifier 200 is a bias supply unit 220 for supplying a driving current in response to the drive signal (EN) and the first and second input signals (IN, INB) connected in series with the bias supply unit 220 An input unit 240 for receiving a signal and a feedback unit 260 connected in parallel to the input unit 240 to adjust resistance of the input unit 240 according to the first and second feedback signals OUT_FD and OUTB_FD, and an input unit. And a loading unit 280 connected in series with the 240 and the feedback unit 260 to supply a voltage according to the input unit 240 and the feedback unit 260.

구체적으로 살펴보면, 제1 증폭부(200)는 구동신호(EN)을 게이트 입력으로 가지며 서로 병렬 연결되되 소스단이 접지전원 VSS에 공통으로 접속된 제1 및 제2 NMOS트랜지스터(NM5, NM6)와, 제1 및 제2 입력신호(IN, INB)를 각각의 게이트 입력으로 가지며 제1 및 제2 NMOS트랜지스터(NM5, NM6)의 공동으로 접속된 드레인단에 각각의 소스단이 접속된 제3 및 제4 NMOS트랜지스터(NM7, NM8)와, 제1 피드백 신호(OUT_FD)를 게이트 입력으로 가지며 제3 NMOS트랜지스터(NM7)의 드레인-소스단에 자신의 드레인-소스단이 접속된 제5 NMOS트랜지스터(NM9)와, 제2 피드백 신호 (OUTB_FD)를 게이트 입력으로 가지며 제4 NMOS트랜지스터(NM8)의 드레인-소스단에 자신의 드레인-소스단이 접속된 제6 NMOS트랜지스터(NM10)와, 제4 NMOS트랜지스터(NM8)의 드레인단에 걸린전압을 각각의 게이트 전압으로 인가받으며 전원전압 VDD와 제3 및 제4 NMOS트랜지스터(NM7, NM8)의 드레인단에 각각의 드레인단이 접속된 제1 및 제2 PMOS트랜지스터(PM3, PM4)와, 제3 NMOS트랜지스터(NM7)의 드레인단과 제1 PMOS트랜지스터(PM1)의 드레인단의 접속노드에 걸린전압을 제2 출력신호(OUTB)로 출력한다.Specifically, the first amplifier 200 has a drive signal EN as a gate input and is connected in parallel with each other, but the first and second NMOS transistors NM5 and NM6 having a source terminal commonly connected to the ground power supply VSS. Third and third source terminals having first and second input signals IN and INB as respective gate inputs, and respective source terminals connected to drain terminals jointly connected to the first and second NMOS transistors NM5 and NM6. A fifth NMOS transistor (NM7, NM8) and a fifth NMOS transistor having its first feedback signal OUT_FD as its gate input and whose drain-source terminal is connected to the drain-source terminal of the third NMOS transistor NM7. NM9), the sixth NMOS transistor NM10 having its second feedback signal OUTB_FD as its gate input, and its drain-source terminal connected to the drain-source terminal of the fourth NMOS transistor NM8; The voltage applied to the drain terminal of the transistor NM8 is applied to each gate voltage. Drains of the first and second PMOS transistors PM3 and PM4 connected to the power supply voltage VDD, the drain terminals of the third and fourth NMOS transistors NM7 and NM8, respectively, and the third NMOS transistor NM7. The voltage applied to the connection node between the stage and the drain terminal of the first PMOS transistor PM1 is output as the second output signal OUTB.

또한, 제2 증폭부(300)는 제1 증폭부(200)와 동일한 회로적 구현을 갖되, 제4 NMOS트랜지스터(NM8)의 드레인단과 제2 PMOS트랜지스터(PM4)의 드레인단의 접속노드에 대응되는 노드에 걸린 전압을 제1 출력신호(OUT)로 출력하는 점만이 다르다.In addition, the second amplifier 300 has the same circuit implementation as the first amplifier 200, but corresponds to the connection node of the drain terminal of the fourth NMOS transistor NM8 and the drain terminal of the second PMOS transistor PM4. Only the point of outputting the voltage applied to the node as the first output signal OUT is different.

이와같이, 전술한 본 발명에 따른 차동증폭기는 출력신호(OUT, OUTB)를 피드백 신호(OUT_FD, OUTB_FD)로 입력받아 입력부(240)의 저항값의 조절하여 입력부(240)의 전류량을 조절하므로서, 출력신호(OUT, OUTB)가 재증폭되도록 하기 위한 피드백부(260)를 구비한다.As described above, the differential amplifier according to the present invention receives the output signals OUT and OUTB as the feedback signals OUT_FD and OUTB_FD, and adjusts the resistance of the input unit 240 to adjust the amount of current in the input unit 240, thereby outputting the output. And a feedback unit 260 for reamplifying the signals OUT and OUTB.

다음에서는 제1 증폭부(220)를 예시로서 살펴보므로서, 피드백부(260)를 더 구비하여 제2 출력신호(OUTB)가 재증폭되는 과정을 살펴보도록 한다.Next, the first amplifier 220 will be described as an example, and the feedback unit 260 will be further included in the process of re-amplifying the second output signal OUTB.

먼저, 제1 입력신호(IN)는 제2 입력신호(INB) 보다 높은 전압 레벨을 갖는 것으로 가정한다. 이어, 구동신호(EN)가 논리레벨 'H'로 활성화되면 바이어스부(220)가 액티브되어 바이어스 전류를 공급한다. 따라서, 입력부(240)내 제1 입력신 호(IN)를 게이트 입력으로 갖는 제3 NMOS트랜지스터(NM7)가 제2 입력신호(INB)를 게이트 입력으로 갖는 제4 NMOS트랜지스터(NM8)에 비해 보다 많이 턴온되므로, 제2 출력신호(OUTB)는 제1 출력신호(OUT)보다 낮은 전압레벨을 갖는다.First, it is assumed that the first input signal IN has a higher voltage level than the second input signal INB. Subsequently, when the driving signal EN is activated to a logic level 'H', the bias unit 220 is activated to supply a bias current. Accordingly, the third NMOS transistor NM7 having the first input signal IN as the gate input in the input unit 240 is more than the fourth NMOS transistor NM8 having the second input signal INB as the gate input. Since the turn-on is much, the second output signal OUTB has a lower voltage level than the first output signal OUT.

이와같은 과정으로, 제1 및 제2 출력신호(OUT, OUTB)는 제1 및 제2 증폭부(200, 300)에 의해 증폭되어 출력되므로, 제1 출력신호(OUT)는 제1 입력신호(IN)보다 높은 전압레벨을 가지며, 제2 출력신호(OUTB)는 제2 입력신호(INB)보다 낮은 전압레벨을 갖는다.In this process, since the first and second output signals OUT and OUTB are amplified by the first and second amplifiers 200 and 300, the first and second output signals OUT and OUTB are amplified and output. The voltage level is higher than IN, and the second output signal OUTB has a voltage level lower than that of the second input signal INB.

따라서, 제1 출력신호(OUT)를 제1 피드백신호(OUT_FD)로 인가받는 제5 NMOS트랜지스터(NM9)는 제3 NMOS트랜지스터(NM7) 보다 적은 턴온 저항을 가지므로, 제3 및 제5 NMOS트랜지스터(NM7, NM9)의 병렬 저항값은 보다 작아지게 되어 제2 출력신호(OUTB)의 레벨은 보다 작아진다.Therefore, since the fifth NMOS transistor NM9 receiving the first output signal OUT as the first feedback signal OUT_FD has a turn-on resistance smaller than that of the third NMOS transistor NM7, the third and fifth NMOS transistors The parallel resistance values of (NM7, NM9) become smaller, and the level of the second output signal OUTB becomes smaller.

전술한 바와 같은 과정을 통해 제2 출력신호(OUTB)의 레벨은 접지전압 VSS레벨까지, 제1 출력신호(OUT)는 전원전압 VDD의 레벨까지 증폭되어 출력된다.Through the above-described process, the level of the second output signal OUTB is amplified to the ground voltage VSS level and the first output signal OUT is amplified to the level of the power supply voltage VDD.

그러므로, 본 발명에 따른 차동증폭기는 종래와는 달리 출력신호를 피드백 입력 받아 입력부의 저항값을 조절하는 피드백부를 더 구비하므로서, 제1 및 제2 입력신호의 레벨 차이가 적은 경우에도 피드백 신호를 통해 출력신호의 레벨을 조정하여 출력할 수 있다. 따라서, 종래 입력신호의 레벨 차이가 적어 출력신호의 레벨이 논리레벨을 판별할 수 없는 레벨을 가져 데이터가 페일되는 현상을 방지할 수 있다.Therefore, the differential amplifier according to the present invention, unlike the prior art further includes a feedback unit for adjusting the resistance value of the input unit by receiving the feedback input output signal, even if the level difference between the first and second input signal is small through the feedback signal The level of the output signal can be adjusted and output. Therefore, the phenomenon that data is failed can be prevented because the level difference of the conventional input signal is small so that the level of the output signal cannot determine the logic level.

도 5는 도 1및 도 3에 도시된 차동증폭기의 시뮬레이션 파형도이다.5 is a simulation waveform diagram of the differential amplifiers shown in FIGS. 1 and 3.

도 5를 참조하면, 제1 및 제2 입력신호(IN, INB)가 10㎷의 전압 레벨 차이를 가지고 입력되고, 구동신호(EN)가 논리레벨 'H'로 활성화될 때 A에 도시된 바와 같이 종래기술에 따른 차동증폭기의 제1 및 제2 출력신호(OUT, OUTB)는 330㎷의 전압 레벨 차이를 갖고 출력된다. 반면, B에 도시된 바와 같이 본 발명에 따른 차동증폭기는 제1 및 제2 출력신호(OUT, OUTB)를 1.3V의 전압 레벨 차이를 갖도록 하여 출력시킨다.Referring to FIG. 5, as shown in A when the first and second input signals IN and INB are input with a voltage level difference of 10 Hz and the driving signal EN is activated to a logic level 'H'. As described above, the first and second output signals OUT and OUTB of the differential amplifier according to the related art are output with a voltage level difference of 330 kV. On the other hand, as shown in B, the differential amplifier according to the present invention outputs the first and second output signals OUT and OUTB to have a voltage level difference of 1.3V.

도 5에 도시된 바와 같이, 본 발명에 따른 차동증폭기는 종래와 달리 제1 및 제2 입력신호가 적은 전압 레벨 차이를 가지더라도, 피드백부를 통해 출력신호를 재증폭시키므로, 종래보다 큰 레벨의 레벨을 출력한다.As shown in FIG. 5, the differential amplifier according to the present invention re-amplifies the output signal through the feedback unit even if the first and second input signals have a small voltage level difference unlike the prior art, and thus, a level having a higher level than the conventional amplifier. Outputs

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 출력신호를 피드백 입력받아 출력신호를 재 증폭시키므로서, 종래 입력신호의 레벨 차이가 적어 발생하는 데이터 페일을 방지한다.According to the present invention, the feedback signal is inputted to the output signal, and the output signal is re-amplified, thereby preventing data failing due to a small level difference between the input signals.

Claims (15)

제1 및 제2 입력신호가 갖는 전압 레벨 차이를 감지 및 증폭하여 출력신호로 출력하기 위한 증폭수단; 및Amplifying means for detecting and amplifying a voltage level difference between the first and second input signals and outputting the difference as an output signal; And 상기 출력신호를 피드백 신호로 인가받아 상기 증폭수단의 증폭량을 증가시키기 위한 피드백 수단Feedback means for increasing the amplification amount of the amplifying means by receiving the output signal as a feedback signal; 을 구비하는 차동증폭장치.Differential amplifier device having a. 제1항에 있어서,The method of claim 1, 상기 증폭수단은,The amplification means, 상기 제1 및 제2 입력신호의 전압 차이에 따라 전류의 양을 조절하기 위한 입력부와,An input unit for adjusting an amount of current according to a voltage difference between the first and second input signals; 상기 입력부에 따른 전류를 상기 출력신호로 출력하기 위한 로딩부와,A loading unit for outputting a current according to the input unit as the output signal; 상기 구동신호에 응답하여 상기 입력부 및 로딩부에 구동전류를 공급하기 위한 바이어스 공급부를 포함하는 것And a bias supply unit for supplying a driving current to the input unit and the loading unit in response to the drive signal. 을 특징으로 하는 차동증폭장치.Differential amplifier device, characterized in that. 제2항에 있어서,The method of claim 2, 상기 피드백수단은 상기 피드백 신호를 입력받아 상기 입력부의 저항을 조절하는 것을 특징으로 하는 차동증폭장치.And the feedback means receives the feedback signal and adjusts the resistance of the input unit. 제2항 또는 제3항에 있어서,The method according to claim 2 or 3, 상기 증폭수단은,The amplification means, 상기 구동신호을 게이트 입력으로 가지며 서로 병렬 연결되되 소스단이 접지전원에 공통으로 접속된 제1 및 제2 NMOS트랜지스터와,First and second NMOS transistors having the drive signal as a gate input and connected in parallel with each other, and a source terminal of which is commonly connected to a ground power source; 상기 제1 및 제2 입력신호를 각각의 게이트 입력으로 가지며 상기 제1 및 제2 NMOS트랜지스터의 공동 접속된 드레인단에 각각의 소스단이 접속된 제3 및 제4 NMOS트랜지스터와,Third and fourth NMOS transistors having the first and second input signals as respective gate inputs, each of which has a source terminal connected to a jointly connected drain terminal of the first and second NMOS transistors; 상기 제4 NMOS트랜지스터의 드레인단에 걸린전압을 각각의 게이트 전압으로 인가받으며 전원전압과 상기 제3 및 제4 NMOS트랜지스터의 드레인단에 각각의 드레인단이 접속된 제1 및 제2 PMOS트랜지스터를 구비하여,First and second PMOS transistors having a voltage applied to the drain terminal of the fourth NMOS transistor as the respective gate voltages, and having a drain voltage connected to the power supply voltage and the drain terminals of the third and fourth NMOS transistors, respectively. So, 상기 제3 NMOS트랜지스터의 드레인단과 상기 제1 PMOS트랜지스터의 드레인단의 접속노드에 걸린 전압을 제2 출력신호로 출력하고, 상기 제4 NMOS트랜지스터의 드레인단과 상기 제2 PMOS트랜지스터의 드레인단의 접속노드에 걸린 전압을 제1 출력신호로 출력하는 것The voltage applied to the connection node between the drain terminal of the third NMOS transistor and the drain terminal of the first PMOS transistor is output as a second output signal, and the connection node between the drain terminal of the fourth NMOS transistor and the drain terminal of the second PMOS transistor is output. For outputting a voltage across the circuit as a first output signal 을 특징으로 하는 차동증폭장치.Differential amplifier device, characterized in that. 제4항에 있어서,The method of claim 4, wherein 상기 피드백수단은,The feedback means, 상기 제1 출력신호인 제1 피드백 신호를 게이트 입력으로 가지며 상기 제3 NMOS트랜지스터의 드레인-소스단에 자신의 드레인-소스단이 접속된 제5 NMOS트랜지스터와,A fifth NMOS transistor having a first feedback signal as the first output signal as a gate input, and having a drain-source terminal thereof connected to a drain-source terminal of the third NMOS transistor; 상기 제2 출력신호인 제2 피드백 신호를 게이트 입력으로 가지며 상기 제4 NMOS트랜지스터의 드레인-소스단에 자신의 드레인-소스단이 접속된 제6 NMOS트랜지스터를 구비하는 것And having a sixth NMOS transistor having a second feedback signal as the second output signal as a gate input and having a drain-source terminal connected to a drain-source terminal of the fourth NMOS transistor. 을 특징으로 하는 차동증폭장치.Differential amplifier device, characterized in that. 구동신호에 응답하여 제1 및 제2 입력신호를 인가받아 제2 출력신호를 출력하되, 제1 및 제2 출력신호를 피드백 신호로 인가받아 상기 제2 출력신호의 레벨을 조정하여 출력하는 제1 피드백 증폭수단;A first output signal receiving first and second input signals in response to a driving signal and outputting a second output signal, and receiving first and second output signals as feedback signals to adjust and output a level of the second output signal Feedback amplifying means; 상기 구동신호에 응답하여 상기 제1 및 제2 입력신호를 인가받아 상기 제1 출력신호를 출력하되, 상기 피드백 신호를 인가받아 상기 제1 출력신호의 레벨을 조정하여 출력하기 위한 제2 피드백 증폭수단; 및Second feedback amplifying means for receiving the first and second input signals in response to the driving signal and outputting the first output signal, and adjusting the level of the first output signal upon receiving the feedback signal; ; And 상기 구동신호에 응답하여 상기 제1 및 제2 출력신호의 레벨을 초기화하기 위한 초기화수단Initialization means for initializing the levels of the first and second output signals in response to the drive signal; 을 구비하는 차동증폭장치.Differential amplifier device having a. 제6항에 있어서,The method of claim 6, 상기 제1 피드백 증폭수단은,The first feedback amplifying means, 상기 제1 및 제2 입력신호가 갖는 전압 레벨 차이를 감지 및 증폭하여 상기 제2 출력신호로 출력하기 위한 증폭부와,An amplifier for detecting and amplifying a voltage level difference between the first and second input signals and outputting the second output signal as the second output signal; 상기 피드백 신호로 인가받아 상기 증폭부의 증폭량을 증가시키기 위한 피드백부을 포함하는 차동증폭장치.And a feedback unit for receiving the feedback signal and increasing an amplification amount of the amplification unit. 제7항에 있어서,The method of claim 7, wherein 상기 증폭부는,The amplification unit, 상기 제1 및 제2 입력신호의 전압 차이에 따라 전류의 양을 조절하기 위한 입력부와,An input unit for adjusting an amount of current according to a voltage difference between the first and second input signals; 상기 입력부에 따른 전류를 상기 제2 출력신호로 출력하기 위한 로딩부와,A loading unit for outputting a current according to the input unit as the second output signal; 상기 구동신호에 응답하여 상기 입력부 및 로딩부에 구동전류를 공급하기 위한 바이어스 공급부를 포함하는 것And a bias supply unit for supplying a driving current to the input unit and the loading unit in response to the drive signal. 을 특징으로 하는 차동증폭장치.Differential amplifier device, characterized in that. 제8항에 있어서,The method of claim 8, 상기 피드백부은 상기 피드백 신호를 입력받아 상기 입력부의 저항을 조절하는 것을 특징으로 하는 차동증폭장치.And the feedback unit receives the feedback signal and adjusts the resistance of the input unit. 제7항 내지 제9항 중 어느 한 항에 있어서,The method according to any one of claims 7 to 9, 상기 증폭부는,The amplification unit, 상기 구동신호을 게이트 입력으로 가지며 서로 병렬 연결되되 소스단이 접지전원에 공통으로 접속된 제1 및 제2 NMOS트랜지스터와,First and second NMOS transistors having the drive signal as a gate input and connected in parallel with each other, and a source terminal of which is commonly connected to a ground power source; 상기 제1 및 제2 입력신호를 각각의 게이트 입력으로 가지며 상기 제1 및 제2 NMOS트랜지스터의 공동 접속된 드레인단에 각각의 소스단이 접속된 제3 및 제4 NMOS트랜지스터와,Third and fourth NMOS transistors having the first and second input signals as respective gate inputs, each of which has a source terminal connected to a jointly connected drain terminal of the first and second NMOS transistors; 상기 제4 NMOS트랜지스터의 드레인단에 걸린전압을 각각의 게이트 전압으로 인가받으며 전원전압과 상기 제3 및 제4 NMOS트랜지스터의 드레인단에 각각의 드레인단이 접속된 제1 및 제2 PMOS트랜지스터를 구비하여,First and second PMOS transistors having a voltage applied to the drain terminal of the fourth NMOS transistor as the respective gate voltages, and having a drain voltage connected to the power supply voltage and the drain terminals of the third and fourth NMOS transistors, respectively. So, 상기 제3 NMOS트랜지스터의 드레인단과 상기 제1 PMOS트랜지스터의 드레인단의 접속노드에 걸린 전압을 상기 제2 출력신호로 출력하는 것Outputting the voltage across the connection node between the drain terminal of the third NMOS transistor and the drain terminal of the first PMOS transistor as the second output signal; 을 특징으로 하는 차동증폭장치.Differential amplifier device, characterized in that. 제10항에 있어서,The method of claim 10, 상기 피드백수단은,The feedback means, 상기 제1 출력신호인 제1 피드백 신호를 게이트 입력으로 가지며 상기 제3 NMOS트랜지스터의 드레인-소스단에 자신의 드레인-소스단이 접속된 제5 NMOS트랜지스터와,A fifth NMOS transistor having a first feedback signal as the first output signal as a gate input, and having a drain-source terminal thereof connected to a drain-source terminal of the third NMOS transistor; 상기 제2 출력신호인 제2 피드백 신호를 게이트 입력으로 가지며 상기 제4 NMOS트랜지스터의 드레인-소스단에 자신의 드레인-소스단이 접속된 제6 NMOS트랜지스터를 구비하는 것And having a sixth NMOS transistor having a second feedback signal as the second output signal as a gate input and having a drain-source terminal connected to a drain-source terminal of the fourth NMOS transistor. 을 특징으로 하는 차동증폭장치.Differential amplifier device, characterized in that. 제6항 또는 제7항에 있어서,The method according to claim 6 or 7, 상기 제2 피드백 증폭수단은,The second feedback amplifying means, 상기 제1 및 제2 입력신호가 갖는 전압 레벨 차이를 감지 및 증폭하여 상기 제1 출력신호로 출력하기 위한 증폭부와,An amplifier for detecting and amplifying a voltage level difference between the first and second input signals and outputting the first output signal as the first output signal; 상기 피드백 신호로 인가받아 상기 증폭부의 증폭량을 증가시키기 위한 피드백부을 포함하는 차동증폭장치.And a feedback unit for receiving the feedback signal and increasing an amplification amount of the amplification unit. 제12항에 있어서,The method of claim 12, 상기 피드백부은 상기 피드백 신호를 입력받아 상기 입력부의 저항을 조절하는 것을 특징으로 하는 차동증폭장치.And the feedback unit receives the feedback signal and adjusts the resistance of the input unit. 제13항에 있어서,The method of claim 13, 상기 증폭부는,The amplification unit, 상기 구동신호을 게이트 입력으로 가지며 서로 병렬 연결되되 소스단이 접지전원에 공통으로 접속된 제1 및 제2 NMOS트랜지스터와,First and second NMOS transistors having the drive signal as a gate input and connected in parallel with each other, and a source terminal of which is commonly connected to a ground power source; 상기 제1 및 제2 입력신호를 각각의 게이트 입력으로 가지며 상기 제1 및 제2 NMOS트랜지스터의 공동 접속된 드레인단에 각각의 소스단이 접속된 제3 및 제4 NMOS트랜지스터와,Third and fourth NMOS transistors having the first and second input signals as respective gate inputs, each of which has a source terminal connected to a jointly connected drain terminal of the first and second NMOS transistors; 상기 제4 NMOS트랜지스터의 드레인단에 걸린전압을 각각의 게이트 전압으로 인가받으며 전원전압과 상기 제3 및 제4 NMOS트랜지스터의 드레인단에 각각의 드레인단이 접속된 제1 및 제2 PMOS트랜지스터를 구비하여,First and second PMOS transistors having a voltage applied to the drain terminal of the fourth NMOS transistor as the respective gate voltages, and having a drain voltage connected to the power supply voltage and the drain terminals of the third and fourth NMOS transistors, respectively. So, 상기 제3 NMOS트랜지스터의 드레인단과 상기 제1 PMOS트랜지스터의 드레인단의 접속노드에 걸린 전압을 상기 제1 출력신호로 출력하는 것Outputting a voltage across the connection node between the drain terminal of the third NMOS transistor and the drain terminal of the first PMOS transistor as the first output signal; 을 특징으로 하는 차동증폭장치.Differential amplifier device, characterized in that. 제14항에 있어서,The method of claim 14, 상기 피드백수단은,The feedback means, 상기 제1 출력신호인 제1 피드백 신호를 게이트 입력으로 가지며 상기 제3 NMOS트랜지스터의 드레인-소스단에 자신의 드레인-소스단이 접속된 제5 NMOS트랜지스터와,A fifth NMOS transistor having a first feedback signal as the first output signal as a gate input, and having a drain-source terminal thereof connected to a drain-source terminal of the third NMOS transistor; 상기 제2 출력신호인 제2 피드백 신호를 게이트 입력으로 가지며 상기 제4 NMOS트랜지스터의 드레인-소스단에 자신의 드레인-소스단이 접속된 제6 NMOS트랜지스터를 구비하는 것And having a sixth NMOS transistor having a second feedback signal as the second output signal as a gate input and having a drain-source terminal connected to a drain-source terminal of the fourth NMOS transistor. 을 특징으로 하는 차동증폭장치.Differential amplifier device, characterized in that.
KR1020050123979A 2005-09-29 2005-12-15 Differantial amplifier KR100744028B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006180492A JP5025171B2 (en) 2005-09-29 2006-06-29 Differential amplifier
TW095123957A TWI318496B (en) 2005-09-29 2006-06-30 Differential amplifier
US11/478,091 US7710162B2 (en) 2005-09-29 2006-06-30 Differential amplifier
CN2006101317226A CN1941614B (en) 2005-09-29 2006-09-29 Differential amplifier
US12/726,060 US8081015B2 (en) 2005-09-29 2010-03-17 Differential amplifier with a feedback unit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050091546 2005-09-29
KR1020050091546 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036555A KR20070036555A (en) 2007-04-03
KR100744028B1 true KR100744028B1 (en) 2007-07-30

Family

ID=37959467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123979A KR100744028B1 (en) 2005-09-29 2005-12-15 Differantial amplifier

Country Status (3)

Country Link
KR (1) KR100744028B1 (en)
CN (1) CN1941614B (en)
TW (1) TWI318496B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310308B1 (en) * 2011-05-31 2012-11-13 Texas Instruments Incorporated Wide bandwidth class C amplifier with common-mode feedback
KR20180114561A (en) * 2017-04-10 2018-10-19 에스케이하이닉스 주식회사 Amplifier and semiconductor apparatus using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275942A (en) * 1992-03-25 1993-10-22 Yokogawa Electric Corp Differential amplifier circuit
JPH0897704A (en) * 1994-09-26 1996-04-12 Nec Corp Receiver
US6304144B1 (en) * 1998-07-10 2001-10-16 Fujitsu Limited Differential amplification circuit
KR20050073755A (en) * 2004-01-10 2005-07-18 주식회사 하이닉스반도체 Differential amplifier
KR20190000930U (en) * 2017-10-12 2019-04-22 두리기농업회사법인 주식회사 roaster of tea

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2588368B2 (en) * 1994-05-24 1997-03-05 日本電気アイシーマイコンシステム株式会社 Differential amplifier circuit
JP3647828B2 (en) * 2002-08-23 2005-05-18 シリンクス株式会社 Comparator circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275942A (en) * 1992-03-25 1993-10-22 Yokogawa Electric Corp Differential amplifier circuit
JPH0897704A (en) * 1994-09-26 1996-04-12 Nec Corp Receiver
US6304144B1 (en) * 1998-07-10 2001-10-16 Fujitsu Limited Differential amplification circuit
KR20050073755A (en) * 2004-01-10 2005-07-18 주식회사 하이닉스반도체 Differential amplifier
KR20190000930U (en) * 2017-10-12 2019-04-22 두리기농업회사법인 주식회사 roaster of tea

Also Published As

Publication number Publication date
TWI318496B (en) 2009-12-11
CN1941614A (en) 2007-04-04
KR20070036555A (en) 2007-04-03
TW200713804A (en) 2007-04-01
CN1941614B (en) 2010-05-12

Similar Documents

Publication Publication Date Title
US6930518B2 (en) Level shifter having low peak current
JP2012119745A5 (en)
US20120049923A1 (en) Output circuit
JP4744325B2 (en) Signal amplifier
JP4465283B2 (en) Differential amplifier circuit
JP5025171B2 (en) Differential amplifier
US20050275463A1 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US8130034B2 (en) Rail-to-rail amplifier
KR100744028B1 (en) Differantial amplifier
KR100500928B1 (en) Circuit for detecting switching point and semiconductor device using the same
US20090146697A1 (en) Circuit for buffering having a coupler
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
KR100695510B1 (en) Differential amplifier
KR100728557B1 (en) Input Buffer for Semiconductor Memory Apparatus
JP2010187047A (en) Test circuit, and test method
KR100938892B1 (en) Dynamic Current Biasing Circuit
JP2008135834A (en) Operational amplifier circuit
KR20150025780A (en) Amplification circuit of semiconductor apparatus
KR100327440B1 (en) Zero-crossing detection circuit
JP2013104942A (en) Output circuit and amplifier having the same
KR100766383B1 (en) Amplifying circuit of semiconductor memory apparatus
KR20180112460A (en) Semiconductor Apparatus
KR100920833B1 (en) Input Buffer of Semiconductor Integrated Circuit
KR20070099888A (en) Differential amplifier circuit of semiconductor memory apparatus
KR20080000424A (en) Output buffer of semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee