KR100739569B1 - 플라즈마 에칭 장치 - Google Patents

플라즈마 에칭 장치 Download PDF

Info

Publication number
KR100739569B1
KR100739569B1 KR1020010048889A KR20010048889A KR100739569B1 KR 100739569 B1 KR100739569 B1 KR 100739569B1 KR 1020010048889 A KR1020010048889 A KR 1020010048889A KR 20010048889 A KR20010048889 A KR 20010048889A KR 100739569 B1 KR100739569 B1 KR 100739569B1
Authority
KR
South Korea
Prior art keywords
ring
semiconductor wafer
plasma etching
annular portion
plate annular
Prior art date
Application number
KR1020010048889A
Other languages
English (en)
Other versions
KR20020050696A (ko
Inventor
김병동
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20020050696A publication Critical patent/KR20020050696A/ko
Application granted granted Critical
Publication of KR100739569B1 publication Critical patent/KR100739569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Abstract

본 발명은 플라즈마 에칭 장치에 관한 것으로, 반도체 웨이퍼의 전체면에 있어서 균일한 에칭율을 확보하는 것을 목적으로 한다.
하부 전극(14)상에 반도체 웨이퍼(10)를 탑재한다. 반도체 웨이퍼(10)의 외연에 따라서 환형의 포커스링(30)을 배치한다. 포커스링(30)은 가장 외주측에 배치되는 석영제의 제1 링(32)과, 제1 링(32)의 내측에 배치되는 실리콘제의 제2 링(34)과, 반도체 웨이퍼(10)의 주연과 겹치도록, 가장 내주측에 배치되는 제3 링(36)을 포함한다. 제3 링(36)은 플라즈마 에칭의 실행중에 실리콘에 비하여 완만한 온도 상승을 나타내는 재질로 구성된다.
반도체 웨이퍼, 하부 전극, 포커스링, 제1 링, 제2 링, 제3 링

Description

플라즈마 에칭 장치 및 반도체 장치의 제조 방법{Plasma Etching Device and Method of Manufacturing Semiconductor Device}
도1은 본 발명의 실시 형태1의 플라즈마 에칭 장치의 주요부를 도시한 도면.
도2는 본 발명의 실시 형태2의 플라즈마 에칭 장치의 주요부를 도시한 도면.
도3은 종래의 플라즈마 에칭 장치의 구성을 표시하는 도면.
도4는 종래의 플라즈마 에칭 장치의 문제점을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 웨이퍼
12 : 처리실
14 : 하부 전극
16 : RF 전원
18 : 가스 공급부
30, 40 : 포커스링
32, 42 : 제1 링
34, 44 : 제2 링
36, 46 : 제3 링
48 : 후판 환형부
50 : 박판 환형부
본 발명은 플라즈마 에칭 장치 및 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 웨이퍼의 전체면에서 균일한 에칭 비율을 확보하는 플라즈마 에칭 장치, 및 그 에칭 장치를 사용하는 반도체 장치의 제조 방법에 관한 것이다.
도3의 (A)는 종래의 플라즈마 에칭 장치의 개요를 설명하기 위한 정면 사시도를 도시한다. 또, 도3의 (B)는 도3의 (A)에 도시된 포커스링 및 반도체 웨이퍼를 평면에서 본 표시된 도면을 도시한다.
도3의 (A)에 도시한 바와 같이, 종래의 플라즈마 에칭 장치는 반도체 웨이퍼(10)에 대하여 플라즈마 에칭을 실시하기 위한 처리실(12)를 구비하고 있다. 처리실(12)의 내부에는 반도체 웨이퍼(10)를 보유 지지하는 하부 전극(14)이 배치되어 있다. 하부 전극(14)의 내부에는 도시하지 않은 직류 전압 전원으로부터 소정의 직류 전압의 공급을 받는 정전 흡착 전극과, RF 전원(16)으로부터 RF 전력의 공급을 받는 캐소드 전극이 내장되어 있다(모두 도시하지 않음). 정전 흡착 전극은 직류 전압 전원으로부터 직류 전압의 공급을 받음으로써 정전력을 발생하여 반도체 웨이퍼(10)를 흡착 보유 지지한다. 또, 캐소드 전극은 RF 전원(16)으로부터 RF 전력의 공급을 받음으로써, 처리실(12) 내부에 플라즈마를 발생시키기 위한 자장을 생성한다.
하부 전극(14)은 또, 도시하지 않은 냉각 가스 공급 구멍을 구비하고 있다. 이 냉각 가스 공급 구멍은 도시하지 않은 냉각 가스 공급 기구로부터 공급되는 헬륨 등의 냉각 가스를 반도체 웨이퍼(10)의 이면에 도입하기 위한 통로이다. 종래의 플라즈마 에칭 장치는 플라즈마 에칭의 실행중에, 상기의 냉각 가스 공급 구멍 및 냉각 가스 공급 기구(냉각 기구)를 이용하여 반도체 웨이퍼(10)를 냉각할 수 있다.
처리실(12)의 상부에는 처리실(12)의 내부의 에칭 가스를 도입하기 위한 가스 공급부(18)가 설치되어 있다. 종래의 플라즈마 에칭 장치는 가스 공급부(18)에 따라서 처리실 내부에 에칭 가스를 도입하고, 또, RF 전원(16)에 따라서 캐소드 전극에 RF 전력을 인가함으로써, 처리실(12) 내부에 플라즈마를 발생시킨다.
종래의 플라즈마 에칭 장치는 하부 전극(14)상에, 반도체 웨이퍼(10)의 외주를 둘러 싸도록 된 포커스링(20)을 구비하고 있다. 포커스링(20)은 플라즈마의 발생 및 유지에 관한 조건이, 반도체 웨이퍼(10)의 주연 부근과 그 중심 부근에서 크게 다르도록 배치되는 부재이다. 종래의 포커스링(20)은 석영으로 구성되는 제1 링(22)의 내주측에, 실리콘으로 구성되는 제2 링(24)을 조립함으로써 형성되어 있다.
이와 같은 포커스링(20)에 따르면, 반도체 웨이퍼(10)의 주연 부근에 있어서의 플라즈마 조건의 급변을 완화할 수 있다. 따라서, 포커스링(20)은 반도체 웨이퍼(10)의 에칭율을 그 전체면서 균일화하는데 유효하다.
그러나, 종래의 플라즈마 에칭 장치에서는 도2에 도시한 바와 같이, 반도체 웨이퍼(10)의 최외주 부근에 있어서의 에칭율을 그 중앙 부근에 있어서의 비율에 맞출수는 없다. 여기서 도4는 종래의 플라즈마 에칭 장치에 있어서의 에칭율의 불균일성을 표시하는 실험 결과이며, 그 종축이 에칭율(종축)을 표시하고, 또, 그 횡축이 반도체 웨이퍼의 중심으로부터의 거리를 표시하고 있다. 또, 도4에 있어서, 데이터1 및 데이터2는 각각 제1 시료편의 측정 결과와, 제2 시료편의 측정 결과를 표시하고 있다.
도4에 도시한 측정 결과보다, 종래의 플라즈마 에칭 장치에서는 반도체 웨이퍼(10)의 에칭율이 그 최외주 부근에서 급격하게 저하하는 것을 알 수 있다. 이 결과는 RF 전력을 4500W로 하고, 반도체 웨이퍼(10)의 냉각 온도를 -20℃로 한 경우의 결과이다. 이 때, 포커스링(20)의 온도는 제2 링(24)의 위치(실리콘 위치)에서 250℃이며, 한편, 반도체 웨이퍼(10)의 온도는 100℃였다.
이와 같이, 종래의 플라즈마 에칭 장치에서는 플라즈마 에칭의 실행중에, 반도체 웨이퍼(10)와 포커스링(20)의 경계에 큰 온도차가 발생한다. 이와 같은 온도차는 플라즈마의 발생 및 유지에 관한 조건의 균일성을 혼란시키는 원인이 된다. 따라서, 종래의 플라즈마 에칭 장치에서는 상기의 온도차가 반도체 웨이퍼(10)의 최외주 부근에서 에칭율을 급격하게 저하시키는 원인의 하나로 고려된다.
본 발명은 상기 문제를 해결하기 위해서 이루어진 것으로, 반도체 웨이퍼 포커스링의 경계에 있어서의 온도차를 억제하여, 반도체 웨이퍼의 에칭율을 그 전체면에 있어서 거의 균일하게 할 수 있는 플라즈마 에칭 장치를 제공하는 것을 제1 목적으로 한다.
또, 본 발명은 상기 플라즈마 에칭 장치를 이용하여 반도체 장치를 제조하는 제조 방법을 제공하는 것을 제2 목적으로 한다.
청구항 1에 기재된 발명은 처리실 안에서 반도체 웨이퍼에 플라즈마 에칭을 실시하는 장치로서,
상기 반도체 웨이퍼를 보유 지지하는 정전 흡착 전극과,
상기 정전 흡착 전극에 직류 전압을 공급하는 직류 전원과,
상기 정전 흡착 전극에 보유 지지된 상기 반도체 웨이퍼의 이면에 냉각용 가스를 도입하는 냉각 기구와,
상기 반도체 웨이퍼의 외연에 따라서 설치되는 환형의 포커스링과,
상기 처리실에 에칭 가스를 공급하는 동시에, 그 내부 압력을 제어하는 가스 공급계와,
상기 처리실 내부에 플라즈마를 발생시키는 플라즈마 발생 기구를 구비하고,
상기 포커스링은, 가장 외주측에 배치되는 석영제의 제1 링과, 상기 제1 링의 내측에 배치되는 실리콘제의 제2 링과, 상기 반도체 웨이퍼의 주연과 겹치도록 가장 내주측에 배치되는 제3 링을 포함하고,
상기 제3 링은 상기 처리실의 내부에 상기 플라즈마가 발생하고 있는 상황하에서, 실리콘에 비하여 완만한 온도 상승을 나타내는 소정 재질로 구성되는 것을 특징으로 한다.
청구항 2에 기재된 발명은 청구항 1에 기재된 플라즈마 에칭 장치로서, 상기 제3 링을 구성하는 소정 재료는 불소계 중합체인 것을 특징으로 한다.
청구항 3에 기재된 발명은 청구항 2에 기재된 플라즈마 에칭 장치로서, 상기 불소계 중합체는 테프론 또는 베스펠(모두 듀폰사 제품)인 것을 특징으로 한다.
청구항 4에 기재된 발명은 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 플라즈마 에칭 장치로서,
상기 제2 링은 제1의 판 두께를 가진 후판 환형부와, 제1 판 두께에 비하여 얇은 제2 판 두께를 가진 박판 환형부를 구비하고,
상기 후판 환형부와 상기 박판 환형부는 그들 저면이 동일면을 형성하고, 상기 후판 환형부가 상기 박판 환형부의 외주측에 위치하도록 일체적으로 형성되어 있고,
상기 제3 링은 상기 박판 환형부상에, 상기 후판 환형부의 내벽과 접하도록 배치되는 것을 특징으로 한다.
청구항 5에 기재된 발명은 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 플라즈마 에칭 장치로서, 상기 제3 링은 0.5mm 이상 2.0mm 이하의 폭을 가지는 것을 특징으로 한다.
청구항 6에 기재된 발명은 플라즈마 에칭 공정을 포함하는 반도체 장치의 제조 방법으로서,
상기 플라즈마 에칭 공정은 청구항 1 내지 청구항 6 중 어느 한 항에 기재된 플라즈마 에칭 장치를 이용하여 행해지는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시 형태에 관하여 설명한다. 또, 각 도면에 있어서 공통된 요소에는 동일 부호를 붙였으며 중복되는 부분에 대한 설명을 생략한다.
<실시 형태1>
도1의 (A)은, 본 발명의 실시 형태1의 플라즈마 에칭 장치의 주요부의 구조를 정면에서 본 도면이다. 또, 도1의 (B)는, 도1의 (A)에 도시된 포커스링(30) 및 반도체 웨이퍼(10)를 평면에서 본 도면이다. 본 실시 형태의 플라즈마 에칭 장치는 포커스링(30)의 구조를 제외하고는, 종래의 장치(도3 참조)와 같은 구성을 가지고 있다. 이 때문에, 여기서는 포커스링(30)의 구성을 주로 설명하고, 본 실시 형태의 장치 중, 종래의 장치와 중복되는 부분에 관해서는 그 설명을 생략 또는 간략한다.
도1의 (A) 및 도1의 (B)에 도시한 바와 같이, 본 실시 형태에서, 포커스링(30)은 제1 링(32), 제2 링(34), 및 제3 링(36)을 구비하고 있다. 제1 링(32)은 석영에 의해 구성되어 있고, 포커스링(30)의 최외주에 배치되어 있다. 제2 링(34)은 실리콘으로 구성되어 있고, 제1 링(32)의 내측에 밀착하여 배치되어 있다.
제3 링(36)은, 본 실시 형태의 주요부이며, 처리실(12)의 내부에서 플라즈마 에칭의 처리에 관련된 경우에, 실리콘에 비하여 낮은 온도 상승 속도(단위 시간당 온도 상승폭)를 나타내는 재질에 의해 구성되어 있다. 제3 링(36)은 예를 들면, 불소계 중합체에 의해, 보다 구체적으로는 듀폰사 제품의 테프론 또는 베스펠(모두 상품명)로 구성할 수 있다.
도1의 (A)에 도시한 바와 같이, 제3 링(36)은 그 일부가 반도체 웨이퍼(10)와 겹치도록 구성되어 있다. 즉, 제3 링(36)은 반도체 웨이퍼(10)의 주연부가 제3 링상에 위치하도록 형성되어 있다. 또, 제3 링(36)은 0.5mm 이상 2.0mm 이하의 임의의 폭, 보다 바람직하게는 1.0mm의 폭을 가지도록 구성되어 있다.
상기한 바와 같이, 플라즈마 에칭 처리의 실행중에 있어서의 제3 링(36)의 온도 상승 속도는 실리콘의 온도 상승 속도, 즉, 제2 링(34)의 온도 상승 속도에 비하여 저속이다. 이 때문에, 본 실시 형태의 플라즈마 에칭 장치에 따르면, 포커스링(30)과 반도체 웨이퍼(10)의 경계에 발생하는 온도차를 종래 발생했던 온도차에 비하여 작게할 수 있다.
예를 들면, 플라즈마를 생성하기 위한 RF 전력이 4500W이며, 반도체 웨이퍼(10)의 냉각 온도가 -20℃인 경우, 종래의 플라즈마 에칭 장치에서는 상기한 바와 같이, 포커스링(20)(250℃)과 반도체 웨이퍼(10)(100℃)의 경계에 150℃의 온도차가 발생한다. 이에 비하여, 본 실시 형태에서는 상기의 조건하에서는 제3 링(36)의 온도가 150℃ 정도로 억제된다. 이 때문에, 포커스링(30)과 반도체 웨이퍼(10)의 경계에 발생하는 온도차는 50℃ 정도가 된다.
플라즈마의 발생 및 유지에 관한 조건은, 포커스링(30)과 반도체 웨이퍼(10)의 경계선에 있어서의 온도차가 작을수록 처리실(12) 내부에서 균일해진다. 이 때문에, 본 실시 형태의 플라즈마 에칭 장치에 따르면, 반도체 웨이퍼(10)의 주연 부근에서 에칭율가 급격하게 저하하는 것을 방지하여, 반도체 웨이퍼(10)의 에칭율를 그 전체면에 있어서 거의 균일하게 할 수 있다.
그런데, 플라즈마 에칭의 실행중은 반도체 웨이퍼(10)가 깍여짐에 따라서 부생성물이 생성된다. 이 부생성물은 비교적 온도가 낮은 부위에 퇴적하기 쉬운 특성을 나타낸다. 이 때문에, 비교적 온도가 낮은 제3 링(36)이 과도하게 큰 폭을 가지고 있다면, 제3 링(36)의 근방에 부생성물이 과잉으로 퇴적한다고 하는 불합리가 발생한다. 한편, 제3 링(36)의 폭이 불필요하게 좁으면, 제3 링(36)을 설치한 것에 의한 효과를 얻을 수 없다.
본 실시 형태에서는, 상기와 같이, 제3 링의 폭이 0.5mm 이상 2.0mm 이내에 규제되어 있다. 이와 같은 폭을 가진 제3 링(36)에 의하면, 부생성물의 퇴적에 관하여 실질적인 문제를 발생시키는 일없이, 처리실(12) 내의 에칭율의 균일성을 높일 수 있다. 이 때문에, 본 실시 형태의 플라즈마 에칭 장치에 따르면, 제3 링(36)을 설치한 것에 의한 불합리를 수반하는 일없이, 에칭율의 균일성을 높인다고 하는 효과를 얻을 수 있다.
<실시 형태2>
다음에, 도2의 (A) 및 도2의 (B)를 참조하여 본 발명의 실시 형태2에 관하여 설명한다. 도2의 (A)는, 본 발명의 실시 형태2의 플라즈마 에칭 장치의 주요부의 구조를 정면에서 본 도면이다. 또, 도2의 (B)는, 도2의 (A)에 도시하는 포커스링(40) 및 반도체 웨이퍼(10)를 평면에서 본 도면이다. 본 실시 형태의 플라즈마 에칭 장치는 포커스링(40)의 구조를 제외하고는, 실시 형태1의 장치와 마찬가지인 구성을 가지고 있다. 이 때문에, 여기서는 포커스링(40)이 포커스링(30)과 다른 점만을 설명한다.
도2의 (A)에 도시한 바와 같이, 본 실시 형태의 장치가 구비하는 포커스링(40)은 제1 링(40), 제2 링(42), 및 제3 링(44)에 의해 구성되어 있다. 이들 링(40, 42, 44)은 각각 실시 형태1의 경우와 마찬가지로, 석영, 실리콘, 및 불소계 중합체에 의해 구성되어 있다.
여기서, 제2 링(42)은 제1의 판 두께를 가진 후판 환형부(48)와, 제1 판 두께에 비하여 얇은 제2 판 두께를 가진 박판 환형부(50)을 구비하고 있다. 후판 환형부(48)와 박판 환형부(50)는 그들 바닥면이 동일면을 형성하고, 또, 후판 환형부(48)가 박판 환형부(50)의 외주측에 위치하도록 일체적으로 형성되어 있다. 또, 제3 링(46)은 박판 환형부(50)상에, 후판 환형부(48)의 내벽과 접하도록 배치되어 있다.
제3 링(46)을 구성하는 불소계 중합체와 제2 링(44)을 구성하는 실리콘과는 전기적으로 다른 특성을 나타낸다. 또, 제3 링(46)은 종래의 포커스링(20)에서는 사용되지 않았던 구성 요소이다. 따라서, 제3 링(46)을 새로운 포커스링(40)의 구성 요소라 하면, 제3 링(46)의 영향이 어떠한 형태로 반도체 웨이퍼(10)에 미치는 경우가 고려된다.
포커스링(40)은 제3 링(46) 밑에 제2 링의 박판 환형부(50)(실리콘)를 잔재시킴으로써, 실시 형태1의 포커스링(30)에 비하여 종래의 포커스링(20)에 가까운 구성을 유지하면서, 그 포커스링(30)과 같은 표면 상태를 실현하고 있다. 이 때문에, 본 실시 형태의 플라즈마 에칭 장치에 따르면, 종래의 포커스링(20)에 의해서 얻어지는 효과를 많이 남기면서, 에칭율의 균일화에 관한 효과를 얻을 수 있다.
상기한 바와 같이, 실시 형태1 또는 2의 플라즈마 에칭 장치에 따르면, 반도체 웨이퍼상의 에칭율의 균일성을 높일 수 있다. 이 때문에, 그들 장치를 이용한 반도체 제조 방법에 따르면, 한개의 반도체 웨이퍼로부터 얻을 수 있는 유효한 칩수를 증대시켜, 반도체 장치의 수율을 높일 수 있다.
상기한 바와 같이, 본 발명의 플라즈마 에칭 장치에 따르면, 포커스링과 반도체 웨이퍼의 경계에 발생하는 온도차를 억제하여, 반도체 웨이퍼상의 에칭율의 균일성을 높일 수 있다. 또, 본 발명의 반도체 장치의 제조 방법에 따르면, 상기한 플라즈마 에칭 장치를 사용함으로써, 반도체 장치의 수율을 높일 수 있다.

Claims (6)

  1. 처리실 안에서 반도체 웨이퍼에 플라즈마 에칭을 실시하는 장치로서,
    상기 반도체 웨이퍼를 보유 지지하는 정전 흡착 전극과,
    상기 정전 흡착 전극에 전류 전압을 공급하는 직류 전원과,
    상기 정전 흡착 전극에 보유 지지된 상기 반도체 웨이퍼의 이면에 냉각용 가스를 도입하는 냉각 기구와,
    상기 반도체 웨이퍼의 외연에 따라서 설치되는 환형의 포커스링과,
    상기 처리실에 에칭 가스를 공급하는 동시에, 그 내부 압력을 제어하는 가스 공급계와,
    상기 처리 실내부에 플라즈마를 발생시키는 플라즈마 발생 기구를 구비하고,
    상기 포커스링은, 가장 외주측에 배치되는 석영제의 제1 링과, 상기 제1 링의 내측에 배치되는 실리콘제의 제2 링과, 상기 반도체 웨이퍼의 주연과 겹치도록, 가장 내주측에 배치되는 제3 링을 포함하고,
    상기 제3 링은 상기 처리실의 내부에 상기 플라즈마가 발생하고 있는 상황하에서, 실리콘에 비하여 완만한 온도 상승을 나타내는 소정 재질로 구성되는 것을 특징으로 하는 플라즈마 에칭 장치.
  2. 제1항에 있어서, 상기 제3 링을 구성하는 소정 재료는 불소계 중합체인 것을 특징으로 하는 플라즈마 에칭 장치.
  3. 제2항에 있어서, 상기 불소계 중합체는 테프론 또는 베스펠(모두 듀폰사 제품)인 것을 특징으로 하는 플라즈마 에칭 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 링은 제1 판 두께를 가진 후판 환형부와, 제1 판 두께에 비하여 얇은 제2 판 두께를 가진 박판 환형부를 구비하고,
    상기 후판 환형부와 상기 박판 환형부는 그들 저면이 동일면을 형성하고, 상기 후판 환형부가 상기 박판 환형부의 외주측에 위치하도록 일체적으로 형성되어 있고,
    상기 제3 링은 상기 박판 환형부상에, 상기 후판 환형부의 내벽과 접하도록 배치되는 것을 특징으로 하는 플라즈마 에칭 장치.
  5. 제1항에 있어서, 상기 제3 링은 0.5mm 이상 2.0mm 이하의 폭을 가진 것을 특징으로 하는 플라즈마 에칭 장치.
  6. 삭제
KR1020010048889A 2000-12-21 2001-08-14 플라즈마 에칭 장치 KR100739569B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000389199A JP3393118B2 (ja) 2000-12-21 2000-12-21 プラズマエッチング装置および半導体装置の製造方法
JPJP-P-2000-00389199 2000-12-21

Publications (2)

Publication Number Publication Date
KR20020050696A KR20020050696A (ko) 2002-06-27
KR100739569B1 true KR100739569B1 (ko) 2007-07-13

Family

ID=18855799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010048889A KR100739569B1 (ko) 2000-12-21 2001-08-14 플라즈마 에칭 장치

Country Status (2)

Country Link
JP (1) JP3393118B2 (ko)
KR (1) KR100739569B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4676074B2 (ja) 2001-02-15 2011-04-27 東京エレクトロン株式会社 フォーカスリング及びプラズマ処理装置
JP4991286B2 (ja) * 2003-03-21 2012-08-01 東京エレクトロン株式会社 処理中の基板裏面堆積を減らす方法および装置。
JP2005167088A (ja) * 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd ドライエッチング装置及びドライエッチング方法
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
JP5088483B2 (ja) * 2007-12-18 2012-12-05 三菱マテリアル株式会社 ウエハを支持するためのプラズマエッチング装置用複合シリコンリング
KR100967804B1 (ko) * 2009-04-27 2010-07-07 조은비 휴대용 비데
JP6146839B1 (ja) 2016-08-04 2017-06-14 日本新工芯技株式会社 電極用リング
JP6146841B1 (ja) 2016-08-04 2017-06-14 日本新工芯技株式会社 リング状電極
JP6146840B1 (ja) 2016-08-04 2017-06-14 日本新工芯技株式会社 電極板
JP6198168B1 (ja) 2017-02-23 2017-09-20 日本新工芯技株式会社 電極用リング
CN110828274B (zh) * 2018-08-10 2022-06-17 北京北方华创微电子装备有限公司 下电极装置及反应腔室

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245292A (ja) * 1994-03-03 1995-09-19 Tokyo Electron Ltd プラズマエッチング装置
JP2000036490A (ja) * 1998-07-16 2000-02-02 Tokyo Electron Yamanashi Ltd プラズマ処理装置およびその方法
KR20000013432A (ko) * 1998-08-08 2000-03-06 윤종용 반도체소자 제조용 식각장치
KR20000022645A (ko) * 1998-09-23 2000-04-25 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424828U (ko) * 1987-08-01 1989-02-10
US5304248A (en) * 1990-12-05 1994-04-19 Applied Materials, Inc. Passive shield for CVD wafer processing which provides frontside edge exclusion and prevents backside depositions
JP3121524B2 (ja) * 1995-06-07 2001-01-09 東京エレクトロン株式会社 エッチング装置
US6039836A (en) * 1997-12-19 2000-03-21 Lam Research Corporation Focus rings

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245292A (ja) * 1994-03-03 1995-09-19 Tokyo Electron Ltd プラズマエッチング装置
JP2000036490A (ja) * 1998-07-16 2000-02-02 Tokyo Electron Yamanashi Ltd プラズマ処理装置およびその方法
KR20000013432A (ko) * 1998-08-08 2000-03-06 윤종용 반도체소자 제조용 식각장치
KR20000022645A (ko) * 1998-09-23 2000-04-25 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버

Also Published As

Publication number Publication date
JP3393118B2 (ja) 2003-04-07
KR20020050696A (ko) 2002-06-27
JP2002190466A (ja) 2002-07-05

Similar Documents

Publication Publication Date Title
JP7033441B2 (ja) プラズマ処理装置
US11743973B2 (en) Placing table and plasma processing apparatus
JP5893516B2 (ja) 被処理体の処理装置及び被処理体の載置台
KR100900585B1 (ko) 포커스링 및 플라즈마 처리 장치
JP6204869B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP5554704B2 (ja) 基材処理のためのエッジリング配置
US11810758B2 (en) Plasma processing apparatus
KR100739569B1 (ko) 플라즈마 에칭 장치
JP2016184610A (ja) 上部電極、エッジリングおよびプラズマ処理装置
JP2018006299A (ja) プラズマ処理装置用処理対象支持台、プラズマ処理装置及びプラズマ処理方法
TWI519217B (zh) 對稱之射頻返回通道襯套
US20190006156A1 (en) Plasma Processing Apparatus
JP7145041B2 (ja) 基板支持器、プラズマ処理装置、及びフォーカスリング
US20210066052A1 (en) Plasma processing apparatus
KR20190112826A (ko) 플라즈마 처리 장치를 위한 페디스털 조립체
JP6339866B2 (ja) プラズマ処理装置およびクリーニング方法
KR20220115793A (ko) Tcp를 사용할 시의 웨이퍼 에칭 불균일성을 개선하기 위한 시스템들 및 방법들
US10886108B2 (en) Power feed structure and plasma processing apparatus
US20180374722A1 (en) Plasma processing apparatus
JP5449994B2 (ja) プラズマ処理装置
JP7145042B2 (ja) 基板支持器及びプラズマ処理装置
US20200144090A1 (en) Placing table and substrate processing apparatus
JP2007234940A (ja) ウエハ処理装置
KR20120131613A (ko) 플라즈마 에칭 장치 및 반도체 장치의 제조 방법
US11264215B2 (en) Semiconductor manufacturing apparatus

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190628

Year of fee payment: 13