KR100739323B1 - 발광소자 및 발광소자를 포함한 화소회로 - Google Patents

발광소자 및 발광소자를 포함한 화소회로 Download PDF

Info

Publication number
KR100739323B1
KR100739323B1 KR1020050001852A KR20050001852A KR100739323B1 KR 100739323 B1 KR100739323 B1 KR 100739323B1 KR 1020050001852 A KR1020050001852 A KR 1020050001852A KR 20050001852 A KR20050001852 A KR 20050001852A KR 100739323 B1 KR100739323 B1 KR 100739323B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
electrode
lower electrode
transistor
Prior art date
Application number
KR1020050001852A
Other languages
English (en)
Other versions
KR20060081507A (ko
Inventor
강태욱
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050001852A priority Critical patent/KR100739323B1/ko
Publication of KR20060081507A publication Critical patent/KR20060081507A/ko
Application granted granted Critical
Publication of KR100739323B1 publication Critical patent/KR100739323B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H05B33/24—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers of metallic reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 전면 및 배면을 독립적으로 발광시킬 수 있는 발광소자 및 그를 포함하는 화소회로에 관한 것이다. 본 발광소자는 기판상에 형성된 반사성 도전층을 갖는 다층구조의 제1 하부전극과, 상기 제1 하부전극상에 형성된 제1 발광층과, 상기 제1 발광층상에 형성된 제1 상부전극을 포함하는 적어도 하나의 제1 발광소자; 상기 제1 하부전극과 소정 이격거리를 두고 상기 기판상에 형성된 제2 하부전극과, 상기 제2 하부전극상에 형성된 상기 제2 발광층과, 상기 제2 발광층상에 형성된 제2 상부전극을 포함하는 적어도 하나의 제2 발광소자를 포함하며, 또한, 상기 제2 발광소자는 상기 제2 상부전극상에 형성되며 적어도 제2 발광층을 덮는 상부보조전극층을 더 포함한다.
이에 따라, 전면 및 배면을 선택적이고 독립적으로 발광시킬 수 있기 때문에, 사용자가 원하는 화면을 발광시킬 때 타측 화상이 비치는 현상을 방지할 수 있을 뿐만 아니라 불필요한 전력손실을 줄일 수 있다.
전면 발광, 배면발광, 독립발광, 양면 발광

Description

발광소자 및 발광소자를 포함한 화소회로{LIGHT EMITTING DIODE AND PIXEL CIRCUIT INCLUDING LIGHT EMITTING DIODE}
도 1은 종래의 발광소자를 구현하는 화소회로를 나타내는 회로도이다.
도 2는 종래의 양면 발광가능한 발광소자의 구조를 나타내는 개략적인 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 양면 발광가능한 발광소자가 채용된 화소회로의 부분 측단면도이다.
도 4는 본 발명의 제2 실시예에 따른 양면발광가능한 발광소자가 채용된 화소회로의 부분 측단면도이다.
도 5는 본 발명의 제3 실시예에 따른 양면 발광가능한 발광소자가 채용된 화소회로의 부분 측단면도이다.
도 6은 본 발명에 따른 발광소자를 구현하는 화소회로의 실시예를 나타내는 회로도이다.
도 7은 본 발명에 따른 문턱전압 보상회로를 구비한 화소회로를 나타내는 회로도이다.
도 8은 도 7의 화소회로의 동작을 나타내는 타이밍 도이다.
도 9는 본 발명에 따른 전압강하 보상회로를 구비한 화소회로를 나타내는 회 로도이다.
♣ 도면의 주요 부분에 대한 부호의 설명 ♣
300 : 화소회로 303 : 구동회로
305 : 스위칭회로 310 : 제1 스위칭소자
320 : 제2 스위칭소자 330 : 제1 발광소자
340 : 제2 발광소자
본 발명은 양면 발광가능한 발광소자 및 그를 포함한 화소회로에 관한 것으로, 보다 구체적으로는 전면 및 배면을 선택에 따라 독립적으로 발광시킬 수 있는 발광소자 및 그를 포함한 화소회로에 관한 것이다.
일반적으로, 발광표시장치는 외부광원을 필요로 하지 않고, 발광소자가 스스로 발광하여 표시하는 장치로서, 특히, 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠르다.
이하에서는 도면을 참조하여 종래의 발광소자를 구체적으로 설명한다.
도 1은 종래의 발광소자를 구현하는 화소회로를 나타내는 회로도이고, 도 2는 종래의 양면 발광가능한 발광소자의 구조를 나타내는 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 화소회로(100)는 발광소자(120)와, 발광소자(120)로 전류를 전달하는 구동회로(110)를 포함한다. 구동회로(110)는 제1 트랜지스터(M1), 캐패시터(Cst) 및 제2 트랜지스터(M2)를 포함한다. 또한, 화소회로(100)에는 제1 트랜지스터(M1), 캐패시터(Cst) 및 제2 트랜지스터(M1) 중 적어도 하나에 연결되는 주사선(Sn), 데이터선(Dm) 및 전원선(Vdd)이 마련되어 있다. 여기서, 주사선(Sn)은 행방향으로 형성되고, 데이터선(Dm) 및 전원선(Vdd)은 열방향으로 형성된다.
양면 발광가능한 발광소자(120)는, 도 2를 참조하면, 기판(121)상에 형성되는 애노드전극(122)과, 애노드전극(122)상에 형성되는 발광층(123)과, 발광층(123)상에 형성되는 캐소드전극(124)을 포함하는 구조이다.
보다 구체적으로, 기판(121)은 유리기판 등을 이용하며, 애노드전극(122)은 도전성 금속산화물로 형성되며, 캐소드전극(124)은 일함수가 낮은 금속층으로 형성된다. 통상, 발광층(123)은 애노드전극(122)과 캐소드전극(124)으로부터의 전자와 정공이 재결합하여 여기자를 형성하면서 발광하며, 전자와 정공의 주입특성을 향상시키기 위해 정공주입층, 정공수송층, 전자수송층 및 전자주입층(미도시) 중 일부의 층들을 더 포함할 수 있다. 특히, 도 2에 도시된 바와 같이, 양면발광 가능한 발광소자의 애노드전극(122)은 ITO(indium tin oxide), IZO(indium zinc oxide) 및 ITZO(indium tin zinc oxide) 등과 같은 투명전극으로 형성된다. 또한, 캐소드전극(124)은 MgAg, Ca 등을 매우 얇게, 바람직하게는, 100Å이내로 증착하여 형성하기도 하며, 캐소드전극(124) 상에 ITO 등과 같은 투명전극을 보조전극(미도시)으로 형성하기도 한다.
도 1 및 도 2를 참조하면, 종래의 발광소자는 다음과 같은 구동원리에 의해 발광한다. 우선, 제1 트랜지스터(M1)의 게이트전극에 인가되는 주사신호에 의하여 제1 트랜지스터(M1)가 온상태가 되면, 데이터 신호에 대응되는 전압이 캐패시터(Cst)에 충전되며, 캐패시터(Cst)에 충전된 전압은 제2 트랜지스터(M2)의 게이트전극에 인가된다. 이에 따라, 제2 트랜지스터(M2)가 전류를 흐르게 함으로써, 발광소자(120)가 발광한다. 통상, 발광소자(120)는 소자내부로 유입되는 전류에 비례하여 발광하며, 상술한 양면 발광구조의 발광소자(120)는 발광층(123)이 발광하는 경우, 애노드전극(122) 및 캐소드전극(124) 양측, 즉, 전면 및 배면 모두를 통해 동시에 양면발광 표시된다.
그러나, 종래의 양면 발광가능한 발광소자는 하나의 발광층과 발광층양측의 투명전극을 이용하여 양면발광을 구현하기 때문에, 어느 일측 화면에 표시되는 화상과 반대되는 화상이 타측면에 표시된다. 예컨대, 사용자가 전면화면에 Ｒ을 표시하고자 하는 경우, 배면화면에 Ｒ의 역상인 Я이 표시되기 때문에 배면측은 정상적인 화면으로 사용할 수 없으며, 게다가 전면측 역시 사용자가 원하는 화상을 정확하게 표시하기 어려울 뿐만 아니라 반대측광이 유입되어 화질을 저하시킨다는 문제점을 갖고 있다.
또한, 종래의 양면 발광가능한 발광소자는 발광층이 발광하는 경우, 항상 전면 및 배면 양측 모두를 통해 화상이 표시되기 때문에, 하나의 화면만을 발광시킬 수 없다. 이에 따라, 불필요한 광손실을 유발시킬 수 있으며, 주위환경의 조도에 따라 화상표시에 대한 시인성이 떨어질 수 도 있다.
따라서, 본 발명은 전술한 문제점들을 해소하기 위해 제안된 발명으로, 본 발명의 목적은 전면 및 배면을 사용자의 선택에 따라 독립적으로 발광시킬 수 있는 발광소자 및 그를 포함하는 화소회로를 제공하는 것이다.
전술한 목적을 달성하기 위한, 본 발광소자는 기판상에 형성된 반사성 도전층을 갖는 다층구조의 제1 하부전극과, 상기 제1 하부전극상에 형성된 제1 발광층과, 상기 제1 발광층상에 형성된 제1 상부전극을 포함하는 적어도 하나의 제1 발광소자; 상기 제1 하부전극과 소정 이격거리를 두고 상기 기판상에 형성된 제2 하부전극과, 상기 제2 하부전극상에 형성된 상기 제2 발광층과, 상기 제2 발광층상에 형성된 제2 상부전극을 포함하는 적어도 하나의 제2 발광소자를 포함한다.
바람직하게, 상기 제2 발광소자는 상기 제2 상부전극상에 형성되며 적어도 제2 발광층을 덮는 상부보조전극층을 더 포함하며, 상기 제1 상부전극과 상기 제2 상부전극이 일체로 형성된다. 상기 제1 하부전극 및 제2 하부전극은 애노드이고, 상기 제1 상부전극 및 제2 상부전극은 캐소드이다. 상기 반사성 도전층은 알루미늄, 은, 알루미늄합금, 은합금 중 적어도 하나에서 선택되고, 상기 상부 보조전극층은 알루미늄, 은, 알루미늄합금, 은합금 중 적어도 하나에서 선택된다. 이때, 상기 제1 발광소자는 전면발광소자이고, 상기 제2 발광소자는 배면발광소자이다.
본 발명의 다른 측면에 따르면, 본 화소회로는 전면 발광가능한 적어도 하나의 제1 발광소자; 배면 발광가능한 적어도 하나의 제2 발광소자; 데이터선과 주사선으로부터의 데이터신호 및 주사신호에 의해 생성된 전류를상기 제1 발광소자 및 상기 제2 발광소자 중 적어도 하나에 전달하는 구동회로와; 일측은 상기 구동회로에 연결되고 다른 일측은 상기 제1 발광소자 및 제2 발광소자 각각에 전기적으로 접속되어, 상기 제1 발광소자 및 상기 제2 발광소자 중 선택된 발광소자에 전달된 상기 전류를 제어하는 복수의 스위칭소자를 포함하는 스위칭회로를 포함한다.
바람직하게, 상기 구동회로는, 상기 주사선에 인가되는 주사신호에 따라 상기 데이터선에 인가되는 상기 데이터 신호를 전달하는 제1 트랜지스터; 상기 전달된 데이터 신호에 대응하는 전압을 저장하는 캐패시터; 및 상기 캐패시터에 저장된 전압에 대응하는 전류를 상기 제1 발광소자 및 제2 발광소자에 공급하는 제2 트랜지스터를 포함한다. 또한, 상기 구동회로는 상기 제2 트랜지스터의 문턱전압을 보상하는 문턱전압 보상회로를 더 포함한다. 상기 구동회로는 상기 구동회로에 공급되는 제1 전원의 전압강하를 보상하는 전압강하 보상회로를 더 포함한다.
상기 스위칭회로는 상기 제1 발광소자 및 상기 제2 발광소자의 스위칭을 제어하는 신호를 상기 스위칭소자에 인가하는 복수의 발광제어선을 더 포함하며, 상기 복수의 스위칭소자의 게이트는 상기 복수의 발광제어선 중 적어도 어느 하나에 연결된다. 상기 스위칭소자의 상부영역에는 상기 제1 발광소자 및 상기 제2 발광소자의 적어도 일영역을 노출시키며, 상기 제1 및 제2 발광소자 영역을 구획하는 복수의 개구부가 형성된 층간절연막이 증착 형성된다.
상기 제1 발광소자는 기판상에 형성된 반사성 도전층을 갖는 다층구조의 제1 하부전극과, 상기 제1 하부전극상에 형성된 제1 발광층과, 상기 제1 발광층상에 형성된 제1 상부전극을 포함하며, 상기 제2 발광소자는 상기 제1 하부전극과 소정 이격거리를 두고 상기 기판상에 형성된 제2 하부전극과, 상기 제2 하부전극상에 형성된 상기 제2 발광층과, 상기 제2 발광층상에 형성된 제2 상부전극과, 상기 제2 상부전극상에 형성되며 적어도 제2 발광층을 덮는 상부보조전극층을 포함한다. 상기 제1 상부전극과 상기 제2 상부전극은 일체로 형성된다. 상기 구동회로 및 상기 스위칭회로는 상기 기판상에 상기 제1 발광소자 하부영역에 배치된다.
도 3은 본 발명의 제1 실시예에 따른 양면 발광가능한 발광소자가 채용된 화소회로의 부분 측단면도이다.
도 3을 참조하면, 본 실시예의 화소회로(300)는 구동회로(303, 도 6참조), 스위칭회로(305, 도 6 참조), 제1 발광소자(OLED1)(330) 및 제2 발광소자(OLED2)(340)를 포함한다.
제1 발광소자(330)는 기판(301)상에 형성된 다층구조의 제1 하부전극(애노드전극)(331)과, 제1 하부전극(애노드전극)(331)상에 형성된 제1 발광층(336)과, 제1 발광층(336)상에 형성된 제1 상부전극(캐소드전극)(337)을 포함한다.
제1 하부전극(331)은 하부도전층(332)과, 하부도전층(332) 상에 형성된 반사성 도전층(333)을 포함한다. 여기서, 하부도전층(332)은 투명성이 있는 도전성 금 속산화물, 예를 들면, ITO(indium tin oxide) 및 IZO(indium zinc oxide) 등으로 형성되며, 반사성 도전층(333)은 은(Ag), 알루미늄(Al), 은을 주체로 하는 합금 및 알루미늄을 주체로 하는 합금 등으로 형성된다. 통상, 기판(301)상에 형성된 하부도전층(332)은 반사성도전층(333)과 그 하부막과의 밀착성을 향상시킨다.
제1 발광층(336)은 제1 하부전극(331)과 제1 상부전극(337)으로부터 전자와 정공이 재결합하여 여기자를 형성하면서 발광하며, 전자와 정공의 주입특성을 향상시키기 위해, 미도시된 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 적어도 일부층들을 포함할 수 있다. 제1 상부전극(337)은 상술한 제1 하부전극(331)을 구성하는 하부도전층(332)과 마찬가지로, 투명성이 있는 도전성 금속산화물, 예를 들면, ITO(indium tin oxide) 및 IZO(indium zinc oxide) 등으로 형성된다.
제2 발광소자(340)는 기판(301)상에 형성된 제2 하부전극(341)과, 제2 하부전극상(341)에 형성된 제2 발광층(346)과, 제2 발광층(346)상에 형성된 제1 상부전극(347)을 포함한다. 제2 하부전극(341)은 제1 발광소자(330) 및 제2 발광소자(340)가 전기적으로 절연되도록 제1 하부전극(331)과 소정 이격 거리를 두고 기판상에 형성된다. 제2 하부전극(341)은 투명성이 있는 도전성 금속산화물, 예를 들면, ITO 및 IZO 등으로 형성된다. 제2 상부전극(347)은 통상 일함수가 낮은 금속, 예를 들면, Al, Ca, MgAg등으로 형성된다. 제2 발광층(346) 역시 상술한 제1 발광층(336)과 같은 원리로 발광한다.
제2 상부전극(347)상에는 적어도 제2 발광층(346)을 덮는 상부보조전극층(349)이 형성된다. 상부보조전극층(349)은 반사율이 높은 은, 알루미늄, 은합금, 알루미늄합금 등의 금속을 사용한다. 상부보조전극층(349)은 배면측의 반사율을 높여 빛이 전면으로 새는 것을 막아주는 역할을 하고 또한 제2 상부전극(347)의 저항을 줄여주는 역할을 수행한다. 제2 상부전극(347)과 제1 상부전극(337)은 개별적으로 형성할 수도 있지만, 각 발광층(336,346)상에 동시에 단일층으로 형성하여 공통전극으로 이용할 수 있다. 본 실시예에서는 제1 및 제2 상부전극을 단일층으로 형성하여 공통전극으로 이용한다.
게다가, 제1 발광소자(330) 및 제2 발광소자(340) 각각에는 제1 스위칭소자(310) 및 제2 스위칭소자(320)가 전기적으로 접속된다. 기판(301)상에 형성되는 제1 및 제2 스위칭소자(310,320)는 게이트(310a,320a), 소스전극(310b,320b), 드레인전극(310c,320c)을 갖는 박막트랜지스터로, 각 발광소자(330,340)의 하부영역에 형성된다. 이때, 제2 발광소자(340)의 하부영역에는 배면발광의 효율을 더욱 증대시키기 위해, 제2 스위칭소자(320)를 배치하지 않는 것이 바람직하다. 그리고, 제1 및 제2 스위칭소자(310,320)의 상부영역에는 제1 발광소자(330) 및 제2 발광소자(340)의 적어도 일영역을 노출시키며, 각 발광소자(330,340) 영역을 구획하는 복수의 개구부(308)가 형성된 층간절연막이 형성된다.
이와 같은 구성에 의해, 제1 발광소자(330) 및 제2 발광소자(340) 각각에 개별적으로 전원을 인가하거나 제1 및 제2 발광소자(330,340) 모두에 동시에 전원을 인가할 수도 있다. 사용자가 제1 발광소자(330)측으로 전원을 인가하는 경우, 제1 발광소자(330)만 발광하게 되며, 이때 제1 발광소자(330)는 제1 상부전극(337)측, 즉, 전면을 통해서 발광을 표시하는 전면발광소자이다. 한편, 사용자가 제2 발광소자(340)측으로 전원을 인가하는 경우, 제2 발광소자(330)만 발광하게 되며, 이때 제2 발광소자(340)는 제2 상부전극(347)을 통해서 발광을 표시하는 배면발광소자이다. 다시 말해, 사용자가 전면 또는 배면에 Ｒ을 표시하고자 하는 경우, 원하는 발광면측의 발광소자에 전원을 인가하여 전면 또는 배면 어디에서든지 Ｒ을 정확하게 표시할 수 있다.
도 4는 본 발명의 제2 실시예에 따른 양면발광가능한 발광소자가 채용된 화소회로의 부분 측단면도이고, 도 5는 본 발명의 제3 실시예에 따른 양면 발광가능한 발광소자가 채용된 화소회로의 부분 측단면도이다. 도 4 및 도 5에서는 도 3에 도시된 구성요소들과 동일한 구성요소에 동일한 참조부호를 이용한다.
도 4를 참조하면, 제1 발광소자(330)는 기판(301)상에 형성된 다층구조의 제1 하부전극(331), 제1 발광층(336), 제1 상부전극(337)을 포함하며, 제2 발광소자(340)는 제2 하부전극(341), 제2 발광층(346), 제2 상부전극(347)을 포함하며, 제2 상부전극(347)상에는 상부보조전극층(349)이 형성된다. 도 4에 도시된 제1 발광소자(330) 및 제2 발광소자(340)의 구성은, 도 3에 도시된 발광소자들의 구성과 동일하므로, 설명의 편의상 이들에 대한 구성 및 그 구성에 따른 동작원리 등에 대한 구체적인 설명은 생략한다.
본 실시예에서는 기판(301)상에 형성된 제1 및 제2 스위칭소자(310,320)가 각 발광소자(330,340)의 하부영역에 형성되며, 이때, 제2 발광소자(340) 하부에는 제2 스위칭소자(320)가 배치되지 않는 것이 바람직하다. 특히, 본 실시예에서는 제1 및 제2 스위칭소자(310,320)가 모두 전면발광소자인 제1 발광소자(330)의 하부영역에 배치된다. 또한, 본 실시예에는 도시되어 있지 않지만, 구동회로(303)를 구성하는 전원선 및 데이터선(미도시) 역시 제1 발광소자(330)의 하부영역에 배치함으로써, 제2 발광소자(340)의 배면발광 효율을 더 증대시킬 수 있다.
도 5를 참조하면, 제1 발광소자(330)는 반사성 도전층(333)을 갖는 제1 하부전극(331)과, 제1 발광층(336)과, 제1 상부전극(337)을 포함한다.
제3 실시예에서 제1 하부전극(331)은 기판(301)상에 형성되는 하부 도전층(332)과, 하부도전층(332) 상에 형성되는 반사성 도전층(333) 및 반사성 도전층(333) 상에 형성되는 상부 도전층(334)을 포함하는 다층구조이다.
여기서, 하부도전층(332)은 반사성 도전층(333)과 기판(301)과의 밀착성을 향상시키기 위해 기판(301)상에 형성되는 것으로, 투명 도전성 금속산화물(예를 들면, ITO(indium tin oxide) 및 IZO(indium zinc oxide))로 형성되는 것이 바람직하다. 반사성 도전층(333)은 은, 알루미늄, 은을 주체로 하는 합금 및 알루미늄을 주체로 하는 합금에 의해 구성될 수 있다. 상부 도전층(334)은 하부도전층(332)과 마찬가지로 투명성이 있는 도전성 금속산화물(예를 들면, ITO 및 IZO)로 형성된다. 또한, 하부도전층(332) 및 상부 도전층(334) 각각은 동일한 도전성 금속산화물(상부도전층 및 하부도전층 모두 ITO)로 형성될 수도 있고, 각각 다른 도전성 금속산화물(예를 들면, 하부 도전층은 ITO, 상부 도전층은 IZO)로 형성될 수도 있다.
이하에서는 상술한 실시예에 따른 발광소자들을 구현하는 화소회로를 나타내는 회로도를 참조하여 본 발명에 따른 발광소자의 발광원리를 보다 구체적으로 설명한다.
도 6을 참조하면, 구동회로(303)는 제1 및 제2 트랜지스터(M1, M2)와 캐패시터(Cst)를 포함한다. 그리고, 구동회로(303)에는 행 방향으로 형성되는 주사선(Sn), 열방향으로 형성되는 데이타선(Dm) 및 전원선(Vdd)이 연결된다. 제1 트랜지스터(M1)의 소스전극은 데이터선(Dm)에 연결되고, 제1 트랜지스터(M1)의 드레인 전극은 제1 노드(A)에 연결되며, 제1 트랜지스터(M1)의 게이트 전극은 주사선(Sn)에 연결된다.
제2 트랜지스터(M2)의 소스 전극은 화소의 전원선(Vdd)에 연결되고, 제2 트랜지스터(M2)의 드레인 전극은 제2 노드(B)에 연결되며, 제2 트랜지스터(M2)의 게이트전극은 제1 노드(A)에 연결된다. 제2 트랜지스터(M2)의 소스에서 드레인 사이에 흐르는 전류는 제1 트랜지스터(M1)를 통해 인가되는 데이터 신호에 의해 제어된다. 캐패시터(Cst)는 제1 전극은 M2의 소스 전극에 연결되고, 제2 전극은 제1 노드(A)에 연결되어, 데이터 신호에 의하여 인가된 소스 전극과 게이트 전극 사이의 전압을 일정 기간 유지하여 M2의 게이트에 인가한다.
스위칭회로(305)는 제7 트랜지스터(M7) 및 제8 트랜지스터(M8)를 포함하고, 스위칭회로(305)에는 제1 발광제어선(E1n) 및 제2 발광제어선(E1n)이 연결되어 있다. 여기서, 제7 트랜지스터(M7)는 제8 트랜지스터(M8)와 제1 발광소자(OLED1) 사 이에 연결되며, 제7 트랜지스터(M7)의 게이트는 제1 발광제어선(E1n)에 연결된다. 제8 트랜지스터(M8)는 제2 트랜지스터(M2)와 제2 발광소자(OLED2) 사이에 연결되며 M8의 게이트는 제2 발광제어선(E2n)에 연결된다.
이와 같은 구성에 의하여, 제1 트랜지스터(M1)의 게이트 전극에 인가되는 주사 신호에 의하여 제1 트랜지스터(M1)가 온 상태가 되면, 캐패시터(Cst)에 데이터 신호에 대응되는 전압이 충전되고, 캐패시터(Cst)에 충전된 전압이 제2 트랜지스터(M2)의 게이트 전극에 인가되어 제2 트랜지스터(M2)는 전류를 흐르게 된다. 그리고, 제1 발광제어선(E1n)과 제2 발광제어선(E2n)에서 인가되는 신호에 따라 제1 발광소자(330) 및 제2 발광소자(334)를 개별적으로 발광시킬 수 있다.
보다 구체적으로, 제1 발광제어선(E1n)으로부터의 제1 발광제어신호가 로우(Low)상태가 되고, 제2 발광제어선(E2n)으로부터의 제2 발광제어신호가 하이(High)상태를 유지하면, 제7 트랜지스터(M7)는 온상태가 되고 제8 트랜지스터(M8)는 오프상태가 된다. 이에 제1 발광소자(330) 쪽으로 전류가 흐르게 되어 제1 발광소자(330)가 발광하게 된다. 제1 발광소자(330)는 구성상 제1상부전극(337)을 통해서 빛이 표시하는 전면발광소자이다.
또한, 제1 발광제어신호가 하이신호가 되고 제2 발광제어신호가 로우상태를 유지하면, 제7 트랜지스터(M7)는 오프상태가 되고 제8 트랜지스터(M8)는 온상태가 되어 제2 발광소자(340)로 전류가 흐르게 되어 제2 발광소자(OLED2)가 발광하게 된다. 제2 발광소자(340)는 상술한 제2 발광소자(340)의 구조적 특성상 제2 하부전극(341)을 통해서 표시하는 배면발광소자이다.
이에 따라, 제1 발광소자(330)와 제2 발광소자(340)가 각각 독립적으로 발광할 수 있으며, 즉, 전면 및 배면 각각에 동일한 화상을 독립적으로 표시할 수 있다.
전술한 실시예에서는 하나의 발광소자에 두개의 트랜지스터와 하나의 캐패시터를 포함하는 구동회로가 개시되어 있습니다만, 이에 한정되는 것은 아니며 구동회로 내에 보상회로를 더 포함할 수 있다. 이하에서는, 도 7 내지 도 9를 참조하여, 보상회로를 포함하는 구동회로(305)를 구체적으로 설명한다.
도 7은 본 발명의 일 실시예에 따른 문턱전압 보상회로를 구비한 화소회로를 나타내는 회로도이다.
도 7을 참조하여 설명하면, 화소회로(300)는 OLED와, 구동회로(303)과 스위칭회로(305)를 포함한다.
구동회로(303)는 제1 트랜지스터(M1), 및 구동 트랜지스터인 제2 트랜지스터(M2), 스토리지 캐패시터(Cst) 및 문턱전압 보상회로(700)를 포함한다. 문턱전압 보상회로(700)는 제3 스위칭 트랜지스터(M3), 제4 스위칭 트랜지스터(M4), 제5 스위칭 트랜지스터(M5), 및 제6 스위칭 트랜지스터(M6)를 포함한다.
제1 내지 제6 트랜지스터(M1,M2,M3,M4,M5,M6)는 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 스토리지 캐패시터(Cst)는 제1 전극과 제2 전극으로 이루어진다.
제1 트랜지스터(M1)는 게이트 전극은 제n-1 주사선(Sn-1)에 연결되고, 소스전극은 데이터선(Dm)에 연결되며, 드레인전극은 제1 노드(A)에 연결된다. 따라서, 제n-1 주사선(Sn-1)을 통해 입력되는 제n-1 주사신호에 의해 데이터신호가 제1 노드(A)에 전달된다.
구동트랜지스터인 제2 트랜지스터(M2)는 소스전극은 제 1 노드(A)에 연결되고 드레인 전극은 제 3 노드(C)에 연결되며 게이트 전극은 제 2 노드(B)에 연결된다. 따라서, 제4 트랜지스터(M4)의 동작에 의해 제2 노드(B)와 제3 노드(C)의 전위가 같아지면, 제2 트랜지스터(M2)가 다이오드 결합을 하게 되어 제1 노드(A)에 전달된 데이터신호가 제2 트랜지스터(M2)를 통해 제2 노드(B)에 도달된다. 그리고, 화소전원이 제 1 노드(A)에 전달되면, 게이트전극에 인가되는 전압에 대응하여 전류가 소스전극에서 드레인 전극을 통해 흐르도록 한다. 즉, 제2 노드(B)의 전위에 의해 흐르는 전류량이 결정된다.
제3 트랜지스터(M3)는 게이트 전극은 제n 주사선(Sn)에 연결되고, 드레인전극은 제2 노드(B)에 연결된다. 따라서, 제n 주사선(Sn)을 통해 입력되는 제n 주사신호를 제 2 노드(B)에 전달한다.
제4 트랜지스터(M4)는 게이트 전극은 제n-1 주사선(Sn-1)에 연결되고, 소스전극은 제3 노드(C)에 연결되며, 드레인전극은 제2 노드(B)에 연결된다. 따라서, 제n-1 주사선(Sn-1)을 통해 입력되는 제n-1 주사신호에 의해 제 2 노드(B)와 제 3 노드(C)의 전위를 동일하게 한다.
제5 트랜지스터(M5)는 소스 전극은 화소전원선(Vdd)에 연결되고 드레인 전극 은 제1 노드(A)에 연결되며 게이트 전극은 발광제어선(En)에 연결된다. 따라서, 발광제어선(En)을 통해 전달되는 발광 제어신호에 따라 선택적으로 화소전원을 제2 트랜지스터(M2)에 전달한다.
제6 트랜지스터(M6)는 소스 전극은 제3 노드(C)에 연결되고 드레인전극은 스위칭회로(305)가 연결된 OLED측에 연결되며, 게이트 전극은 발광 제어선(En)에 연결된다. 따라서, 발광 제어선(En)을 통해 전달되는 발광 제어신호에 따라 선택적으로 전류를 OLED에 전달한다.
스토리지 캐패시터(Cst)는 제1 전극은 화소전원선(Vdd)에 연결되고 제 2 전극은 제2 노드(B)에 연결된다. 따라서, 제3 트랜지스터(M3)에 의해 초기화신호가 제2 노드(B)에 연결되면 스토리지 캐패시터(Cst)에 전달되어 스토리지 캐패시터(Cst)는 초기화전압을 저장하고, 제1 트랜지스터(M1)와 제4 트랜지스터(M4)에 의해 데이터신호가 제2 트랜지스터(M2)에 전달되면 데이터신호에 대응하는 전압을 충전한다. 스토리지 캐패시터(Cst)는 저장된 전압을 제2 노드(B)에 전달하여 제1 트랜지스터(M1)의 게이트 전극에 스토리지 캐패시터(Cst)에 저장된 전압이 인가되도록 한다.
도 8은 도 7의 화소회로의 동작을 나타내는 타이밍 도이다. 도 8을 참조하여 설명하면, 화소에는 제n-1 주사신호(Sn-1), 제n 주사신호(Sn) 및 발광제어신호(En)가 입력되어 화소가 동작한다. 그리고, 제n-1 주사신호(S1), 제n 주사신호(Sn) 및 발광제어신호(En)는 주기적인 신호이며, 제1 구간(T1), 제2 구간(T2) 및 제3 구간(T3)을 포함하며 제3 구간(T3)은 한 프레임이 종료될 때까지 유지된다.
제n-1 주사신호(Sn-1)는 제1 구간(T1)에서 로우상태를 유지하며 제2 구간(T2)과 제 3 구간(T3)에서 하이 상태를 유지하고, 제n 주사신호(Sn)는 제 1 구간(T1)과 제 3 구간(T3)에서 하이 상태를 유지하며 제 2 구간(T2)에서 로우상태를 유지한다. 그리고, 발광제어신호(En)는 제 1 구간(T1)과 제 2 구간(T2)에서 하이 상태를 유지하며 제 3 구간(T3)에서 로우상태로 전환되어 로우상태를 유지한다.
제 1 구간(T1)에서는 제n-1 주사신호(Sn-1)에 의해 제3 트랜지스터(M2)가 온 상태가 된다. 따라서, 초기화신호가 제 2 노드(B)에 전달되어 스토리지 캐패시터(Cst)가 초기화신호에 의해 초기화된다.
그리고, 제 2 구간(T2)에서는 제n 주사신호(Sn)에 의해 제1트랜지스터(M1)와 제4 트랜지스터(M4)가 온 상태가 된다. 따라서, 데이터 신호가 제1 트랜지스터(M1)를 통해 제1 노드(A)에 전달되며 제4 트랜지스터(M4)에 의해 제 2 노드(B)와 제 3 노드(C)의 전위가 동일해져 제2 트랜지스터(M2)가 다이오드 결합을 하게 되어 제 1 노드(A)에 전달된 데이터신호가 제 2 노드(B)로 전달된다.
따라서, 스토리지 캐패시터(Cst)에는 하기의 수학식 1에 해당하는 전압이 저장되어 제2 트랜지스터(M2)의 게이트 전극에 수학식 1 에 해당하는 전압이 인가된다.
Figure 112005001062761-pat00001
여기서, Vsg는 제2 트랜지스터(M2)의 소스와 게이트 전극 간의 전압, Vdd는 화소전원 전압, Vdata는 데이터 신호의 전압, Vth는 제2트랜지스터(M2)의 문턱전압을 나타낸다.
그리고, 제 3 구간(T3)에서 발광제어신호에 의해 제5 트랜지스터(M5)와 제6 트랜지스터(M6)가 온 상태가 되어 화소전원이 제2 트랜지스터(M2)에 인가된다. 이때, 제2 트랜지스터(M2)의 게이트 전극에 상기 수학식 1 에 해당하는 전압이 인가되어 제2 트랜지스터(M2)의 소스에서 드레인 전극 사이로 하기의 수학식 2에 해당하는 전류가 흐르게 된다.
Figure 112005001062761-pat00002
여기서 IOLED는 OLED에 흐르는 전류, Vgs는 제2 트랜지스터(M2)의 게이트 전극에 인가되는 전압, Vdd는 화소전원의 전압, Vth는 제2트랜지스터(M2)의 문턱전압, Vdata는 데이터신호의 전압을 나타낸다.
따라서, OLED에 흐르는 전류는 제2 트랜지스터(M2)의 문턱전압과 관계 없이 흐르게 된다.
도 9는 본 발명의 실시예에 따른 전압강하 보상회로를 구비한 화소회로를 나타내는 회로도이다.
도 9를 참조하면, 화소회로(300)는 OLED(330,340)와 그 주변회로를 포함하며 제1 트랜지스터(M1), 제2 트랜지스터(M2), 스토리지 캐패시터(Cst) 및 전압강하 보 상회로(900)를 포함한다.
전압강하 보상회로(900)는 제3 및 제 4 트랜지스터(M3, M4)와 보상용 커패시터(Cb)(또는 제1 커패시터)를 구비한다.
제3 트랜지스터(M3)의 게이트 전극은 제n-1 주사선(Sn-1)에 전기적으로 접속된다. 그리고, 제3 트랜지스터(M3)의 소스 전극은 제1 전원선(VDD)에 접속되고, 드레인 전극은 제1 노드(N1)에 전기적으로 접속된다. 이러한, 제 3 트랜지스터(M3)는 제n-1 주사선(Sn-1)에 공급되는 주사신호에 따라 제 1 전원선(VDD)에 공급되는 제 1 전원을 제1 노드(N1)에 공급한다.
제4 트랜지스터(M4)의 게이트 전극은 제n-1 주사선(Sn-1)에 전기적으로 접속된다. 그리고, 제 4 트랜지스터(M4)의 소스 전극은 보상 전원선(VSUSn)에 접속되고, 드레인 전극은 제 1 트랜지스터(M1)의 드레인 전극인 제 2 노드(N2)에 전기적으로 접속된다. 이러한, 제 4 트랜지스터(M4)는 제1 주사선(Sn-1)에 공급되는 주사신호에 따라 보상 전원선(VSUSn)에 공급되는 보상전원을 제 2 노드(N2)에 공급한다.
보상용 커패시터(Cb)의 제 1 전극은 제1 노드(N1)에 전기적으로 접속되고, 제 2 전극은 제 2 노드(N2)에 전기적으로 접속된다. 이러한, 보상용 커패시터(Cb)는 제n-1 주사선(Sn-1)에 공급되는 주사신호에 따라 제1 노드(N1)와 제2 노드(N2)간의 차전압을 저장하고, 제n 주사선(Sn)에 공급되는 주사신호에 따라 제 1 트랜지스터(M1)를 통해 데이터선(Dm-1)으로부터 공급되는 디지털 데이터 신호를 저장한다.
우선, 제n-1 주사선(Sn-1)에 주사신호가 공급될 경우 제1 노드(N1)에는 제 1 전원이 공급됨과 동시에 제2 노드(N2)에는 보상전원이 공급된다. 이후, 제n 주사선(Sn)에 주사신호가 공급될 경우 제2 노드(N2)에는 디지털 데이터 신호가 공급됨과 동시에 제 1 노드(N1)에는 제 2 노드(N2)의 전압 변화량만큼 변경된다. 이에 따라, 제n 주사선(Sn)에 주사신호가 공급될 경우 제 1 노드(N1) 상의 전압은 아래의 수학식 4와 같다.
Figure 112005001062761-pat00003
수학식 3에 있어서, Vdd는 제 1 전원선(VDD)에 공급되는 제 1 전원이고, Vdata는 데이터선(Dm)에 공급되는 디지털 데이터 신호이며, Vn은 보상 전원선(VSUSn)에 공급되는 보상전원이다.
이에 따라, 커패시터(Cst)의 제 2 전극에는 제 1 전원(Vdd)이 공급됨과 동시에 제1 전극에는 수학식 3과 같은 제1 노드(N1) 상의 전압(VN 1)이 공급된다. 이때, 커패시터(Cst)에 저장되는 전압은 아래의 수학식 5와 같게 된다.
Figure 112005001062761-pat00004
수학식 4에서와 같이 커패시터(Cst)에 저장되는 전압에 의해 제2 트랜지스터 (M2)가 구동됨으로써 발광소자(LED)에 공급되는 전류를 아래의 수학식 5과 같게 된다.
Figure 112005001062761-pat00005
수학식 5에 있어서, VGS 2는 제2 트랜지스터(M2)의 게이트-소스간 전압이고, VTH2는 제2 트랜지스터의 문턱전압이다.
수학식 5에서 알 수 있는 바, 발광소자(OLED)에 흐르는 전류(IOLED)는 제 1 전원선(VDD)에 공급되는 제 1 전원(Vdd)에 영향을 받지 않음을 알 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해여 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상과 같이, 본 발명에 의하면, 각각 상이한 전극구조를 갖는 발광소자를 형성함으로써, 전면 및 배면을 선택적이고 독립적으로 발광시킬 수 있다. 이에 따라 사용자가 원하는 화상을 타측화상에 영향받지 않고 정확하게 표시할 수 있을 뿐만 아니라 불필요한 전력손실을 줄일 수 있다.

Claims (17)

  1. 유기발광소자에 있어서,
    기판 상에 형성된 반사성 도전층을 갖는 다층구조의 제 1 하부전극과, 상기 제 1 하부전극 상에 형성된 제 1 유기발광층과, 상기 제 1 유기발광층 상에 형성된 제 1 상부전극을 포함하며, 제 1 방향으로 발광하는 적어도 하나의 제 1 발광소자; 및
    상기 제 1 하부전극과 이격 거리를 두고 상기 기판상에 형성된 제 2 하부전극과, 상기 제 2 하부전극 상에 형성된 상기 제 2 유기발광층과, 상기 제 2 유기발광층상에 형성되고 상기 제 1 상부전극과 일체로 형성되는 제 2 상부전극과, 상기 제 2 상부전극상에 형성되며 적어도 제 2 발광층을 덮는 상부보조전극층을 포함하며, 제 2 방향으로 발광하는 적어도 하나의 제 2 발광소자를 포함하는 유기발광소자.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 하부전극 및 제2 하부전극은 애노드이고, 상기 제1 상부전극 및 제2 상부전극은 캐소드인 유기발광소자.
  5. 제1항에 있어서,
    상기 반사성 도전층은 알루미늄, 은, 알루미늄합금, 은합금 중 적어도 하나에서 선택되는 유기발광소자.
  6. 제1항에 있어서,
    상기 상부 보조전극층은 알루미늄, 은, 알루미늄합금, 은합금 중 적어도 하나에서 선택되는 유기발광소자.
  7. 제1항에 있어서,
    상기 제1 발광소자는 전면발광소자이고, 상기 제2 발광소자는 배면발광소자인 유기발광소자.
  8. 기판 상에 형성된 반사성 도전층을 갖는 다층구조의 제 1 하부전극과, 상기 제 1 하부전극 상에 형성된 제 1 유기발광층과, 상기 제 1 유기발광층 상에 형성된 제 1 상부전극을 포함하며, 제 1 방향으로 발광하는 적어도 하나의 제 1 발광소자;
    상기 제 1 하부전극과 이격 거리를 두고 상기 기판상에 형성된 제 2 하부전극과, 상기 제 2 하부전극 상에 형성된 제 2 유기발광층과, 상기 제 2 유기발광층상에 형성되고 상기 제 1 상부전극과 일체로 형성되는 제 2 상부전극과, 상기 제 2 상부전극상에 형성되며 적어도 상기 제 2 유기발광층을 덮는 상부보조전극층을 포함하며, 제 2 방향으로 발광하는 적어도 하나의 제 2 발광소자; 및
    주사선에 인가되는 주사신호에 따라 데이터선에 인가되는 데이터신호를 전달하는 제 1 트랜지스터, 상기 전달된 데이터 신호에 대응하는 전압을 저장하는 캐패시터, 및 상기 캐패시터에 저장된 전압에 대응하는 전류를 상기 제 1 발광소자 및 제 2 발광소자에 공급하는 제 2 트랜지스터를 포함하는 구동회로와;
    일측은 상기 구동회로에 연결되고, 상기 제 1 발광소자 및 상기 제 2 발광소자 중 선택된 발광소자에 전달된 상기 전류를 제어하는 복수의 스위칭 소자를 포함하는 스위칭 회로를 포함하는 유기발광표시장치의 화소회로.
  9. 삭제
  10. 제8항에 있어서,
    상기 구동회로는 상기 제2 트랜지스터의 문턱전압을 보상하는 문턱전압 보상회로를 더 포함하는 화소회로.
  11. 제8항에 있어서,
    상기 구동회로는 상기 구동회로에 공급되는 제1 전원의 전압강하를 보상하는 전압강하 보상회로를 더 포함하는 화소회로.
  12. 제8항에 있어서, 상기 스위칭회로는 상기 제1 발광소자 및 상기 제2 발광소자의 스위칭을 제어하는 신호를 상기 스위칭소자에 인가하는 복수의 발광제어선을 더 포함하며, 상기 복수의 스위칭소자의 게이트는 상기 복수의 발광제어선 중 적어도 어느 하나에 연결되는 화소회로.
  13. 제8항에 있어서,
    상기 스위칭소자의 상부영역에는 상기 제1 발광소자 및 상기 제2 발광소자의 적어도 일영역을 노출시키며, 상기 제1 및 제2 발광소자 영역을 구획하는 복수의 개구부가 형성된 층간절연막이 증착 형성되는 화소회로.
  14. 제8항에 있어서,
    상기 제1 발광소자는 기판상에 형성된 반사성 도전층을 갖는 다층구조의 제1 하부전극과, 상기 제1 하부전극상에 형성된 제1 발광층과, 상기 제1 발광층상에 형성된 제1 상부전극을 포함하는 화소회로.
  15. 삭제
  16. 제14항에 있어서,
    상기 제1 상부전극과 상기 제2 상부전극은 일체로 형성되는 화소회로.
  17. 제8항에 있어서,
    상기 구동회로 및 상기 스위칭회로는 상기 기판상에 상기 제1 발광소자 하부영역에 배치되는 화소회로.
KR1020050001852A 2005-01-07 2005-01-07 발광소자 및 발광소자를 포함한 화소회로 KR100739323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050001852A KR100739323B1 (ko) 2005-01-07 2005-01-07 발광소자 및 발광소자를 포함한 화소회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001852A KR100739323B1 (ko) 2005-01-07 2005-01-07 발광소자 및 발광소자를 포함한 화소회로

Publications (2)

Publication Number Publication Date
KR20060081507A KR20060081507A (ko) 2006-07-13
KR100739323B1 true KR100739323B1 (ko) 2007-07-12

Family

ID=37172456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001852A KR100739323B1 (ko) 2005-01-07 2005-01-07 발광소자 및 발광소자를 포함한 화소회로

Country Status (1)

Country Link
KR (1) KR100739323B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714010B1 (ko) * 2005-04-07 2007-05-04 삼성에스디아이 주식회사 발광표시장치
KR100963075B1 (ko) * 2008-10-29 2010-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
KR101582938B1 (ko) * 2008-11-20 2016-01-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102155736B1 (ko) * 2013-09-13 2020-09-15 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR102637151B1 (ko) * 2015-02-06 2024-02-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102498276B1 (ko) * 2016-05-31 2023-02-10 삼성디스플레이 주식회사 화소 유닛 및 이를 포함하는 표시 장치
KR102637790B1 (ko) * 2018-05-31 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200297420Y1 (ko) * 2001-11-02 2002-12-11 한복열 마그네시아 브릭을 이용한 간접축열식 전기온수기
KR200373116Y1 (ko) * 2004-10-15 2005-01-15 김용산 붙임머리용 링
KR200491704Y1 (ko) * 2018-10-15 2020-05-21 센젠 티앤지윈 테크놀로지 컴퍼니 리미티드 승강 조절형 이중 내솥 구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200297420Y1 (ko) * 2001-11-02 2002-12-11 한복열 마그네시아 브릭을 이용한 간접축열식 전기온수기
KR200373116Y1 (ko) * 2004-10-15 2005-01-15 김용산 붙임머리용 링
KR200491704Y1 (ko) * 2018-10-15 2020-05-21 센젠 티앤지윈 테크놀로지 컴퍼니 리미티드 승강 조절형 이중 내솥 구조

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
공개특허 제2002-97420호(2002.12.31)
공개특허 제2003-73116호(2003.09.19)
공개특허 제2004-91704호(2004.10.28)

Also Published As

Publication number Publication date
KR20060081507A (ko) 2006-07-13

Similar Documents

Publication Publication Date Title
JP5917649B2 (ja) 半導体装置、表示モジュール、及び電子機器
US9202857B2 (en) Display device
US9336719B2 (en) Pixel circuit and display device, and a method of manufacturing pixel circuit
KR100673759B1 (ko) 발광 표시장치
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
KR100684712B1 (ko) 발광 표시 장치
KR20090042006A (ko) 화소 및 그를 이용한 유기전계발광표시장치
KR100739323B1 (ko) 발광소자 및 발광소자를 포함한 화소회로
US20090140957A1 (en) Pixel and organic light emitting display using the same
JP4776328B2 (ja) 発光表示パネル，発光表示装置および発光表示装置の駆動方法
US11328659B2 (en) Display device
KR100707605B1 (ko) 발광표시장치
JP2014085385A (ja) 表示装置
JP2010091682A (ja) アクティブマトリクス型有機ｅｌ表示装置及びアクティブマトリクス型有機ｅｌ表示装置の駆動方法
KR100707604B1 (ko) 발광표시장치
JP5019217B2 (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2008180785A (ja) 画素回路および表示装置
US20090267874A1 (en) Active matrix type display apparatus
KR20060000357A (ko) 유기 전계 발광 표시장치
KR20050104607A (ko) 발광표시 장치의 게이트 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13