KR100739288B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100739288B1
KR100739288B1 KR1020010038462A KR20010038462A KR100739288B1 KR 100739288 B1 KR100739288 B1 KR 100739288B1 KR 1020010038462 A KR1020010038462 A KR 1020010038462A KR 20010038462 A KR20010038462 A KR 20010038462A KR 100739288 B1 KR100739288 B1 KR 100739288B1
Authority
KR
South Korea
Prior art keywords
pattern
die
dummy
semiconductor device
real
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020010038462A
Other languages
English (en)
Other versions
KR20030002762A (ko
Inventor
권병호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010038462A priority Critical patent/KR100739288B1/ko
Publication of KR20030002762A publication Critical patent/KR20030002762A/ko
Application granted granted Critical
Publication of KR100739288B1 publication Critical patent/KR100739288B1/ko
Assigned to 주식회사 키 파운드리 reassignment 주식회사 키 파운드리 권리의 전부이전등록 Assignors: 매그나칩 반도체 유한회사
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/04—Planarisation of conductive or resistive materials

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 소자의 제조 공정 중에 실시되는 화학적 기계적 연마 공정시 웨이퍼 전체면의 연마의 균일도를 향상시키기 위해 웨이퍼 가장자리 지역(wafer edge area)에 아무런 패턴이 없을 경우 리얼 다이 지역(real die area)과 동일한 조건을 만들기 위해 웨이퍼 가장자리 지역에 포토 공정을 통해 더미 다이 슛(dummy die shot)을 찍었는데, 포토 공정의 공정 시간의 소요로 인한 생산성 저하를 방지하기 위하여, 연마 공정이 필요한 층을 형성하기 전에 실시되는 패턴 형성 공정시 기존의 더미 다이 슛이 찍히는 웨이퍼 가장자리 지역에 패턴을 남기거나, 리얼 다이 지역과 더미 다이 슛이 찍히는 웨이퍼 가장자리 지역과의 경계부분에 일정 폭을 갖는 패턴을 남겨 리얼 다이 지역에 연마 균일도를 향상시킬 수 있으므로, 기존의 포토 공정의 공정 시간의 단축으로 전체적인 공정 단가를 낮출 수 있는 반도체 소자의 제조 방법에 관하여 기재된다.
더미 다이 슛, 연마 공정,

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
도 1은 더미 다이 슛이 없는 경우 경계면에서의 산화막의 두께 변화 추이를 나타낸 도면.
도 2는 더미 다이 슛이 없는 지역과 경계하고 있는 다이의 내부 산화막 두께와 주변 다이의 두께 변화를 나타낸 도면.
도 3a 및 도 3b는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.
도 4a 내지 도 4b는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 웨이퍼 12a, 22a: 리얼 다이 패턴
12b, 22b: 더미 패턴 13, 23: 평탄화막
SL: 프레임 스크라이브 라인 DD: 더미 다이 슛 지역
RD: 리얼 다이 지역
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 제조 공정 중에 실시되는 화학적 기계적 연마 공정시 웨이퍼 전체면의 연마의 균일도를 향상시키기 위해, 연마 공정이 필요한 층을 형성하기 전에 실시되는 패턴 형성 공정시 기존의 더미 다이 슛(dummy die shot)이 찍히는 웨이퍼 가장자리 지역(wafer edge area)에 패턴을 남기거나, 리얼 다이 지역(real die area)과 더미 다이 슛이 찍히는 웨이퍼 가장자리 지역과의 경계부분에 일정 폭을 갖는 패턴을 남겨 리얼 다이 지역에 연마 균일도를 향상시킬 수 있으므로, 기존의 포토 공정의 공정 시간의 단축으로 전체적인 공정 단가를 낮출 수 있는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정 중에 실시되는 화학적 기계적 연마 공정시 웨이퍼 가장자리 지역(wafer edge area)에 아무런 패턴이 없을 경우 리얼 다이 지역(real die area)에 형성된 패턴과의 토폴러지(topology) 차이로 인하여, 더미 다이 슛이 없는 경우 경계면에서의 산화막의 두께 변화 추이를 나타낸 도 1에 도시된 바와 같이, 더미 다이 슛(dummy die shot)이 없는 지역에서의 두께가 매우 높으며 실제 다이가 있는 지역으로 이동함에 따라 서서히 감소하며, 연마 공정을 진행한 후 더미 다이 슛이 없는 지역과 붙어 있는 다이 내의 산화막 두께를 나타낸 도 2에 도시된 바와 같이, 연마 공정 후에 남은 산화막의 두께에 현저한 차이가 있어 웨이퍼 전체면에 걸쳐 연마 균일도를 얻기 어렵다.
반도체 소자의 제조 공정 중에 실시되는 화학적 기계적 연마 공정시 웨이퍼 전체면의 연마의 균일도를 향상시키기 위해 웨이퍼 가장자리 지역(wafer edge area)에 아무런 패턴이 없을 경우 리얼 다이 지역(real die area)과 동일한 조건을 만들기 위해 웨이퍼 가장자리 지역에 포토 공정을 통해 더미 다이 슛(dummy die shot)을 찍었다. 그런데, 이러한 더미 다이 슛은 포토 공정의 공정시간을 30% 정도 늘려서 포토 공정이 전체 공정의 병목 공정이 되어 결국 생산성 저하 및 공정 단가를 높이게 되었다.
따라서, 본 발명은 포토 공정으로 더미 다이 슛을 찍지 않고, 패턴 형성 공정중에 기존의 더미 다이 슛이 찍히는 웨이퍼 가장자리 지역이나, 리얼 다이 지역과 더미 다이 슛이 찍히는 웨이퍼 가장자리 지역과의 경계부분에 평탄화를 위한 패턴을 남기므로써, 포토 공정의 공정 시간의 단축으로 전체적인 공정 단가를 낮출 수 있는 반도체 소자의 제조 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법은 리얼 다이 지역, 프레임 스크라이브 라인 및 더미 다이 슛 지역으로 구분되는 웨이퍼가 제공되는 단계; 상기 리얼 다이 지역에 리얼 다이 패턴을 형성 하고, 동시에 상기 더미 다이 슛 지역에도 더미 패턴을 형성하는 단계: 상기 리얼 다이 패턴 및 상기 더미 패턴이 형성된 상기 웨이퍼 상에 평탄화막을 형성하는 단계; 및 상기 평탄화막을 연마하는 단계로 이루어지는 것을 특징으로 한다.
상기에서, 상기 리얼 다이 패턴 및 상기 더미 패턴은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성하며, 상기 리얼 다이 패턴과 상기 더미 패턴 사이는 200 ~ 1000um 정도의 거리로 이격된다.
상기 평탄화막은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성한다.
또한, 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법은 리얼 다이 지역, 프레임 스크라이브 라인 및 더미 다이 슛 지역으로 구분되는 웨이퍼가 제공되는 단계; 상기 리얼 다이 지역에 리얼 다이 패턴을 형성하고, 동시에 상기 프레임 스크라이브 라인에도 더미 패턴을 형성하는 단계: 상기 리얼 다이 패턴 및 상기 더미 패턴이 형성된 상기 웨이퍼 상에 평탄화막을 형성하는 단계; 및 상기 평탄화막을 연마하는 단계로 이루어지는 것을 특징으로 한다.
상기에서, 상기 리얼 다이 패턴 및 상기 더미 패턴은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성하고, 상기 더미 패턴은 200 ~ 1000um 정도의 폭으로 형성된다.
상기 평탄화막은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3a 및 도 3b는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 3a를 참조하면, 반도체 소자를 제조하기 위한 웨이퍼(11)가 제공된다. 웨이퍼(11)는 리얼 다이 지역(RD), 프레임 스크라이브 라인(frame scribe line; SL) 및 더미 다이 슛 지역(DD)으로 구분된다. 리얼 다이 지역(RD)에 반도체 소자에 필요한 리얼 다이 패턴(12a)을 형성한다. 리얼 다이 패턴(12a)을 형성할 때, 더미 다이 슛 지역(DD)에도 더미 패턴(12b)을 형성한다. 리얼 다이 패턴(12a) 및 더미 패턴(12b)이 형성된 웨이퍼(11) 상에 평탄화막(13)을 형성한다. 하부의 패턴들(12a 및 12b)들로 인하여 평탄화막(13)의 표면은 심한 토폴러지 차이를 갖게된다.
상기에서, 리얼 다이 패턴(12a) 및 더미 패턴(12b)은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성된다. 금속 배선 형성 공정 후에 연마 공정을 실시할 경우에 적용되고, 나이트라이드는 트렌치형 소자 분리막의 연마 공정시에 적용되며, 옥사이드는 구리 다마신(Cu damascne) 공정시에 적용된다. 리얼 다이 패턴(12a)과 더미 패턴(12b) 사이는 200 ~ 1000um 정도의 거리를 둔다. 평탄화막(13)은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성된다.
도 3b는 연마 공정을 실시하여 평탄화막(13)을 연마시킨 상태를 도시한 것이다. 이와 같이 연마 공정이 필요한 층을 형성하기 전에 실시되는 패턴 형성 공정시 더미 다이 슛이 찍히는 웨이퍼 가장자리 지역(DD)에 더미 패턴(12b)을 남기므로, 도 3b에 도시된 바와 같이 평탄화막(13)의 두께가 급격하게 변하는 지역인 프레임 스크라이브 라인(SL) 지역이 리얼 다이 패턴(12a)에서 벗어나므로 리얼 다이 패턴(12a) 상에 남은 평탄화막(13)의 두께는 균일하게 된다.
도 4a 및 도 4b는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 4a를 참조하면, 반도체 소자를 제조하기 위한 웨이퍼(21)가 제공된다. 웨이퍼(21)는 리얼 다이 지역(RD), 프레임 스크라이브 라인(frame scribe line; SL) 및 더미 다이 슛 지역(DD)으로 구분된다. 리얼 다이 지역(RD)에 반도체 소자에 필요한 리얼 다이 패턴(22a)을 형성한다. 리얼 다이 패턴(22a)을 형성할 때, 프레인 스크라이브 라인(SL)에도 더미 패턴(22b)을 형성한다. 리얼 다이 패턴(22a) 및 더미 패턴(22b)이 형성된 웨이퍼(21) 상에 평탄화막(23)을 형성한다. 하부의 패턴들(22a 및 22b)들로 인하여 평탄화막(23)의 표면은 심한 토폴러지 차이를 갖게된다.
상기에서, 리얼 다이 패턴(22a) 및 더미 패턴(22b)은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성된다. 금속 배선 형성 공정 후에 연마 공정을 실시할 경우에 적용되고, 나이트라이드는 트렌치형 소자 분리막의 연마 공정시에 적용되며, 옥사이드는 구리 다마신(Cu damascene) 공정시에 적용된다. 프레임 스크라이브 라인(SL)에 형성된 더미 패턴(22b)은 200 ~ 1000um의 폭 으로 형성한다. 평탄화막(23)은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성된다.
도 4b는 연마 공정을 실시하여 평탄화막(23)을 연마시킨 상태를 도시한 것이다. 이와 같이 연마 공정이 필요한 층을 형성하기 전에 실시되는 패턴 형성 공정시 리얼 다이 지역(RD)과 더미 다이 슛이 찍히는 웨이퍼 가장자리 지역(DD)과의 경계부분인 프레임 스크라이브 라인(SL)에 더미 패턴(22b)을 남기므로, 도 4b에 도시된 바와 같이 평탄화막(23)의 두께가 급격하게 변하는 지역인 프레임 스크라이브 라인(SL) 지역이 리얼 다이 패턴(22a)에서 벗어나므로 리얼 다이 패턴(22a) 상에 남은 평탄화막(23)의 두께는 균일하게 된다.
상술한 바와 같이, 본 발명은 연마 공정이 필요한 층을 형성하기 전에 실시되는 패턴 형성 공정시 기존의 더미 다이 슛이 찍히는 웨이퍼 가장자리 지역에 패턴을 남기거나, 리얼 다이 지역과 더미 다이 슛이 찍히는 웨이퍼 가장자리 지역과의 경계부분에 일정 폭을 갖는 패턴을 남겨 리얼 다이 지역에 연마 균일도를 향상시킬 수 있으므로, 기존의 포토 공정의 공정 시간의 단축으로 전체적인 공정 단가를 낮출 수 있다.

Claims (8)

  1. 리얼 다이 지역, 프레임 스크라이브 라인 및 더미 다이 슛 지역으로 구분되는 웨이퍼가 제공되는 단계;
    상기 리얼 다이 지역에 리얼 다이 패턴을 형성하고, 동시에 상기 더미 다이 슛 지역에 상기 리얼 다이 패턴과 이격되어 더미 패턴을 형성하는 단계:
    상기 리얼 다이 패턴 및 상기 더미 패턴이 형성된 상기 웨이퍼 상에 평탄화막을 형성하는 단계; 및
    상기 평탄화막을 연마하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 리얼 다이 패턴 및 상기 더미 패턴은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 리얼 다이 패턴과 상기 더미 패턴 사이는 200 ~ 1000um 정도의 거리로 이격된 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 평탄화막은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 리얼 다이 지역, 프레임 스크라이브 라인 및 더미 다이 슛 지역으로 구분되는 웨이퍼가 제공되는 단계;
    상기 리얼 다이 지역에 리얼 다이 패턴을 형성하고, 동시에 상기 프레임 스크라이브 라인에 상기 다이 패턴과 인접하여 더미 패턴을 형성하는 단계:
    상기 리얼 다이 패턴 및 상기 더미 패턴이 형성된 상기 웨이퍼 상에 평탄화막을 형성하는 단계; 및
    상기 평탄화막을 연마하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 리얼 다이 패턴 및 상기 더미 패턴은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성하는 것을 특징로 하는 반도체 소자의 제조 방법.
  7. 제 5 항에 있어서,
    상기 더미 패턴은 200 ~ 1000um 정도의 폭으로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 5 항에 있어서,
    상기 평탄화막은 메탈, 나이트라이드, 옥사이드와 같이 반도체 소자에 적용되는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020010038462A 2001-06-29 2001-06-29 반도체 소자의 제조 방법 Expired - Lifetime KR100739288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038462A KR100739288B1 (ko) 2001-06-29 2001-06-29 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038462A KR100739288B1 (ko) 2001-06-29 2001-06-29 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030002762A KR20030002762A (ko) 2003-01-09
KR100739288B1 true KR100739288B1 (ko) 2007-07-12

Family

ID=27712456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038462A Expired - Lifetime KR100739288B1 (ko) 2001-06-29 2001-06-29 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100739288B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417536B2 (en) 2018-11-23 2022-08-16 Samsung Electronics Co., Ltd. Method for wafer planarization and an image sensor made by the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065713A (ko) * 1997-01-14 1998-10-15 김광호 단차를 개선한 반도체 소자의 제조방법
JPH1145868A (ja) * 1997-07-25 1999-02-16 Hitachi Ltd 半導体集積回路装置の製造方法
KR20010045576A (ko) * 1999-11-05 2001-06-05 박종섭 반도체 소자 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065713A (ko) * 1997-01-14 1998-10-15 김광호 단차를 개선한 반도체 소자의 제조방법
JPH1145868A (ja) * 1997-07-25 1999-02-16 Hitachi Ltd 半導体集積回路装置の製造方法
KR20010045576A (ko) * 1999-11-05 2001-06-05 박종섭 반도체 소자 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417536B2 (en) 2018-11-23 2022-08-16 Samsung Electronics Co., Ltd. Method for wafer planarization and an image sensor made by the same

Also Published As

Publication number Publication date
KR20030002762A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
US6261918B1 (en) Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture
US5716873A (en) Method for cleaning waste matter from the backside of a semiconductor wafer substrate
US20110012225A1 (en) Semiconductor device and method of producing the same
KR101709441B1 (ko) 반도체 장치
KR20030044205A (ko) 반도체 제조 장치 및 방법
US20230145732A1 (en) Trench Fabrication Method
US7172948B2 (en) Method to avoid a laser marked area step height
US6133133A (en) Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component
US6511916B1 (en) Method for removing the photoresist layer in the damascene process
KR20030002762A (ko) 반도체 소자의 제조 방법
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
KR100905160B1 (ko) 반도체소자의 형성방법
KR19990080238A (ko) 화학기계적 연마를 위한 레티클
US6174596B1 (en) Process for fabricating dual damascene structure by applying an etch-differentiating technique on a light sensitive organic oxide layer
CN114068400B (zh) 半导体结构的形成方法
KR100236529B1 (ko) 가장자리 식각 마스크 및 이를 적용한 반도체 소자 제조방법
KR100345070B1 (ko) 폴리2 패턴의 변형을 모니터링하기 위한 오버레이 마크형성방법
KR100800667B1 (ko) 반도체 소자 제조 방법
KR101199436B1 (ko) 반도체 소자의 제조방법
KR100935245B1 (ko) 더미 폴리를 이용한 층간 절연막 평탄화 균일도 개선 방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100277869B1 (ko) 반도체 소자의 격리영역 형성방법
KR100723789B1 (ko) 반도체 소자의 평탄화 방법
KR0139575B1 (ko) 반도체 소자 제조방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080422

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1007392880000

Gazette reference publication date: 20070712

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20210630

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000