KR100739078B1 - Plasma display panel and driving device thereof - Google Patents

Plasma display panel and driving device thereof Download PDF

Info

Publication number
KR100739078B1
KR100739078B1 KR1020050098032A KR20050098032A KR100739078B1 KR 100739078 B1 KR100739078 B1 KR 100739078B1 KR 1020050098032 A KR1020050098032 A KR 1020050098032A KR 20050098032 A KR20050098032 A KR 20050098032A KR 100739078 B1 KR100739078 B1 KR 100739078B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
capacitor
gate
amplifier
Prior art date
Application number
KR1020050098032A
Other languages
Korean (ko)
Other versions
KR20060121079A (en
Inventor
박혜광
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to US11/337,559 priority Critical patent/US20060262045A1/en
Publication of KR20060121079A publication Critical patent/KR20060121079A/en
Application granted granted Critical
Publication of KR100739078B1 publication Critical patent/KR100739078B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 표시 장치의 전력 회수 회로에서 트랜지스터와 증폭기 사이에 발광 다이오드 및 발광 다이오드와 반대 방향으로 병렬 연결된 다이오드를 연결한다. 그리고 증폭기는 제어 신호에 응답하여 트랜지스터의 게이트를 구동할 수 있는 하이 레벨 전압 또는 로우 레벨 전압을 출력한다. 만일 증폭기의 하이레벨 전압이 출력이 될 경우, 트랜지스터의 게이트 전압이 소스 전압보다 하이레벨 전압만큼 커지게 되어 전력 회수 회로는 턴온되면서 발광 다이오드는 발광한다.In the power recovery circuit of the plasma display device according to the present invention, a light emitting diode and a diode connected in parallel with the light emitting diode are connected between the transistor and the amplifier. The amplifier outputs a high level voltage or a low level voltage capable of driving the gate of the transistor in response to the control signal. If the high level voltage of the amplifier is output, the gate voltage of the transistor is made higher by the high level voltage than the source voltage so that the power recovery circuit is turned on and the light emitting diode emits light.

PDP, 전력회수회로, 발광다이오드, 트랜지스터 PDP, power recovery circuit, light emitting diode, transistor

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY PANEL AND DRIVING DEVICE THEREOF} Plasma display and its driving device {PLASMA DISPLAY PANEL AND DRIVING DEVICE THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.1 is a schematic conceptual diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 유지 구간에서의 구동 파형도이다.2 is a driving waveform diagram in a sustain period of a plasma display device according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 유지방전 구동 회로도이다. 3 is a sustain discharge driving circuit diagram according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 또 다른 유지방전 구동 회로도이다. 4 is another sustain discharge driving circuit diagram according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 전력 회수 회로의 구동 파형도이다.5 is a driving waveform diagram of a power recovery circuit according to an embodiment of the present invention.

도 6은 본 발명의 제1 실시예에 따른 게이트 구동 회로에 대한 도면이다.6 is a diagram of a gate driving circuit according to a first embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 증폭기(511a)의 일례로 푸시풀 증폭기를 나타내는 도면이다.7 illustrates a push-pull amplifier as an example of the amplifier 511a according to the embodiment of the present invention.

도 8은 본 발명의 제2 실시예에 따른 게이트 구동 회로에 대한 도면이다.8 is a diagram of a gate driving circuit according to a second embodiment of the present invention.

도 9는 본 발명의 제3 실시예에 따른 게이트 구동 회로에 대한 도면이다.9 is a diagram of a gate driving circuit according to a third embodiment of the present invention.

도 10은 본 발명의 제4 실시예에 따른 게이트 구동 회로에 대한 도면이다.10 is a diagram of a gate driving circuit according to a fourth embodiment of the present invention.

도 11은 본 발명의 제5 실시예에 따른 게이트 구동 회로에 대한 도면이다.11 is a diagram of a gate driving circuit according to a fifth embodiment of the present invention.

본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것이다. The present invention relates to a plasma display device and a driving device thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수백 만개 이상의 방전 셀(이하, "셀"이라 함)이 매트릭스 형태로 배열되어 있다. A plasma display device is a flat display device that displays characters or images by using plasma generated by gas discharge, and millions or more of discharge cells (hereinafter, referred to as "cells") are arranged in a matrix form according to their size. .

일반적으로 플라즈마 표시 장치에서는 1 프레임이 각각의 휘도 가중치를 가지는 복수의 서브필드로 나누어져 구동되며, 서브필드의 조합에 의해 계조가 표현된다. 일반적으로 각 서브필드는 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다. In general, in a plasma display device, one frame is driven by being divided into a plurality of subfields having respective luminance weights, and gray scales are expressed by a combination of subfields. In general, each subfield includes a reset period, an address period, and a sustain period.

리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 셀을 초기화하는 역할을 한다. 어드레스 기간은 복수의 셀 중 켜질 셀과 켜지지 않을 셀을 선택하는 기간이다. 유지 기간은 어드레스 기간에서 선택된 셀을 해당 서브필드의 가중치에 해당하는 기간 동안 유지방전을 시키는 기간이다.The reset period serves to initialize the cell in order to stably perform the address discharge. The address period is a period for selecting cells to be turned on and cells not to be turned on among the plurality of cells. The sustain period is a period during which the sustain discharge is discharged for a period corresponding to the weight of the subfield selected from the address period.

이러한 유지방전은 두 전극에 교대로 유지방전 펄스가 인가되어서 일어난다. 이때, 두 전극은 용량성 부하(이하, 패널 커패시터라 함)로 작용하기 때문에 두 전극에 유지방전 펄스를 인가하기 위해서는 유지방전을 위한 전력 이외에 무효 전력이 필요하다. 따라서, 유지방전 구동 회로는 무효 전력을 회수하여 재사용하는 전력 회수 회로를 일반적으로 포함한다. This sustain discharge is caused by alternately applying sustain discharge pulses to the two electrodes. In this case, since the two electrodes act as capacitive loads (hereinafter, referred to as panel capacitors), in order to apply the sustain discharge pulse to the two electrodes, reactive power is required in addition to the power for the sustain discharge. Therefore, the sustain discharge drive circuit generally includes a power recovery circuit for recovering and reusing reactive power.

그러나 전력 회수 회로가 동작하지 않으면, 전력 회수는 안되더라도유지 방 전은 계속 일어나므로 유지 방전 펄스를 공급하기 위한 스위치에서 하드 스위칭(hard switching)이 발생하여 이것에 의해 생기는 열로 인해 스위치가 파손될 위험이 높다.However, if the power recovery circuit does not operate, the sustain discharge continues even if power recovery is not performed, so that there is a risk of hard switching occurring in the switch for supplying the sustain discharge pulse, and the heat generated by the switch causes the switch to be broken. high.

따라서, 전력 회수 회로의 동작 여부를 간편하게 확인할 수 있는 방법이 필요하다.Therefore, there is a need for a method for easily checking whether the power recovery circuit is operating.

본 발명이 이루고자 하는 기술적 과제는 전력 회수 회로의 이상 여부를 간편하게 확인할 수 있는 플라즈마 표시 장치 및 그 구동 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a driving device thereof capable of easily checking whether or not a power recovery circuit is abnormal.

상기한 목적을 달성하기 위한 본 발명의 한 특징에 따른 플라즈마 표시 장치는, 일 방향으로 형성된 복수의 전극; 상기 복수의 전극과 전력 회수용 전원 사이에 연결되는 적어도 하나의 인덕터; 상기 인덕터와 상기 전극 사이 또는 상기 인덕터와 상기 전력 회수용 전원 사이에 연결되는 제1 트랜지스터; 상기 인덕터와 상기 전극 사이 또는 상기 인덕터와 상기 전력 회수용 전원 사이에 연결되는 제2 트랜지스터; 및 상기 제1 트랜지스터 또는 상기 제2 트랜지스터의 게이트에 하이 레벨 전압 또는 로우 레벨 전압을 인가하며, 상기 게이트로 전류가 공급될 때 발광하는 발광 다이오드 및 상기 발광 다이오드와 반대 방향으로 병렬 연결된 제1 다이오드를 포함하는 게이트 구동 회로를 포함한다.A plasma display device according to an aspect of the present invention for achieving the above object, a plurality of electrodes formed in one direction; At least one inductor connected between the plurality of electrodes and a power recovery power source; A first transistor connected between the inductor and the electrode or between the inductor and the power recovery power supply; A second transistor connected between the inductor and the electrode or between the inductor and the power recovery power supply; And a light emitting diode that applies a high level voltage or a low level voltage to a gate of the first transistor or the second transistor, and emits light when a current is supplied to the gate, and a first diode connected in parallel to the light emitting diode. It includes a gate driving circuit including.

본 발명의 다른 특징에 따른 플라즈마 표시 장치는, 일 방향으로 형성된 복수의 전극; 상기 복수의 전극과 전력 회수용 전원 사이에 연결되는 적어도 하나의 인덕터; 상기 인덕터와 상기 전극 사이 또는 상기 인덕터와 상기 전력 회수용 전원 사이에 연결되는 제1 트랜지스터; 상기 인덕터와 상기 전극 사이 또는 상기 인덕터와 상기 전력 회수용 전원 사이에 연결되는 제2 트랜지스터; 및 상기 제1 트랜지스터 또는 상기 제2 트랜지스터의 게이트에 하이 레벨 전압 또는 로우 레벨 전압을 인가하며, 상기 제1 트랜지스터 또는 제2 트랜지스터의 게이트와 소스 사이에 연결되어 상기 게이트로 전류가 공급될 때 발광하는 발광 다이오드를 포함하는 게이트 구동 회로를 포함한다. According to another aspect of the present invention, a plasma display device includes a plurality of electrodes formed in one direction; At least one inductor connected between the plurality of electrodes and a power recovery power source; A first transistor connected between the inductor and the electrode or between the inductor and the power recovery power supply; A second transistor connected between the inductor and the electrode or between the inductor and the power recovery power supply; And applies a high level voltage or a low level voltage to a gate of the first transistor or the second transistor, and is connected between a gate and a source of the first transistor or the second transistor to emit light when a current is supplied to the gate. And a gate driving circuit including a light emitting diode.

본 발명의 또다른 특징에 따르면, 일 방향으로 형성되어 있는 복수의 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치는, 상기 복수의 전극에 연결되는 적어도 하나의 인덕터; 상기 인덕터에 연결되어 턴온 시에 상기 전극의 전압이 증가하도록 동작하는 제1 트랜지스터; 상기 인덕터에 연결되어 턴온 시에 상기 전극의 전압을 감소하도록 동작하는 제2 트랜지스터; 및 상기 제1 트랜지스터 또는 상기 제2 트랜지스터의 게이트에 연결되어, 상기 제1 트랜지스터 또는 상기 제2 트랜지스터가 턴온 시에 발광하는 발광 다이오드 및 상기 발광 다이오드와 반대 방향으로 병렬 연결된 제1 다이오드를 포함하는 게이트 구동 회로를 포함한다.According to another feature of the invention, an apparatus for driving a plasma display device including a plurality of electrodes formed in one direction, at least one inductor connected to the plurality of electrodes; A first transistor coupled to the inductor and operable to increase a voltage of the electrode when turned on; A second transistor coupled to the inductor and operable to reduce a voltage of the electrode when turned on; And a light emitting diode connected to a gate of the first transistor or the second transistor, the light emitting diode emitting light when the first transistor or the second transistor is turned on, and a first diode connected in parallel to the light emitting diode in the opposite direction. It includes a drive circuit.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략 하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨". "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.In addition, the wall charge referred to in the present invention refers to a charge formed close to each electrode on the wall of the cell (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but here it is "formed" in the electrode. Describe as "accumulated" or "stacked." In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다. A plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 평면도이다. 1 is a schematic plan view of a plasma display device according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 플라즈마 표시 장치는 플라즈마 디스플레이 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.As illustrated in FIG. 1, the plasma display apparatus includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500.

플라즈마 디스플레이 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am)(이하, "A 전극"이라 함), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) (이하, "X 전극"이라 함)및 주사 전극(Y1∼Yn)(이하, "Y 전극"이라 함)을 포함한다. The plasma display panel 100 includes a plurality of address electrodes A1 to Am extending in the column direction (hereinafter referred to as "A electrode"), and a plurality of sustain electrodes X1 to Xn extending in pairs in the row direction. ) (Hereinafter referred to as "X electrode") and scan electrodes Y1 to Yn (hereinafter referred to as "Y electrode").

이때, A 전극(A1∼Am)과 X 및 Y 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀을 형성한다. 이러한 플라즈마 디스플레이 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.At this time, the discharge space at the intersection of the A electrodes A1 to Am and the X and Y electrodes X1 to Xn and Y1 to Yn forms a cell. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 구동 제어 신호, 유지 전극 구동 제어신호 및 주사 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.The controller 200 receives an image signal from the outside and outputs an address driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield is composed of a reset period, an address period, and a sustain period.

어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The address electrode driver 300 receives an address drive control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

주사전극 구동부(400)는 제어부(200)로부터 주사전극 구동 제어신호를 수신하여 주사 전극에 구동 전압을 인가한다.The scan electrode driver 400 receives a scan electrode driving control signal from the controller 200 and applies a driving voltage to the scan electrode.

유지전극 구동부(500)는 제어부(200)로부터 유지전극 구동 제어신호를 수신하여 유지 전극에 구동 전압을 인가한다.The sustain electrode driver 500 receives the sustain electrode driving control signal from the controller 200 and applies a driving voltage to the sustain electrode.

다음, 본 발명의 실시예에 따른 플라즈마 표시 장치의 유지 기간에서의 구동 파형에 대해서 도 2를 참조하여 설명한다. Next, a driving waveform in the sustain period of the plasma display device according to the embodiment of the present invention will be described with reference to FIG. 2.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 유지 기간에서의 구동 파형을 나타내는 도면이다. 도 2에서는 한 서브필드의 유지 기간에서 X 전극과 Y 전극에 인가되는 구동 파형만을 도시하였다. 2 is a view showing a driving waveform in a sustain period of a plasma display device according to an embodiment of the present invention. In FIG. 2, only the driving waveforms applied to the X electrode and the Y electrode in the sustain period of one subfield are shown.

도 2에 도시한 바와 같이, 유지 기간에서 Vs 전압과 0V 전압을 교대로 가지는 유지방전 펄스가 X 전극과 Y 전극에 인가되며, X 전극과 Y 전극에 인가되는 유지방전 펄스의 위상은 반대이다. 이와 같이 하면, X 전극과 Y 전극의 전압차는 Vs 전압과 -Vs 전압을 교대로 가진다. As shown in Fig. 2, in the sustain period, a sustain discharge pulse having alternating Vs voltage and 0V voltage is applied to the X electrode and the Y electrode, and the phase of the sustain discharge pulse applied to the X electrode and the Y electrode is reversed. In this way, the voltage difference between the X electrode and the Y electrode alternates between the Vs voltage and the -Vs voltage.

이때, 어드레스 기간에서 X 전극과 Y 전극 사이에 소정의 벽 전압이 형성되어 있으면, 두 전극에 인가된 전압차(Vs)와 벽 전압에 의해 방전이 일어난다. 그 방전에 의해 두 전극에서 벽 전압은 반대 극성으로 바뀌고, 두 전극에 인가된 반대 극성의 전압차(-Vs)에 의해 다시 방전이 일어난다. 그리고 이 과정이 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복되어 화상이 표시된다. At this time, if a predetermined wall voltage is formed between the X electrode and the Y electrode in the address period, the discharge is caused by the voltage difference Vs and the wall voltage applied to the two electrodes. The discharge causes the wall voltage at the two electrodes to change to the opposite polarity, and the discharge occurs again by the voltage difference (-Vs) of the opposite polarity applied to the two electrodes. This process is repeated the number of times corresponding to the weight indicated by the subfield to display the image.

다음, 도 2의 유지방전 펄스를 생성할 수 있는 전력 회수 회로에 대해서 도 3 내지 도 5를 참조하여 설명한다. Next, a power recovery circuit capable of generating the sustain discharge pulse of FIG. 2 will be described with reference to FIGS. 3 to 5.

도 3은 본 발명의 실시 예에 따른 유지방전 구동 회로를 나타내는 도면이다. 3 is a view showing a sustain discharge driving circuit according to an embodiment of the present invention.

도 3에는 트랜지스터를 바디 다이오드(도시하지 않음)를 가지는 n채널 전계 효과 트랜지스터로 도시하였으며, 바디 다이오드의 캐소드는 트랜지스터의 드레인에, 바디 다이오드의 애노드는 트랜지스터의 소스에 각각 연결된다. 이러한 트랜지스터는 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있다. 그리고 도 3에서 각 트랜지스터는 병렬 연결된 복수의 트랜지스터로 형성될 수 있다. 또한 도 3에서는 편의상 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였으며, X 전극에 연결되는 유지방전 구동 회로만 도시하였다.3 shows the transistor as an n-channel field effect transistor with a body diode (not shown), the cathode of the body diode being connected to the drain of the transistor and the anode of the body diode being connected to the source of the transistor, respectively. Such transistors may consist of other switches having the same or similar function. In FIG. 3, each transistor may be formed of a plurality of transistors connected in parallel. In addition, FIG. 3 illustrates a capacitive component formed by the X electrode and the Y electrode as a panel capacitor Cp for convenience, and only a sustain discharge driving circuit connected to the X electrode is illustrated.

도 3에 나타낸 바와 같이, 본 발명의 실시 예에 따른 유지방전 구동 회로는 전력 회수 회로(510) 및 유지 전압 공급부(520)를 포함한다.As shown in FIG. 3, the sustain discharge driving circuit according to the embodiment of the present invention includes a power recovery circuit 510 and a sustain voltage supply unit 520.

전력 회수 회로(510)는 트랜지스터(Xr, Xf), 인덕터(L), 다이오드(D1, D2) 및 전력 회수용 커패시터(C1)를 포함한다. The power recovery circuit 510 includes transistors Xr and Xf, an inductor L, diodes D1 and D2, and a power recovery capacitor C1.

인덕터(L)의 제1단이 패널 커패시터(Cp)의 유지 전극(X)에 연결되고, 인덕터(L)의 제2단에 다이오드(D1)의 캐소드가 연결된다. 다이오드(D1)의 애노드는 트랜지스터(Xr)의 소스에 연결되며 트랜지스터(Xr)의 드레인이 전력 회수용 커패시터(C1)와 연결된다.The first end of the inductor L is connected to the sustain electrode X of the panel capacitor Cp, and the cathode of the diode D1 is connected to the second end of the inductor L. The anode of the diode D1 is connected to the source of the transistor Xr and the drain of the transistor Xr is connected to the power recovery capacitor C1.

또한 인덕터(L)의 제2단은 다이오드(D2)의 애노드와 연결된다. 다이오드(D2)의 캐소드는 트랜지스터(Xf)의 드레인에 연결되며, 트랜지스터(Xf)의 소스는 전력 회수용 커패시터(C1)와 연결된다. In addition, the second end of the inductor L is connected to the anode of the diode D2. The cathode of the diode D2 is connected to the drain of the transistor Xf, and the source of the transistor Xf is connected to the power recovery capacitor C1.

이때, 전력회수용 커패시터(C1)에는 Vs 전압과 0V 전압의 차의 대략 절반에 해당하는 전압(Vs/2)이 충전되어 있다.At this time, the power recovery capacitor C1 is charged with a voltage Vs / 2 corresponding to approximately half of the difference between the Vs voltage and the 0V voltage.

다이오드(D1)는 트랜지스터(Xr)가 바디 다이오드를 가질 경우 인덕터(L)에서 트랜지스터(Xr)의 바디 다이오드를 통하여 전력회수용 커패시터(C1)로 형성되는 경로를 차단하는 역할을 한다. 마찬가지로 다이오드(D2)는 트랜지스터(Xf)가 바디 다이오드를 가질 경우 전력회수용 커패시터(C1)에서 트랜지스터(Xf)의 바디 다이오드를 통하여 인덕터(L)로 형성되는 경로를 차단하는 역할을 한다. 이때, 스위치(Xr, Xf)가 바디 다이오드를 가지지 않는다면 다이오드(D1, D2)가 제거될 수도 있다. The diode D1 serves to block a path formed from the inductor L to the power recovery capacitor C1 through the body diode of the transistor Xr when the transistor Xr has a body diode. Similarly, when the transistor Xf has a body diode, the diode D2 blocks a path formed from the power recovery capacitor C1 to the inductor L through the body diode of the transistor Xf. At this time, if the switches Xr and Xf do not have a body diode, the diodes D1 and D2 may be removed.

이와 같이 연결된 전력 회수 회로(510)는 패널 커패시터(Cp)의 전압을 Vs 전압으로 충전시키거나 접지 전압으로 방전시키는 역할을 한다.The connected power recovery circuit 510 connects the voltage of the panel capacitor Cp to Vs. It charges to voltage or discharges to ground voltage.

그리고 전력 회수 회로(510)에서 다이오드(D1)와 트랜지스터(Xr) 사이의 연결 순서는 바뀔 수 있으며, 마찬가지로 다이오드(D2)와 트랜지스터(Xf) 사이의 연 결 순서도 바뀔 수 있다.In the power recovery circuit 510, the connection order between the diode D1 and the transistor Xr may be changed, and the connection order between the diode D2 and the transistor Xf may be changed.

유지 전압 공급부(520)는 패널 커패시터(Cp)의 유지 전극(X)에 연결되며, 두 개의 트랜지스터(Xs, Xg)를 포함한다. 트랜지스터(Xs)는 유지방전 전압(Vs)을 공급하는 전원과 패널 커패시터(Cp)의 유지 전극(X) 사이에 연결되어 있으며, 트랜지스터(Xg)는 접지 전압을 공급하는 전원과 패널 커패시터(Cp) 사이에 연결되어 있다. 이 트랜지스터(Xs, Xg)는 패널 커패시터(Cp)에 Vs 전압과 접지 전압을 각각 공급한다.The sustain voltage supply unit 520 is connected to the sustain electrode X of the panel capacitor Cp and includes two transistors Xs and Xg. The transistor Xs is connected between the power supply for supplying the sustain discharge voltage Vs and the sustain electrode X of the panel capacitor Cp, and the transistor Xg is the power supply for supplying the ground voltage and the panel capacitor Cp. It is connected between. These transistors (Xs, Xg) have Vs on the panel capacitor (Cp) Supply voltage and ground voltage respectively.

그리고 도 4에 도시한 바와 같이 인덕터(L)를 전력 회수용 커패시터(C1)과 트랜지스터(Xr,Xf) 사이에 연결할 수도 있다.As shown in FIG. 4, the inductor L may be connected between the power recovery capacitor C1 and the transistors Xr and Xf.

다음 도 5를 참조하여 도 3의 구동 회로의 시계열적 동작에 대해서 설명한다.Next, a time series operation of the driving circuit of FIG. 3 will be described with reference to FIG. 5.

다음, 도 5의 T1 기간에 도시한 바와 같이, 패널 커패시터(Cp)의 X 전극 전압(Vx)이 0V일 때 트랜지스터(Xg)가 턴오프되고, 트랜지스터(Xr)가 턴온되면, 커패시터(C1), 트랜지스터(Xr), 다이오드(D1), 인덕터(L) 및 패널 커패시터(Cp)로 공진 전류가 흘러서 패널 커패시터(Cp)의 X 전극 전압(Vx)이 증가한다. 즉, 트랜지스터(Xr)와 다이오드(D1)는 패널 커패시터(Cp)의 전압을 증가시키는 상승 경로를 형성한다. 이때, 이론적으로 X 전극 전압(Vx)은 전력 회수용 커패시터(C1)의 전압의 2배인 Vs 전압까지 최대한 증가할 수 있으나, 회로에 존재하는 기생 성분 등으로 인해 Vs 전압보다 소정 전압만큼 낮은 전압까지 증가할 수 있다. 이어서, T2 기간에 서 트랜지스터(Xs)가 턴온되어 Vs 전압이 패널 커패시터(Cp)의 X 전극에 인가된다. Next, as shown in the period T1 of FIG. 5, when the X electrode voltage Vx of the panel capacitor Cp is 0V, the transistor Xg is turned off, and when the transistor Xr is turned on, the capacitor C1 is turned on. The resonance current flows through the transistor Xr, the diode D1, the inductor L, and the panel capacitor Cp to increase the X electrode voltage Vx of the panel capacitor Cp. That is, the transistor Xr and the diode D1 form a rising path for increasing the voltage of the panel capacitor Cp. At this time, in theory, the X electrode voltage Vx may be increased as much as possible to the voltage Vs that is twice the voltage of the power recovery capacitor C1, but may be up to a voltage lower than the voltage Vs due to parasitic components present in the circuit. Can increase. Subsequently, the transistor Xs is turned on in the T2 period so that the Vs voltage is applied to the X electrode of the panel capacitor Cp.

다음, T3 기간에서 트랜지스터(Xs)가 턴오프되고, 트랜지스터(Xf)가 턴온되면 패널 커패시터(Cp), 인덕터(L), 다이오드(D2), 트랜지스터(Xf) 및 커패시터(C1)로 공진 전류가 흘러서 패널 커패시터(Cp)의 X 전극 전압(Vx)이 감소한다. 즉, 트랜지스터(Xf)와 다이오드(D2)는 패널 커패시터(Cp)의 전압을 감소시키는 하강 경로를 형성한다. 이때, 이론적으로 X 전극 전압(Vx)은 0V까지 최대한 감소할 수 있으나, 회로에 존재하는 기생 성분 등으로 인해 0V보다 소정 전압만큼 높은 전압까지 감소할 수 있다. 이어서, T4 기간에서 트랜지스터(Xg)가 턴온되어 0V 전압이 패널 커패시터(Cp)의 X 전극에 인가된다. Next, in the period T3, the transistor Xs is turned off, and when the transistor Xf is turned on, a resonance current is applied to the panel capacitor Cp, the inductor L, the diode D2, the transistor Xf, and the capacitor C1. As a result, the X electrode voltage Vx of the panel capacitor Cp decreases. That is, the transistor Xf and the diode D2 form a falling path for reducing the voltage of the panel capacitor Cp. In this case, the X electrode voltage Vx may theoretically decrease to 0V as much as possible, but may decrease to a voltage higher than 0V by a predetermined voltage due to parasitic components present in the circuit. Subsequently, in the period T4, the transistor Xg is turned on so that a 0V voltage is applied to the X electrode of the panel capacitor Cp.

이와 같이 트랜지스터(Xr, Xs, Xf, Xg)의 턴온/턴오프 조합에 의해 T1 내지 T4 기간이 반복되어 도 3에 도시한 유지방전 펄스가 X 전극에 인가될 수 있다. 그리고 도 4에서는 인덕터(L)를 하나로 도시하였지만, 인덕터를 두 개로 형성하여 앞에서 설명한 상승 경로와 X 전극 사이 및 앞에서 설명한 하강 경로와 X 전극 사이에 각각 다른 인덕터를 연결할 수도 있다. As described above, the T1 to T4 periods are repeated by the turn-on / turn-off combination of the transistors Xr, Xs, Xf, and Xg so that the sustain discharge pulse shown in FIG. 3 can be applied to the X electrode. Although FIG. 4 illustrates one inductor L, two inductors may be formed to connect different inductors between the rising path and the X electrode and the falling path and the X electrode.

다음, 전력 회수 회로(510)의 동작여부를 알 수 있도록 트랜지스터(Xr 또는 Xf)의 게이트에 연결된 게이트 구동 회로(511)에 대해서 도 6을 참조하여 설명한다. Next, the gate driving circuit 511 connected to the gate of the transistor Xr or Xf will be described with reference to FIG. 6 so that the operation of the power recovery circuit 510 can be known.

단, 각각의 트랜지스터(Xr,Xf)의 게이트에 연결된 게이트 구동회로는 동일하기 때문에 편의상 트랜지스터(Xf)에 대해서만 설명하기로 한다.However, since the gate driving circuits connected to the gates of the transistors Xr and Xf are the same, only the transistor Xf will be described for convenience.

도 6는 본 발명의 제1 실시예에 따른 게이트 구동 회로에 대한 도면으로 두 개의 트랜지스터(Xr, Xf)에 동일하게 연결된 회로중 트랜지스터(Xf)부분을 나타낸 도면이다.FIG. 6 is a diagram illustrating a gate driving circuit according to a first embodiment of the present invention and shows a portion of a transistor Xf in a circuit that is equally connected to two transistors Xr and Xf.

도 6에서는 제어 신호(in)를 0V와 5V 사이를 스윙하는 신호로 도시하였으며, 증폭기(511a)를 제어 신호(in)에 응답하여 0V와 15V 사이를 스윙하는 신호를 출력하는 것으로 도시하였다. In FIG. 6, the control signal in is illustrated as a signal swinging between 0V and 5V, and the amplifier 511a is illustrated as outputting a signal swinging between 0V and 15V in response to the control signal in.

도 6에 도시한 바와 같이, 제1 실시예에 따른 게이트 구동 회로(511)는 증폭기(511a), 커패시터(C2), 발광 다이오드(D3), 다이오드(D4) 및 저항(R1, R2)을 포함한다. 증폭기(511a)는 제어 신호(in)에 응답하여 트랜지스터(Xf)의 게이트를 구동할 수 있는 하이 레벨 전압 또는 로우 레벨 전압을 출력한다. 일반적으로 제어 신호(in)는 제어부(200)에서 트랜지스터(Xf)의 턴온/턴오프를 제어하기 위해서 출력되는 신호이며, 제어부(200)에서 사용되는 낮은 전압 범위를 가진다. 그런데 이러한 제어 신호(in)의 레벨만으로 트랜지스터(Xf)의 턴온/턴오프를 제어할 수 없으므로 제어 신호(in)의 레벨을 증폭하기 위한 증폭기(511a)가 사용되며, 예를 들어 푸쉬풀 증폭기가 사용될 수 있다. As shown in FIG. 6, the gate driving circuit 511 according to the first embodiment includes an amplifier 511a, a capacitor C2, a light emitting diode D3, a diode D4, and resistors R1 and R2. do. The amplifier 511a outputs a high level voltage or a low level voltage capable of driving the gate of the transistor Xf in response to the control signal in. In general, the control signal in is a signal output from the controller 200 to control the turn-on / turn-off of the transistor Xf, and has a low voltage range used by the controller 200. However, since the turn-on / turn-off of the transistor Xf cannot be controlled only by the level of the control signal in, an amplifier 511a for amplifying the level of the control signal in is used. Can be used.

증폭기(511a)는 하이 레벨 전원 입력단이 15V에 연결되고 로우 레벨 전원 입력단이 0V에 연결되어 있다. 커패시터(C2)는 증폭기(511a)의 출력단과 트랜지스터(Xf)의 게이트 사이에 연결되어 있으며, 증폭기(511a)의 낮은 출력 전압에 대응하여 Vs/2 전압이 충전되어 있다. 그리고 트랜지스터(Xf)의 게이트부와 증폭기(511a) 사이에 발광 다이오드(D3)와 다이오드(D4)가 반대 방향으로 병렬 연결되어있다. The amplifier 511a has a high level power input connected to 15V and a low level power input connected to 0V. The capacitor C2 is connected between the output terminal of the amplifier 511a and the gate of the transistor Xf, and is charged with a Vs / 2 voltage corresponding to the low output voltage of the amplifier 511a. The light emitting diode D3 and the diode D4 are connected in parallel in opposite directions between the gate portion of the transistor Xf and the amplifier 511a.

즉, 발광 다이오드(D3)는 커패시터(C2)의 제2 단에 애노드가, 트랜지스터 (Xf)의 게이트에 캐소드가 연결되어 있다. 반면, 다이오드(D4)는 커패시터(C2)의 제2 단에 캐소드가, 트랜지스터(Xf)의 게이트에 애노드가 연결되어 있다. That is, in the light emitting diode D3, an anode is connected to the second end of the capacitor C2 and a cathode is connected to the gate of the transistor Xf. On the other hand, the diode D4 has a cathode connected to the second end of the capacitor C2 and an anode connected to the gate of the transistor Xf.

또한 트랜지스터(Xf)의 게이트와 커패시터(C2) 사이 및 트랜지스터(Xf)의 소스와 커패시터(C2) 사이에는 순간적인 전압 변화를 방지하기 위해 저항(R1, R2)이 각각 연결될 수도 있다. 또한 커패시터(C2)의 제1 단과 접지 전원 사이에 저항(R3)을 연결하여 순간적인 전압 변화를 방지할 수도 있다.In addition, the resistors R1 and R2 may be connected between the gate of the transistor Xf and the capacitor C2 and between the source of the transistor Xf and the capacitor C2 to prevent an instantaneous voltage change. In addition, a resistor R3 may be connected between the first terminal of the capacitor C2 and the ground power supply to prevent an instantaneous voltage change.

다음, 도 6의 게이트 구동 회로(511)의 동작에 대해서 설명한다. Next, the operation of the gate driving circuit 511 of FIG. 6 will be described.

도 5의 T3 기간에서 패널 커패시터(Cp)의 X 전극 전압(Vx)을 감소시키기 위해 제어 신호(in)가 5V로 되면, 증폭기(511a)의 출력 전압(out)은 15V로 된다. 이때, 커패시터(C1)에 Vs/2 전압이 충전되어 있으므로 트랜지스터(Xf)의 게이트에는 Vs/2 전압과 15V의 합에 해당하는 전압(15+Vs/2)이 인가된다. 그러면 트랜지스터(Xf)의 게이트-소스 전압이 문턱 전압보다 큰 15V가 되기 때문에 트랜지스터(Xf)가 정상적인 상태라면 트랜지스터(Xf)는 턴온된다. 따라서 증폭기(511a)에서 발광 다이오드(D3)를 통하여 트랜지스터(Xf)의 게이트로 전류가 흐르므로, 발광 다이오드(D3)는 발광한다.When the control signal in becomes 5V in order to reduce the X electrode voltage Vx of the panel capacitor Cp in the period T3 of FIG. 5, the output voltage out of the amplifier 511a becomes 15V. At this time, since the voltage Vs / 2 is charged in the capacitor C1, a voltage (15 + Vs / 2) corresponding to the sum of the voltage Vs / 2 and 15V is applied to the gate of the transistor Xf. Then, since the gate-source voltage of the transistor Xf becomes 15V which is larger than the threshold voltage, the transistor Xf is turned on when the transistor Xf is in a normal state. Therefore, since the current flows from the amplifier 511a to the gate of the transistor Xf through the light emitting diode D3, the light emitting diode D3 emits light.

이때, 트랜지스터(Xf)가 소손된 상태라면 트랜지스터(Xf)는 동작하지 않는다. 따라서 제어 신호(in)가 5V로 된 경우, 증폭기(511a)와 트랜지스터(Xf)의 게이트 사이에 전류 경로가 형성되지 않아서, 발광 다이오드(D3)는 발광하지 않는다.At this time, if the transistor Xf is burnt out, the transistor Xf does not operate. Therefore, when the control signal in becomes 5V, no current path is formed between the amplifier 511a and the gate of the transistor Xf, so that the light emitting diode D3 does not emit light.

그리고, 제어 신호(in)가 0V가 되면, 증폭기(511a)의 출력 전압(out)은 0V로 된다. 이때, 트랜지스터(Xf)의 게이트-소스 전압이 0V가 되기 때문에 전류는 다이 오드(D4)를 통해 저항(R3)을 거쳐 접지 전원으로 흐르게 된다. When the control signal in becomes 0V, the output voltage out of the amplifier 511a becomes 0V. At this time, since the gate-source voltage of the transistor Xf becomes 0V, current flows through the resistor D3 through the diode D4 to the ground power source.

이와 같이 본 발명의 제1 실시예에 따르면 발광 다이오드의 발광 여부를 통해 트랜지스터(Xf)의 동작 상태를 알 수 있다. 따라서, 병렬 연결된 발광 다이오드(D3)와 다이오드(D4)는 증폭기(511a)의 출력단과 커패시터(C2)의 사이, 또는 트랜지스터(Xf)의 게이트와 저항(R1) 사이에 위치하여도 무방하다.As described above, according to the first embodiment of the present invention, the operation state of the transistor Xf can be known by whether the light emitting diode emits light. Therefore, the light emitting diodes D3 and D4 connected in parallel may be located between the output terminal of the amplifier 511a and the capacitor C2 or between the gate of the transistor Xf and the resistor R1.

이때, 본 발명의 실시예에 있어서, 증폭기(511a)는 제어 신호(in)의 레벨을 증폭하기 위해 사용되며, 예를 들어 푸쉬풀 증폭기를 사용할 수 있다.At this time, in the embodiment of the present invention, the amplifier 511a is used to amplify the level of the control signal in, for example, a push-pull amplifier may be used.

도 7은 본 발명의 실시예에 따른 증폭기(511a)의 일례로 푸시풀 증폭기를 나타내는 도면이다.7 illustrates a push-pull amplifier as an example of the amplifier 511a according to the embodiment of the present invention.

도 7을 보면, NPN 트랜지스터(X1)와 PNP 트랜지스터(X2)는 푸시풀 회로(511a)를 형성하여, 서로 연결된 베이스(B 및 B')를 통해 입력된 제어 신호(in)에 응답하여 15V 전압 또는 0V 전압을 출력한다. Referring to FIG. 7, the NPN transistor X1 and the PNP transistor X2 form a push-pull circuit 511a so as to respond to a 15V voltage in response to a control signal in input through the bases B and B 'connected to each other. Or output 0V.

구체적으로, 푸시풀 회로(511a)의 하이 레벨 전원 입력단(즉, NPN 트랜지스터(X1)의 컬렉터(C))은 15V 전압을 공급하는 전원에 연결되고 로우 레벨 전원 입력단(즉, PNP 트랜지스터(X2)의 컬렉터(C'))은 접지 전원에 연결되어 있다. NPN 트랜지스터(X1)의 이미터(E)와 PNP 트랜지스터(X2)의 이미터(E')가 푸시풀 회로(511a)의 출력단(out)에 연결되어 있다.Specifically, the high level power input terminal (ie, the collector C of the NPN transistor X1) of the push-pull circuit 511a is connected to a power supply for supplying a 15V voltage and the low level power input terminal (ie, the PNP transistor X2). Collector (C ') is connected to ground power. The emitter E of the NPN transistor X1 and the emitter E 'of the PNP transistor X2 are connected to the output out of the push-pull circuit 511a.

따라서, 푸시풀 회로(511a)의 입력단(in)을 통해 5V의 제어 신호가 입력되면 출력단(out)을 통해 15V로 증폭된 전압이 생성되어 트랜지스터(Xf)를 턴온시키고, 0V의 제어 신호가 입력되면 출력단(out)을 통해 0V의 신호가 생성되어 트랜지스터 (Xf)를 턴오프 시킨다.Therefore, when a 5V control signal is input through the input terminal in of the push-pull circuit 511a, a voltage amplified to 15V is generated through the output terminal (out) to turn on the transistor Xf, and a 0V control signal is input. Then, a 0V signal is generated through the output (out) to turn off the transistor (Xf).

또한 도 6에 나타낸 바와 같이, 본 발명의 제1 실시예의 게이트 구동 회로뿐만 아니라 증폭기(511a)와 트랜지스터(Xf)의 게이트 사이에 발광 다이오드가 연결이 될 경우, 다른 형태의 게이트 구동 회로도 가능하다. In addition, as shown in FIG. 6, when the light emitting diode is connected between the amplifier 511a and the gate of the transistor Xf as well as the gate driving circuit of the first embodiment of the present invention, other types of gate driving circuits are possible.

도 8은 본 발명의 제2 실시예에 따른 게이트 구동 회로에 대한 도면으로 도 6과 마찬가지로 두 개의 트랜지스터(Xr, Xf)에 동일하게 연결된 회로중 트랜지스터(Xf)부분을 나타낸 도면이다.FIG. 8 is a diagram illustrating a gate driving circuit according to a second exemplary embodiment of the present invention and shows a portion of a transistor Xf of a circuit connected to two transistors Xr and Xf in the same manner as in FIG. 6.

또한 도 8에서는 도 6과 같이, 제어 신호(in)를 0V와 5V 사이를 스윙하는 신호로 도시하였으며, 증폭기(512a)를 제어 신호(in)에 응답하여 0V와 15V 사이를 스윙하는 신호를 출력하는 것으로 도시하였으며, 증폭기(512a)의 동작에 대한 중복되는 설명은 생략하기로 한다. In addition, in FIG. 8, as shown in FIG. 6, the control signal in is shown as a signal swinging between 0V and 5V, and the amplifier 512a outputs a signal swinging between 0V and 15V in response to the control signal in. Although not shown, overlapping description of the operation of the amplifier 512a will be omitted.

도 8에 도시한 바와 같이, 제2 실시예에 따른 게이트 구동 회로(512)는 증폭기(512a), 커패시터(C2), 발광 다이오드(D5) 및 저항(R1, R2, R3, R4)을 포함한다. 커패시터(C2)는 증폭기(512a)의 출력단(out)과 트랜지스터(Xf)의 게이트 사이에 연결되어 있다. 그리고 커패시터(C2)의 제1단과 접지 전원 사이에는 저항(R3)이 연결되고, 커패시터(C2)의 제2단과 트랜지스터(Xf)의 소스 사이에 저항(R4)이 연결된다. 그러면 게이트 구동 회로(512)의 출력단(out)에 0V 전압이 출력될 때, 저항(R4), 커패시터(C2) 및 접지 전원의 경로로 커패시터(C2)에 트랜지스터(Xf)의 소스 전압이 충전될 수 있다. 그리고 커패시터(C2)의 제2단과 트랜지스터(Xf)의 소스 사이에 발광 다이오드(D5)와 저항(R2)을 연결한다.As shown in FIG. 8, the gate driving circuit 512 according to the second embodiment includes an amplifier 512a, a capacitor C2, a light emitting diode D5, and resistors R1, R2, R3, and R4. . The capacitor C2 is connected between the output terminal out of the amplifier 512a and the gate of the transistor Xf. A resistor R3 is connected between the first terminal of the capacitor C2 and the ground power supply, and a resistor R4 is connected between the second terminal of the capacitor C2 and the source of the transistor Xf. Then, when the 0V voltage is output to the output terminal (out) of the gate driving circuit 512, the source voltage of the transistor Xf is charged to the capacitor C2 through the path of the resistor R4, the capacitor C2 and the ground power source. Can be. The light emitting diode D5 and the resistor R2 are connected between the second terminal of the capacitor C2 and the source of the transistor Xf.

그리고 트랜지스터(Xf)의 게이트와 커패시터(C2)의 제2단 사이에도 저항(R1)이 연결될 수도 있으며, 이러한 저항들(R1,R2,R3)은 커패시터(C2)의 순간적인 전압 변화를 방지하기 위해 형성된다. 다음, 도 8의 게이트 구동 회로(512)의 동작에 대해서 설명한다.In addition, a resistor R1 may be connected between the gate of the transistor Xf and the second terminal of the capacitor C2, and the resistors R1, R2, and R3 may prevent an instantaneous voltage change of the capacitor C2. To form. Next, the operation of the gate driving circuit 512 of FIG. 8 will be described.

도 5의 T3 기간에서 제어 신호(in)가 5V 전압으로 되면, 증폭기(512a)를 통해 출력단(out)에는15V 전압이 출력된다. 이때, 커패시터(C2)에 트랜지스터(Xf)의 소스 전압(Vs/2)이 충전되어 있으므로 트랜지스터(Xf)의 게이트 전압은 15V 전압과 트랜지스터(Xf)의 소스 전압의 합에 해당하는 전압(15V+Vs/2)까지 증가할 수 있다. 그러면 트랜지스터(Xf)의 게이트-소스 전압이 문턱 전압보다 큰 15V가 되기 때문에 트랜지스터(Xf)가 정상적인 상태라면 트랜지스터(Xf)는 턴온된다. 따라서 증폭기(512a)에서 트랜지스터(Xf)의 소스로 전류가 흘러서 발광 다이오드(D5)는 발광한다.When the control signal in becomes 5V in the period T3 of FIG. 5, a 15V voltage is output to the output terminal out through the amplifier 512a. At this time, since the source voltage Vs / 2 of the transistor Xf is charged in the capacitor C2, the gate voltage of the transistor Xf is 15V + corresponding to the sum of the 15V voltage and the source voltage of the transistor Xf. Up to Vs / 2). Then, since the gate-source voltage of the transistor Xf becomes 15V which is larger than the threshold voltage, the transistor Xf is turned on when the transistor Xf is in a normal state. Therefore, a current flows from the amplifier 512a to the source of the transistor Xf so that the light emitting diode D5 emits light.

이때, 트랜지스터(Xf)가 소손된 상태라면 트랜지스터(Xf)는 동작하지 않는다. 따라서 증폭기(512a)에서 트랜지스터(Xf)의 게이트로 전류 경로가 형성되지 않아서, 발광 다이오드(D5)는 발광하지 않는다.At this time, if the transistor Xf is burnt out, the transistor Xf does not operate. Therefore, no current path is formed from the amplifier 512a to the gate of the transistor Xf, so that the light emitting diode D5 does not emit light.

한편, 도 9는 본 발명의 제3 실시예에 따른 게이트 구동 회로에 대한 도면이다.9 is a diagram of a gate driving circuit according to a third embodiment of the present invention.

도 9에 도시한 바와 같이, 제3 실시예에 따른 게이트 구동 회로(513)는 증폭기(513a), 커패시터(C2), 발광 다이오드(D5) 및 저항(R1, R2, R3, R4)을 포함하며, 발광 다이오드(D5)와 트랜지스터(Xf)의 소스 사이에 제너 다이오드(D6)를 연결한 점을 제외하고는 도 8과 동일하다. 게이트 구동 회로(513)의 동작 원리는 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 생략한다. 단, 발광 다이오드(D5)와 트랜지스터(Xf)의 소스 사이에 제너 다이오드(D6)를 연결하여, 제너 다이오드(D6)의 항복 전압에 해당하는 전압(Vz)만큼 발광 다이오드(D5)의 양단에 걸리는 전압이 줄어들어, 저항(R2)가 없는 경우, 발광 다이오드(D5)의 양단에는 (15V-Vz)의 내압이 걸리게 된다. As shown in FIG. 9, the gate driving circuit 513 according to the third embodiment includes an amplifier 513a, a capacitor C2, a light emitting diode D5, and resistors R1, R2, R3, and R4. 8, except that a zener diode D6 is connected between the light emitting diode D5 and the source of the transistor Xf. Since the operation principle of the gate driving circuit 513 is the same as in the second embodiment, a detailed description thereof will be omitted. However, the zener diode D6 is connected between the light emitting diode D5 and the source of the transistor Xf so that the voltage Vz corresponding to the breakdown voltage of the zener diode D6 is applied to both ends of the light emitting diode D5. When the voltage is reduced and there is no resistor R2, the breakdown voltage of (15V-Vz) is applied to both ends of the light emitting diode D5.

따라서, 발광 다이오드(D5)가 발광을 하는데 있어서 부하를 줄일 수 있고, 작은 내압을 가진 발광 다이오드(D5)를 사용할 수 있어 가격도 줄일 수 있다. Therefore, the load of the light emitting diode D5 to emit light can be reduced, and the light emitting diode D5 having a small breakdown voltage can be used, thereby reducing the cost.

도 10은 본 발명의 제4 실시예에 따른 게이트 구동 회로를 나타낸 도면이다.10 is a diagram illustrating a gate driving circuit according to a fourth embodiment of the present invention.

도 10에 도시한 바와 같이, 제4 실시예에 따른 게이트 구동 회로(514)는 증폭기(514a), 커패시터(C3,C4), 발광 다이오드(D3), 다이오드(D4,D7) 및 저항(R1,R2)을 포함한다. 이때, 제1 실시예와 마찬가지로 증폭기(514a)의 출력단(out)과 트랜지스터(Xf)의 게이트 사이에 발광 다이오드(D3)와 다이오드(D4)가 반대 방향으로 병렬로 연결되어 있다. 또한 트랜지스터(Xf)의 게이트와 증폭기(514a)의 로우 레벨 전원 입력단 사이에는 커패시터(C3)가 연결되어 있다. As shown in FIG. 10, the gate driving circuit 514 according to the fourth embodiment includes an amplifier 514a, capacitors C3 and C4, a light emitting diode D3, diodes D4 and D7, and a resistor R1, R2). At this time, similar to the first embodiment, the light emitting diode D3 and the diode D4 are connected in parallel in opposite directions between the output terminal out of the amplifier 514a and the gate of the transistor Xf. In addition, a capacitor C3 is connected between the gate of the transistor Xf and the low level power input terminal of the amplifier 514a.

또한 트랜지스터(Xf)의 게이트와 출력단(out) 사이 및 트랜지스터(Xf)의 소스와 출력단(out) 사이에는 순간적인 전압 변화를 방지하기 위해 저항(R1, R2)이 각각 연결될 수도 있다. 커패시터(C4)의 제1단이 다이오드(D7)을 통해 증폭기(514a)의 하이 레벨 전원 입력단에 연결되어 있으며, 커패시터(C4)의 제2단이 증폭기(514a)의 로우 레벨 전원 입력단에 연결되어 있다.In addition, resistors R1 and R2 may be connected between the gate and the output terminal of the transistor Xf and the source and the output terminal of the transistor Xf to prevent an instantaneous voltage change. The first end of capacitor C4 is connected to the high level power input of amplifier 514a via diode D7, and the second end of capacitor C4 is connected to the low level power input of amplifier 514a. have.

커패시터(C4)에는 15V 전압이 충전되어 있으며, 커패시터(C4)의 제2단과 증폭기(514a)의 로우 레벨 전원 입력단은 트랜지스터(Xf)의 소스에 연결되어 있다. 따라서, 증폭기(514a)의 하이 레벨 전원 입력단에 인가되는 전압은 로우 레벨 전원 입력단에 인가된 전압(Va) 보다 Vcc 전압만큼 높은 (Vcc+Va) 전압이 된다. 그리고 커패시터(C4)와 증폭기(514a)의 하이 레벨 전원 입력단 사이에는 전류가 한 방향으로만 흐르도록 다이오드(D7)를 연결할 수도 있다. 또한 커패시터(C3)는 증폭기(514a)의 출력단(out)과 트랜지스터(Xf)의 소스 사이의 전압차를 안정적으로 유지시킨다.The capacitor C4 is charged with a 15V voltage, and the second terminal of the capacitor C4 and the low level power input terminal of the amplifier 514a are connected to the source of the transistor Xf. Therefore, the voltage applied to the high level power input terminal of the amplifier 514a becomes a voltage (Vcc + Va) higher by Vcc than the voltage Va applied to the low level power input terminal. In addition, the diode D7 may be connected between the capacitor C4 and the high level power input terminal of the amplifier 514a so that current flows in only one direction. The capacitor C3 also stably maintains the voltage difference between the output of the amplifier 514a and the source of the transistor Xf.

다음 도 10의 게이트 구동 회로의 동작에 대해서 설명한다.Next, the operation of the gate driving circuit of FIG. 10 will be described.

도 5의 T3 기간에서 패널 커패시터(Cp)의 X 전극 전압(Vx)을 감소시키기 위해 제어 신호(in)가 5V가 되면 증폭기(514a)의 출력단(out)의 전압이 (15V+Va) 전압으로 되어, 트랜지스터(Xf)의 게이트-소스 전압이 문턱 전압보다 큰 15V가 되기 때문에 트랜지스터(Xf)가 정상적인 상태라면 트랜지스터(Xf)는 턴온된다. 따라서 증폭기(514a)에서 발광 다이오드(D3)를 통하여 트랜지스터(Xf)의 게이트로 전류가 흐르므로, 발광 다이오드(D3)는 발광한다.In order to reduce the X electrode voltage Vx of the panel capacitor Cp in the period T3 of FIG. 5, when the control signal in becomes 5V, the voltage at the output out of the amplifier 514a becomes (15V + Va). Thus, since the gate-source voltage of the transistor Xf becomes 15V which is larger than the threshold voltage, the transistor Xf is turned on if the transistor Xf is in a normal state. Accordingly, since the current flows from the amplifier 514a through the light emitting diode D3 to the gate of the transistor Xf, the light emitting diode D3 emits light.

이때, 트랜지스터(Xf)가 소손된 상태라면 트랜지스터(Xf)는 동작하지 않는다. 따라서 제어 신호(in)가 5V로 된 경우, 증폭기(514a)와 트랜지스터(Xf)의 게이트 사이에 전류 경로가 형성되지 않아서, 발광 다이오드(D3)는 발광하지 않는다.At this time, if the transistor Xf is burnt out, the transistor Xf does not operate. Therefore, when the control signal in becomes 5V, no current path is formed between the amplifier 514a and the gate of the transistor Xf, so that the light emitting diode D3 does not emit light.

그리고, 제어 신호(in)가 0V가 되면, 증폭기(514a)의 출력 전압(out)은 Va로 된다. 이때, 트랜지스터(Xf)의 게이트-소스 전압이 0V가 되기 때문에 전류는 다이 오드(D4)를 통해 증폭기(514a)의 로우 레벨 전원 입력단으로 흐르게 된다. When the control signal in becomes 0V, the output voltage out of the amplifier 514a becomes Va. At this time, since the gate-source voltage of the transistor Xf becomes 0V, current flows through the diode D4 to the low level power input terminal of the amplifier 514a.

도 11은 본 발명의 제5 실시예에 따른 게이트 구동 회로를 나타낸 도면이다.11 is a diagram illustrating a gate driving circuit according to a fifth embodiment of the present invention.

도 11에 도시한 바와 같이, 제5 실시예에 따른 게이트 구동 회로(515)는 증폭기(515a), 커패시터(C2,C3,C4), 발광 다이오드(D5), 제너 다이오드(D6), 다이오드(D7) 및 저항(R1,R2,R4)을 포함한다. 이때, 게이트 구동 회로의 동작은 제3 실시예와 제4 실시예와 동일하므로 이에 대하여 중복되는 설명은 생략하기로 한다. As shown in FIG. 11, the gate driving circuit 515 according to the fifth embodiment includes an amplifier 515a, capacitors C2, C3, and C4, a light emitting diode D5, a zener diode D6, and a diode D7. ) And resistors R1, R2, and R4. In this case, since the operation of the gate driving circuit is the same as that of the third and fourth embodiments, a redundant description thereof will be omitted.

이와 같이 본 발명의 실시예에 따르면 발광 다이오드의 발광 여부를 통해 트랜지스터(Xf)의 동작 상태를 알 수 있다.As described above, according to the exemplary embodiment of the present invention, the operation state of the transistor Xf can be known through whether the light emitting diode emits light.

또한 본 실시예의 게이트 구동 회로뿐만 아니라 증폭기와 트랜지스터(Xf)의 게이트 또는 소스사이에 발광 다이오드가 연결이 될 경우, 다른 형태의 게이트 구동 회로도 가능하다. In addition, when the light emitting diode is connected between the gate driving circuit of the present embodiment and the gate or the source of the amplifier Xf, other types of gate driving circuits are possible.

또한, 본 발명의 실시예에서는 도 2에 도시한 바와 같이 Vs 전압의 유지방전 펄스를 Y 전극과 X 전극에 교대로 인가하는 것으로 설명하였다. 도 2와 달리 Y 전극과 X 전극의 전압차가 교대로 Vs 전압과 -Vs 전압을 가지게 하는 유지방전 펄스가 Y 전극 및/또는 X 전극에 인가될 수도 있다. 예를 들어, Y 전극이 접지 전압으로 바이어스된 상태에서, X 전극에 Vs 전압과 -Vs 전압을 교대로 가지는 유지방전 펄스가 인가될 수도 있다. 이 경우에는 전력 회수용 커패시터(C1) 및 트랜지스터(Xs, Xg)에 연결되는 전원의 전압 레벨이 변경되면 된다. In the embodiment of the present invention, as shown in FIG. 2, the sustain discharge pulse of the Vs voltage is alternately applied to the Y electrode and the X electrode. Unlike FIG. 2, a sustain discharge pulse may be applied to the Y electrode and / or the X electrode such that the voltage difference between the Y electrode and the X electrode alternately has a Vs voltage and a −Vs voltage. For example, while the Y electrode is biased to the ground voltage, the sustain discharge pulse may be applied to the X electrode alternately having the Vs voltage and the -Vs voltage. In this case, the voltage level of the power supply connected to the power recovery capacitor C1 and the transistors Xs and Xg may be changed.

또한, 본 발명의 실시예에서는 유지 기간에서 전력 회수 회로를 사용하는 것으로 설명하였지만, 이와 달리 어드레스 기간에서 전력 회수 회로를 사용할 수 있 다. 즉, 어드레스 기간에서 A 전극에 인가되는 어드레스 펄스를 전력 회수 회로를 사용하여 생성할 수 있다. In the embodiment of the present invention, the power recovery circuit is used in the sustain period. Alternatively, the power recovery circuit can be used in the address period. That is, an address pulse applied to the A electrode in the address period can be generated using the power recovery circuit.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이와 같이 본 발명의 실시예에 의하면, 트랜지스터와 발광 다이오드의 위치를 변경시킴으로써 고가의 소비 전력계를 사용하지 않더라도 전력회수 회로의 동작 유무를 한 눈에 구별 할 수 있다. 그리고 트랜지스터의 불량 여부도 쉽게 알 수 있어 불량한 트랜지스터의 사용으로 인한 경제적인 손실도 막을 수 있다. As described above, according to the exemplary embodiment of the present invention, the operation of the power recovery circuit can be distinguished at a glance even if an expensive power consumption meter is not used by changing the positions of the transistor and the light emitting diode. In addition, it is easy to know whether the transistor is defective, thereby preventing the economic loss of using the transistor.

Claims (28)

일 방향으로 형성된 복수의 전극;A plurality of electrodes formed in one direction; 상기 복수의 전극과 전력 회수용 커패시터 사이에 연결되는 적어도 하나의 인덕터;At least one inductor connected between the plurality of electrodes and a power recovery capacitor; 상기 인덕터와 상기 전극 사이 또는 상기 인덕터와 상기 전력 회수용 커패시터 사이에 연결되는 제1 트랜지스터;A first transistor connected between the inductor and the electrode or between the inductor and the power recovery capacitor; 상기 인덕터와 상기 전극 사이 또는 상기 인덕터와 상기 전력 회수용 커패시터 사이에 연결되는 제2 트랜지스터; 및A second transistor connected between the inductor and the electrode or between the inductor and the power recovery capacitor; And 상기 제1 트랜지스터 또는 상기 제2 트랜지스터의 게이트에 하이 레벨 전압 또는 로우 레벨 전압을 인가하며, 상기 게이트로 전류가 공급될 때 발광하는 발광 다이오드 및 상기 발광 다이오드와 반대 방향으로 병렬 연결된 제1 다이오드를 포함하는 게이트 구동 회로를 포함하는 플라즈마 표시 장치. A light emitting diode that applies a high level voltage or a low level voltage to a gate of the first transistor or the second transistor, and emits light when a current is supplied to the gate; and a first diode connected in parallel to the light emitting diode in a direction opposite to that of the light emitting diode; A plasma display device comprising a gate driving circuit. 제1항에 있어서, The method of claim 1, 상기 게이트 구동 회로는, 상기 트랜지스터의 동작을 제어하는 신호에 응답하여 상기 하이 레벨 전압 또는 상기 로우 레벨 전압을 출력하는 증폭기를 더 포함하며,The gate driving circuit further includes an amplifier outputting the high level voltage or the low level voltage in response to a signal for controlling the operation of the transistor, 상기 발광 다이오드 및 상기 제1 다이오드는 상기 증폭기와 상기 게이트 사이에 병렬 연결되는 플라즈마 표시 장치.And the light emitting diode and the first diode are connected in parallel between the amplifier and the gate. 제2항에 있어서,The method of claim 2, 상기 게이트 구동 회로는 제1단이 상기 증폭기에 연결되고 제2단이 제1 또는 제2 트랜지스터의 게이트와 소스에 연결되는 제1 커패시터를 더 포함하며,The gate driving circuit further includes a first capacitor having a first end connected to the amplifier and a second end connected to a gate and a source of the first or second transistor, 상기 발광 다이오드는 상기 증폭기와 상기 커패시터 사이 또는 상기 증폭기와 상기 게이트 사이에 연결되는 플라즈마 표시 장치.And the light emitting diode is connected between the amplifier and the capacitor or between the amplifier and the gate. 제2항에 있어서,The method of claim 2, 상기 발광 다이오드는 애노드가 상기 증폭기에 연결되고, 캐소드가 상기 제1 트랜지스터 또는 제2 트랜지스터의 게이트와 소스에 연결되며,The light emitting diode has an anode connected to the amplifier, a cathode connected to a gate and a source of the first transistor or the second transistor, 상기 제1 다이오드는 캐소드가 상기 증폭기에 연결되고, 애노드가 상기 제1 트랜지스터 또는 제2 트랜지스터의 게이트와 소스에 연결되는 플라즈마 표시 장치.And a cathode of the first diode is connected to the amplifier, and an anode of the first diode is connected to a gate and a source of the first transistor or the second transistor. 제3항에 있어서,The method of claim 3, 상기 증폭기는 제1 전압을 공급하는 제1 전원과 제2 전압을 공급하는 제2 전원 사이에 연결되어 푸시풀(push-pull) 회로를 형성하는 제3 및 제4 트랜지스터를 포함하며, 상기 푸시풀 회로를 통하여 상기 제1 트랜지스터 또는 제2 트랜지스터의 게이트에 구동 전압을 인가하는 플라즈마 표시 장치.The amplifier includes third and fourth transistors connected between a first power supply for supplying a first voltage and a second power supply for supplying a second voltage to form a push-pull circuit, wherein the push-pull And a driving voltage is applied to a gate of the first transistor or the second transistor through a circuit. 제5항에 있어서,The method of claim 5, 상기 제3 및 제4 트랜지스터 중 어느 하나는 NPN 트랜지스터이고, 다른 하나는 PNP 트랜지스터인 플라즈마 표시 장치.One of the third and fourth transistors is an NPN transistor, and the other is a PNP transistor. 제5항에 있어서,The method of claim 5, 상기 제1 커패시터의 제2단과 상기 제1 트랜지스터 또는 제2 트랜지스터의 게이트 사이에 연결되어 있는 제1 저항; 및A first resistor connected between the second end of the first capacitor and the gate of the first transistor or the second transistor; And 상기 제1 커패시터의 제2단과 상기 제1 트랜지스터 또는 제2 트랜지스터의 소스 사이에 연결되어 있는 제2 저항을 더 포함하는 플라즈마 표시 장치.And a second resistor coupled between the second end of the first capacitor and the source of the first transistor or the second transistor. 제7항에 있어서,The method of claim 7, wherein 상기 제1 커패시터의 제2단과 상기 제1 트랜지스터 또는 제2 트랜지스터의 소스 사이에 연결되어 있는 제2 커패시터를 더 포함하는 플라즈마 표시 장치.And a second capacitor connected between the second end of the first capacitor and the source of the first transistor or the second transistor. 제8항에 있어서,The method of claim 8, 상기 제1 커패시터의 제1단과 상기 제2 전원 사이에 연결되어 있는 제3 저항을 더 포함하는 플라즈마 표시 장치.And a third resistor connected between the first end of the first capacitor and the second power source. 제8항에 있어서,The method of claim 8, 제1단을 통하여 상기 제1 전원의 상기 제1 전압을 공급하고 제2단을 통하여 상기 제2 전원의 상기 제2 전압을 공급하며, 상기 제1 전압과 상기 제2 전압의 차 이에 해당하는 전압을 충전하고 있는 제3 커패시터를 더 포함하며, 상기 제3 커패시터의 제2단이 상기 제1 트랜지스터 또는 제2 트랜지스터의 소스에 연결되어 있는 플라즈마 표시 장치.Supplying the first voltage of the first power supply through a first stage and supplying the second voltage of the second power supply through a second stage; and a voltage corresponding to a difference between the first voltage and the second voltage. And a third capacitor charged with a second capacitor, wherein a second end of the third capacitor is connected to a source of the first transistor or the second transistor. 제10항에 있어서,The method of claim 10, 상기 제3 커패시터의 제1단과 상기 증폭기 사이에 연결되어 있는 제2 다이오드를 더 포함하는 플라즈마 표시 장치. And a second diode connected between the first end of the third capacitor and the amplifier. 제1항 내지 제11항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 11, 상기 전극과 제3 전압을 공급하는 제3 전원 사이에 연결되는 제5 트랜지스터; 및A fifth transistor connected between the electrode and a third power supply for supplying a third voltage; And 상기 전극과 상기 제3 전압보다 낮은 제4 전압을 공급하는 제4 전원 사이에 연결되는 제6 트랜지스터를 더 포함하며,And a sixth transistor connected between the electrode and a fourth power supply for supplying a fourth voltage lower than the third voltage. 상기 전력 회수용 커패시터는 상기 제3 전압과 상기 제4 전압 사이의 전압을 공급하는 플라즈마 표시 장치.And the power recovery capacitor supplies a voltage between the third voltage and the fourth voltage. 제12항에 있어서,The method of claim 12, 상기 제2 전압과 상기 제4 전압은 동일한 전압 레벨을 가지는 플라즈마 표시 장치.And the second voltage and the fourth voltage have the same voltage level. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 바디 다이오드를 가지며,The first transistor and the second transistor have a body diode, 상기 제1 트랜지스터에 직렬로 연결되며, 상기 제1 트랜지스터의 바디 다이오드와 반대 방향으로 연결되는 제2 다이오드; 및A second diode connected in series with the first transistor and connected in a direction opposite to the body diode of the first transistor; And 상기 제2 트랜지스터에 직렬로 연결되며, 상기 제2 트랜지스터의 바디 다이오드와 반대 방향으로 연결되는 제3 다이오드를 더 포함하는 플라즈마 표시 장치.And a third diode connected in series with the second transistor and connected in a direction opposite to the body diode of the second transistor. 일 방향으로 형성된 복수의 전극,A plurality of electrodes formed in one direction, 상기 복수의 전극과 전력 회수용 커패시터 사이에 연결되는 적어도 하나의 인덕터;At least one inductor connected between the plurality of electrodes and a power recovery capacitor; 상기 인덕터와 상기 전극 사이 또는 상기 인덕터와 상기 전력 회수용 커패시터 사이에 연결되는 제1 트랜지스터;A first transistor connected between the inductor and the electrode or between the inductor and the power recovery capacitor; 상기 인덕터와 상기 전극 사이 또는 상기 인덕터와 상기 전력 회수용 커패시터 사이에 연결되는 제2 트랜지스터; 및A second transistor connected between the inductor and the electrode or between the inductor and the power recovery capacitor; And 상기 제1 트랜지스터 또는 상기 제2 트랜지스터의 게이트에 하이 레벨 전압 또는 로우 레벨 전압을 인가하며, 상기 제1 트랜지스터 또는 제2 트랜지스터의 게이트와 소스 사이에 연결되어 상기 게이트로 전류가 공급될 때 발광하는 발광 다이오드를 포함하는 게이트 구동 회로를 포함하는 플라즈마 표시 장치. Emitting light when a high level voltage or a low level voltage is applied to a gate of the first transistor or the second transistor, and is connected between a gate and a source of the first transistor or the second transistor, and emits light when a current is supplied to the gate A plasma display device comprising a gate driving circuit including a diode. 제15항에 있어서, The method of claim 15, 상기 게이트 구동 회로는, 상기 트랜지스터의 동작을 제어하는 신호에 응답하여 상기 하이 레벨 전압 또는 상기 로우 레벨 전압을 출력하는 증폭기를 더 포함하며,The gate driving circuit further includes an amplifier outputting the high level voltage or the low level voltage in response to a signal for controlling the operation of the transistor, 상기 발광 다이오드는 상기 증폭기와 상기 소스 사이에 연결되는 플라즈마 표시 장치.And the light emitting diode is connected between the amplifier and the source. 제16항에 있어서,The method of claim 16, 상기 게이트 구동 회로는 제1단이 상기 증폭기에 연결되고 제2단이 제1 또는 제2 트랜지스터의 게이트와 소스에 연결되는 제1 커패시터;The gate driving circuit includes a first capacitor having a first end connected to the amplifier and a second end connected to a gate and a source of a first or second transistor; 상기 제1 커패시터의 제2단과 제1 또는 제2 트랜지스터의 소스에 연결되는 제1 저항을 더 포함하는 플라즈마 표시 장치.And a first resistor connected to a second end of the first capacitor and a source of a first or second transistor. 제17항에 있어서, The method of claim 17, 상기 발광 다이오드의 캐소드는 상기 제1 트랜지스터 또는 제2 트랜지스터의 소스와 연결되고, 애노드는 상기 제1 커패시터의 제2단과 연결되는 플라즈마 표시 장치.And a cathode of the light emitting diode is connected to a source of the first transistor or a second transistor, and an anode of the light emitting diode is connected to a second end of the first capacitor. 제17항에 있어서,The method of claim 17, 상기 제1 커패시터의 제2단과 상기 제1 트랜지스터 또는 제2 트랜지스터의 게이트 사이에 연결되어 있는 제2 저항; 및A second resistor connected between the second end of the first capacitor and the gate of the first transistor or the second transistor; And 상기 제1 커패시터의 제2단과 상기 제1 트랜지스터 또는 제2 트랜지스터의 소스 사이에 연결되어 있는 제3 저항을 더 포함하는 플라즈마 표시 장치.And a third resistor connected between the second end of the first capacitor and the source of the first transistor or the second transistor. 제19항에 있어서,The method of claim 19, 상기 제1 커패시터의 제2단과 상기 제1 트랜지스터 또는 제2 트랜지스터의 소스 사이에 연결되어 있는 제2 커패시터를 더 포함하는 플라즈마 표시 장치.And a second capacitor connected between the second end of the first capacitor and the source of the first transistor or the second transistor. 제18항에 있어서,The method of claim 18, 상기 발광 다이오드와 상기 제1 트랜지스터 또는 제2 트랜지스터의 소스 사이에 연결되어 있는 제너 다이오드를 더 포함하는 플라즈마 표시 장치.And a Zener diode connected between the light emitting diode and a source of the first transistor or the second transistor. 제21항에 있어서,The method of claim 21, 상기 제너 다이오드는 캐소드가 상기 발광 다이오드의 캐소드와 연결되고, 애노드는 상기 제1 트랜지스터 또는 제2 트랜지스터의 소스에 연결되어 있는 플라즈마 표시 장치.The zener diode has a cathode connected to a cathode of the light emitting diode and an anode connected to a source of the first transistor or the second transistor. 제20항에 있어서,The method of claim 20, 상기 제1 커패시터의 제1단과 접지 전원 사이에 연결되어 있는 제4 저항을 더 포함하는 플라즈마 표시 장치.And a fourth resistor connected between the first end of the first capacitor and a ground power source. 제22항에 있어서,The method of claim 22, 제1단을 통하여 제1 전원의 상기 제1 전압을 상기 증폭기의 하이 레벨 전원 입력단에 공급하고 제2단을 통하여 제2 전원의 상기 제2 전압을 상기 증폭기의 로우 레벨 전원 입력단에 공급하며, 상기 제1 전압과 상기 제2 전압의 차이에 해당하는 전압을 충전하고 있는 제3 커패시터를 더 포함하며, 상기 제3 커패시터의 제2단이 상기 제1 트랜지스터 또는 제2 트랜지스터의 소스에 연결되어 있는 플라즈마 표시 장치.Supplying the first voltage of the first power supply to the high level power input of the amplifier through a first stage and the second voltage of the second power supply to the low level power input of the amplifier through a second stage; And a third capacitor charged with a voltage corresponding to a difference between the first voltage and the second voltage, wherein the second terminal of the third capacitor is connected to a source of the first transistor or the second transistor. Display device. 일 방향으로 형성되어 있는 복수의 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치에 있어서,In the apparatus for driving a plasma display device including a plurality of electrodes formed in one direction, 상기 복수의 전극에 연결되는 적어도 하나의 인덕터;At least one inductor connected to the plurality of electrodes; 상기 인덕터에 연결되어 턴온 시에 상기 전극의 전압이 증가하도록 동작하는 제1 트랜지스터;A first transistor coupled to the inductor and operable to increase a voltage of the electrode when turned on; 상기 인덕터에 연결되어 턴온 시에 상기 전극의 전압을 감소하도록 동작하는 제2 트랜지스터; 및A second transistor coupled to the inductor and operable to reduce a voltage of the electrode when turned on; And 상기 제1 트랜지스터 또는 상기 제2 트랜지스터의 게이트에 연결되어, 상기 제1 트랜지스터 또는 상기 제2 트랜지스터가 턴온 시에 발광하는 발광 다이오드 및 상기 발광 다이오드와 반대 방향으로 병렬 연결된 제1 다이오드를 포함하는 게이트 구동 회로를 포함하는 플라즈마 표시 장치의 구동 장치. A gate driving including a light emitting diode connected to a gate of the first transistor or the second transistor, the first transistor or the second transistor emitting light at turn-on, and a first diode connected in parallel in a direction opposite to the light emitting diode A driving device of a plasma display device including a circuit. 제25항에 있어서,The method of claim 25, 상기 게이트 구동 회로는 The gate driving circuit 상기 제1 트랜지스터 또는 제2 트랜지스터가 턴온되는 것을 제어하는 신호를 인가받아 소정 전압을 출력하여 상기 발광 다이오드를 발광시키는 증폭기를 더 포함하는 플라즈마 표시 장치의 구동 장치. And an amplifier configured to receive a signal for controlling the turning on of the first transistor or the second transistor and output a predetermined voltage to emit the light emitting diode. 제25항 또는 제26항에 있어서,The method of claim 25 or 26, 상기 전극의 전압이 증가한 후에 턴온되어 제1 전압을 상기 전극에 인가하는 제3 트랜지스터;A third transistor that is turned on after the voltage of the electrode increases to apply a first voltage to the electrode; 상기 전극의 전압이 감소한 후에 턴온되어 상기 제1 전압보다 낮은 제2 전압을 상기 전극에 인가하는 제4 트랜지스터를 더 포함하는 플라즈마 표시 장치의 구동 장치.And a fourth transistor that is turned on after the voltage of the electrode decreases to apply a second voltage lower than the first voltage to the electrode. 제27항에 있어서,The method of claim 27, 상기 제1 전압과 상기 제2 전압 사이의 전압을 충전하고 있으며, 상기 제1 트랜지스터와 상기 제2 트랜지스터가 연결되어 있는 커패시터를 더 포함하는 플라즈마 표시 장치의 구동 장치.And a capacitor configured to charge a voltage between the first voltage and the second voltage and to which the first transistor and the second transistor are connected.
KR1020050098032A 2005-05-23 2005-10-18 Plasma display panel and driving device thereof KR100739078B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/337,559 US20060262045A1 (en) 2005-05-23 2006-01-24 Plasma display and driver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050042934 2005-05-23
KR20050042934 2005-05-23

Publications (2)

Publication Number Publication Date
KR20060121079A KR20060121079A (en) 2006-11-28
KR100739078B1 true KR100739078B1 (en) 2007-07-12

Family

ID=37443752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098032A KR100739078B1 (en) 2005-05-23 2005-10-18 Plasma display panel and driving device thereof

Country Status (2)

Country Link
KR (1) KR100739078B1 (en)
CN (1) CN100474369C (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787462B1 (en) * 2006-11-21 2007-12-26 삼성에스디아이 주식회사 Apparatus for plasma display

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626075B1 (en) * 2005-04-19 2006-09-20 삼성에스디아이 주식회사 Circuit for detecting operation state and apparatus for driving plasma display panel comprising the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626075B1 (en) * 2005-04-19 2006-09-20 삼성에스디아이 주식회사 Circuit for detecting operation state and apparatus for driving plasma display panel comprising the same

Also Published As

Publication number Publication date
CN1870099A (en) 2006-11-29
KR20060121079A (en) 2006-11-28
CN100474369C (en) 2009-04-01

Similar Documents

Publication Publication Date Title
US7542014B2 (en) Plasma display device and driving method thereof
KR100831010B1 (en) Plasma display and control method thereof
KR100739078B1 (en) Plasma display panel and driving device thereof
US20060262045A1 (en) Plasma display and driver
KR100831015B1 (en) Plasma display device and driving method thereof
KR100739041B1 (en) Plasma display, and driving device and method thereof
KR20080006742A (en) Plasma display, and driving device and method thereof
JP4519147B2 (en) Plasma display device and driving device thereof
KR100739626B1 (en) Plasma display and driving method thereof
KR100740112B1 (en) Plasma display, and driving device and method thereof
KR100786872B1 (en) Plasma display and driving method
KR100859696B1 (en) Plasma display, and driving device thereof
KR100778455B1 (en) Plasma display device and driving apparatus thereof
KR100739648B1 (en) Plasma display device and driving device thereof
US20080143644A1 (en) Plasma display device and driving method thereof
KR100778446B1 (en) Plasma display and driving device
KR100658634B1 (en) Plasma display, and driving device and method thereof
KR20080026364A (en) Plasma display, and driving device and method thereof
KR100739575B1 (en) Plasma display and driving device thereof
KR100649240B1 (en) Plasma display, and driving device and method thereof
KR100739625B1 (en) Plasma display, and driving device and method thereof
KR100766924B1 (en) Plasma display, and driving device thereof
KR100649527B1 (en) Plasma display, and driving device and method thereof
KR100658635B1 (en) Plasma display, and driving device and method thereof
KR100823194B1 (en) Plasma display apparatus and driving device thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee