KR100733884B1 - 플라즈마 디스플레이 패널 및 그 제조방법 - Google Patents

플라즈마 디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR100733884B1
KR100733884B1 KR1020050025325A KR20050025325A KR100733884B1 KR 100733884 B1 KR100733884 B1 KR 100733884B1 KR 1020050025325 A KR1020050025325 A KR 1020050025325A KR 20050025325 A KR20050025325 A KR 20050025325A KR 100733884 B1 KR100733884 B1 KR 100733884B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
electrode
dielectric
display panel
plasma display
Prior art date
Application number
KR1020050025325A
Other languages
English (en)
Other versions
KR20060103584A (ko
Inventor
김홍탁
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050025325A priority Critical patent/KR100733884B1/ko
Publication of KR20060103584A publication Critical patent/KR20060103584A/ko
Application granted granted Critical
Publication of KR100733884B1 publication Critical patent/KR100733884B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/46Connecting or feeding means, e.g. leading-in conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 유전체의 유전용량을 제어할 수 있는 플라즈마 디스플레이 패널과 그 제조방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널 및 그 제조방법은 상부 기판 상에 형성된 상부 전극과, 하부 기판 상에 형성된 하부 전극과, 상기 상부 전극과 하부 전극 사이에 형성된 격벽을 가지며, 상기 상부 전극을 덮도록 형성되는 상부 유전체층과; 상기 하부 전극을 덮도록 형성된 하부 유전체층과; 상기 상부 유전체층 및 하부 유전체층 중 적어도 어느 하나의 내부에 형성된 적어도 하나의 공동을 구비하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널 및 그 제조방법{Plasma Display Panel And Fabricating Method Thereof}
도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 나타내는 단면도이다.
도 2a 내지 도 2c는 도 1에 도시된 플라즈마 디스플레이 패널의 제조방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널을 나타내는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
40,42 : 기판 48,52 : 유전체층
50 : 보호막 54 : 격벽
56 : 형광체층 X : 어드레스전극
Y : 스캔전극 Z : 서스테인전극
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 유전체의 유전용량을 제어할 수 있는 플라즈마 디스플레이 패널과 그 제조방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판 상에 형성된 서스테인전극쌍의 스캔 전극과 서스테인 전극을 포함하는 상판과, 하부기판 상에 서스테인전극쌍과 교차되게 형성되는 어드레스 전극을 포함하는 하판과, 상판과 하판 사이의 방전공간을 마련하는 격벽을 구비한다.
이러한 구조의 PDP는 어드레스 전극과 서스테인 전극 간의 대향방전에 의해 선택된 후 서스테인전극쌍간의 면방전에 의해 방전을 유지하게 된다. 유지방전시 발생되는 자외선에 의해 형광체가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 방전셀들은 방전이 유지되는 기간을 조절하여 계조를 구현하게 되고, 그 방전셀들이 매트릭스 형태로 배열된 PDP는 화상을 표시하게 된다.
종래 PDP는 플라즈마 방전시 발생된 벽전하를 축적하기 위해 유전체층을 구 비한다. 유전체층은 글래스 계열로 형성되며, 그 유전상수가 9~13 정도의 값을 가진다. 이러한 유전체층은 플라즈마 디스플레이 패널이 낮은 유전율을 갖도록 유전율이 낮은 방향으로 설계되고 있다. 이는 유전율이 낮을수록 무효 전력 소비가 줄어들고 대형화 패널에서 낮은 패널 캐패시터 값이 입력되는 신호의 왜곡을 최소화하여 화면의 신뢰성이 높아지기 때문이다.
그러나, 글래스 계열로 형성되는 유전체층은 그 유전상수 값을 변경하기 어려우며, 유전용량을 제어하기 쉽지 않으며, 그 제어범위도 넓지 않다.
따라서, 본 발명의 목적은 유전체의 유전용량을 제어할 수 있는 플라즈마 디스플레이 패널과 그 제조방법에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널은 상부 기판 상에 형성된 상부 전극과, 하부 기판 상에 형성된 하부 전극과, 상기 상부 전극과 하부 전극 사이에 형성된 격벽을 가지며, 상기 상부 전극을 덮도록 형성되는 상부 유전체층과; 상기 하부 전극을 덮도록 형성된 하부 유전체층과; 상기 상부 유전체층 및 하부 유전체층 중 적어도 어느 하나의 내부에 형성된 적어도 하나의 공동을 구비하는 것을 특징으로 한다.
상기 공동은 나노 크기의 지름을 가지는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 상부 기판 상에 형성된 상부 전극과, 하부 기판 상에 형성된 하부 전극과, 상기 상부 전극과 하부 전극 사이에 형성된 격벽을 가지는 플라즈마 디스플레이 패널의 제조방법은 상기 상부 기판 상에 제1 공동을 가지며 상기 상부 전극을 덮도록 상부 유전체층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 제조방법은 하부 기판 상에 제2 공동을 가지며 상기 하부 전극을 덮도록 하부 유전체층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 상부 유전체층 및 하부 유전체층 중 적어도 어느 하나를 형성하는 단계는 고분자 볼이 첨가된 유전체 페이스트를 인쇄하는 단계와; 상기 인쇄된 유전체 페이스트를 소성하여 상기 고분자 볼을 연소시키는 단계를 포함하는 것을 특징으로 한다.
상기 고분자 볼은 덴드리머인 것을 특징으로 한다.
상기 상부 유전체층 및 하부 유전체층 중 적어도 어느 하나를 형성하는 단계는 고분자 볼과 유전체를 혼합된 유전시트를 상기 기판 상에 압착하는 단계와; 상기 유전시트를 소성하여 상기 고분자 볼을 연소시키는 단계를 포함하는 것을 특징으로 한다.
상기 고분자 볼은 덴드리머인 것을 특징으로 한다.
상기 제1 및 제2 공동 중 적어도 어느 하나는 나노 크기의 지름을 가지는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시 예에 따른 PDP는 상부기판(40) 상에 형성된 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판 상에 형성된 어드레스전극(X)을 구비한다.
스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(44Y,44Z)과, 투명전극(44Y,44Z)의 선폭보다 작은 선폭을 가지며 투명전극(44Y,44Z)의 일측 가장자리에 형성되는 버스전극(46Y,46Z)을 포함한다. 투명전극(44Y,44Z)은 통상 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 상부기판(40) 상에 형성된다. 버스전극(46Y,46Z)은 투명전극(44Y,44Z) 상에 도전율이 높은 금속으로 형성되어 저항이 높은 투명전극(44Y,44Z)에 의한 전압강하를 줄이는 역할을 한다.
스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(40)에는 상부 유전체층(48)과 보호막(50)이 적층된다. 상부 유전체층(48)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(50)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(48)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(50)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스 전극(X)이 형성된 하부기판(42) 상에는 하부 유전체층(52) 및 격벽(54)이 형성되며, 하부 유전체층(52)과 격벽(54) 표면에는 형광체(56)가 도포된다. 어드레스 전극(X)은 스캔 전극(Y) 및 서스테인 전극(Z)과 교차되는 방향으로 형성된다. 격벽(54)은 폐쇄형 격벽으로 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(56)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(40,42)과 격벽(54) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
한편, 본 발명에 따른 플라즈마 디스플레이 패널의 상부 유전체층(48)은 그 내부에 형성된 적어도 하나의 공동(60)을 가진다. 이 공동(60)은 나노 크기의 직경을 가진다. 이러한 공동(60)을 가지는 상부 유전체층(48)은 공동(60)에 공기가 삽입됨으로써 유전상수값이 제어된다. 즉, 유전상수가 1인 공기의 함량에 따라, 즉, 공동(60)의 개수에 따라 상부 유전체층(48)의 유전율이 제어된다. 예를 들어, 상부 유전체층(48)의 유전율을 낮추기 위해서는 공동(60)의 수를 늘리거나 공동(60)의 크기를 키우면 된다. 이러한 공동(60)에 의해 절연 파괴 전압이 높아지므로 제품의 신뢰성이 높아진다.
이러한 공동(60)을 가지는 상부 유전체층(48)의 제조방법을 도 2a 내지 도 2c를 결부하여 상세히 설명하기로 한다.
먼저, 스캔 전극(Y) 및 서스테인 전극(Z)이 형성된 상부기판(40) 상에 도 2a에 도시된 바와 같이 고분자 볼(72)이 포함된 유전체 페이스트(70)가 전면 도포된 다. 또는 고분자 볼과 유전체가 혼합하여 형성된 유전시트를 상부기판 상에 압착한다. 여기서, 고분자 볼(72)은 나노 크기의 직경을 가진다. 그리고, 나노 크기의 고분자 볼(72)은 예를 들어 덴드리머(Dendrimer)로 형성된다. 덴드리머는 나뭇가지 가지꼴 거대 분자로 그 제어가 용이하다. 그리고, 이 덴드리머는 유기물 외에 무기물을 이용한 구조에도 생산되고 있으며, 의학, 촉매, 생화학적 보조제, 그래마토그래피, 디스플레이 물질(예를 들어, 액정), 플라스틱/염료/접착제 첨가제 등에 사용되고 있다.
그런 다음, 도 2b에 도시된 바와 같이 유전체 페이스트(70)를 소성한다. 그러면, 유전체 페이스트(70)에 포함된 고분자 볼(72)이 연소되어 제거됨으로써 도 2c에 도시된 바와 같이 그 자리에 공동(60)이 형성된다.
도 3은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널을 나타내는 단면도이다.
도 3을 참조하면, 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 플라즈마 디스플레이 패널과 대비하여 제2 공동이 형성된 하부 유전체층을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
하부 유전체층(52)은 어드레스 전극(X)이 형성된 하부기판(40) 상에 형성된다. 그리고, 하부 유전체층(52)은 그 내부에 형성된 적어도 하나의 공동(62)을 가진다. 이 공동(62)은 나노 크기의 직경을 가진다. 이러한 공동(62)을 가지는 하부 유전체층(52)은 공동(62)에 공기가 삽입됨으로써 유전상수값이 제어된다. 즉, 유전상수가 1인 공기의 함량에 따라, 즉, 공동(62)의 개수에 따라 하부 유전체층(52)의 유전율이 제어된다. 예를 들어, 하부 유전체층(52)의 유전율을 낮추기 위해서는 공동(62)의 수를 늘리거나 공동(62)의 크기를 키우면 된다.
본 발명의 실시예에 따라 상부 유전체층(48) 또는 하부 유전체층(52)에 공동이 형성되면 유전율이 2 내지 8 정도의 값을 가지게 된다. 또한, 상부 유전체층(48) 또는 하부 유전체층(52)을 형성하기 위하여 유전체 페이스트 등에 포함되는 고분자 볼의 양은 전체 유전체 페이스트 양 대비 1% 내지 50% 정도가 적당할 것이다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 제조방법은 상부 유전체층 및 하부 유전체층 중 적어도 어느 하나의 내부에 형성되는 적어도 하나의 공동을 구비한다. 이 공동에는 공기가 삽입됨으로써 상부 유전체층 및 하부 유전체층의 유전상수값이 제어된다. 즉, 공동의 개수를 늘려 상부 유전체층 및 하부 유전체층을 저유전체층으로 형성한다. 이들을 가지는 플라즈마 디스플레이 패널은 저전력 고효율을 얻을 수 있어 신호 왜곡이 적어 싱글 스캔에 적용할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 상부 기판 상에 형성된 상부 전극과, 하부 기판 상에 형성된 하부 전극과, 상기 상부 전극과 하부 전극 사이에 형성된 격벽을 가지는 플라즈마 디스플레이 패널에 있어서,
    상기 상부 전극을 덮도록 형성되는 상부 유전체층과;
    상기 하부 전극을 덮도록 형성된 하부 유전체층과;
    상기 상부 유전체층 또는 하부 유전체층 중 적어도 어느 하나에 형성된 적어도 하나의 구멍을 구비하며,
    상기 구멍은 상기 상부 유전체층 또는 상기 하부 유전체층에서 1% 내지 50%의 부피를 갖고,
    상기 구멍을 포함하는 상기 상부 유전체층 또는 상기 하부 유전체층의 유전율의 값은 2 내지 8인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 삭제
  4. 상부 기판 상에 형성된 상부 전극과, 하부 기판 상에 형성된 하부 전극과, 상기 상부 전극과 하부 전극 사이에 형성된 격벽을 가지는 플라즈마 디스플레이 패널의 제조방법에 있어서,
    상기 상부 기판 상에 제1 구멍을 가지며 상기 상부 전극을 덮도록 상부 유전체층을 형성하는 단계를 포함하며,
    상기 구멍은 상기 상부 유전체층에서 1% 내지 50%의 부피를 갖고,
    상기 구멍을 포함하는 상기 상부 유전체층의 유전율의 값은 2 내지 8인 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  5. 제 4 항에 있어서,
    상기 하부 기판 상에 제2 구멍을 가지며 상기 하부 전극을 덮도록 하부 유전체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  6. 제 5 항에 있어서,
    상기 상부 유전체층 또는 상기 하부 유전체층 중 적어도 어느 하나를 형성하는 단계는
    고분자 볼이 첨가된 유전체 페이스트를 인쇄하는 단계와;
    상기 유전체 페이스트를 소성하여 상기 고분자 볼을 연소시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  7. 제 6 항에 있어서,
    상기 고분자 볼은 덴드리머인 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  8. 제 5 항에 있어서,
    상기 상부 유전체층 또는 상기 하부 유전체층 중 적어도 어느 하나를 형성하는 단계는
    고분자 볼과 유전체가 혼합된 유전시트를 상기 상부 기판 또는 상기 하부 기판 상에 압착하는 단계와;
    상기 유전시트를 소성하여 상기 고분자 볼을 연소시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  9. 제 8 항에 있어서,
    상기 고분자 볼은 덴드리머인 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
KR1020050025325A 2005-03-28 2005-03-28 플라즈마 디스플레이 패널 및 그 제조방법 KR100733884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050025325A KR100733884B1 (ko) 2005-03-28 2005-03-28 플라즈마 디스플레이 패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050025325A KR100733884B1 (ko) 2005-03-28 2005-03-28 플라즈마 디스플레이 패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060103584A KR20060103584A (ko) 2006-10-04
KR100733884B1 true KR100733884B1 (ko) 2007-07-02

Family

ID=37623474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050025325A KR100733884B1 (ko) 2005-03-28 2005-03-28 플라즈마 디스플레이 패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100733884B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11322992A (ja) * 1998-05-18 1999-11-26 Jsr Corp 多孔質膜

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11322992A (ja) * 1998-05-18 1999-11-26 Jsr Corp 多孔質膜

Also Published As

Publication number Publication date
KR20060103584A (ko) 2006-10-04

Similar Documents

Publication Publication Date Title
JPWO2011099266A1 (ja) プラズマディスプレイパネルの製造方法
KR20050019289A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR100505986B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100733884B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
WO2005052976A1 (ja) プラズマディスプレイパネル
US20090021169A1 (en) Barrier ribs to reduce reflection of external light and plasma display panel (PDP) including such barrier ribs
US20030227427A1 (en) Plasma display panel
US20060202621A1 (en) Plasma display panel (PDP)
KR100590104B1 (ko) 플라즈마 디스플레이 패널
KR100524777B1 (ko) 플라즈마 디스플레이 패널 제조 방법
US7345425B2 (en) Plasma display panel
KR100538323B1 (ko) 플라즈마 디스플레이 패널
KR100555311B1 (ko) 플라즈마 디스플레이 패널
US7876048B2 (en) Plasma display panel with reduced power consumption and enhanced luminance
KR20050108560A (ko) 플라즈마 디스플레이 패널
US7876046B2 (en) Plasma display panel
KR100683527B1 (ko) 플라즈마 디스플레이 패널의 제조방법
KR100366946B1 (ko) 플라즈마 디스플레이 패널
KR20080059903A (ko) 플라즈마 디스플레이 패널의 제조방법 및 그를 이용한플라즈마 디스플레이 장치
US20070057633A1 (en) Plasma display panel
KR20030069358A (ko) 플라즈마 디스플레이 패널
KR20050082361A (ko) 플라즈마 디스플레이 패널
US20080169760A1 (en) Plasma display panel comprising single barrier ribs and double barrier ribs
KR20060061156A (ko) 플라즈마 디스플레이 패널의 제조 방법
KR20050045045A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee