KR100733251B1 - Double electronic components embedded PCB and manufacturing method thereof - Google Patents
Double electronic components embedded PCB and manufacturing method thereof Download PDFInfo
- Publication number
- KR100733251B1 KR100733251B1 KR1020050091264A KR20050091264A KR100733251B1 KR 100733251 B1 KR100733251 B1 KR 100733251B1 KR 1020050091264 A KR1020050091264 A KR 1020050091264A KR 20050091264 A KR20050091264 A KR 20050091264A KR 100733251 B1 KR100733251 B1 KR 100733251B1
- Authority
- KR
- South Korea
- Prior art keywords
- electronic component
- printed circuit
- circuit board
- dual
- hole
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 이중 전자부품을 내장한 인쇄회로기판에 관한 것으로, 보다 상세하게는 이중 전자부품을 상ㆍ하 대칭구조로 제작함으로써, 관통홀 주변의 인쇄회로기판이 휘는 현상(warpage)을 방지할 수 있는 이중 전자부품이 내장된 인쇄회로기판에 관한 것이며, 이를 위하여 두 개의 전자부품이 상ㆍ하 대칭으로 서로 접착되어 관통홀의 중심에 내장됨으로써, 인쇄회로기판이 휘는 현상을 방지할 수 있으며, 고집적화할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board incorporating a dual electronic component. More specifically, by manufacturing a dual electronic component in a vertically and symmetrical structure, warpage of the printed circuit board around the through hole can be prevented. The present invention relates to a printed circuit board having a dual electronic component embedded therein. For this purpose, two electronic components are bonded to each other in an up-down symmetry and embedded in a center of a through hole, thereby preventing the printed circuit board from bending and highly integrated. Can be.
이중 전자부품, 내장형, 인쇄회로기판, 고집적 내장기판, 비아홀 Dual Electronic Components, Embedded Type, Printed Circuit Board, Highly Integrated Embedded Board, Via Hole
Description
도 1a 내지 도 1h는 종래의 전자부품이 내장된 인쇄회로기판의 제조방법을 도시한 공정도;1A to 1H are process diagrams illustrating a method of manufacturing a printed circuit board incorporating a conventional electronic component.
도 2는 본 발명에 따른 이중 전자부품이 내장된 인쇄회로기판을 나타낸 단면도;2 is a cross-sectional view showing a printed circuit board having a dual electronic component according to the present invention;
도 3은 본 발명에 따른 이중 전자부품이 내장된 인쇄회로기판의 제조공정을 나타낸 순서도; 및3 is a flowchart illustrating a manufacturing process of a printed circuit board having a double electronic component according to the present invention; And
도 4a 내지 도 4j는 본 발명의 실시예에 따른 전자부품이 내장된 인쇄회로기판의 제조방법을 도시한 공정도;4A to 4J are process diagrams illustrating a method of manufacturing a printed circuit board having electronic components according to an exemplary embodiment of the present invention;
도 5a 내지 도 5e는 도 4의 이중 전자부품의 제조공정을 도시한 공정도이다.5A through 5E are process diagrams illustrating a manufacturing process of the dual electronic component of FIG. 4.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
110, 310 : 절연층 112, 312 : 회로패턴110, 310:
120, 320 : 이중 전자부품 322 : 제 1 전자부품120, 320: dual electronic component 322: first electronic component
324 : 접착제 326 : 제 2 전자부품324: adhesive 326: second electronic component
130, 330 : 충전재 314 : 관통홀130, 330: filler 314: through hole
316 : 접착층 318 : 보강재316: adhesive layer 318: reinforcing material
340 : 금형틀 350, 352 : 수지층340:
354, 356 : 비아홀 358, 360 : 도금층 354 and 356: Via
362, 364 : 에칭 레지스트 366, 368 : 외층회로패턴362, 364:
400 : 인쇄회로기판400: printed circuit board
본 발명은 이중 전자부품을 내장한 인쇄회로기판에 관한 것으로, 보다 상세하게는 이중 전자부품을 상하 대칭구조로 제작함으로써, 관통홀 주변의 인쇄회로기판이 휘는 현상을 방지할 수 있는 이중 전자부품이 내장된 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board incorporating a dual electronic component, and more particularly, by manufacturing a dual electronic component in a vertically symmetrical structure, a dual electronic component capable of preventing the printed circuit board from bending around a through hole. It relates to an embedded printed circuit board.
최근 전자산업의 발달에 따른 전자제품의 소형화 및 고기능화의 요구에 대응하기 위하여, 전자산업의 기술은 저항, 커패시터(capacitor), IC(integrated circuit) 등을 기판에 삽입하는 방향으로 발전하고 있다. In order to meet the demand of miniaturization and high functionalization of electronic products according to the development of the electronic industry, the technology of the electronic industry has been developed in the direction of inserting resistors, capacitors, integrated circuits (ICs), and the like into a substrate.
현재까지 대부분의 인쇄회로기판(PCB)의 표면에는 일반적인 개별의 칩 저항(Discrete Chip Resistor) 또는 일반적인 개별의 칩 커패시터(Discrete Chip Capacitor), 또는 IC를 실장하고 있으나, 최근 저항 또는 커패시터 또는 IC등의 칩 형태의 부품을 내장한 인쇄회로기판이 개발되고 있으며, 이러한 기술은 새로운 재료와 공정을 이용하여 기판의 내층에 저항 또는 커패시터 또는 IC 등의 칩 부품을 삽입하여 기존의 표면에 실장되던 칩 저항, 칩 커패시터 및 IC 등의 수동 및 능동 부품의 역할을 대체하는 기술을 말한다.To date, most PCBs have a typical discrete chip resistor or a discrete discrete capacitor, or an IC, but recently a resistor or a capacitor or an IC Printed circuit boards incorporating chip-like components have been developed.These techniques use chip materials such as resistors or capacitors or ICs inserted into the inner layer of the substrate by using new materials and processes. The technology replaces the role of passive and active components such as chip capacitors and ICs.
도 1a 내지 도 1h는 종래의 전자부품이 내장된 인쇄회로기판의 제조방법을 도시한 공정도이다.1A to 1H are process diagrams illustrating a method of manufacturing a printed circuit board incorporating a conventional electronic component.
도 1a에 도시된 바와 같이, 관통홀(12)이 형성된 절연층(10)을 제공한다.As shown in FIG. 1A, an
도 1b에 도시된 바와 같이, 절연층(10)의 하부에 제 1 동박층(14)을 형성하고, 절연층(10)에 형성된 관통홀에 전자부품(16)이 실장된다.As shown in FIG. 1B, the first
도 1c에 도시된 바와 같이, 관통홀(12)의 내부를 충전재(18)로 채운다.As shown in FIG. 1C, the inside of the
여기서 절연층(10)에 열과 압력을 가하면, 충전재(18)는 경화된다. If heat and pressure are applied to the insulating
도 1d에 도시된 바와 같이, 절연층(10)의 상부에 제 2 동박층(20)을 형성하고, 도 1e에 도시된 바와 같이, 레이저나 기계적 드릴링을 이용하여 비아홀(22)을 형성한다.As shown in FIG. 1D, the second
이후, 도 1f에 도시된 바와 같이, 비아홀(22)을 도금을 수행하여 도금층(24)을 형성한 후, 도 1g에 도시된 바와 같이 에칭 레지스트 패턴(26)을 형성한다.Thereafter, as shown in FIG. 1F, the
마지막으로, 도 1h에 도시된 바와 같이 회로패턴이 형성된 전자부품이 내장된 인쇄회로기판(100)이 완성된다.Finally, as shown in FIG. 1H, the printed
그러나 종래의 전자부품을 내장한 인쇄회로기판은 수지층에 관통홀을 형성하여 부피가 작은 전자부품을 관통홀의 하면에 고정하는 방식으로, 전자부품의 부피가 관통홀보다 작고, 충전재와 전자부품의 열팽창계수와 탄성계수가 다르기 때문에, 이로써 관통홀이 구부러지는 현상이 발생하는 문제점이 있었다.However, a conventional printed circuit board incorporating electronic components forms a through hole in the resin layer to fix a small volume of the electronic component on the bottom surface of the through hole, and the volume of the electronic component is smaller than that of the through hole. Since the thermal expansion coefficient and the elastic modulus are different, there is a problem that the through-holes are bent.
또한, 전자부품의 부피가 관통홀의 부피보다 작기 때문에, 관통홀을 채우는 충전재가 많이 들어가 충전재의 비용이 많이 들어가는 문제점이 있었다.In addition, since the volume of the electronic component is smaller than the volume of the through-holes, there is a problem in that a lot of fillers filling the through-holes enter the cost of the fillers.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 창안한 것으로, 이중 전자부품을 상ㆍ하 대칭구조로 제작하여 관통홀의 중심에 내장함으로써, 충전재가 경화된 관통홀 주변의 인쇄회로기판이 휘는 현상(warpage)을 방지할 수 있는 이중 전자부품이 내장된 인쇄회로기판을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. The present invention is to fabricate a double electronic component in a top and bottom symmetrical structure and embed it in the center of a through hole, thereby bending the printed circuit board around the through hole where the filler is cured. To provide a printed circuit board with a double electronic component that can prevent the warpage ().
또한, 전자부품이 이중으로 내장되기 때문에, 작은 양의 충전재를 사용하여 관통홀을 채움으로써, 충전재의 비용을 줄일 수 있는 이중 전자부품이 내장된 인쇄회로기판을 제공하는 것이다.In addition, since the electronic component is built in a double, to provide a through-hole using a small amount of filler, to provide a printed circuit board with a built-in dual electronic component that can reduce the cost of the filler.
또한, 관통홀에 2개의 전자부품을 같이 내장함으로써 고밀도화할 수 있는 이중 전자부품이 내장된 인쇄회로기판을 제공하는 것이다.In addition, to provide a printed circuit board with a built-in dual electronic component that can be increased in density by embedding two electronic components in the through-hole together.
이러한 목적을 달성하기 위하여 본 발명은 두 개의 전자부품이 상ㆍ하로 서로 접착된 이중 전자부품; 및 이중 전자부품이 중심에 배치되고, 표면에 회로패턴이 형성된 소정 두께의 절연층; 을 포함하는 것을 특징으로 하는 이중 전자부품이 내장된 인쇄회로기판을 제공한다.In order to achieve this object, the present invention provides a dual electronic component in which two electronic components are bonded to each other up and down; And an insulating layer having a predetermined thickness having a double electronic component disposed at the center and having a circuit pattern formed on a surface thereof. It provides a printed circuit board with a dual electronic component, characterized in that it comprises a.
본 발명에 있어서, 이중 전자부품은 상ㆍ하 대칭인 것을 특징으로 한다.In the present invention, the dual electronic component is characterized by being symmetrical up and down.
또한, 본 발명에 있어서, 이중 전자부품은 각 전자부품의 전극이 형성된 면이 노출되도록 상ㆍ하 적층되는 것을 특징으로 한다.Further, in the present invention, the dual electronic parts are stacked up and down so that the surface on which the electrode of each electronic part is formed is exposed.
또한, 본 발명에 있어서, 이중 전자부품의 높이는 절연층의 두께와 실질적으 로 동일한 것을 특징으로 한다.In addition, in the present invention, the height of the dual electronic component is characterized in that it is substantially the same as the thickness of the insulating layer.
또한, 본 발명에 있어서, 두 개의 전자부품은 열전도성이 뛰어난 테이프가 개재되는 것을 특징으로 한다.In the present invention, the two electronic components are characterized by interposing a tape having excellent thermal conductivity.
또한, 본 발명에 있어서, 두 개의 전자부품은 열전도성이 뛰어난 에폭시몰딩수지(EMC)기 개재되는 것을 특징으로 한다.In addition, in the present invention, the two electronic components are characterized by interposing an epoxy molding resin (EMC) group having excellent thermal conductivity.
본 발명은 (A) 두 개의 전자부품이 상ㆍ하 대칭인 서로 접착된 이중 전자부품을 제공하는 단계; (B) 이중 전자부품이 배치될 관통홀이 형성되고, 표면에 회로패턴이 형성된 절연층을 제공하는 단계; (C) 절연층을 보강재 상에 형성된 접착층 상에 배치하는 단계; (D) 접착층을 이용하여 절연층에 형성된 관통홀의 중심에 상기 이중 전자부품을 배치하는 단계; (E) 관통홀의 내부를 충전재로 채우는 단계; (F) 절연층에서 보강재 및 접착층이 분리되는 단계; 및 (G) 이중 전자부품의 전극을 연결하는 외층회로패턴을 형성하는 단계; 를 포함하는 것을 특징으로 하는 이중 전자부품이 내장된 인쇄회로기판의 제조방법을 제공한다.The present invention provides a method comprising the steps of: (A) providing a dual electronic component bonded to each other, the two electronic components are up-down symmetric; (B) providing an insulating layer having a through-hole in which the double electronic component is to be formed and having a circuit pattern formed on the surface thereof; (C) disposing the insulating layer on the adhesive layer formed on the reinforcing material; (D) disposing the dual electronic component in the center of the through hole formed in the insulating layer using an adhesive layer; (E) filling the inside of the through hole with a filler; (F) separating the reinforcing material and the adhesive layer from the insulating layer; And (G) forming an outer circuit pattern connecting the electrodes of the dual electronic component; It provides a method for manufacturing a printed circuit board with a built-in dual electronic component comprising a.
본 발명에 있어서, (A) 단계의 이중 전자부품은 (A-1) 금형틀을 제공하는 단계; (A-2) 제 1 전자부품의 전극이 형성된 면을 하방향으로 하여 금형틀의 하면에 배치하는 단계; (A-3) 전극이 형성된 면의 반대면에 접착제를 도포하는 단계; (A-4) 접착제를 개재하여 제 1 전자부품 위에 전극이 형성된 면이 위로 향하도록 제 2 전자부품을 적층 접착하는 단계; 및 (A-5) 금형틀을 제거하는 단계; 를 통해 제공되는 것을 특징으로 한다.In the present invention, the dual electronic component of (A) step (A-1) providing a mold; (A-2) placing the surface of the first electronic component on which the electrode is formed on the lower surface of the mold; (A-3) applying an adhesive to a surface opposite to the surface on which the electrode is formed; (A-4) laminating and bonding the second electronic component so that the surface on which the electrode is formed on the first electronic component faces upward through the adhesive; (A-5) removing the mold; Characterized in that provided through.
또한, 본 발명에 있어서, (G) 단계 이후 (G-1) 절연층의 상ㆍ하면에 수지층 을 적층하는 단계; (G-2) 수지층의 상ㆍ하면과 이중 전자부품의 전극을 연결하는 비아홀을 형성하는 단계; (G-3) 비아홀에 도금을 수행하는 단계; 및 (G-4) 도금된 층에 외층회로패턴을 형성하는 단계; 를 더 포함하는 것을 특징으로 한다.In the present invention, after the step (G), the step of laminating a resin layer on the upper and lower surfaces of the (G-1) insulating layer; (G-2) forming a via hole connecting the upper and lower surfaces of the resin layer and the electrode of the dual electronic component; (G-3) performing plating on the via holes; And (G-4) forming an outer circuit pattern on the plated layer; It characterized in that it further comprises.
또한, 본 발명에 있어서, (E) 단계의 충전재는 열전도성이 좋은 에폭시몰딩수지(EMC)를 이용하며, 충전재가 디스펜서(dispenser) 및 프린트 기법에 의해 관통홀의 내부로 채워지는 것을 특징으로 한다.In addition, in the present invention, the filler of step (E) uses an epoxy molding resin (EMC) having a good thermal conductivity, characterized in that the filler is filled into the inside of the through hole by a dispenser and a printing technique.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.
도 2는 본 발명에 따른 이중 전자부품이 내장된 인쇄회로기판을 나타낸 단면도이다.2 is a cross-sectional view illustrating a printed circuit board having a dual electronic component according to the present invention.
본 발명의 인쇄회로기판은 소정의 두께를 가진 절연층(110)의 상ㆍ하부에 동박의 회로패턴(112)이 형성되며, 절연층(110)의 상부와 하부를 연결하는 비아홀(114)은 레이저나 기계적 드릴링을 이용하여 형성한다.In the printed circuit board of the present invention, a
또한, 절연층(110)은 배치될 이중 전자부품(120)의 크기에 대응하는 관통홀이 형성되며, 관통홀의 중심에 이중 전자부품(120)이 배치되는데, 이러한 이중 전자부품(120)의 높이는 절연층(110)의 두께와 실질적으로 동일하게 제작되는 것이 바람직하다.In addition, the
그리고 관통홀의 내부에 디스펜서(dispenser) 및 프린트 기법으로 인하여 충전재(130)가 채워지고, 충전재(130)가 열과 압력을 받으면 경화되며, 이중 전자부품(120)을 부식, 외부충격 및 접촉으로부터 보호한다.In addition, the
도 3은 본 발명에 따른 이중 전자부품이 내장된 인쇄회로기판의 제조공정을 나타낸 순서도이다.3 is a flowchart illustrating a manufacturing process of a printed circuit board having a double electronic component according to the present invention.
본 발명에 따른 전자부품이 내장된 인쇄회로기판의 제조방법은 다음과 같은 단계들을 통해 수행될 수 있다. 먼저, 두 개의 전자부품이 상하 대칭으로 서로 접착된 이중 전자부품을 제공하며(210), 이중 전자부품이 배치되는 관통홀이 형성되고, 표면에 회로패턴이 형성된 절연층을 제공한다(220).The method of manufacturing a printed circuit board incorporating an electronic component according to the present invention may be performed through the following steps. First, a dual electronic component in which two electronic components are symmetrically bonded to each other is provided (210), a through hole in which the dual electronic components are disposed is formed, and an insulating layer having a circuit pattern formed on a surface thereof is provided (220).
이후, 보강재 상에 형성된 접착층 상에 절연층을 배치하며(230), 절연층에 형성된 관통홀의 중심에 이중 전자부품을 실장하고(240), 관통홀의 내부를 충전재를 사용하여 채우며(250), 마지막으로 절연층에서 보강재 및 접착층을 제거한다(260).Thereafter, an insulating layer is disposed on the adhesive layer formed on the reinforcing material (230), a double electronic component is mounted at the center of the through hole formed in the insulating layer (240), and the inside of the through hole is filled with a filler (250). As a result, the reinforcing material and the adhesive layer are removed from the insulating layer (260).
이에 대한 설명은 다음 실시예를 설명하면서 자세히 기술한다.The description thereof will be described in detail with reference to the following embodiments.
도 4a 내지 도 4j는 본 발명의 실시예에 따른 전자부품이 내장된 인쇄회로기판의 제조방법을 도시한 공정도이다.4A to 4J are process diagrams illustrating a method of manufacturing a printed circuit board having electronic components according to an exemplary embodiment of the present invention.
도 4a에 도시된 바와 같이, 표면에 회로패턴(312)이 형성되어 있고, 이중 전자부품(320)이 배치될 관통홀(314)이 형성된 절연층(310)을 제공한다.As shown in FIG. 4A, an insulating
도 4b에 도시된 바와 같이, 보강재(318)에 형성된 접착층(316) 상에 절연층(310)을 배치한다.As shown in FIG. 4B, the insulating
여기서 접착층(316)은 열과 압력을 가하면 접착력을 잃어버리는 접착 테이프를 사용할 수 있으며, 접착 테이프는 사용 후에 깨끗이 제거할 수 있는 이점이 있다.Here, the
도 4c에 도시된 바와 같이, 절연층(310)에 형성된 관통홀(314)의 중심에 이 중 전자부품(320)을 삽입한다.As illustrated in FIG. 4C, the
여기서 절연층(310)의 두께와 이중 전자부품(320)의 높이는 실질적으로 동일하게 제작될 수 있으며, 이중 전자부품(320)의 제작방법은 도 3에 대하여 설명한 부분을 참조한다.Here, the thickness of the insulating
도 4d에 도시된 바와 같이, 관통홀(314)의 내부를 충전재(330)로 채운다.As shown in FIG. 4D, the inside of the through
여기서 충전재(330)는 전자부품을 부식, 외부충격 및 접촉으로부터 보호할 수 있는 물질을 사용하는 것이 바람직하며, 본 발명에서는 에폭시몰딩수지(EMC)를 사용하였으며, 디스펜서(dispenser) 및 프린트 기법에 의해 관통홀(314)의 내부를 채운다.Here, the
또한, 에폭시몰딩수지(EMC)는 액상의 에폭시와 SiO2가 혼합된 물질로서, 열을 가하면 늘어나는 성질이 있다.In addition, epoxy molding resin (EMC) is a material in which a liquid epoxy and SiO 2 are mixed, and has an elongation property when heat is applied.
도 4e에 도시된 바와 같이, 절연층(310)의 상부와 보강재(318)의 하부에 열과 압력을 가하면 충전재(330)는 경화되고, 열과 압력에 의해 접착층(316)과 보강재(318)를 절연층(310)에서 제거한다.As shown in FIG. 4E, when heat and pressure are applied to the upper portion of the insulating
도 4f에 도시된 바와 같이, 절연층(310)의 상 하부에 수지층(350, 352)을 적층하며, 도 4g에 도시된 바와 같이, 수지층(350, 352)과 회로패턴(312)를 연결하는 비아홀(354, 356)을 형성한다.As shown in FIG. 4F, resin layers 350 and 352 are stacked on and under the insulating
비아홀(354, 356)은 레이저 또는 기계를 이용하여 형성하고, 비아홀(354, 356)을 형성한 후, 드릴링 시 발생하는 동박의 버(burr), 비아홀 측벽의 먼지, 동 박 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 하는 것이 바람직하다.The via holes 354 and 356 are formed using a laser or a machine, and after forming the via holes 354 and 356, burrs of copper foil generated during drilling, dust on the side walls of the via holes, dust on the surface of the copper foil, and the like are formed. It is desirable to perform a deburring process to remove.
도 4h에 도시된 바와 같이 비아홀(354, 356)에 도금을 수행하여 도금층(358, 360)을 형성한다.As shown in FIG. 4H, plating layers are performed on the via holes 354 and 356 to form the plating layers 358 and 360.
여기서 비아홀(354, 356)의 내벽이 절연체로 되어 있어 전기분해에 의한 전해 동도금을 실시할 수 없기에, 석출반응에 의한 무전해 동도금을 실시한 후에 동으로 전해 도금을 수행한다.Since the inner walls of the via holes 354 and 356 are insulators, electrolytic copper plating cannot be carried out by electrolysis, and electrolytic plating is performed after electroless copper plating by the precipitation reaction.
이후, 도 4i에 도시된 바와 같이, 에칭 레지스트 패턴(362, 364)을 형성한다.Thereafter, as shown in FIG. 4I, etching resist
여기서 에칭 레지스트 패턴(362, 364)을 형성하기 위해서 아트워크 필름에 인쇄된 회로패턴을 인쇄회로기판에 전사하며, 전사하는 방법은 감광성의 드라이 필름을 사용하여 자외선에 의해 아트워크 필름에 인쇄된 회로패턴을 드라이 필름으로 전사한다.Here, in order to form the etching resist
절연층(310)을 에칭액에 담가주면, 에칭 레지스트 패턴(362, 364)이 형성되지 않은 영역의 도금층(358, 360)이 제거되고, 도 4j에 도시된 바와 같이 소정의 외층회로패턴(366,368)이 형성된 칩 내장형 인쇄회로기판(400)을 완성하게 된다.When the insulating
도 4에서 관통홀에 배치되는 이중 전자부품(320)은 도 5에 도시된 공정을 통하여 제작될 수 있다.The dual
먼저, 도 5a에 도시된 바와 같이, 전자부품의 크기에 대응하는 금형틀(340)을 제공하며, 도 5b에 도시된 바와 같이, 제 1 전자부품(322)의 한 면에 형성된 전극을 하방향으로 하여 금형틀(340)의 하면에 배치한다.First, as shown in FIG. 5A, a
이후, 도 5c에 도시된 바와 같이, 전극이 형성된 제 1 전자부품(322)의 반대면에 접착제(324)를 도포하며, 여기서 도포되는 접착제(324)는 열전도성이 뛰어난 테이프나 에폭시몰딩수지(EMC)를 사용할 수 있다.Subsequently, as illustrated in FIG. 5C, an adhesive 324 is applied to the opposite surface of the first electronic component 322 on which the electrode is formed, and the adhesive 324 applied here is a tape or an epoxy molding resin having excellent thermal conductivity ( EMC) can be used.
그리고 도 5d에 도시된 바와 같이, 제 2 전자부품(326)의 전극이 형성되지 않은 면이 접착제(324) 상에 접착되고, 마지막으로, 도 5e에 도시된 바와 같이, 금형틀(340)를 제거하면 이중 전자부품(320)이 완성된다.As shown in FIG. 5D, the surface of the second
위에 설명된 바에 따르면, 두 개의 전자부품이 상ㆍ하 대칭으로 서로 접착된 이중 전자부품의 높이가 절연층의 두께와 실질적으로 동일하게 제조되고, 이렇게 제작된 이중 전자부품을 관통홀의 중심에 내장함으로써, 종래의 하나의 전자부품이 관통홀에 삽입되는 경우보다 전자부품이 내장된 관통홀이 구부러지는 현상을 방지할 수 있다.As described above, the height of a double electronic component in which two electronic components are bonded to each other in up and down symmetry is manufactured to be substantially the same as the thickness of the insulating layer, and the double electronic components thus manufactured are built in the center of the through hole. As compared with the case where one conventional electronic component is inserted into the through hole, the phenomenon in which the through hole in which the electronic component is embedded is bent can be prevented.
또한, 전자부품이 이중으로 관통홀에 내장되고, 작은 양의 충전재로 관통홀을 채울 수 있기 때문에, 충전재의 비용을 줄일 수 있으며, 고밀도화할 수 있다.In addition, since the electronic component is embedded in the through-hole twice, and the through-hole can be filled with a small amount of filler, the cost of the filler can be reduced and the density can be increased.
이처럼, 본 발명에서는 이중 전자부품의 높이가 절연층의 두께와 실질적으로 동일하게 제조하고, 이중 전자부품이 관통홀의 중심에 내장됨으로써, 관통홀 주변의 인쇄회로기판이 휘지 않도록 제작할 수 있다는 점에 특징이 있다.As described above, in the present invention, since the height of the double electronic component is manufactured to be substantially the same as the thickness of the insulating layer, and the double electronic component is embedded in the center of the through hole, the printed circuit board around the through hole can be manufactured so as not to bend. There is this.
본 발명의 이중 전자부품이 내장된 인쇄회로기판에 따르면, 두 개의 전자부품이 상ㆍ하 대칭으로 서로 접착된 이중 전자부품의 높이가 절연층의 두께와 실질적으로 동일하게 제작되고, 이렇게 제작된 이중 전자부품이 관통홀의 중심에 내장 됨으로써, 관통홀 주변의 인쇄회로기판이 휘는 현상을 방지할 수 있다.According to the printed circuit board in which the double electronic component of the present invention is embedded, the height of the double electronic component in which the two electronic components are bonded to each other in up and down symmetry is made to be substantially the same as the thickness of the insulating layer. Since the electronic component is embedded in the center of the through hole, the bending of the printed circuit board around the through hole can be prevented.
또한, 전자부품이 이중으로 관통홀에 내장되고, 작은 양의 충전재로 관통홀을 채울 수 있기 때문에, 충전재의 비용을 줄일 수 있으며, 고밀도화할 수 있다.In addition, since the electronic component is embedded in the through-hole twice, and the through-hole can be filled with a small amount of filler, the cost of the filler can be reduced and the density can be increased.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050091264A KR100733251B1 (en) | 2005-09-29 | 2005-09-29 | Double electronic components embedded PCB and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050091264A KR100733251B1 (en) | 2005-09-29 | 2005-09-29 | Double electronic components embedded PCB and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070036341A KR20070036341A (en) | 2007-04-03 |
KR100733251B1 true KR100733251B1 (en) | 2007-06-27 |
Family
ID=38158535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050091264A KR100733251B1 (en) | 2005-09-29 | 2005-09-29 | Double electronic components embedded PCB and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100733251B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100997199B1 (en) * | 2008-07-21 | 2010-11-29 | 삼성전기주식회사 | Manufacturing method of printed circuit board having electro component |
KR101283821B1 (en) * | 2011-05-03 | 2013-07-08 | 엘지이노텍 주식회사 | The method for manufacturing the printed circuit board |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100832653B1 (en) * | 2007-06-08 | 2008-05-27 | 삼성전기주식회사 | Printed circuit board with embedded components and method for manufacturing the same |
KR100945285B1 (en) * | 2007-09-18 | 2010-03-03 | 삼성전기주식회사 | Electronic components embedded PCB and method for manufacturing thereof |
KR100901511B1 (en) * | 2007-11-06 | 2009-06-08 | 삼성전기주식회사 | Printed circuit board having electro component and manufacturing method thereof |
KR101015651B1 (en) | 2008-12-05 | 2011-02-22 | 삼성전기주식회사 | Chip embedded printed circuit board and manufacturing method thereof |
KR101119303B1 (en) * | 2010-01-06 | 2012-03-20 | 삼성전기주식회사 | A printed circuit board comprising embedded electronic component within and a method for manufacturing the same |
KR101048717B1 (en) * | 2010-01-19 | 2011-07-14 | 삼성전기주식회사 | Pcb strip and manufacturing method for printed circuit board having electro device embedded therein |
KR101084252B1 (en) | 2010-03-05 | 2011-11-17 | 삼성전기주식회사 | Electro device embedded printed circuit board and manufacturing method thereof |
KR101043328B1 (en) * | 2010-03-05 | 2011-06-22 | 삼성전기주식회사 | Electro device embedded printed circuit board and manufacturing method thereof |
CN102256450A (en) * | 2010-05-20 | 2011-11-23 | 深南电路有限公司 | Embedded circuit board of passive device and manufacturing method thereof |
CN102469689B (en) * | 2010-11-15 | 2013-05-08 | 深南电路有限公司 | Manufacturing process for PCB (Printed Circuit Board) step board |
CN115206190B (en) * | 2022-07-11 | 2023-11-28 | 武汉华星光电半导体显示技术有限公司 | display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030047405A (en) * | 2001-12-10 | 2003-06-18 | 삼성전자주식회사 | Multi chip package and manufacturing method thereof |
KR20030083437A (en) * | 2002-04-23 | 2003-10-30 | 주식회사 하이닉스반도체 | Multi chip package and manufacturing method thereof |
US6709897B2 (en) | 2002-01-15 | 2004-03-23 | Unimicron Technology Corp. | Method of forming IC package having upward-facing chip cavity |
KR20050084579A (en) * | 2002-09-25 | 2005-08-26 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | Method of electrostatic deposition |
-
2005
- 2005-09-29 KR KR1020050091264A patent/KR100733251B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030047405A (en) * | 2001-12-10 | 2003-06-18 | 삼성전자주식회사 | Multi chip package and manufacturing method thereof |
US6709897B2 (en) | 2002-01-15 | 2004-03-23 | Unimicron Technology Corp. | Method of forming IC package having upward-facing chip cavity |
KR20030083437A (en) * | 2002-04-23 | 2003-10-30 | 주식회사 하이닉스반도체 | Multi chip package and manufacturing method thereof |
KR20050084579A (en) * | 2002-09-25 | 2005-08-26 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | Method of electrostatic deposition |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100997199B1 (en) * | 2008-07-21 | 2010-11-29 | 삼성전기주식회사 | Manufacturing method of printed circuit board having electro component |
US8201324B2 (en) | 2008-07-21 | 2012-06-19 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing electronic component embedded circuit board |
KR101283821B1 (en) * | 2011-05-03 | 2013-07-08 | 엘지이노텍 주식회사 | The method for manufacturing the printed circuit board |
US10349519B2 (en) | 2011-05-03 | 2019-07-09 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20070036341A (en) | 2007-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100733251B1 (en) | Double electronic components embedded PCB and manufacturing method thereof | |
US8261435B2 (en) | Printed wiring board and method for manufacturing the same | |
US8891245B2 (en) | Printed wiring board | |
JP5013973B2 (en) | Printed wiring board and method for manufacturing the same, electronic component housing board using the printed wiring board, and method for manufacturing the same | |
KR100792352B1 (en) | Bottom substrate of pop and manufacturing method thereof | |
US6740352B2 (en) | Method for forming bonding pads | |
JP5088138B2 (en) | Mounting board and electronic equipment | |
US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
KR101516072B1 (en) | Semiconductor Package and Method of Manufacturing The Same | |
TWI405511B (en) | Printed circuit board having electro component and manufacturing method thereof | |
US9313894B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
US20110123808A1 (en) | Insulator and manufacturing method for printed circuit board having electro component | |
JP2013229465A (en) | Wiring board and method for manufacturing the same | |
KR20230151963A (en) | Package substrate and method for manufacturing the same | |
WO2011030542A2 (en) | Electronic part module and method for producing same | |
JP4497548B2 (en) | Wiring board | |
US20100236822A1 (en) | Wiring board and method for manufacturing the same | |
TW201618261A (en) | Printed circuit board with electronic component and method for manufacturing same | |
KR101038482B1 (en) | Printed circuit board having an electro component and manufacturing method thereof | |
US9420696B2 (en) | Method of manufacturing wiring substrate | |
US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
KR100728748B1 (en) | Manufacturing method for embedded printed circuit board | |
KR100699237B1 (en) | Manufacturing Method for Embedded Printed Circuit Board | |
JP2004055967A (en) | Manufacturing method of board with built-in electronic component | |
JP5306797B2 (en) | Manufacturing method of wiring board with built-in components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 13 |