KR100728748B1 - Manufacturing method for embedded printed circuit board - Google Patents
Manufacturing method for embedded printed circuit board Download PDFInfo
- Publication number
- KR100728748B1 KR100728748B1 KR1020050122863A KR20050122863A KR100728748B1 KR 100728748 B1 KR100728748 B1 KR 100728748B1 KR 1020050122863 A KR1020050122863 A KR 1020050122863A KR 20050122863 A KR20050122863 A KR 20050122863A KR 100728748 B1 KR100728748 B1 KR 100728748B1
- Authority
- KR
- South Korea
- Prior art keywords
- clad laminate
- copper
- insulating
- tape
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
도 1은 본 발명의 바람직한 일 실시예에 따른 임베디드 인쇄회로기판 제조방법 을 나타낸 흐름도.1 is a flowchart illustrating a method for manufacturing an embedded printed circuit board according to an exemplary embodiment of the present invention.
도 2는 본 발명의 바람직한 일 실시예에 따른 양면에 구리층이 형성된 동박적층판을 나타내는 단면도.Figure 2 is a cross-sectional view showing a copper foil laminated plate formed with a copper layer on both sides according to a preferred embodiment of the present invention.
도 3은 본 발명의 바람직한 일 실시예에 따른 일면의 회로패턴과 칩의 삽입을 위한 수용홀을 형성한 후에 타면에 부착하기 위해 폴리이미드 테이프를 위치시킨 상태를 나타내는 단면도.3 is a cross-sectional view illustrating a state in which a polyimide tape is positioned to attach to another surface after forming a circuit pattern on one surface and a receiving hole for inserting a chip according to an exemplary embodiment of the present invention.
도 4는 본 발명의 바람직한 일 실시예에 따른 타면에 폴리이미드 테이프를 부착하고 수용홀 내에 칩을 삽입 및 부착한 상태를 나타내는 단면도.4 is a cross-sectional view showing a state in which a polyimide tape is attached to the other surface according to an embodiment of the present invention and a chip is inserted into and attached to a receiving hole.
도 5는 본 발명의 바람직한 일 실시예에 따른 수용홀 내부 및 동박적층판의 타면의 회로패턴이 없는 부분에 플러깅 잉크를 충전한 상태를 나타내는 단면도.5 is a cross-sectional view showing a state in which a plugging ink is filled in a portion without a circuit pattern on the inside of the receiving hole and the other surface of the copper-clad laminate according to an embodiment of the present invention.
도 6은 도 5의 동박적층판의 타면에 폴리이미드 테이프를 부착한 상태를 나타내는 단면도.FIG. 6 is a cross-sectional view showing a state where a polyimide tape is attached to the other surface of the copper clad laminate of FIG. 5. FIG.
도 7은 본 발명의 바람직한 일 실시예에 따른 칩의 전극과 접속되도록 비어홀을 천공한 상태를 나타내는 단면도.7 is a cross-sectional view showing a state in which a via hole is drilled to be connected to an electrode of a chip according to an exemplary embodiment of the present invention.
도 8은 본 발명의 바람직한 일 실시예에 따른 비어홀 내부 및 상하면에 구리층을 도금하고 외층에 회로패턴을 형성한 상태를 나타내는 단면도.8 is a cross-sectional view showing a state in which a copper layer is plated on the upper and lower surfaces of a via hole and a circuit pattern is formed on an outer layer according to an exemplary embodiment of the present invention.
도 9는 본 발명의 바람직한 다른 실시예에 따른 수용홀의 내부에 충전되고 타면을 커버하도록 플러깅 잉크를 도포한 상태를 나타내는 단면도.Figure 9 is a cross-sectional view showing a state in which the plugging ink is applied to fill the inside of the receiving hole according to another embodiment of the present invention to cover the other surface.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10 : 동박적층판 13 : 회로패턴10
15 : 수용홀 20, 20': 폴리이미드 테이프15:
25 : 비어홀 30 : 칩25: Beer Hall 30: Chip
33 : 전극 40, 40' : 플러깅 잉크33:
50, 50': 외층 회로패턴 60 : 스루홀50, 50 ': outer circuit pattern 60: through hole
본 발명은 인쇄회로기판 제조방법에 관한 것으로, 보다 상세하게는 임베디드 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a printed circuit board, and more particularly, to a method for manufacturing an embedded printed circuit board.
최근 전자기기의 소형, 박형 및 경량화에 따라서 이에 사용되는 인쇄회로기판(Printed Circuit Board, PCB) 또한 소형 및 경량화가 요구되고 있다. 종래의 패키지용 인쇄회로기판에서는 IC와 같은 능동소자와 콘덴서, 저항 등의 수동소자를 포함하는 전자소자(이하, 칩이라 한다)를 회로기판의 표면에 실장했다. 그러나, 날 로 소형화, 고밀도화 되어가는 전자기기에 있어서, 인쇄회로기판의 표면적 자체가 감소할 뿐만 아니라 표면에 실장되는 칩의 수가 증가함에 따라 칩의 표면실장에 많은 어려움이 발행하였고, 이로 인해 칩을 인쇄회로기판에 내장하는 임베딩(embedding) 공법이 개발되어 널리 사용되고 있다.Recently, according to the miniaturization, thinness, and lightening of electronic devices, printed circuit boards (PCBs) used therein are also required to be compact and lightweight. In a conventional packaged printed circuit board, an electronic device (hereinafter referred to as a chip) including an active device such as an IC and a passive device such as a capacitor and a resistor is mounted on the surface of the circuit board. However, in electronic devices that are becoming smaller and higher in density, not only the surface area of the printed circuit board itself decreases, but also the number of chips mounted on the surface increases, which causes many difficulties in surface mounting of the chip. Embedding (embedding) method embedded in a printed circuit board has been developed and widely used.
종래의 임베디드 인쇄회로기판 제조방법 중 특히 테이프를 이용하는 방법은 통상적으로 기판에 칩이 실장되는 홀을 형성하고, 기판의 일면에 테이프를 부착한 후에 그 홀 내부에 칩을 삽입하여 테이프 상에 칩을 접착하고 충전재를 홀에 채움으로써 칩을 기판 내에 완전히 고정시키는 방법을 사용한다. In the conventional method of manufacturing an embedded printed circuit board, in particular, a method using a tape typically forms a hole in which a chip is mounted on a substrate, attaches the tape to one surface of the substrate, and then inserts the chip into the hole to insert the chip on the tape. A method is used in which the chip is completely fixed in the substrate by gluing and filling the filler with holes.
그러나, 이와 같은 종래의 테이프를 이용한 임베디드 인쇄회로기판 제조방법은 충전재가 경화되어 칩이 기판 내에 고정되면 테이프를 제거하고 절연층 및 구리층을 형성한 후에 회로패턴을 형성하게 되는 데, 그 테이프의 제거 시에 일정한 압력으로 테이프를 제거하기 어려워 충전재로 사용되는 잉크의 깨짐, 에어 보이드(Air void)발생 등을 유발하게 됨으로써, 각종 회로 불량을 야기하는 문제가 있다.However, in the conventional method of manufacturing an embedded printed circuit board using a tape, when the filler is cured and the chip is fixed in the substrate, the circuit pattern is formed after removing the tape and forming an insulating layer and a copper layer. It is difficult to remove the tape at a constant pressure at the time of removal, causing breakage of the ink used as the filler, generation of air voids, and the like, which causes various circuit defects.
즉, 잉크 깨짐과 같은 문제점이 발생하여 신뢰성 불량이 발생하여, 이후에 회로형성 시에 구리(Cu)층을 도금을 하고 산으로 에칭하는 공정에 있어서도 에칭액이 회로에 스며 들어 회로 자체가 결손 되는 등의 불량이 발생될 수 있다.That is, problems such as cracking of the ink may occur and reliability may be deteriorated. In the process of plating the copper (Cu) layer and etching with acid in the subsequent circuit formation, the etching solution may penetrate the circuit, resulting in a defect in the circuit itself. A defect may occur.
따라서, 테이프를 제거하는 추가적인 공정이 필요하고 테이프를 동일한 압력으로 제거하는 추가적인 기술의 개발을 요구한다. 또한, 테이프는 칩을 홀 내에 임시적으로 고정하는 역할을 하고 제거됨으로써 원재료의 측면에서 테이프가 낭비되어 제조비용을 증가시키는 문제가 있다.Therefore, there is a need for an additional process of removing the tape and the development of additional techniques for removing the tape at the same pressure. In addition, since the tape serves to temporarily fix the chip in the hole and is removed, the tape is wasted in terms of raw materials, thereby increasing the manufacturing cost.
본 발명은 칩을 고정한 후에 테이프를 제거하지 않고 동박적층판의 외면을 커버하는 절연층으로 사용하여 신뢰성이 향상되는 임베디드 인쇄회로기판 제조방법을 제공하는 것이다.The present invention provides an embedded printed circuit board manufacturing method which improves reliability by using the insulating layer covering the outer surface of the copper clad laminate without fixing the tape after fixing the chip.
또한, 테이프의 제거공정이 필요치 않은 경제적인 임베디드 인쇄회로기판 제조방법을 제공하는 것이다.In addition, to provide an economical embedded printed circuit board manufacturing method that does not require a tape removal process.
본 발명의 일 측면에 따르면, (a) 동박적층판의 표면에 회로패턴을 형성하고, 일부를 천공하여 수용홀을 형성하는 단계, (b) 수용홀을 커버하도록 동박적층판의 일면에 제1 절연층을 적층하는 단계, (c) 수용홀 내부의 제1 절연층 상에 칩을 실장하는 단계, (d) 수용홀 내부 및 동박적층판의 타면의 회로패턴이 형성되지 않은 부분에 절연물질을 충전하는 단계, (e) 동박적층판의 타면을 커버하도록 제2 절연층을 적층하는 단계, 및 (f) 제1 절연층 또는 제2 절연층에 칩의 전극과 전기적으로 연결되는 비어홀을 형성하는 단계를 포함하는 임베디드 인쇄회로기판 제조방법이 제공된다.According to one aspect of the invention, (a) forming a circuit pattern on the surface of the copper-clad laminate, and forming a receiving hole by drilling a portion, (b) a first insulating layer on one surface of the copper-clad laminate to cover the receiving hole (C) mounting a chip on the first insulating layer inside the accommodating hole, and (d) filling the insulating material in a portion in which the circuit pattern on the other surface of the accommodating hole and the copper clad laminate is not formed. (e) laminating a second insulating layer to cover the other surface of the copper-clad laminate, and (f) forming a via hole electrically connected to the electrode of the chip in the first insulating layer or the second insulating layer. An embedded printed circuit board manufacturing method is provided.
제1 절연층은 절연테이프이며, 단계 (b)는 절연테이프를 동박적층판의 일면에 부착하는 것을 포함할 수 있다. 제2 절연층은 절연테이프이며, 단계 (e)는 절연테이프를 동박적층판의 타면에 부착하는 것을 포함할 수 있다. 절연테이프는 폴리이미드계 필름에 접착물질이 코팅된 폴리이미드 테이프인 것이 바람직하다.The first insulating layer is an insulating tape, and step (b) may include attaching the insulating tape to one surface of the copper clad laminate. The second insulating layer is an insulating tape, and step (e) may include attaching the insulating tape to the other surface of the copper clad laminate. The insulating tape is preferably a polyimide tape coated with an adhesive material on the polyimide film.
제2 절연층은 액상의 절연물질을 포함하며, 단계 (e)는 동박적층판의 타면에 제2 절연층을 도포하는 단계를 포함할 수 있다. 절연물질은 액상의 플러깅(plugging) 잉크 또는 레진(resin)인 것이 바람직하다.The second insulating layer may include a liquid insulating material, and step (e) may include applying a second insulating layer to the other surface of the copper clad laminate. The insulating material is preferably a liquid plugging ink or resin.
단계 (d)는 절연물질을 경화하는 단계를 더 포함할 수 있다. 단계 (d) 이후에 경화된 절연물질의 표면을 연마하는 단계를 더 포함할 수 있다. 단계 (f) 이후에 인쇄회로기판의 표면에 외층회로를 형성하는 단계를 더 포함할 수 있다.Step (d) may further comprise curing the insulating material. After step (d), the method may further include polishing the surface of the cured insulating material. After step (f) may further comprise the step of forming an outer layer circuit on the surface of the printed circuit board.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 임베디드 인쇄회로기판 제조방법의 바람직한 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, with reference to the accompanying drawings to describe a preferred embodiment of the embedded printed circuit board manufacturing method according to the present invention in more detail, in the description with reference to the accompanying drawings in the same or corresponding configuration regardless of reference numerals Elements are given the same reference numerals and redundant description thereof will be omitted.
도 1은 본 발명에 따른 임베디드 인쇄회로기판 제조방법을 나타낸 흐름도이다. 도 1에 도시된 바와 같이 본 발명의 바람직한 일 실시예에 따른 임베디드 인쇄회로기판 제조방법은 동박적층판의 표면에 회로패턴을 형성하고, 일부를 천공하여 수용홀을 형성하는 단계(S10)와, 수용홀을 커버하도록 동박적층판의 일면에 절연테이프를 부착하는 단계(S20)와, 수용홀 내부의 절연테이프 상에 칩을 실장하는 단계(S30)와, 수용홀 내부 및 동박적층판의 타면의 회로패턴이 형성되지 않은 부분에 절연물질을 충전한 후에 경화시키는 단계(S40)와, 경화된 절연물질의 표면을 연마하는 단계(S50)와, 동박적층판의 타면을 커버하도록 절연테이프를 부착하거나 절연물질을 도포하는 단계(S60)와, 절연테이프에 칩의 전극과 전기적으로 연결되는 비 어홀을 형성하는 단계(S70)와, 표면에 외층회로를 형성하는 단계(S80)를 포함한다.1 is a flowchart illustrating a method of manufacturing an embedded printed circuit board according to the present invention. As shown in FIG. 1, the method of manufacturing an embedded printed circuit board according to an exemplary embodiment of the present disclosure includes forming a circuit pattern on the surface of the copper-clad laminate, and forming a receiving hole by drilling a portion (S10). Attaching an insulating tape to one surface of the copper-clad laminate to cover the hole (S20), mounting a chip on the insulating tape inside the accommodation hole (S30), and a circuit pattern of the inside of the accommodation hole and the other surface of the copper-clad laminate After filling the insulating material in the unformed portion (S40), polishing the surface of the cured insulating material (S50), and attaching an insulating tape to cover the other surface of the copper-clad laminate, or applying an insulating material And a step S70 of forming a via hole electrically connected to the electrode of the chip on the insulating tape, and a step S80 of forming an outer layer circuit on the surface.
이하에서는 상기 S10 단계 내지 상기 S80 단계를 도 2 내지 도 7을 참조하여 상세히 설명하기로 한다.Hereinafter, the steps S10 to S80 will be described in detail with reference to FIGS. 2 to 7.
도 2는 본 발명의 바람직한 일 실시예에 따른 양면에 구리층이 형성된 동박적층판을 나타내는 단면도이다.2 is a cross-sectional view showing a copper clad laminate having copper layers formed on both surfaces thereof according to an exemplary embodiment of the present invention.
동박적층판(CCL ; Copper Clad Laminate)(10)은 구리(Cu)를 입힌 얇은 적층판을 의미한다. 동박적층판(10)의 기초 재료로는 주로 수지가 사용되나, 수지는 절연특성은 우수하나 기계적인 강도가 불충분하고 온도에 의한 치수변화(CTE)가 금속의 10배 정도 크다는 결점이 있어 유리섬유, 유리부직포 등의 보강기재가 결합된 수지가 주로 사용된다.Copper Clad Laminate (CCL) 10 means a thin laminate coated with Cu. Resin is mainly used as the base material of the copper-
도 3은 본 발명의 바람직한 일 실시예에 따른 일면의 회로패턴과 칩 삽입을 위한 수용홀을 형성한 후에 타면에 부착하기 위해 폴리이미드 테이프를 위치시킨 상태를 나타내는 단면도이다.3 is a cross-sectional view illustrating a state in which a polyimide tape is positioned to attach to another surface after forming a circuit pattern on one surface and a receiving hole for chip insertion according to an exemplary embodiment of the present invention.
동박적층판(10)의 소정 위치에 수용홀(15)이 형성되는 데, 수용홀(15)을 드릴링, 펀칭 등의 공지의 방법으로 형성된다. 드릴링 방식으로는 탄산가스 레이저, UV계열의 엑시머레이저, UV-YAG레이저 등이 사용될 수 있다. 그리고, 동박적층판(10)에 회로패턴(13)이 형성되는 데, 회로패턴(13)의 형성방법은 공지된 기술에 해당되어 상세한 설명은 생략하기로 한다. The
여기서, 회로패턴(13)은 수용홀(15)이 천공된 뒤에 형성되는 것이 통상적이나, 반대로 수용홀(15)의 천공 전에 형성될 수 있음은 물론이다. 또한, 도 3에서는 동박적층판(10)의 상면에만 회로패턴(15)이 형성된 것을 도시하였으나, 하면에도 회로패턴을 형성하는 경우도 고려될 수 있다. 이와 같이 회로패턴 및 관통홀이 형성된 동박적층판을 제공하는 단계(S10)가 수행된다.Here, the
또한, 도 3에는 다음 단계(S20)를 설명하기 위하여 회로패턴(13) 및 관통홀(15)이 형성된 동박적층판(10) 하부에 폴리이미드 테이프(20)가 도시되어 있다. 폴리이미드 테이프(20)는 현재 프렉시블(Flexible) 기판에 상용되는 절연체인 폴리이미드 수지층(또는 필름)의 표면에 접착성분을 점착시킨 것으로 절연테이프의 일종이다. 본 실시예에서 사용되는 폴리이미드 테이프(20)는 절연물질을 주재료로 하는 절연테이프의 일 예로써 다른 종류의 절연테이프가 사용될 수 있음은 물론이다.In addition, in FIG. 3, the
폴리이미드 테이프(20)를 동박적층판(10)의 하면에 소정압력을 가하여 부착시킴으로써, 동박적층판의 일면에 절연테이프를 부착하는 단계(S20)가 수행된다(폴리이미드 테이프(20)가 부착된 상태는 도 4에 도시되어 있다).By attaching the
도 4는 본 발명의 바람직한 일 실시예에 따른 타면에 폴리이미드 테이프를 부착하고 수용홀 내에 칩을 삽입 및 부착한 상태를 나타내는 단면도이다.4 is a cross-sectional view illustrating a state in which a polyimide tape is attached to the other surface according to a preferred embodiment of the present invention and a chip is inserted into and attached to a receiving hole.
동박적층판(10)의 하면에 폴리이미드 테이프(20)가 압착된 후에, 수용홀(15) 내부에 칩(30)을 고정하게 된다. 수용홀(15) 내부의 폴리이미드 테이프(20) 상에 그 표면의 접착성분으로 말미암아 칩(30)이 부착되어 고정되게 된다. 이와 같이 수용홀 내부에 칩을 고정하는 단계(S30)가 수행된다.After the
도 5은 본 발명의 바람직한 일 실시예에 따른 수용홀 내부 및 동박적층판의 타면의 회로패턴이 없는 부분에 플러깅 잉크를 충전한 상태를 나타내는 단면도이 다.FIG. 5 is a cross-sectional view illustrating a state in which a plugging ink is filled in a portion without a circuit pattern on the inside of the accommodating hole and the other surface of the copper clad laminate according to an exemplary embodiment of the present invention.
수용홀(15) 내부에 칩(30)이 실장되고 남는 공간에 절연물질이 충전됨으로써 칩(30)을 봉지하게 된다. 여기서, 절연물질로는 통상 레진(Resin)이나 플러깅 잉크(Plugging Ink) 등의 액상 절연물질이 사용되는 데, 본 실시예에서는 플러깅 잉크(Plugging Ink)(40)를 사용한다. 또한, 도시된 바와 같이 수용홀(15)의 내부공간 뿐만 아니라 동박적층판(10)의 회로패턴(13)이 없는 부분에도 플러깅 잉크(40)를 도포하는 것이 바람직하다. 이와 같이 수용홀 내부에 절연물질을 충전한 후에 경화시키는 단계(S40)가 수행된다.The
도 6은 도 5의 동박적층판의 타면에 폴리이미드 테이프를 부착한 상태를 나타내는 단면도이다. 다음으로, 동박적층판의 타면을 커버하는 제2 절연층을 적층하는 단계(S60)가 수행되는 데, 도 6에 도시된 바와 같이 본 실시예에서는 동박적층판(10)의 상면에 적층되는 제2 절연층으로 폴리이미드 테이프(20')를 사용한다. 동박적층판(10)의 하면에 압착된 폴리이미드 테이프(20)와 같은 재질과 두께를 갖는 폴리이미드 테이프(20')를 사용하는 것이 이후에 완성될 임베디드 인쇄회로기판(도 8참조)의 상하면의 휨 특성을 고려할 때 바람직하다.It is sectional drawing which shows the state which attached the polyimide tape to the other surface of the copper foil laminated board of FIG. Next, a step (S60) of stacking a second insulating layer covering the other surface of the copper clad laminate is performed. As shown in FIG. 6, in the present embodiment, the second insulating layer stacked on the top surface of the copper clad
도 7은 본 발명의 바람직한 일 실시예에 따른 칩의 전극과 접속되도록 비어홀을 천공한 상태를 나타내는 단면도이고, 도 8은 본 발명의 바람직한 일 실시예에 따른 비어홀 내부 및 상하면에 구리층을 도금하고 외층에 회로패턴을 형성한 상태를 나타내는 단면도이다.FIG. 7 is a cross-sectional view illustrating a state in which a via hole is punctured to be connected to an electrode of a chip according to an exemplary embodiment of the present invention, and FIG. 8 is a plated copper layer inside and upper and lower surfaces of the via hole according to an exemplary embodiment of the present invention. It is sectional drawing which shows the state which formed the circuit pattern in the outer layer.
도 7 및 도 8을 참조하여, 비어홀 및 회로패턴을 형성하는 단계(S70, S80)를 설명한다. 도 7에서와 같이 칩(30)의 전극(33)과 접속되도록 비어홀(25)을 천공한다. 비어홀(25)은 공지된 방법으로 천공될 수 있으나, 본 실시예에서는 탄산가스(CO2) 레이저 드릴링 방식을 사용한다. 또한, 도 8에서와 같이 동박적층판(10)의 상하면을 관통하는 스루홀(60)을 천공하고, 비어홀(25) 및 스루홀(60)의 내면과 폴리이미드 테이프(20, 20')의 외면 상에 구리(Cu)층과 같은 금속층을 도금 등의 방식으로 적층한다. 구리(Cu)층의 적층 후에 공지된 방법으로 외층 회로패턴(50, 50')을 형성한다. 7 and 8, steps S70 and S80 of forming a via hole and a circuit pattern will be described. As shown in FIG. 7, the via
이와 같은 과정을 거쳐 본 발명의 바람직한 일 실시예에 따른 임베디드 인쇄회로기판 제조방법이 제공된다. 전술한 바와 같이, 칩을 고정한 후에 절연테이프를 제거하지 않고 동박적층판의 외면을 커버하는 절연층으로 사용함으로써, 절연테이프의 제거 시에 발생되는 잉크 깨짐의 문제가 없어 신뢰성이 향상되는 이점이 있다. 또한, 절연테이프의 제거공정이 필요치 않아 공정감소로 인한 경제적인 임베디드 인쇄회로기판 제조방법을 제공할 수 있게 된다. 또한, 절연테이프 자체를 임베디드 인쇄회로기판의 구성층으로 활용함으로써 제조비용을 감소시킬 수 있는 이점이 있다.Through such a process, an embedded printed circuit board manufacturing method according to an exemplary embodiment of the present invention is provided. As described above, by using the insulating layer to cover the outer surface of the copper-clad laminate without fixing the insulating tape after fixing the chip, there is an advantage that there is no problem of ink cracking generated when the insulating tape is removed, thereby improving reliability. In addition, it is not necessary to remove the insulating tape, thereby providing an economical embedded printed circuit board manufacturing method due to process reduction. In addition, there is an advantage that the manufacturing cost can be reduced by using the insulating tape itself as a component layer of the embedded printed circuit board.
도 9는 본 발명의 바람직한 다른 실시예에 따른 수용홀의 내부에 충전되고 타면을 커버하도록 플러깅 잉크를 도포한 상태를 나타내는 단면도이다.9 is a cross-sectional view illustrating a state in which a plugging ink is applied to fill an inside of a receiving hole and cover the other surface according to another exemplary embodiment of the present invention.
본 발명의 바람직한 다른 실시예에 따른 임베디드 인쇄회로기판 제조방법은 동박적층판의 타면을 커버하는 제2 절연층을 적층하는 단계(S60)를 제외하고는 전 술한 일 실시예와 동일한 구성단계와 작용을 갖으므로 이에 대한 자세한 설명은 생략한다.Embedded printed circuit board manufacturing method according to another preferred embodiment of the present invention has the same configuration and operation as the above-described embodiment except for the step (S60) of laminating a second insulating layer covering the other surface of the copper-clad laminate. Since a detailed description thereof will be omitted.
본 실시예에 따르면, 동박적층판의 타면을 커버하는 제2 절연층을 적층하는 단계(S60)는 동박적층판(10)의 상면에 적층되는 제2 절연층으로 폴리이미드 테이프(20', 도 6참조)를 사용하는 대신에 액상 절연물질을 사용할 수 있다. 통상 레진(Resin)이나 플러깅 잉크(Plugging Ink) 등의 액상 절연물질이 사용될 수 있고, 본 실시예에서는 플러깅 잉크(Plugging Ink)(40')를 사용한다. 플러깅 잉크(40')를 도포한 후에 경화시킴으로써 동박적층판(10)의 상면에 제2 절연층을 적층하게 된다. According to the present embodiment, the step of stacking the second insulating layer covering the other surface of the copper clad laminate (S60) refers to the
수용홀(15) 내부에 칩(30)이 실장되고 남는 공간과 동박적층판(10)의 회로패턴(13)이 없는 부분에 충전되는 플러깅 잉크(40, 도 5참조)와는 다른 종류의 액상 절연물질을 제2 절연층으로 사용하는 경우에는 플러깅 잉크(40)를 충전한 후에 반건조(Semi Curing)과정 및 연마과정을 거친 후에 제2 절연층을 도포하고 완전건조(Post Curing)과정 및 연마과정을 거칠 수 있다. 그러나, 본 실시예에서와 같이 절연물질과 제2 절연층을 동일 성분의 플러깅 잉크(40, 40')를 사용하는 경우에는 수용홀(15) 내부 및 동박적층판(10)의 상면을 커버하는 절연층을 한번에 연속적으로 형성시킬 수 있다. 즉, 수용홀(15) 내부에 충전되는 것과 동일한 액상 절연체를 사용하여 제2 절연층을 구성할 경우에는 한 번에 수용홀(15)과 제 2절연층을 충전 및 도포하고 반건조 및 연마공정 후에 완전건조 과정을 진행하는 것이 바람직하다.Liquid insulating material different from the plugging ink 40 (refer to FIG. 5) filled in the space where the
상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the preferred embodiments of the present invention have been described above, those skilled in the art may variously modify and modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that it can be changed.
상기와 같은 구성을 갖는 본 발명에 의하면, 칩을 고정한 후에 절연테이프를 제거하지 않고 동박적층판의 외면을 커버하는 절연층으로 사용함으로써, 절연테이프의 제거 시에 발생되는 잉크 깨짐 등의 문제가 없어 신뢰성이 향상되는 임베디드 인쇄회로기판 제조방법을 제공할 수 있게 된다.According to the present invention having the above-described configuration, by using the insulating layer covering the outer surface of the copper-clad laminate without fixing the insulating tape after fixing the chip, there is no problem such as ink cracking generated when the insulating tape is removed, thereby ensuring reliability. The improved embedded printed circuit board manufacturing method can be provided.
또한, 절연테이프의 제거공정이 필요치 않음으로써, 공정감소로 인한 경제적인 임베디드 인쇄회로기판 제조방법을 제공할 수 있게 된다.In addition, since the process of removing the insulating tape is not required, it is possible to provide an economical embedded printed circuit board manufacturing method due to process reduction.
또한, 절연테이프 자체를 임베디드 인쇄회로기판의 구성층으로 활용함으로써 제조비용을 감소시킬 수 있게 된다.In addition, by using the insulating tape itself as a component layer of the embedded printed circuit board it is possible to reduce the manufacturing cost.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050122863A KR100728748B1 (en) | 2005-12-14 | 2005-12-14 | Manufacturing method for embedded printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050122863A KR100728748B1 (en) | 2005-12-14 | 2005-12-14 | Manufacturing method for embedded printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100728748B1 true KR100728748B1 (en) | 2007-06-19 |
Family
ID=38372549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050122863A KR100728748B1 (en) | 2005-12-14 | 2005-12-14 | Manufacturing method for embedded printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100728748B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100900254B1 (en) | 2008-11-20 | 2009-05-29 | 주식회사 디지아이 | Printed board and method thereof |
KR101023372B1 (en) | 2008-11-11 | 2011-03-18 | 삼성전기주식회사 | Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby |
KR20130090457A (en) * | 2012-02-06 | 2013-08-14 | 삼성테크윈 주식회사 | Method for filling resin on circuit board |
JP2016127272A (en) * | 2015-01-05 | 2016-07-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Electronic element built-in substrate and manufacturing method of the same |
US10115613B2 (en) | 2016-06-13 | 2018-10-30 | Samsung Electronics Co., Ltd. | Method of fabricating a fan-out panel level package and a carrier tape film therefor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020044569A (en) * | 2000-08-25 | 2002-06-15 | 히라이 가쯔히꼬 | Semiconductor Joining Substrate-Use Tape with Adhesive and Copper-Clad Laminate Sheet Using It |
KR20040051309A (en) * | 2002-12-12 | 2004-06-18 | 삼성전기주식회사 | A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof |
KR20060061377A (en) * | 2003-12-16 | 2006-06-07 | 미쓰이 긴조꾸 고교 가부시키가이샤 | Multilayer printed wiring board and method for manufacturing the multilayer printed wiring board |
-
2005
- 2005-12-14 KR KR1020050122863A patent/KR100728748B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020044569A (en) * | 2000-08-25 | 2002-06-15 | 히라이 가쯔히꼬 | Semiconductor Joining Substrate-Use Tape with Adhesive and Copper-Clad Laminate Sheet Using It |
KR20040051309A (en) * | 2002-12-12 | 2004-06-18 | 삼성전기주식회사 | A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof |
KR20060061377A (en) * | 2003-12-16 | 2006-06-07 | 미쓰이 긴조꾸 고교 가부시키가이샤 | Multilayer printed wiring board and method for manufacturing the multilayer printed wiring board |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101023372B1 (en) | 2008-11-11 | 2011-03-18 | 삼성전기주식회사 | Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby |
KR100900254B1 (en) | 2008-11-20 | 2009-05-29 | 주식회사 디지아이 | Printed board and method thereof |
KR20130090457A (en) * | 2012-02-06 | 2013-08-14 | 삼성테크윈 주식회사 | Method for filling resin on circuit board |
KR101897609B1 (en) * | 2012-02-06 | 2018-09-12 | 해성디에스 주식회사 | Method for filling resin on circuit board |
JP2016127272A (en) * | 2015-01-05 | 2016-07-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Electronic element built-in substrate and manufacturing method of the same |
US10115613B2 (en) | 2016-06-13 | 2018-10-30 | Samsung Electronics Co., Ltd. | Method of fabricating a fan-out panel level package and a carrier tape film therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8261435B2 (en) | Printed wiring board and method for manufacturing the same | |
KR100788213B1 (en) | Manufacturing method of electronic components embedded pcb | |
US8336205B2 (en) | Method of manufacturing printed wiring board with built-in electronic component | |
JP5013973B2 (en) | Printed wiring board and method for manufacturing the same, electronic component housing board using the printed wiring board, and method for manufacturing the same | |
US8225503B2 (en) | Method for manufacturing board with built-in electronic elements | |
KR100714196B1 (en) | Printed Circuit Board Having Embedded Electric Element and Fabricating Method therefor | |
US9345142B2 (en) | Chip embedded board and method of manufacturing the same | |
KR101601815B1 (en) | Embedded board, printed circuit board and method of manufactruing the same | |
KR100733251B1 (en) | Double electronic components embedded PCB and manufacturing method thereof | |
JP2007005768A (en) | Printed circuit board with built-in electronic component and its manufacturing method | |
TWI405511B (en) | Printed circuit board having electro component and manufacturing method thereof | |
US20110123808A1 (en) | Insulator and manufacturing method for printed circuit board having electro component | |
JP2006140502A (en) | Circuit substrate for semiconductor package and its manufacturing method | |
KR100820633B1 (en) | Printed circuit board having embedded electronic component and manufacturing method thereof | |
KR100747022B1 (en) | Imbedded circuit board and fabricating method therefore | |
US6599617B2 (en) | Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof | |
KR100728748B1 (en) | Manufacturing method for embedded printed circuit board | |
KR20160090625A (en) | Printed circuit board having embedded electronic devices and method of manufacturing the same | |
KR101522780B1 (en) | A printed circuit board comprising embeded electronic component within and a method for manufacturing | |
KR20090096809A (en) | Method of manufacturing semiconductor chip embedded printed circuit board | |
US20130139382A1 (en) | Printed circuit board having electro component and manufacturing method thereof | |
KR100905642B1 (en) | Embedded Chip Printed Circuit Board and Method of Fabricating the same | |
KR100699237B1 (en) | Manufacturing Method for Embedded Printed Circuit Board | |
KR100722605B1 (en) | Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating | |
KR100704911B1 (en) | Electronic chip embedded pcb and method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 13 |