KR100733245B1 - Printed circuit board with embeded chip components and manufacturing method thereof - Google Patents
Printed circuit board with embeded chip components and manufacturing method thereof Download PDFInfo
- Publication number
- KR100733245B1 KR100733245B1 KR1020060055659A KR20060055659A KR100733245B1 KR 100733245 B1 KR100733245 B1 KR 100733245B1 KR 1020060055659 A KR1020060055659 A KR 1020060055659A KR 20060055659 A KR20060055659 A KR 20060055659A KR 100733245 B1 KR100733245 B1 KR 100733245B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- chip component
- layer
- printed circuit
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Abstract
Description
도 1a 내지 1p는 종래기술에 따라 내장된 부품을 갖는 인쇄회로기판을 제조하는 공정 흐름을 개략적으로 나타낸 공정단면도이다.1A to 1P are schematic cross-sectional views illustrating a process flow of manufacturing a printed circuit board having embedded components according to the related art.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따라 내장된 칩 부품을 갖는 인쇄회로기판을 제조하는 공정 흐름을 개략적으로 나타낸 공정단면도이다.2A to 2J are cross-sectional views schematically illustrating a process flow of manufacturing a printed circuit board having embedded chip components according to an exemplary embodiment of the present invention.
도 3a 내지 도 3k는 본 발명의 다른 실시예에 따라 내장된 칩 부품을 갖는 인쇄회로기판을 제조하는 공정 흐름을 개략적으로 나타낸 공정단면도이다.3A to 3K are schematic cross-sectional views illustrating a process flow of manufacturing a printed circuit board having embedded chip components according to another exemplary embodiment of the present invention.
도 4a 내지 도 4i는 본 발명의 또 다른 실시예에 따라 내장된 칩 부품을 갖는 인쇄회로기판을 제조하는 공정 흐름을 개략적으로 나타낸 공정단면도이다.4A to 4I are schematic cross-sectional views illustrating a process flow of manufacturing a printed circuit board having embedded chip components according to another exemplary embodiment of the present invention.
도 5a 내지 도 5i는 본 발명의 또 다른 실시예에 따라 내장된 칩 부품을 갖는 인쇄회로기판을 제조하는 공정 흐름을 개략적으로 나타낸 공정단면도이다.5A to 5I are schematic cross-sectional views illustrating a process flow of manufacturing a printed circuit board having embedded chip components according to another exemplary embodiment of the present invention.
도 6a 내지 도 6k는 본 발명의 또 다른 실시예에 따라 내장된 칩 부품을 갖는 인쇄회로기판을 제조하는 공정 흐름을 개략적으로 나타낸 공정단면도이다.6A through 6K are cross-sectional views schematically illustrating a process flow of manufacturing a printed circuit board having embedded chip components according to another exemplary embodiment of the present invention.
※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※
101, 201, 301, 111, 211, 311, 121, 221, 321, 131, 231, 331, 141, 341: 절연층101, 201, 301, 111, 211, 311, 121, 221, 321, 131, 231, 331, 141, 341: insulating layer
102, 202, 112, 212, 122, 222, 132, 232, 142 : 전도성 금속층102, 202, 112, 212, 122, 222, 132, 232, 142: conductive metal layer
103, 203, 113, 213, 123, 223, 233, 143 : 관통부103, 203, 113, 213, 123, 223, 233, 143: penetration
133 : 홈부133: groove
104, 303, 114, 313, 124, 134, 144, 343 : 관통홀104, 303, 114, 313, 124, 134, 144, 343: through hole
105, 305, 115, 218, 219, 315, 125, 228, 229, 135, 238, 239, 145, 345 : 회로층105, 305, 115, 218, 219, 315, 125, 228, 229, 135, 238, 239, 145, 345: circuit layer
204, 214, 224, 234, 242 : 칩 부품204, 214, 224, 234, 242: chip components
205, 215, 225, 235, 243 : 부품단자205, 215, 225, 235, 243: Component terminal
206, 216, 226, 236, 244 : 절연물질206, 216, 226, 236, 244: insulating material
207, 217, 227, 237, 245 : 절단 가공선207, 217, 227, 237, and 245 cutting lines
230, 240 : 접착부재230, 240: adhesive member
241 : 지지부재241 support member
302, 304, 312, 314, 342, 344 : 비아홀302, 304, 312, 314, 342, 344: via hole
본 발명은 내장형 칩 부품을 갖는 인쇄회로기판 및 그 제조방법에 관한 것이 다. 좀 더 구체적으로는, 본 발명은 실제 제품이 될 기판과 부품을 내장한 기판을 분리제작한 후 일체화하여 최종 제품을 제조함으로써 칩 부품 내장 공법의 전기적 특성과 공간활용 특성의 장점을 모두 갖는 내장형 칩 부품을 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board having a built-in chip component and a method of manufacturing the same. More specifically, the present invention is a built-in chip having the advantages of both the electrical characteristics and the space utilization characteristics of the chip component embedding method by separating and fabricating the substrate to be the actual product and the substrate containing the component and then integrated to manufacture the final product A printed circuit board having a component and a method of manufacturing the same.
볼 그리드 어레이(BGA) 또는 핀 그리드 어레이(PGA) 어느 것이나 플립칩 기술은 기판에 IC를 결합하는 널리 공지된 기술이다. 예를 들어, FCBGA(Flip Chip BGA) 패키지의 제조에 있어서, IC 부품의 전기적 도전성 단자 또는 랜드는 리플로우가능한 솔더 범프 또는 볼을 사용하여 기판의 표면 상에 다이 본드 영역의 대응 랜드에 직접 솔더링된다. 이때, 전자 부품 또는 부품들은 기판 트레이스를 포함하는 전기적 도전성 경로의 계층을 통해 전자 시스템의 다른 소자에 기능적으로 접속되고, 기판 트레이스는 일반적으로 시스템의 IC 등의 전자 부품 사이에서 전송되는 신호를 운반한다. FCBGA의 경우 기판 상단의 IC와 하단의 커패시터(Capacitor)가 각각 표면 실장될 수 있는데, 이 경우 기판의 두께 만큼 IC와 커패시터를 연결하는 회로의 경로(Path), 즉 연결 회로의 길이가 늘어나, 인피던스 값이 증가하여 전기적 성능에 좋지 않은 영향을 미친다. 또한, 하단 면의 일정 면적을 칩 실장을 위해 사용할 수 밖에 없기 때문에, 예를 들어, 하단의 모든 면에 볼 어레이를 원하는 사용자의 경우에는 요구를 만족시킬 수 없는 등, 설계자유도에 한정이 따른다.Flip chip technology, either ball grid array (BGA) or pin grid array (PGA), is a well known technique for coupling ICs to substrates. For example, in the manufacture of Flip Chip BGA (FCBGA) packages, the electrically conductive terminals or lands of the IC components are soldered directly to the corresponding lands of the die bond region on the surface of the substrate using reflowable solder bumps or balls. . At this time, the electronic component or components are functionally connected to other elements of the electronic system through a layer of electrically conductive paths including the substrate traces, and the substrate traces generally carry signals transmitted between electronic components such as the IC of the system. . In the case of FCBGA, the IC at the top of the substrate and the capacitor at the bottom may be surface-mounted respectively. In this case, the path of the circuit connecting the IC and the capacitor, that is, the length of the connection circuit, is increased by the thickness of the substrate. Increased values adversely affect electrical performance. In addition, since a certain area of the lower surface can only be used for chip mounting, for example, a user who wants a ball array on all the lower surfaces can not satisfy the requirements.
이에 대한 해결 방안으로서 칩 부품을 FCBGA 기판 안에 삽입하여 회로의 경로를 줄여 주는 역할을 하는 칩 부품 내장 기술은 현재 그 신뢰성 등의 문제로 다량의 부품이 내장된 기판에는 아직까지도 적용되고 있지 못하다. 왜냐하면 내장 시 각각의 칩당 수율이 아무리 높더라도 제품화된 유닛 중 어느 하나의 칩이라도 불량 판정이 나면 제품 자체가 불량품이 되어 다량의 칩이 포함되는 유닛당 수율은 현저하게 떨어지게 되기 때문이다. 예를 들어, 칩의 개별 수율이 99%라고 하더라도 100개의 칩이 실장된 유닛의 경우라면 1개의 칩 불량 때문에 전수불량이 되는 경우가 발생한다. 불량검출도 기판 공정상 기판이 완성된 후 실시되고 있기 때문에 단 하나의 불량칩으로 인한 손실 비용이 실로 크다고 할 수 있다.As a solution to this problem, the chip component embedding technology, which reduces the circuit path by inserting chip components into the FCBGA substrate, has not been applied to a board containing a large number of components due to reliability and the like. This is because, even when the yield per chip is high, even if any one of the commercialized units is defective, the product itself becomes a defective product, and the yield per unit containing a large amount of chips is significantly reduced. For example, even if the individual yield of the chip is 99%, in the case of a unit in which 100 chips are mounted, there is a case where a total failure occurs due to one chip failure. Defect detection is also carried out after the completion of the substrate in the substrate process, it can be said that the cost of loss due to a single bad chip is very large.
예를 들어, 종래 내장 기술로서 한국 공개특허 제2004-73606호에는 베이스에 부품을 삽입하고 콘택을 형성하는 방법이 개시되어 있다. 이하, 도 1a 내지 도 1p를 참조하여 이를 설명한다.For example, Korean Patent Laid-Open Publication No. 2004-73606 as a conventional embedded technology discloses a method of inserting a part into a base and forming a contact. Hereinafter, this will be described with reference to FIGS. 1A to 1P.
우선, 양면에 전도성 금속층(2), 예를 들어, 구리층이 적층된 인쇄회로기판용 수지 기판(1)을 준비한 후(도 1a 참조), 전기적 접속을 위해 관통홀(3)을 형성한다(도 1b 참조). 다음, 관통홀(3)이 형성된 기판(1) 상에 예를 들어, 도금과 같은 방법을 통해서 금속층(4)을 성장시키고(도 1c 참조), 패터닝하여 불필요한 부위(5)의 금속층(4)을 제거하고 회로층(4)을 형성시킨다(도 1d 참조). First, a
이어서, 전체 기판(1)에 걸쳐 제1표면(1a)에서 제2표면(1b)으로 연장하여 IC 칩을 삽입할 부위에 관통부(6)를 가공하고(도 1e 참조), 테이프 등의 지지부재(7)를 기판(1)의 제2표면(1b) 쪽에 부착한다(도 1f 참조). 다음, 상기 관통부(6)에 IC 칩(8)을 삽입하여 테이프(7)에 부착시켜 정렬하고(도 1g), 충전재(9)를 이용하여 관통부(6)를 채움으로써 IC 칩을 기판(1)에 부착시킨다(도 1h 참조).Subsequently, the penetrating
이어서, 테이프(7)를 제거하고(도 1i 참조), 기판(1) 상에 절연층(10)과 금 속층(11)을 각각 적층한 후(도 1j 참조), 층간 전기적 접속을 위한 블라인드 비아홀(12)을 가공, 형성한다(도 1k 참조). 다음, 블라인드 비아홀(12) 내부와 기판 표면에 도전층(13)을 형성한 후(도 1l 참조), 패터닝하여 도전 패턴(13)을 형성한다(도 1m 참조).Subsequently, the
마지막으로, 최외각층으로서 솔더레지스트층(14)을 형성하고 통상의 솔더 오프닝 공정을 통해서 접속 영역을 노출시킨 후(도 1n 및 도 1o 참조), 예를 들어, 통상의 Ni/Au 도금 또는 OSP를 이용하여 접촉패드(15)를 제조한다.Finally, after forming the
그러나, 이와 같은 종래기술에 따른 내장 공법을 사용하는 경우에는 표면실장과 달리 불량부품의 단순교체가 불가능한 내장 기판의 특성상 수율이 매우 낮아지는 문제가 있다. 따라서, 이런 경향을 해소하기 위하여 성능을 향상시키면서도 수율을 높일 수 있는 새로운 개념의 실장 방법이 요구되고 있다.However, in the case of using such a built-in method according to the prior art, there is a problem that the yield is very low due to the characteristics of the embedded substrate, which is not possible to simply replace defective parts, unlike surface mounting. Therefore, in order to overcome this tendency, there is a need for a new concept implementation method capable of improving yield while improving performance.
이에 본 발명에서는 실제 제품이 될 기판과 부품을 내장한 기판을 분리제작한 후 일체화하여 최종 제품을 제조함으로써 상기와 같은 문제점을 해결할 수 있음을 발견하였고, 본 발명은 이에 기초하여 완성되었다.Accordingly, the present invention has found that the above problems can be solved by separating and manufacturing a substrate and a substrate incorporating parts to be a real product, and then manufacturing the final product by integrating the same.
따라서, 본 발명의 목적은 칩 부품 내장 공법의 전기적 특성과 공간활용 특성의 장점을 모두 갖는 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a printed circuit board having an embedded chip component having both the advantages of the electrical characteristics and the space utilization characteristics of the chip component embedding method and a method of manufacturing the same.
본 발명의 다른 목적은 제품 수율과 신뢰성을 극대화하여 비용을 절감할 수 있는 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide a printed circuit board having a built-in chip component capable of reducing costs by maximizing product yield and reliability, and a method of manufacturing the same.
본 발명의 또 다른 목적은 제품 측면에서 전 공정을 진행한 유닛 불량을 줄이고, 부품실장 공정까지의 기판의 휨이나 기타 잠재 공정불량요소가 최종 제품에 영향을 미치지 않아 수율과 기판 신뢰성을 향상시킬 수 있는 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.It is still another object of the present invention to reduce unit defects in the whole process in terms of products, and to improve yield and substrate reliability since the warpage of the board up to the component mounting process and other potential process defects do not affect the final product. There is provided a printed circuit board having a built-in chip component and a method of manufacturing the same.
본 발명의 또 다른 목적은 설계 측면에서 하단 면의 실장 면적을 자유로이 이용할 수 있어 설계 자유도를 향상시킬 수 있는 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.It is still another object of the present invention to provide a printed circuit board having a built-in chip component capable of freely using a mounting area of a lower surface in terms of design and improving a design degree of freedom, and a method of manufacturing the same.
본 발명의 또 다른 목적은 FCBGA용 기판으로 적용할 경우 회로 경로를 줄여 그로 인한 임피던스의 감소로 전기적 특성을 향상시킬 수 있는 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.It is still another object of the present invention to provide a printed circuit board having a built-in chip component capable of improving electrical characteristics by reducing a circuit path when applied as a substrate for FCBGA and thereby reducing impedance, and a method of manufacturing the same.
상기 목적 및 기타 목적을 달성하기 위한 본 발명에 따른 내장된 칩 부품을 갖는 인쇄회로기판은:A printed circuit board having an embedded chip component according to the present invention for achieving the above and other objects is:
(a) 관통부 또는 홈부를 갖는 제1절연층; (a) a first insulating layer having a through portion or a groove portion;
(b) 상기 관통부 또는 홈부를 제외한 제1절연층의 양면에 형성된 제1회로층; (b) a first circuit layer formed on both sides of the first insulating layer except for the through part or the groove part;
(c) 상기 제1절연층의 관통부 또는 홈부에 삽입되며, 부품단자가 양측에 부착된 칩 부품의 일 표면이 노출되어 매립된 제2절연층; (c) a second insulating layer inserted into a through portion or a groove portion of the first insulating layer and having one surface of a chip component having component terminals attached to both sides thereof exposed;
(d) 상기 제2절연층이 삽입된 제1절연층과 상기 제1회로층 상에 적층된 제3 절연층; 및 (d) a first insulating layer having the second insulating layer inserted therein and a third insulating layer stacked on the first circuit layer; And
(e) 상기 제3절연층 상에 형성되며, 상기 칩 부품의 단자 및 제1회로층을 전기적으로 접속시키기 위한 접속부재를 포함하는 제2회로층; (e) a second circuit layer formed on the third insulating layer and including a connection member for electrically connecting the terminal of the chip component and the first circuit layer;
을 포함하는 것을 특징으로 한다.Characterized in that it comprises a.
여기서, 상기 제1절연층 및 제3절연층은 서로 같거나 다르게 열경화성 수지 또는 열가소성 수지일 수 있고, 상기 제2절연층은 열경화성 수지, 열가소성 수지, 세라믹 필러가 함침된 열경화성 수지 또는 열가소성 수지, 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 또한, 상기 제2절연층은 상기 제1절연층 및 제3절연층에 비하여 높은 열전도도를 갖는 것이 바람직하다.Here, the first insulating layer and the third insulating layer may be the same or different from each other thermosetting resin or thermoplastic resin, the second insulating layer is a thermosetting resin or thermoplastic resin impregnated with a thermosetting resin, a thermoplastic resin, a ceramic filler, and Combinations thereof. In addition, the second insulating layer preferably has a higher thermal conductivity than the first insulating layer and the third insulating layer.
한편, 상기 제2절연층은 상기 제1절연층의 관통부 또는 홈부에 대응되는 형상을 갖는 것이 바람직하다. 또한, 상기 제1절연층의 관통부 또는 홈부의 양측면과 상기 제2절연층의 양측면은 동일한 기울기를 갖는 것이 바람직하다. 좀 더 바람직하게는, 상기 제1절연층의 관통부 또는 홈부의 양측면 또는 어느 하나의 측면과 이에 대응하는 상기 제2절연층의 측면은 비스듬한 기울기를 갖는다. 바람직하게는, 상기 제1절연층의 관통부 또는 홈부는 여기에 삽입된 제2절연층이 경사면에 걸쳐 고정되도록 상하면이 서로 다른 너비를 갖는다.On the other hand, the second insulating layer preferably has a shape corresponding to the through portion or the groove portion of the first insulating layer. In addition, it is preferable that both side surfaces of the through portion or the groove portion of the first insulating layer and both side surfaces of the second insulating layer have the same slope. More preferably, both side surfaces or one side surface of the through portion or the groove portion of the first insulating layer and the side surface of the second insulating layer corresponding thereto have an oblique slope. Preferably, the through part or the groove part of the first insulating layer has different widths on the upper and lower surfaces so that the second insulating layer inserted therein is fixed over the inclined surface.
본 발명의 일 실시태양에 따르면, 상기 칩 부품의 노출면을 포함하는 제2절연층의 일면 또는 양면에는 회로층이 더욱 형성될 수 있다. 바람직하게는, 상기 칩 부품의 노출면을 포함하는 제2절연층의 일면에 형성된 회로층과 이에 대응되는 제1절연층의 일면에 형성된 제1회로층은 동일한 높이의 평면 상에 존재한다.According to an embodiment of the present invention, a circuit layer may be further formed on one or both surfaces of the second insulating layer including the exposed surface of the chip component. Preferably, the circuit layer formed on one surface of the second insulating layer including the exposed surface of the chip component and the first circuit layer formed on one surface of the first insulating layer corresponding thereto are on a plane having the same height.
본 발명의 다른 실시태양에 따르면, 상기 제2절연층과 상기 제1절연층의 관통부 또는 홈부 사이의 접촉면들 중 적어도 어느 하나의 사이에 접착부재가 더욱 형성될 수 있으며, 상기 접착부재는 바람직하게는 접착 테이프 또는 절연 수지이다.According to another embodiment of the present invention, an adhesive member may be further formed between at least one of the contact surfaces between the second insulating layer and the through portion or the groove portion of the first insulating layer, wherein the adhesive member is preferably Preferably an adhesive tape or insulating resin.
상기 접속부재는 바람직하게는, 비아홀에 의해 형성된다.The connecting member is preferably formed by a via hole.
또한, 상기 칩 부품은 능동소자 또는 수동소자일 수 있다.In addition, the chip component may be an active device or a passive device.
본 발명에 따른 내장된 칩 부품을 갖는 인쇄회로기판은:A printed circuit board having embedded chip components according to the present invention is:
(a) 제1절연층에 관통부 또는 홈부를 가공하는 단계; (a) processing the through portion or the groove portion in the first insulating layer;
(b) 상기 관통부 또는 홈부를 제외한 제1절연층의 양면에 제1회로층을 형성하는 단계; (b) forming a first circuit layer on both sides of the first insulating layer except for the through part or the groove part;
(c) 부품단자가 양측에 부착된 칩 부품의 일 표면이 노출되어 매립된 제2절연층을 제공하는 단계; (c) providing a second insulating layer in which one surface of the chip component having component terminals attached to both sides thereof is exposed;
(d) 상기 칩 부품이 매립된 제2절연층을 상기 제1절연층의 관통부 또는 홈부에 삽입가능한 크기로 절단 가공하는 단계; (d) cutting the second insulating layer having the chip component embedded therein into a size that can be inserted into a through portion or a groove portion of the first insulating layer;
(e) 상기 절단 가공된 제2절연층을 상기 제1절연층의 관통부 또는 홈부에 삽입하는 단계; (e) inserting the cut second insulating layer into a through portion or a groove portion of the first insulating layer;
(f) 상기 제2절연층이 삽입된 제1절연층과 상기 제1회로층 상에 제3절연층을 적층하는 단계; 및 (f) stacking a third insulating layer on the first insulating layer and the first circuit layer into which the second insulating layer is inserted; And
(g) 상기 제3절연층 상에 상기 칩 부품의 단자 및 제1회로층을 전기적으로 접속시키기 위한 접속부재를 포함하는 제2회로층을 형성하는 단계; (g) forming a second circuit layer on the third insulating layer, the second circuit layer including a connecting member for electrically connecting the terminal of the chip component and the first circuit layer;
를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.
본 발명의 일 실시태양에 따르면, 상기 (c) 단계는: According to one embodiment of the invention, step (c) is:
제2절연층을 제공하는 단계; Providing a second insulating layer;
상기 제2절연층에 어레이 타입으로 관통홀을 가공하여 칩 부품 매립 공간을 확보하는 단계; 및 Processing a through hole in an array type in the second insulating layer to secure a chip component buried space; And
상기 제2절연층의 관통홀 내에 부품실장공법을 이용하여 부품단자가 양측에 부착된 칩 부품을 매립하되, 칩 부품의 일 표면이 노출되도록 매립하는 단계; Burying a chip component having component terminals attached to both sides by using a component mounting method in the through hole of the second insulating layer, and embedding one surface of the chip component to expose the surface;
를 포함하여 수행될 수 있다.It may be performed including.
본 발명의 일 실시태양에 따르면, 상기 (c) 단계는: According to one embodiment of the invention, step (c) is:
지지부재를 제공하는 단계; Providing a support member;
상기 지지부재 상에 부품단자가 양측에 부착된 칩 부품을 표면실장하는 단계; Surface-mounting a chip component having component terminals attached to both sides on the support member;
상기 표면실장된 칩 부품을 절연물질을 이용하여 캡슐화하여 제2절연층 내에 칩 부품을 매립하는 단계; 및 Embedding the chip component in the second insulating layer by encapsulating the surface mounted chip component using an insulating material; And
상기 지지부재를 제거하여 칩 부품의 일 표면을 노출시키는 단계; Removing the support member to expose one surface of the chip component;
를 포함하여 수행될 수 있다.It may be performed including.
본 발명의 또 다른 실시태양에 따르면, 상기 (c) 단계는: According to another embodiment of the present invention, the step (c) is:
양면에 전도성 금속층이 적층된 제2절연층을 제공하는 단계; Providing a second insulating layer having a conductive metal layer laminated on both surfaces thereof;
상기 전도성 금속층 및 제2절연층에 어레이 타입으로 관통홀을 가공하여 칩 부품이 삽입될 공간을 확보하는 단계; Processing through holes in an array type in the conductive metal layer and the second insulating layer to secure a space where a chip component is to be inserted;
상기 제2절연층의 관통홀 내에 부품실장공법을 이용하여 부품단자가 양측에 부착된 칩 부품을 매립하되, 칩 부품의 일 표면이 노출되도록 매립하는 단계; 및 Burying a chip component having component terminals attached to both sides by using a component mounting method in the through hole of the second insulating layer, and embedding one surface of the chip component to expose the surface; And
상기 칩 부품의 노출면을 포함하는 제2절연층의 일면 또는 양면에 회로층을 형성하는 단계;Forming a circuit layer on one or both surfaces of the second insulating layer including an exposed surface of the chip component;
를 포함하여 수행될 수 있다.It may be performed including.
선택적으로, 상기 제2절연층과 상기 제1절연층의 관통부 또는 홈부 사이의 접촉면들 중 적어도 어느 하나의 사이에 접착부재를 형성하는 단계가 더욱 수행될 수 있다.Optionally, forming an adhesive member between at least one of the contact surfaces between the second insulating layer and the through portion or the groove portion of the first insulating layer may be further performed.
상기 접착부재 형성단계는 본 발명의 일 실시태양에 따르면, 상기 접촉면 중 적어도 어느 하나에 미경화된 절연 수지를 부착하여 수행될 수 있다. 본 발명의 다른 실시태양에 따르면, 상기 접착부재 형성단계는 상기 접촉면 중 적어도 어느 하나에 접착 테이프를 부착하여 수행될 수 있다. 본 발명의 또 다른 실시태양에 따르면, 상기 접착부재 형성단계는 상기 접촉면 사이에 절연 수지를 충전하여 수행될 수 있다.According to one embodiment of the present invention, the adhesive member forming step may be performed by attaching an uncured insulating resin to at least one of the contact surfaces. According to another embodiment of the present invention, the forming of the adhesive member may be performed by attaching an adhesive tape to at least one of the contact surfaces. According to another embodiment of the present invention, the forming of the adhesive member may be performed by filling an insulating resin between the contact surfaces.
한편, 상기 (g) 단계는: On the other hand, step (g) is:
상기 칩 부품의 단자 및 제1회로층을 제2회로층과 전기적으로 접속시키기 위하여 상기 제3절연층에 비아홀을 형성하는 단계;Forming a via hole in the third insulating layer to electrically connect the terminal and the first circuit layer of the chip component with a second circuit layer;
상기 비아홀을 포함하는 제3절연층 상에 전도성 금속층을 형성하는 단계; 및 Forming a conductive metal layer on the third insulating layer including the via hole; And
상기 전도성 금속층을 패터닝하여 제2회로층을 형성하는 단계; Patterning the conductive metal layer to form a second circuit layer;
를 포함하여 수해되는 것이 바람직하다.It is preferable to be decomposed including.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
전술한 바와 같이, 본 발명은 실제 제품이 될 기판과 부품을 내장한 기판을 분리 제작하는 방법으로서, 더욱 상세하게는 별도의 기판에 어레이 형식으로 부품을 내장한 후 유닛으로 잘라 검사를 통해 양품만을 분리하여 실제 제품이 될 메인 기판에 재삽입하는 방법이다. 이렇게 내장되는 부품을 임의의 단위로 나눠 만든 후 양품인 것이 확인된 부품만을 다시 2차로 메인 기판의 일부분으로 삽입하는 방법을 적용함으로써 내장 공법의 장점을 모두 취하면서도 내층에 삽입될 별도의 기판에서 미리 부품 불량 검출을 통해서 전 공정을 진행한 유닛 불량을 줄여 비용을 절감할 수 있는 이점이 있다.As described above, the present invention is a method of separately manufacturing a substrate containing a substrate and a component to be a real product, and more specifically, by inserting the component in an array form on a separate substrate and then cutting it into a unit to inspect only good quality It is separated and reinserted into the main board to be the actual product. By dividing the embedded parts into arbitrary units and applying the method of inserting only the parts confirmed to be good again as a part of the main board, it takes all the advantages of the built-in method and advances them in a separate board to be inserted into the inner layer. Part failure detection has the advantage of reducing costs by reducing unit failure during the entire process.
이하 본 발명에 따른 내장된 칩 부품을 갖는 인쇄회로기판의 제조방법을 도 2 내지 6에 각각 나타낸 바람직한 실시예들을 통하여 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.Hereinafter, a method of manufacturing a printed circuit board having embedded chip components according to the present invention will be described in more detail with reference to preferred embodiments shown in FIGS. 2 to 6, but the scope of the present invention is not limited thereto.
도 2a 내지 도 2j를 참조하여 본 발명의 바람직한 일 실시예에 따른 내장된 칩 부품을 갖는 인쇄회로기판의 제조방법을 설명하면 다음과 같다.Referring to FIGS. 2A to 2J, a method of manufacturing a printed circuit board having embedded chip components according to an exemplary embodiment of the present invention will be described below.
우선, 양면에 전도성 금속층(102), 예를 들어, 구리층이 적층된 제1절연층(101)을 준비한다(도 2a 참조). 여기에 예를 들어, 기계적 드릴링 등의 공지된 방법을 통해서 칩 부품이 매립된 제2절연층이 삽입될 공간을 확보하기 위한 관통부(103)와 층간 전기적 도통을 위한 관통홀(104)을 형성한다(도 2b 참조). 이때, 관통부(103)는 비스듬한 기울기로 상하면이 서로 다른 너비를 갖도록 형성하여 제2절연층이 삽입 후 빠지지 않게 한다. 이어서, 상기 관통부(103)를 제외한 제1절연층(101)의 양면에 통상의 금속층(102) 패터닝 과정을 통해서 제1회로층(105)을 형성하여 비아 연결이 더욱 용이하게 한다(도 2c 참조).First, a first insulating
한편, 양면에 전도성 금속층(202)이 적층된 제2절연층(201)을 별도로 준비한 후(도 2d 참조), 기계적 드릴링 등의 공지된 방법을 통해서 어레이 타입으로 관통부(203)를 촘촘히 형성하여 칩 부품 매립을 위한 공간을 확보한다(도 2e 참조). 이어서, 통상의 부품 실장 공법을 통해서 부품단자(205)가 양측에 부착된 칩 부품(204)을 절연물질(206)을 이용하여 제2절연층(201) 내에 매립하되, 칩 부품(204)의 일 표면이 노출되도록 매립한다(도 2f 참조). 이러한 매립 방법으로는, 예를 들어, 관통부(203)가 형성된 기판의 한쪽면을 테이프로 막고 칩 부품(204)을 실장하고 절연물질(206)을 충전한 후, 테이프를 제거함으로써 칩 부품(204)의 일 표면이 노출되도록 매립할 수 있다.Meanwhile, after separately preparing the second insulating
이때, 상기 칩 부품(204)으로는 통상의 수동소자 및/또는 능동소자가 모두 사용될 수 있으며, 그 일례로는 저항, 커패시터, IC 등을 들 수 있다. 또한, 상기 절연물질(206)로는 충진 잉크, 절연성 페이스트 등의 부품 실장 공법에서 사용되는 것이라면 특별히 이에 한정되는 것은 아니다.In this case, both the conventional passive element and / or the active element may be used as the
다음, 이와 같이 칩 부품(204)이 매립된 제2절연층(201)을 절단 가공선(207) 을 따라 비스듬히 유닛별로 라우팅하여 제1절연층(101)에 형성된 관통부(103) 내에 칩 부품(204)이 위로 향하도록 삽입한다(도 2g 참조).Next, the
이어서, ABF(Ajinomoto Build UP Film)와 같은 통상의 수지 기판으로 사용되는 절연층(301)을 상기 제2절연층(201)이 삽입된 제1절연층(101)과 상기 제1회로층(105) 상에 적층하여 제1절연층(101)과 제2절연층(201) 사이의 틈새 공간을 채워 고정시킨다(도 2h 참조).Subsequently, the insulating
다음, 레이저 가공 및/또는 기계적 드릴 가공 등을 통해서 층간 도통을 위한 도통홀(303)과 블라인드 비아홀(302)을 형성한다(도 2i 참조).Next, a through
마지막으로, 제3절연층(301) 상에 SAP(Semi- Additive Process)과 같은 통상의 회로층 형성방법을 통해서 제2회로층(305)을 형성한다(도 2j 참조). 이와 같은 과정을 통해서 칩 부품(204)의 단자(205) 및 제1회로층(105)이 블라인드 비아홀(304)과 같은 접속부재에 의해 제2회로층(305)과 전기적으로 접속된다.Finally, the
이와 같이 제작된 기판은 적용 목적에 따라 선택적인 공정이 더욱 수행될 수 있음은 당업자에게 자명할 것이다. 예를 들어, 이를 FCBGA 기판으로 사용하는 경우에는 당업계에 알려진 통상의 솔더레지스트 도포, 솔더레지스트 오픈 공정을 더욱 수행하여 최종제품을 완성할 수 있다.It will be apparent to those skilled in the art that the substrate thus manufactured may be further subjected to an optional process depending on the purpose of the application. For example, when using this as an FCBGA substrate, the final product may be completed by performing a conventional solder resist coating and solder resist open process known in the art.
본 발명의 또 다른 실시예로서 다음과 같이 변경되거나 추가될 수 있다.As another embodiment of the present invention can be changed or added as follows.
도 3a 내지 도 3k를 참조하여 본 발명의 바람직한 다른 실시예에 따른 내장된 칩 부품을 갖는 인쇄회로기판의 제조방법을 설명하면 다음과 같다.Referring to FIGS. 3A to 3K, a method of manufacturing a printed circuit board having embedded chip components according to another exemplary embodiment of the present invention will be described below.
우선, 양면에 전도성 금속층(112)이 적층된 제1절연층(111)을 준비한다(도 3a 참조). 여기에 예를 들어, 기계적 드릴링 등의 공지된 방법을 통해서 칩 부품이 매립된 제2절연층이 삽입될 공간을 확보하기 위한 관통부(113)와 층간 전기적 도통을 위한 관통홀(114)을 형성한다(도 3b 참조). 이때, 관통부(113)는 비스듬한 기울기로 상하면이 서로 다른 너비를 갖도록 형성하여 제2절연층이 삽입 후 빠지지 않게 한다. 이어서, 상기 관통부(113)를 제외한 제1절연층(111)의 양면에 통상의 금속층(112) 패터닝 과정을 통해서 제1회로층(115)을 형성하여 비아 연결이 더욱 용이하게 한다(도 3c 참조).First, a first insulating
한편, 양면에 전도성 금속층(212)이 적층된 제2절연층(211)을 별도로 준비한 후(도 3d 참조), 기계적 드릴링 등의 공지된 방법을 통해서 어레이 타입으로 관통부(213)를 촘촘히 형성하여 칩 부품 매립을 위한 공간을 확보한다(도 3e 참조). 이어서, 통상의 부품 실장 공법을 통해서 부품단자(215)가 양측에 부착된 칩 부품(214)을 절연물질(216)을 이용하여 제2절연층(211) 내에 매립하되, 칩 부품(214)의 일 표면이 노출되도록 매립한다(도 3f 참조). 이러한 매립 방법으로는, 예를 들어, 관통부(213)가 형성된 기판의 한쪽면을 테이프로 막고 칩 부품(214)을 실장하고 절연물질(216)을 충전한 후, 테이프를 제거함으로써 칩 부품(214)의 일 표면이 노출되도록 매립할 수 있다.Meanwhile, after separately preparing the second insulating
이때, 상기 절연물질(216)로는 충진 잉크, 절연성 페이스트 등의 부품 실장 공법에서 사용되는 것이라면 특별히 이에 한정되는 것은 아니다.In this case, the insulating
다음, 칩 부품(214)의 노출면을 포함하는 제2절연층(211)의 양면에 회로 층(218, 219)을 형성한다(도 3g 참조). 상기 회로층 형성과정은 예를 들어, 기판의 양면에 통상의 동도금 과정에 의해 도금층(219)을 형성한 후 통상의 노광, 현상 및 에칭 공정을 통해서 패터닝하여 회로층(218, 219)을 형성하여 수행될 수 있다.Next, circuit layers 218 and 219 are formed on both surfaces of the second insulating
이어서, 이와 같이 칩 부품(214)이 매립된 제2절연층(211)을 절단 가공선(217)을 따라 비스듬히 유닛별로 라우팅하여 제1절연층(111)에 형성된 관통부(113) 내에 칩 부품(214)이 위로 향하도록 삽입한다(도 3h 참조).Subsequently, the second insulating
다음, ABF와 같은 통상의 수지 기판으로 사용되는 절연층(311)을 상기 제2절연층(211)이 삽입된 제1절연층(111)과 상기 제1회로층(115) 상에 적층하여 제1절연층(111)과 제2절연층(211) 사이의 틈새 공간을 채워 고정시킨다(도 3i 참조).Next, an insulating
이어서, 레이저 가공 및/또는 기계적 드릴 가공 등을 통해서 층간 도통을 위한 도통홀(313)과 블라인드 비아홀(312)을 형성한다(도 3j 참조).Subsequently, a through
마지막으로, 제3절연층(311) 상에 SAP과 같은 통상의 회로층 형성방법을 통해서 제2회로층(315)을 형성한다(도 3k 참조). 이와 같은 과정을 통해서 칩 부품(214)의 단자(215) 및 회로층(115, 218)이 블라인드 비아홀(314)과 같은 접속부재에 의해 제2회로층(315)과 전기적으로 접속된다.Finally, the second circuit layer 315 is formed on the third insulating
이와 같이 제작된 기판은 적용 목적에 따라 선택적인 공정이 더욱 수행될 수 있음은 당업자에게 자명할 것이다. 예를 들어, 이를 FCBGA 기판으로 사용하는 경우에는 당업계에 알려진 통상의 솔더레지스트 도포, 솔더레지스트 오픈 공정을 더욱 수행하여 최종제품을 완성할 수 있다.It will be apparent to those skilled in the art that the substrate thus manufactured may be further subjected to an optional process depending on the purpose of the application. For example, when using this as an FCBGA substrate, the final product may be completed by performing a conventional solder resist coating and solder resist open process known in the art.
도 4a 내지 도 4i를 참조하여 본 발명의 바람직한 또 다른 실시예에 따른 내장된 칩 부품을 갖는 인쇄회로기판의 제조방법을 설명하면 다음과 같다.4A to 4I, a method of manufacturing a printed circuit board having embedded chip components according to another exemplary embodiment of the present invention will be described below.
우선, 양면에 전도성 금속층(122)이 적층된 제1절연층(121)을 준비한다(도 4a 참조). 여기에 예를 들어, 기계적 드릴링 등의 공지된 방법을 통해서 칩 부품이 매립된 제2절연층이 삽입될 공간을 확보하기 위한 관통부(123)와 층간 전기적 도통을 위한 관통홀(124)을 형성한다(도 4b 참조). 이어서, 상기 관통부(123)를 제외한 제1절연층(121)의 양면에 통상의 금속층(122) 패터닝 과정을 통해서 제1회로층(125)을 형성하여 비아 연결이 더욱 용이하게 한다(도 4c 참조).First, a first insulating
한편, 양면에 전도성 금속층(222)이 적층된 제2절연층(221)을 별도로 준비한 후(도 4d 참조), 기계적 드릴링 등의 공지된 방법을 통해서 어레이 타입으로 관통부(223)를 촘촘히 형성하여 칩 부품 매립을 위한 공간을 확보한다(도 4e 참조). 이어서, 통상의 부품 실장 공법을 통해서 부품단자(225)가 양측에 부착된 칩 부품(224)을 절연물질(226)을 이용하여 제2절연층(221) 내에 매립하되, 칩 부품(224)의 일 표면이 노출되도록 매립한다(도 4f 참조). 이러한 매립 방법으로는, 예를 들어, 관통부(223)가 형성된 기판의 한쪽면을 테이프로 막고 칩 부품(224)을 실장하고 절연물질(226)을 충전한 후, 테이프를 제거함으로써 칩 부품(224)의 일 표면이 노출되도록 매립할 수 있다.Meanwhile, after separately preparing the second insulating
다음, 칩 부품(224)의 노출면을 포함하는 제2절연층(221)의 양면에 회로층(228, 229)을 형성한다(도 4g 참조). 상기 회로층 형성 과정은 예를 들어, 기판의 양면에 통상의 동도금 과정에 의해 도금층(229)을 형성한 후 통상의 노광, 현상 및 에칭 공정을 통해서 패터닝하여 회로층(228, 229)을 형성하여 수행될 수 있다.Next, circuit layers 228 and 229 are formed on both surfaces of the second insulating
이어서, 이와 같이 칩 부품(224)이 매립된 제2절연층(221)을 절단 가공선(227)을 따라 유닛별로 라우팅하여 제1절연층(121)에 형성된 관통부(123) 내에 칩 부품(224)이 위로 향하도록 삽입한다(도 4h 참조). 이때, 상기 제1절연층(121)의 관통부(123)의 양 측면과 제2절연층(221)의 절단부(227) 사이에 각각 접착부재(230)를 부착 형성하여 틈새 공간을 채워 접착 고정한다. 이러한 접착부재(230)로는 통상의 미경화된 절연 수지 또는 접착 테이프 등을 들 수 있으나, 특별히 이에 한정되는 것은 아니다.Subsequently, the second insulating
다음, ABF와 같은 통상의 수지 기판으로 사용되는 절연층(321)을 상기 제2절연층(221)이 삽입된 제1절연층(121)과 상기 제1회로층(125) 상에 적층한다(도 4i 참조).Next, an insulating
이후 공정은 도 3j 및 도 3k에서 상술한 바와 같다.The process is as described above in Figures 3J and 3K.
도 5a 내지 도 5i를 참조하여 본 발명의 바람직한 또 다른 실시예에 따른 내장된 칩 부품을 갖는 인쇄회로기판의 제조방법을 설명하면 다음과 같다.5A to 5I, a method of manufacturing a printed circuit board having embedded chip components according to another exemplary embodiment of the present invention will be described below.
우선, 양면에 전도성 금속층(132)이 적층된 제1절연층(131)을 준비한다(도 5a 참조). 여기에 예를 들어, 기계적 드릴링 등의 공지된 방법을 통해서 칩 부품이 매립된 제2절연층이 삽입될 공간을 확보하기 위한 미관통 홈부(133)와 층간 전기적 도통을 위한 관통홀(134)을 형성한다(도 5b 참조). 이어서, 상기 홈부(133)를 제외한 제1절연층(131)의 양면에 통상의 금속층(132) 패터닝 과정을 통해서 제1 회로층(135)을 형성하여 비아 연결이 더욱 용이하게 한다(도 5c 참조).First, a first insulating
한편, 양면에 전도성 금속층(232)이 적층된 제2절연층(231)을 별도로 준비한 후(도 5d 참조), 기계적 드릴링 등의 공지된 방법을 통해서 어레이 타입으로 관통부(233)를 촘촘히 형성하여 칩 부품 매립을 위한 공간을 확보한다(도 5e 참조). 이어서, 통상의 부품 실장 공법을 통해서 부품단자(235)가 양측에 부착된 칩 부품(234)을 절연물질(236)을 이용하여 제2절연층(231) 내에 매립하되, 칩 부품(234)의 일 표면이 노출되도록 매립한다(도 5f 참조). 이러한 매립 방법으로는, 예를 들어, 관통부(233)가 형성된 기판의 한쪽면을 테이프로 막고 칩 부품(234)을 실장하고 절연물질(236)을 충전한 후, 테이프를 제거함으로써 칩 부품(234)의 일 표면이 노출되도록 매립할 수 있다.Meanwhile, after separately preparing the second insulating
다음, 칩 부품(234)의 노출면을 포함하는 제2절연층(231)의 양면에 회로층(238, 239)을 형성한다(도 5g 참조). 예를 들어, 기판의 양면에 통상의 동도금 과정에 의해 도금층(239)을 형성한 후 통상의 노광, 현상 및 에칭 공정을 통해서 패터닝하여 회로층(238, 239)을 형성한다.Next, circuit layers 238 and 239 are formed on both surfaces of the second insulating
이어서, 이와 같이 칩 부품(234)이 매립된 제2절연층(231)을 절단 가공선(237)을 따라 유닛별로 라우팅하여 제1절연층(131)에 형성된 홈부(133) 내에 칩 부품(234)이 위로 향하도록 삽입한다(도 5h 참조). 이때, 상기 제1절연층(131)의 홈부(133)와 제2절연층(231)의 접촉면 사이에 절연수지(240)를 충전하여 틈새 공간을 채워 접착 고정한다.Subsequently, the
다음, ABF와 같은 통상의 수지 기판으로 사용되는 절연층(331)을 상기 제2절 연층(231)이 삽입된 제1절연층(131)과 상기 제1회로층(135) 상에 적층한다(도 5i 참조).Next, an insulating
이후 공정은 도 3j 및 도 3k에서 상술한 바와 같다.The process is as described above in Figures 3J and 3K.
도 6a 내지 도 6k를 참조하여 본 발명의 바람직한 또 다른 실시예에 따른 내장된 칩 부품을 갖는 인쇄회로기판의 제조방법을 설명하면 다음과 같다.6A to 6K, a method of manufacturing a printed circuit board having embedded chip components according to another exemplary embodiment of the present invention will be described below.
우선, 양면에 전도성 금속층(142)이 적층된 제1절연층(141)을 준비한다(도 6a 참조). 여기에 예를 들어, 기계적 드릴링 등의 공지된 방법을 통해서 칩 부품이 매립된 제2절연층이 삽입될 공간을 확보하기 위한 관통부(143)와 층간 전기적 도통을 위한 관통홀(144)을 형성한다(도 6b 참조). 이어서, 상기 관통부(143)를 제외한 제1절연층(141)의 양면에 통상의 금속층(142) 패터닝 과정을 통해서 제1회로층(145)을 형성하여 비아 연결이 더욱 용이하게 한다(도 6c 참조).First, a first insulating
한편, 별도로 준비된 지지부재(241) 상에 부품단자(243)가 양측에 부착된 칩 부품(242)을 표면 실장한 후, 절연물질(244)을 이용하여 캡슐화함으로써 칩 부품(242)이 매립된 제2절연층(244)을 제작한다(도 6d 내지 6f 참조). 이때, 상기 지지부재(241)로는 접착 테이프 또는 절연 수지 등을 들 수 있으나, 당업계에 공지된 것이라면 특별히 이에 한정되지 않음은 물론이다. 다음, 상기 지지부재(241)를 제거하여 칩 부품(242)의 일 표면을 노출시킨다(도 6g 참조).Meanwhile, the
이어서, 이와 같이 칩 부품(242)이 매립된 제2절연층(244)을 절단 가공선(245)을 따라 유닛별로 라우팅하여 제1절연층(141)에 형성된 관통부(143) 내에 칩 부품(242)이 위로 향하도록 삽입한다(도 6h 참조).Subsequently, the second insulating
다음, ABF와 같은 통상의 수지 기판으로 사용되는 절연층(341)을 상기 제2절연층(244)이 삽입된 제1절연층(141)과 상기 제1회로층(145) 상에 적층하여 제1절연층(141)과 제2절연층(244) 사이의 틈새 공간을 채워 고정시킨다(도 6i 참조).Next, an insulating
이어서, 레이저 가공 및/또는 기계적 드릴 가공 등을 통해서 층간 도통을 위한 도통홀(343)과 블라인드 비아홀(342)을 형성한다(도 6j 참조).Subsequently, a through
마지막으로, 제3절연층(341) 상에 SAP과 같은 통상의 회로층 형성방법을 통해서 제2회로층(345)을 형성한다(도 6k 참조). 이와 같은 과정을 통해서 칩 부품(242)의 단자(243) 및 제1회로층(145)이 블라인드 비아홀(344)과 같은 접속부재에 의해 제2회로층(345)과 전기적으로 접속된다.Finally, the
이와 같이 제작된 기판은 적용 목적에 따라 선택적인 공정이 더욱 수행될 수 있음은 당업자에게 자명할 것이다. 예를 들어, 이를 FCBGA 기판으로 사용하는 경우에는 당업계에 알려진 통상의 솔더레지스트 도포, 솔더레지스트 오픈 공정을 더욱 수행하여 최종제품을 완성할 수 있다.It will be apparent to those skilled in the art that the substrate thus manufactured may be further subjected to an optional process depending on the purpose of the application. For example, when using this as an FCBGA substrate, the final product may be completed by performing a conventional solder resist coating and solder resist open process known in the art.
전술한 바와 같이, 기존의 표면실장 방법은 설계자유도가 한정되고 전기적 특성이 좋지 않은 단점이 있으며, 이를 개선하기 위하여 부품을 내장하는 공법을 적용하는 경우에도 수리가 불가한 내장 기판의 특성상 칩 하나의 불량에도 전체 유닛을 버려야 하는 단점이 있었다. 이에, 본 발명은 실제 제품이 될 기판과 부품을 내장한 기판을 분리 제작하는 방법으로서, 더욱 상세하게는 별도의 기판에 어레이 형식으로 부품을 내장한 후 유닛으로 잘라 검사를 통해 양품만을 분리하여, 실제 제품이 될 메인 기판에 재삽입하는 방법을 제공한다. 이와 같이, 내장되는 부품을 임의의 단위로 나눠 만든 후 양품인 것이 확인된 부품을 다시 2차로 메인 기판의 일부분으로 삽입하는 방법을 적용함으로써 내장 공법의 장점을 모두 취하면서도 내층에 삽입될 별도의 기판에서 미리 부품 불량 검출을 통해 전 공정을 진행한 유닛 불량을 줄여 비용을 절감할 수 있다.As described above, the existing surface mounting method has a disadvantage of limited design freedom and poor electrical characteristics.In order to improve this, even if a method of embedding parts is applied, it is impossible to repair a chip due to the characteristics of an embedded substrate. There was a drawback to throwing away the entire unit, even if bad. Thus, the present invention is a method of manufacturing a separate substrate and the substrate containing the parts to be a real product, more specifically, by embedding the components in an array form on a separate substrate and then cut into units to separate the good only by inspection, It provides a way to reinsert the main board into a real product. In this way, by dividing the parts to be built into arbitrary units and then inserting the parts confirmed to be good again as a part of the main board by applying a method of inserting the inside of the inner layer while taking all the advantages of the built-in method Detecting component failures in advance reduces costs by reducing unit failures during the entire process.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and a printed circuit board having a built-in chip component according to the present invention and a manufacturing method thereof are not limited thereto. It is apparent that modifications and improvements are possible by those skilled in the art within the technical idea.
첫째, 내장되는 부품을 임의의 단위로 나눠 만든 후 양품인 것이 확인된 부품을 다시 2차로 메인 기판의 일부분으로 삽입하는 방법을 적용하면 제품 측면에서 전 공정을 진행한 유닛 불량을 줄여 비용을 절감할 수 있다.First, by dividing the internal parts into arbitrary units and inserting the parts that are found to be good again into the second part of the main board to reduce costs by reducing unit defects that have been performed in the whole process in terms of products. Can be.
둘째, 내장되는 부품을 임의의 단위로 나눠 만든 후 양품인 것이 확인된 부품을 다시 2차로 메인 기판의 일부분으로 삽입하는 방법을 적용하면 공정 측면에서 기존대비 기판 공정 수율을 증가시켜 공정 재료비와 간접비 등을 절감할 수 있다.Second, if the built-in parts are divided into arbitrary units, and then the part that is confirmed to be good is inserted into the part of the main board secondly, the process yield and the overhead costs are increased by increasing the substrate process yield compared to the conventional one. Can reduce the cost.
셋째, 내장되는 부품을 임의의 단위로 나눠 만든 후 양품인 것이 확인된 부품을 다시 2차로 메인 기판의 일부분으로 삽입하는 방법을 적용하면 원재료 측면에서 고객이 원하는 제품의 원재료 가격이 클 경우 최종 제품 기판의 불량이 적어짐으로 해서 비용절감 효과가 크다.Third, if the internal parts are divided into arbitrary units, and then the part that is confirmed to be good is inserted into the second part of the main board again, if the raw material price of the product desired by the customer in terms of raw materials is large, the final product board The cost reduction is great because there are fewer defects.
넷째, 내장되는 부품을 임의의 단위로 나눠 만든 후 양품인 것이 확인된 부품을 다시 2차로 메인 기판의 일부분으로 삽입하는 방법을 적용하면 부품실장 공정까지의 기판의 휨이나 기타 잠재 공정불량요소가 최종 제품에 영향을 미치지 않아 수율과 기판 신뢰성을 향상시킬 수 있다.Fourth, if the internal parts are divided into arbitrary units, and then the part that is confirmed to be good is inserted into the second part of the main board again, the warpage of the board and other potential process defects until the component mounting process are finally achieved. It does not affect the product, improving yield and board reliability.
다섯째, 내장되는 부품을 임의의 단위로 나눠 만든 후 양품인 것이 확인된 부품을 다시 2차로 메인 기판의 일부분으로 삽입하는 방법을 적용하면 설계 측면에서 하단 면의 실장 면적을 자유로이 이용할 수 있어 설계 자유도가 향상된다.Fifth, if the built-in parts are divided into arbitrary units and then the part that is confirmed to be good is inserted into the part of the main board again, the mounting area of the lower surface can be freely used in terms of design. Is improved.
여섯째, 내장되는 부품을 임의의 단위로 나눠 만든 후 양품인 것이 확인된 부품을 다시 2차로 메인 기판의 일부분으로 삽입하는 방법을 적용하면 고객 대응 측면에서 설계 자유도 향상으로 인해 고객 요구 디자인 대응 능력이 향상된다.Sixth, if the built-in parts are divided into arbitrary units, and then the parts that are found to be good are inserted into the second part of the main board again, the design flexibility in terms of customer response is improved due to the improved design freedom. Is improved.
일곱째, 내장되는 부품을 임의의 단위로 나눠 만든 후 양품인 것이 확인된 부품을 다시 2차로 메인 기판의 일부분으로 삽입하는 방법을 적용하면 FCBGA의 경우 회로 경로를 줄여 그로 인한 임피던스의 감소로 전기적 특성이 향상된다.Seventh, if the built-in parts are divided into arbitrary units, and then a part that is confirmed to be good is inserted into the part of the main board again, the FCBGA reduces the circuit path and thereby reduces the impedance, thereby reducing the electrical characteristics. Is improved.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.
Claims (34)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060055659A KR100733245B1 (en) | 2006-06-21 | 2006-06-21 | Printed circuit board with embeded chip components and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060055659A KR100733245B1 (en) | 2006-06-21 | 2006-06-21 | Printed circuit board with embeded chip components and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100733245B1 true KR100733245B1 (en) | 2007-06-28 |
Family
ID=38373680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060055659A KR100733245B1 (en) | 2006-06-21 | 2006-06-21 | Printed circuit board with embeded chip components and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100733245B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110571229A (en) * | 2018-06-05 | 2019-12-13 | 深南电路股份有限公司 | Embedded light sensing module and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004048612A (en) * | 2002-07-16 | 2004-02-12 | Funai Electric Co Ltd | Mounting structure of speaker to substrate |
JP2005203457A (en) * | 2004-01-14 | 2005-07-28 | Dainippon Printing Co Ltd | Method for manufacturing component built-in wiring board |
KR20060067476A (en) | 2004-12-15 | 2006-06-20 | 주식회사 대우일렉트로닉스 | Partial amendment method of printedcircuit board |
-
2006
- 2006-06-21 KR KR1020060055659A patent/KR100733245B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004048612A (en) * | 2002-07-16 | 2004-02-12 | Funai Electric Co Ltd | Mounting structure of speaker to substrate |
JP2005203457A (en) * | 2004-01-14 | 2005-07-28 | Dainippon Printing Co Ltd | Method for manufacturing component built-in wiring board |
KR20060067476A (en) | 2004-12-15 | 2006-06-20 | 주식회사 대우일렉트로닉스 | Partial amendment method of printedcircuit board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110571229A (en) * | 2018-06-05 | 2019-12-13 | 深南电路股份有限公司 | Embedded light sensing module and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10212818B2 (en) | Methods and apparatus for a substrate core layer | |
US8390116B1 (en) | Flip chip bump structure and fabrication method | |
KR101015651B1 (en) | Chip embedded printed circuit board and manufacturing method thereof | |
US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
CN101480116B (en) | Circuit board, electronic device and method for manufacturing circuit board | |
JP5010737B2 (en) | Printed wiring board | |
KR100996914B1 (en) | Chip embedded printed circuit board and manufacturing method thereof | |
KR101168263B1 (en) | Semiconductor package and fabrication method thereof | |
US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
US9059152B2 (en) | Wiring substrate and manufacturing method of the same | |
US8304663B2 (en) | Wiring board and manufacturing method thereof | |
US8383950B1 (en) | Metal etch stop fabrication method and structure | |
US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
JP5989814B2 (en) | Embedded substrate, printed circuit board, and manufacturing method thereof | |
US7399661B2 (en) | Method for making an integrated circuit substrate having embedded back-side access conductors and vias | |
KR101516072B1 (en) | Semiconductor Package and Method of Manufacturing The Same | |
US20140061951A1 (en) | Package on package structure and method for manufacturing same | |
US8120148B2 (en) | Package structure with embedded die and method of fabricating the same | |
US5736789A (en) | Ball grid array casing for integrated circuits | |
US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
TWI498056B (en) | Printed circuit board with burried element and method for manufacture same and package structure | |
KR20150065029A (en) | Printed circuit board, manufacturing method thereof and semiconductor package | |
KR100733245B1 (en) | Printed circuit board with embeded chip components and manufacturing method thereof | |
KR101003640B1 (en) | Chip embedded printed circuit board and manufacturing method thereof | |
TWI293236B (en) | Method for manufacturing a substrate embedded with an electronic component and device from the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120409 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |