KR100732743B1 - method for fabricating capacitor in semiconductor device - Google Patents

method for fabricating capacitor in semiconductor device Download PDF

Info

Publication number
KR100732743B1
KR100732743B1 KR1020010037105A KR20010037105A KR100732743B1 KR 100732743 B1 KR100732743 B1 KR 100732743B1 KR 1020010037105 A KR1020010037105 A KR 1020010037105A KR 20010037105 A KR20010037105 A KR 20010037105A KR 100732743 B1 KR100732743 B1 KR 100732743B1
Authority
KR
South Korea
Prior art keywords
capacitor
forming
lower electrode
upper electrode
semiconductor device
Prior art date
Application number
KR1020010037105A
Other languages
Korean (ko)
Other versions
KR20030001753A (en
Inventor
이형민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037105A priority Critical patent/KR100732743B1/en
Publication of KR20030001753A publication Critical patent/KR20030001753A/en
Application granted granted Critical
Publication of KR100732743B1 publication Critical patent/KR100732743B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

요부를 갖는 커패시터에 안정적으로 커패시터 상부전극을 형성하여서 신뢰성 있는 커패시터를 형성하기에 알맞은 반도체소자의 커패시터 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 커패시터 제조방법은 기판의 일영역이 드러나도록 층간절연막을 형성하는 단계와, 상기 드러난 기판의 일영역과 콘택되게 콘택플러그를 형성하는 단계와, 상기 콘택플러그 및 그에 인접한 상기 층간절연막상에 요부를 갖는 커패시터 하부전극을 형성하는 단계와, 상기 커패시터 하부전극상에 커패시터 유전체막을 형성하는 단계와, 상기 이온 메탈 플라즈마 공정을 이용한 1차 공정과 화학 기상증착을 이용한 2차공정을 통하여 상기 커패시터 하부전극 상측의 상기 커패시터 유전체막상에 커패시터 상부전극을 형성함을 특징으로 한다. In order to provide a capacitor manufacturing method of a semiconductor device suitable for forming a reliable capacitor by forming a capacitor upper electrode in a capacitor having a main portion, a method of manufacturing a capacitor of a semiconductor device for achieving the above object is one of the substrate Forming an interlayer insulating film to expose a region, forming a contact plug to contact a region of the exposed substrate, and forming a capacitor lower electrode having recessed portions on the contact plug and the interlayer insulating film adjacent thereto; And forming a capacitor dielectric film on the capacitor lower electrode, and forming a capacitor dielectric film on the capacitor dielectric film above the capacitor lower electrode through a first process using the ion metal plasma process and a second process using chemical vapor deposition. To form an electrode do.

IMP, CVD, 커패시터 상부전극IMP, CVD, Capacitor Upper Electrode

Description

반도체소자의 커패시터 제조방법{method for fabricating capacitor in semiconductor device}Method for fabricating capacitor in semiconductor device

도 1은 본 발명에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도 1 is a process cross-sectional view showing a capacitor manufacturing method of a semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11 : 실리콘기판 12 : 층간절연막 11 silicon substrate 12 interlayer insulating film

13 : 콘택플러그 14 : 커패시터 하부전극 13 contact plug 14 capacitor lower electrode

15 : 커패시터 유전체막 16 : 커패시터 상부전극 15 capacitor dielectric film 16 capacitor upper electrode

본 발명은 반도체소자에 대한 것으로, 특히 요부를 갖는 커패시터에 안정적으로 커패시터 상부전극을 형성하기 위한 반도체소자의 커패시터 제조방법에 관한 것이다. The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device for stably forming a capacitor upper electrode on a capacitor having a recess.

이하, 종래 기술에 따른 반도체소자의 커패시터 제조방법에 대하여 설명한다. Hereinafter, a method of manufacturing a capacitor of a semiconductor device according to the prior art will be described.

종래 반도체소자의 커패시터 제조방법은 실리콘기판상에 소오스/드레인 게이 트전극을 구비한 트랜지스터를 형성하고, 상기 소오스에 콘택홀을 갖는 층간절연막을 형성하고, 콘택홀내에 콘택플러그를 형성한다. In the conventional method of manufacturing a capacitor of a semiconductor device, a transistor having a source / drain gate electrode is formed on a silicon substrate, an interlayer insulating film having a contact hole is formed in the source, and a contact plug is formed in the contact hole.

이후에 콘택플러그와 콘택되게 요부를 갖는 커패시터 하부전극을 형성하고, 커패시터 하부전극 상에 SiN이나 Ta2O5로 유전체막을 형성한 후에 커패시터 상부전극을 형성한다. Subsequently, a capacitor lower electrode having recesses is formed in contact with the contact plug, and a dielectric upper electrode is formed after forming a dielectric film of SiN or Ta 2 O 5 on the capacitor lower electrode.

상기에서 커패시터 상부전극은 화학기상증착에 의한 TiN으로 구성하는데, 이때 요부를 갖는 커패시터 하부전극의 바텀 및 에지부분에는 TiN이 고르게 형성되지 않거나 아예 증착되지 않는 문제가 발생할 수 있다. The capacitor upper electrode is composed of TiN by chemical vapor deposition, where TiN is not evenly formed or deposited on the bottom and edge portions of the capacitor lower electrode having recesses.

상기와 같은 종래 반도체소자의 커패시터 제조방법은 다음과 같은 문제가 있다. The capacitor manufacturing method of the conventional semiconductor device as described above has the following problems.

요부를 갖는 커패시터 하부전극의 바텀 및 하부 에지 부분에 커패시터 상부전극 물질(예:TiN)의 형성여부가 불확실하여서 커패시터의 동작 신뢰성이 떨어지는 문제가 발생할 수 있다. Since the formation of the capacitor upper electrode material (eg, TiN) is uncertain in the bottom and lower edge portions of the capacitor lower electrode having the recessed portion, the operation reliability of the capacitor may be deteriorated.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 요부를 갖는 커패시터에 안정적으로 커패시터 상부전극을 형성하여서 신뢰성 있는 커패시터를 형성하기에 알맞은 반도체소자의 커패시터 제조방법을 제공하는데 그 목적이 있다. Disclosure of Invention The present invention has been made to solve the above problems, and an object of the present invention is to provide a capacitor manufacturing method of a semiconductor device suitable for forming a reliable capacitor by forming a capacitor upper electrode stably in a capacitor having a recess. .

상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 커패시터 제조방법 은 기판의 일영역이 드러나도록 층간절연막을 형성하는 단계와, 상기 드러난 기판의 일영역과 콘택되게 콘택플러그를 형성하는 단계와, 상기 콘택플러그 및 그에 인접한 상기 층간절연막상에 요부를 갖는 커패시터 하부전극을 형성하는 단계와, 상기 커패시터 하부전극상에 커패시터 유전체막을 형성하는 단계와, 상기 이온 메탈 플라즈마 공정을 이용한 1차 공정과 화학 기상증착을 이용한 2차공정을 통하여 상기 커패시터 하부전극 상측의 상기 커패시터 유전체막상에 커패시터 상부전극을 형성함을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method comprising: forming an interlayer insulating film to expose a region of a substrate, forming a contact plug to contact a region of the exposed substrate, and Forming a capacitor lower electrode having recesses on the contact plug and the interlayer insulating layer adjacent thereto, forming a capacitor dielectric layer on the capacitor lower electrode, a first process using the ion metal plasma process, and chemical vapor deposition The capacitor upper electrode is formed on the capacitor dielectric layer on the upper side of the capacitor lower electrode through the secondary process.

본 발명은 소자가 고집적화될수록 같은 면적에서 커패시턴스를 보다 증대시키기 위해서 Cup구조의 요면(concave)을 갖는 커패시터를 형성할 때, 커패시터의 상부전극을 형성하는 방법에 대한 것이다. The present invention relates to a method of forming an upper electrode of a capacitor when forming a capacitor having a concave of a cup structure in order to increase capacitance in the same area as the device becomes more integrated.

첨부 도면을 참조하여 본 발명 반도체소자의 커패시터 제조방법에 대하여 설명하면 다음과 같다. Referring to the accompanying drawings, a method for manufacturing a capacitor of a semiconductor device according to the present invention will be described.

도 1은 본 발명에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이다. 1 is a process cross-sectional view showing a capacitor manufacturing method of a semiconductor device according to the present invention.

본 발명 반도체소자의 커패시터 제조방법은 도 1에 도시한 바와 같이 필드영역과 액티브영역이 정의된 실리콘기판(11)의 필드영역에 필드절연막을 형성하고, 액티브영역의 일영역에 게이트절연막과 게이트전극을 적층 형성하고, 게이트전극 양측의 실리콘기판(11)상에 소오스/드레인영역을 형성한다. In the method of manufacturing a capacitor of a semiconductor device according to the present invention, as shown in FIG. 1, a field insulating film is formed in a field region of a silicon substrate 11 in which a field region and an active region are defined. Are stacked to form source / drain regions on the silicon substrate 11 on both sides of the gate electrode.

이후에 드레인영역에 콘택되게 비트라인을 형성하고, 비트라인을 포함한 전면에 층간절연막(12)을 증착하고, 소오스영역상에 콘택홀을 형성하고, 소오스영역 과 콘택되게 콘택홀내에 콘택플러그(13)를 형성한다. Thereafter, the bit line is formed to be in contact with the drain region, the interlayer insulating film 12 is deposited on the entire surface including the bit line, the contact hole is formed on the source region, and the contact plug 13 is formed in the contact hole to be in contact with the source region. ).

다음에 도면에는 나타나 있지 않지만 cup 모양의 요부를 갖는 커패시터 하부전극(14)을 형성하기 위해서 실시예로써 콘택플러그(13) 및 이에 인접한 층간절연막(12)상에 커패시터 하부전극용 전도층과 절연막을 적층 형성한다. Next, in order to form the capacitor lower electrode 14 having the cup-shaped recesses, although not shown in the drawings, the conductive layer and the insulating film for the capacitor lower electrode are disposed on the contact plug 13 and the interlayer insulating layer 12 adjacent thereto. Lamination is formed.

이때 절연막의 높이에 따라서 커패시터의 높이가 결정된다. At this time, the height of the capacitor is determined according to the height of the insulating film.

이후에 적층된 전도층과 절연막상에 커패시터 하부전극용 물질을 증착한 후 전도층과 절연막 측면에만 남도록 에치백하여 제거하여 요부를 갖는 커패시터 하부전극(14)을 형성한다. Subsequently, the capacitor lower electrode material is deposited on the stacked conductive layer and the insulating layer and then etched away so as to remain only on the side of the conductive layer and the insulating layer to form the capacitor lower electrode 14 having the recessed portion.

이후에 절연막을 제거하고, 커패시터 하부전극(14)의 표면을 따라서 커패시터 유전체막(15)을 형성한다. 이때 커패시터 유전체막(15)으로 Ta2O5를 사용할 수 있다. Thereafter, the insulating film is removed, and the capacitor dielectric film 15 is formed along the surface of the capacitor lower electrode 14. In this case, Ta 2 O 5 may be used as the capacitor dielectric layer 15.

다음에 이온 메탈 플라즈마(Ion Metal Plasma:IMP) 공정을 사용하여 커패시터 하부전극(14)의 폭이 좁고 낮은 바텀 부분 및 하부 에지에 틸트(tilt)각을 주어 커패시터 상부전극 형성물질을 1차로 증착한다. Next, a capacitor upper electrode forming material is first deposited by using an ion metal plasma (IMP) process by giving a tilt angle to a narrow, lower bottom portion and a lower edge of the capacitor lower electrode 14. .

이때 커패시터 상부전극 형성물질로 TiN을 사용할 수 있다. In this case, TiN may be used as a material for forming a capacitor upper electrode.

이후에 화학기상 증착(Chemical Vapor Deposition:CVD)법으로 IMP 공정에 의해 커패시터 하부전극(14) 상의 커패시터 유전체막(15)상에 미쳐 증착되어지지 않은 부분에 커패시터 상부전극을 형성하기 위해서 커패시터 상부전극 형성물질을 2차로 증착한다. Subsequently, a capacitor upper electrode is formed to form a capacitor upper electrode on an undeposited portion on the capacitor dielectric film 15 on the capacitor lower electrode 14 by an IMP process by chemical vapor deposition (CVD). Formation material is deposited secondarily.

상기와 같은 방법에 의해서 커패시터 하부전극(14)상의 바텀 부분과 하부 에 지(edge)에는 IMP에 의한 1차 증착 공정에 의한 커패시터 상부전극(16)이 형성되고, 그 상측영역 즉, IMP에 의한 1차 증착공정에 의해서 커패시터 상부전극(16)이 형성되지 않은 영역에는 CVD에 의한 2차 증착공정에 의해서 커패시터 상부전극(16)이 형성된다. By the above method, the capacitor upper electrode 16 is formed in the bottom portion and the lower edge of the capacitor lower electrode 14 by the primary deposition process by IMP, and the upper region, that is, by IMP In the region where the capacitor upper electrode 16 is not formed by the primary deposition process, the capacitor upper electrode 16 is formed by the secondary deposition process by CVD.

상기에서 IMP(Ion Metal Plasma)는 렌즈, 광선을 평행하게 함에 의해서 발생하는 단점을 보완하기 위한 것으로, 메탈 자체를 이온화 시켜서 틸트각을 갖고 증착되도록 하는 것으로, 본 발명과 같이 깊은 요부를 갖는 커패시터를 형성할 경우에 그 하부 에지 및 바텀 부분에 효과적으로 커패시터 상부전극을 증착할 수 있다. IMP (Ion Metal Plasma) is to compensate for the shortcomings caused by paralleling the lens and the light beam, and to ionize the metal itself so as to be deposited with a tilt angle. When forming, it is possible to effectively deposit the capacitor upper electrode on the lower edge and the bottom portion.

상기와 같은 본 발명 반도체소자의 커패시터 제조방법은 다음과 같은 효과가 있다. The capacitor manufacturing method of the semiconductor device of the present invention as described above has the following effects.

요부를 갖는 커패시터를 형성할 때 그 바텀 및 하부 에지에도 고르게 커패시터 상부전극을 증착할 수 있으므로, 동작 신뢰성이 개선된 커패시터를 형성시킬 수 있다. When forming a capacitor having recesses, the capacitor upper electrode can be evenly deposited on the bottom and bottom edges thereof, whereby a capacitor having improved operational reliability can be formed.

Claims (3)

기판의 일영역이 드러나도록 층간절연막을 형성하는 단계와,Forming an interlayer insulating film to expose a region of the substrate; 상기 드러난 기판의 일영역과 콘택되게 콘택플러그를 형성하는 단계와, Forming a contact plug to be in contact with one region of the exposed substrate; 상기 콘택플러그 및 그에 인접한 상기 층간절연막상에 요부를 갖는 커패시터 하부전극을 형성하는 단계와, Forming a capacitor lower electrode having recesses on the contact plug and the interlayer insulating film adjacent thereto; 상기 커패시터 하부전극상에 커패시터 유전체막을 형성하는 단계와, Forming a capacitor dielectric film on the capacitor lower electrode; 상기 이온 메탈 플라즈마 공정을 이용한 1차 공정과 화학 기상증착을 이용한 2차공정을 통하여 상기 커패시터 하부전극 상측의 상기 커패시터 유전체막상에 커패시터 상부전극을 형성함을 특징으로 하는 반도체소자의 커패시터 제조방법. And forming a capacitor upper electrode on the capacitor dielectric layer above the capacitor lower electrode through a first process using the ion metal plasma process and a second process using chemical vapor deposition. 제1항에 있어서, The method of claim 1, 상기 메탈 플라즈마 공정시 틸트 증착에 의해서 요부를 갖는 상기 커패시터 하부전극의 바텀 및 하부 에지상의 상기 커패시터 유전체막 상에 상기 커패시터 상부전극이 형성되고, The capacitor upper electrode is formed on the capacitor dielectric layer on the bottom and bottom edge of the capacitor lower electrode having a recess by tilt deposition during the metal plasma process, 상기 화학 기상증착에 의해서 상기 커패시터 하부전극의 나머지 부분 즉, 측면 및 상부의 상기 커패시터 유전체막상에 상기 커패시터 상부전극이 형성됨을 특징으로 하는 반도체소자의 커패시터 제조방법. And the capacitor upper electrode is formed on the remaining portion of the capacitor lower electrode, that is, the side surface and the capacitor dielectric layer by the chemical vapor deposition. 제1항에 있어서, The method of claim 1, 상기 커패시터 상부전극은 TiN을 사용하여 형성할 수 있음을 특징으로 하는 반도체소자의 커패시터 제조방법. The capacitor upper electrode is a capacitor manufacturing method of a semiconductor device, characterized in that formed using TiN.
KR1020010037105A 2001-06-27 2001-06-27 method for fabricating capacitor in semiconductor device KR100732743B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037105A KR100732743B1 (en) 2001-06-27 2001-06-27 method for fabricating capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037105A KR100732743B1 (en) 2001-06-27 2001-06-27 method for fabricating capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
KR20030001753A KR20030001753A (en) 2003-01-08
KR100732743B1 true KR100732743B1 (en) 2007-06-27

Family

ID=27711523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037105A KR100732743B1 (en) 2001-06-27 2001-06-27 method for fabricating capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100732743B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003502A (en) * 1997-06-25 1999-01-15 김영환 Method of forming barrier film of semiconductor device
KR20000044884A (en) * 1998-12-30 2000-07-15 김영환 Method for forming capacitor of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003502A (en) * 1997-06-25 1999-01-15 김영환 Method of forming barrier film of semiconductor device
KR20000044884A (en) * 1998-12-30 2000-07-15 김영환 Method for forming capacitor of semiconductor device

Also Published As

Publication number Publication date
KR20030001753A (en) 2003-01-08

Similar Documents

Publication Publication Date Title
US7491641B2 (en) Method of forming a conductive line and a method of forming a conductive contact adjacent to and insulated from a conductive line
KR100400033B1 (en) Semiconductor device having multi-interconnection structure and manufacturing method thereof
US6806195B1 (en) Manufacturing method of semiconductor IC device
KR20010098847A (en) Trench capacitors in soi substrates and a method for forming the same
US6576963B2 (en) Semiconductor device having transistor
KR100732743B1 (en) method for fabricating capacitor in semiconductor device
TWI843549B (en) Method of manufacturing capacitor
KR100906646B1 (en) Semiconductor memory device and method for manufacturing the same
TWI844984B (en) Semiconductor devices
US6214659B1 (en) Method to crown capacitor for high density DRAM
KR20000045324A (en) Method for forming fine contact hole of semiconductor device
US20230363135A1 (en) Method of forming capacitor and method of manufacturing dram element by using the same
US20220231028A1 (en) Memory device, and semiconductor structure and forming method thereof
US6686621B2 (en) Semiconductor device
KR20020002574A (en) Method for forming contact plug in semiconductor device
KR100525967B1 (en) semiconductor device and method for the same
KR100483430B1 (en) Semiconductor device and method for manufacturing the same
KR100281100B1 (en) Semiconductor device and manufacturing method
KR20240062499A (en) Integrated circuit device
KR960011250B1 (en) Semiconductor contact device manufacturing method
KR100324330B1 (en) Contact forming method of semiconductor device
KR20000045326A (en) Method for manufacturing semiconductor memory device
KR20010046540A (en) Method of forming a metal contact in a semiconductor device
KR19990024686A (en) A semiconductor device having a pad electrode adjacent to a cell and a manufacturing method thereof
KR19990055747A (en) Semiconductor device and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee