KR100729241B1 - 디블록킹 필터 - Google Patents
디블록킹 필터 Download PDFInfo
- Publication number
- KR100729241B1 KR100729241B1 KR1020050117615A KR20050117615A KR100729241B1 KR 100729241 B1 KR100729241 B1 KR 100729241B1 KR 1020050117615 A KR1020050117615 A KR 1020050117615A KR 20050117615 A KR20050117615 A KR 20050117615A KR 100729241 B1 KR100729241 B1 KR 100729241B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel data
- filtering
- processing means
- data
- filter
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
Abstract
Description
메모리 주소 | 0x03 | 0x02 | 0x01 | 0x00 |
화소 위치 | pV(4n+3,m) | pV(4n+2,m) | pV(4n+1,m) | pV(4n,m) |
메모리 주소 | 0x23 | 0x22 | 0x21 | 0x20 |
화소 위치 | pV(4n+3,m) | pV(4n+2,m) | pV(4n+1,m) | pV(4n,m) |
메모리 주소 | 0x43 | 0x42 | 0x41 | 0x40 |
화소 위치 | pV(4n+3,m+1) | pV(4n+2,m+1) | pV(4n+1,m+1) | pV(4n,m+1) |
메모리 주소 | 0x63 | 0x62 | 0x61 | 0x60 |
화소 위치 | pV(4n+3,m+2) | pV(4n+2,m+2) | pV(4n+1,m+2) | pV(4n,m+2) |
메모리 주소 | 0x83 | 0x82 | 0x81 | 0x80 |
화소 위치 | pV(4n+3,m+3) | pV(4n+2,m+3) | pV(4n+1,m+3) | pV(4n,m+3) |
파이프라인 제어기(60)은 제1,2,3 스테이지와 연결되어 픽셀 데이터를 병렬 처리하는 역할을 수행한다.
Claims (7)
- 외부 버스로부터 제공된 픽셀 데이터에 대해 내부 전치행렬 변환을 수행하는 메모리 버퍼 수단;상기 메모리 버퍼 수단과 연결되어, 상기 제공된 픽셀 데이터를 페치하고 상기 페치된 픽셀 데이터에 대한 필터링 방식을 결정하는 제1 처리수단;상기 제1 처리수단에 연결되어, 상기 페치된 픽셀 데이터에 대하여 가로 및 세로의 경계선을 기준으로 상기 제1 처리수단에서 결정한 필터링 방식에 따라 필터링을 수행하는 제2 처리수단;상기 제2 처리수단에 연결되어, 상기 제2 처리수단에서 상기 필터링된 결과 데이터를 출력하는 제3 처리수단; 및상기 제1, 제2, 제3 처리수단과 연결되어 상기 외부 버스로부터 제공된 픽셀 데이터를 상기 제1, 제2, 제3 처리수단을 통해 병렬 처리하도록 제어하는 파이프라인 제어기;를 포함하여 구성되는 디블록킹 필터.
- 제 1 항에 있어서,상기 메모리 버퍼 수단은 상기 전치행렬 변환을 위해 data[i][j] 형태 배열의 메모리 데이터를 data[j][i] 형태 배열로 내부 재배열하는 것을 특징으로 하는 디블록킹 필터.
- 제 2 항에 있어서,상기 제1 처리수단은 상기 외부 버스를 통해 제공된 픽셀 데이터를 페치하고 상기 페치된 픽셀 데이터에 대해 처리 시간을 할당하며 필터링 방식을 결정하는 페치/디스패치/결정 수단을 포함하여 구성되는 것을 특징으로 하는 디블록킹 필터.
- 제 3 항에 있어서,상기 제2 처리수단은,상기 페치된 픽셀 데이터에 대하여 수직 경계에 인접한 P 픽셀을 필터링하는 P-필터 수단; 및상기 페치된 픽셀 데이터에 대하여 수평 경계에 인접한 Q 픽셀을 필터링하는 Q-필터 수단;을 포함하여 구성되는 것을 특징으로 하는 디블록킹 필터.
- 제 4 항에 있어서,상기 P-필터 수단 및 상기 Q-필터 수단은 상기 수직 및 수평 경계를 기준으로 한 블록씩 4개 픽셀 데이터의 묶음인 32 비트 워드 단위로 데이터를 판독하는 것을 특징으로 하는 디블록킹 필터.
- 제 4 항 또는 제 5 항에 있어서,상기 제3 처리수단은 상기 제2 처리수단에서 필터링된 결과 데이터를 출력하는 라이트-백 수단을 포함하여 구성되는 것을 특징으로 하는 디블록킹 필터.
- 제 6 항에 있어서,상기 필터링된 결과 데이터는 경계 강도 및 경계선을 가로지르는 경사도 값에 의해 결정되는 것을 특징으로 하는 디블록킹 필터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050117615A KR100729241B1 (ko) | 2005-12-05 | 2005-12-05 | 디블록킹 필터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050117615A KR100729241B1 (ko) | 2005-12-05 | 2005-12-05 | 디블록킹 필터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070058839A KR20070058839A (ko) | 2007-06-11 |
KR100729241B1 true KR100729241B1 (ko) | 2007-06-15 |
Family
ID=38355425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050117615A KR100729241B1 (ko) | 2005-12-05 | 2005-12-05 | 디블록킹 필터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100729241B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100824287B1 (ko) * | 2007-02-13 | 2008-04-24 | 한국과학기술원 | 저전력 고속 디블록킹 필터 |
KR101496418B1 (ko) * | 2008-09-26 | 2015-02-26 | 삼성전자 주식회사 | 영상 디블로킹을 위한 멀티 프로세싱 연산량 조절 장치 및 방법 |
KR101647376B1 (ko) | 2009-03-30 | 2016-08-10 | 엘지전자 주식회사 | 비디오 신호 처리 방법 및 장치 |
US9430239B2 (en) * | 2013-03-12 | 2016-08-30 | Qualcomm Incorporated | Configurable multicore network processor |
KR101656009B1 (ko) * | 2015-03-02 | 2016-09-09 | 한밭대학교 산학협력단 | Hevc의 디블록킹 필터 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020014711A (ko) * | 2000-08-16 | 2002-02-25 | 모리시타 요이찌 | 디블록킹 필터링 장치 및 방법 |
KR20050099256A (ko) * | 2004-04-09 | 2005-10-13 | 삼성전자주식회사 | 디블록킹을 이용한 영상처리 장치와 영상처리 방법 |
KR20060002549A (ko) * | 2004-07-02 | 2006-01-09 | 삼성전자주식회사 | 디블록킹 필터에서의 효과적인 에지 필터링 연산을 위한레지스터 어레이 구조 |
-
2005
- 2005-12-05 KR KR1020050117615A patent/KR100729241B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020014711A (ko) * | 2000-08-16 | 2002-02-25 | 모리시타 요이찌 | 디블록킹 필터링 장치 및 방법 |
KR20050099256A (ko) * | 2004-04-09 | 2005-10-13 | 삼성전자주식회사 | 디블록킹을 이용한 영상처리 장치와 영상처리 방법 |
KR20060002549A (ko) * | 2004-07-02 | 2006-01-09 | 삼성전자주식회사 | 디블록킹 필터에서의 효과적인 에지 필터링 연산을 위한레지스터 어레이 구조 |
Also Published As
Publication number | Publication date |
---|---|
KR20070058839A (ko) | 2007-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100843196B1 (ko) | H.264/avc 비디오 디코더의 디블록킹 필터 | |
US8537895B2 (en) | Method and apparatus for parallel processing of in-loop deblocking filter for H.264 video compression standard | |
KR101227667B1 (ko) | 오버랩 평활화 및 인-루프 디블록킹의 구분적 프로세싱 | |
Sima et al. | An efficient architecture for adaptive deblocking filter of H. 264/AVC video coding | |
CN101273638B (zh) | 图像处理装置以及图像处理方法 | |
US9060169B2 (en) | Methods and apparatus for providing a scalable deblocking filtering assist function within an array processor | |
KR100729241B1 (ko) | 디블록킹 필터 | |
CN101707716B (zh) | 视频编码器和编码方法 | |
JP2006157925A (ja) | パイプラインデブロッキングフィルタ | |
US20110261884A1 (en) | Multi-Bus Architecture for a Video Codec | |
Fang et al. | Fast intra prediction algorithm and design for high efficiency video coding | |
KR100359208B1 (ko) | 고속 디블럭킹 필터 장치 | |
CN104506867A (zh) | 采样点自适应偏移参数估计方法及装置 | |
CN101459839A (zh) | 去块效应滤波方法及实现该方法的装置 | |
KR100686141B1 (ko) | 이동형 방송 수신기의 디블로킹 필터 및 필터링 방법 | |
Zhou et al. | VLSI architecture of HEVC intra prediction for 8K UHDTV applications | |
Baldev et al. | Scalable wavefront parallel streaming deblocking filter hardware for HEVC decoder | |
Geng et al. | Parallelization of computing-intensive tasks of the H. 264 high profile decoding algorithm on a reconfigurable multimedia system | |
Kim et al. | An efficient architecture of in-loop filters for multicore scalable HEVC hardware decoders | |
KR101031493B1 (ko) | 에이치 닷 264 표준에 근거한 디코더용 움직임 보상기 및 그 보간 연산 방법 | |
CN102090064A (zh) | 高性能去块化滤波器 | |
Nadeem et al. | A high-throughput, area-efficient hardware accelerator for adaptive deblocking filter in H. 264/AVC | |
Seo et al. | Customizing wide-SIMD architectures for H. 264 | |
Messaoudi et al. | A highly parallel hardware implementation of the deblocking filter used in H. 264/AVC CODECs | |
Lai et al. | A memory interleaving and interlacing architecture for deblocking filter in H. 264/AVC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130510 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140512 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150512 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160502 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170516 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180521 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190513 Year of fee payment: 13 |