KR100726663B1 - Making Method of Plasma Display Panel - Google Patents

Making Method of Plasma Display Panel Download PDF

Info

Publication number
KR100726663B1
KR100726663B1 KR1020050064896A KR20050064896A KR100726663B1 KR 100726663 B1 KR100726663 B1 KR 100726663B1 KR 1020050064896 A KR1020050064896 A KR 1020050064896A KR 20050064896 A KR20050064896 A KR 20050064896A KR 100726663 B1 KR100726663 B1 KR 100726663B1
Authority
KR
South Korea
Prior art keywords
electrode
plasma display
display panel
voltage
electrodes
Prior art date
Application number
KR1020050064896A
Other languages
Korean (ko)
Other versions
KR20070010380A (en
Inventor
최성천
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050064896A priority Critical patent/KR100726663B1/en
Priority to CNB2006100796952A priority patent/CN100452279C/en
Publication of KR20070010380A publication Critical patent/KR20070010380A/en
Application granted granted Critical
Publication of KR100726663B1 publication Critical patent/KR100726663B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes

Abstract

본 발명은 플라즈마 디스플레이 패널의 제조방법에 관한 것으로, 전면 패널에 형성된 전극에 소정시간 동안 전압을 인가하여 부적합하게 형성된 전극을 찾아 수리함으로써 절연파괴 현상을 미연에 방지하도록 하는 것이다. 이에, 본 발명의 플라즈마 디스플레이 패널의 제조방법은, 전면 글라스 상부에 스캔 전극 및 서스테인 전극을 형성하는 단계와, 스캔 전극 또는 서스테인 전극에 설정된 상한 전압을 인가하여 전극을 수리하는 단계 및 전면 글라스를 포함하여 스캔 전극 및 서스테인 전극 상부에 유전체층을 형성하는 단계를 포함하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a plasma display panel, wherein a voltage is applied to an electrode formed on a front panel for a predetermined time to find and repair an inappropriately formed electrode so as to prevent breakdown. Accordingly, the method of manufacturing a plasma display panel of the present invention includes forming a scan electrode and a sustain electrode on the front glass, repairing the electrode by applying an upper limit voltage set to the scan electrode or the sustain electrode, and the front glass. Forming a dielectric layer on the scan electrode and the sustain electrode, characterized in that it comprises.

Description

플라즈마 디스플레이 패널의 제조 방법{Making Method of Plasma Display Panel}Manufacturing method of plasma display panel {Making Method of Plasma Display Panel}

도 1은 종래 플라즈마 디스플레이 패널의 구조를 나타낸 도.1 is a view showing the structure of a conventional plasma display panel.

도 2는 종래 플라즈마 디스플레이 패널의 전면 패널 전극 구조를 개략적으로 나타낸 도.2 is a schematic view showing a front panel electrode structure of a conventional plasma display panel.

도 3은 종래 플라즈마 디스플레이 패널의 전극 검사시 인가되는 전압 파형을 나타낸 도.3 is a view illustrating a voltage waveform applied during electrode inspection of a conventional plasma display panel.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 전면 패널 전극 검사방법을 나타낸 도.4 is a view showing a front panel electrode inspection method of the plasma display panel according to the present invention.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 전극 검사시 인가되는 전압 파형을 나타낸 도이다.5 is a diagram illustrating a voltage waveform applied when inspecting an electrode of a plasma display panel according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

202a, 203a : 투명 전극 202b, 203b : 버스 전극202a and 203a: transparent electrode 202b and 203b: bus electrode

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 더욱 자세하게는 전면 패널에 형성된 전극에 설정된 상한 전압을 인가하여 부적합하게 형성된 전극을 수리하도록 하는 플라즈마 디스플레 패널의 제조방법에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a method of manufacturing a plasma display panel for applying an upper limit voltage set to an electrode formed on a front panel to repair an improperly formed electrode.

일반적으로, 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온과 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet Rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front panel and a rear panel to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He). An inert gas containing a main discharge gas such as and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front panel in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are arranged on a front glass 101 that is a display surface on which an image is displayed. The rear panel 110 on which the plurality of address electrodes 113 are arranged so as to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. The scan electrode 102 and the sustain electrode 103 are covered by a dielectric layer 104 which limits the discharge current and insulates the electrode pairs, and the upper surface of the upper dielectric layer 104 is made of magnesium oxide to facilitate discharge conditions. A protective layer 105 on which MgO) is deposited is formed.

후면 패널(110)은 복수 개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear panel 110 is arranged in such a manner that a plurality of discharge spaces, that is, stripe-type partitions 112 for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear panel 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이러한, 플라즈마 디스플레이 패널의 제작시 전면 패널에 전극을 형성한 후, 형성된 전극의 상태를 파악하여 부적합하게 형성된 부분이 있으면 수리하기 위한 목적으로 도 2와 같은 구조를 갖는 전면 패널의 전극에 직류 테스트를 수행한다. In the fabrication of the plasma display panel, after the electrode is formed on the front panel, a DC test is performed on the electrode of the front panel having the structure as shown in FIG. Perform.

종래의 전면 패널에서 전극 형성 후 유전층을 도포하기 전에, 공기중에 노출된 두 전극간의 거리가 50um일 때, 공기중에서 절연파괴가 일어나 방전을 일으키기 위한 브레이크다운 전압은 대략적으로 최소 150V 정도이다. 그러나, 절연파괴가 강하게 일어나는 경우 전극형태 및 주위의 유전체가 변형되어 이후 공정을 진행한다 하더라도 양품이 되지 못할 가능성이 커지게 된다. 그런데 전극간격이 설계치 보다 좁게 나오는 경우에는 절연파괴 전압도 낮게 나오게 된다. 이런 경우에 높은 전압을 인가하면 전극 변형 및 유전체 변형을 유발하게 되므로 높은 전압을 인가하기 어렵다. In the conventional front panel, before applying the dielectric layer after forming the electrode, when the distance between the two electrodes exposed to the air is 50 um, the breakdown voltage for the insulation breakdown in the air to cause the discharge is about 150 V minimum. However, if the dielectric breakdown occurs strongly, the shape of the electrode and the surrounding dielectric are deformed, and even if the process proceeds later, there is a high possibility of failing to obtain a good product. However, if the electrode spacing is narrower than the design value, the breakdown voltage is also low. In this case, applying a high voltage causes electrode deformation and dielectric deformation, which makes it difficult to apply high voltage.

이에 따라 현재의 공정에서는 대략 100V 안팎의 직류 전압을 양 전극간에 인가하여 설계치 이하로 전극 간격이 형성된 부위를 찾아 수리하고 다음 공정을 진행한다. 이때, 직류 테스트용으로 인가하는 전압 파형은 도 3과 같이 단순히 직류전압 전원을 일정 시간 동안 연결하는 정도이기 때문에 설계치 보다 좁게 나온 부분을 정밀하게 찾아 수리하지 못하는 문제점이 있다.Accordingly, in the current process, a DC voltage of about 100V is applied between both electrodes to find and repair a portion where the electrode gap is formed below the designed value, and then proceed to the next process. In this case, since the voltage waveform applied for the DC test is simply a connection of the DC voltage power supply for a predetermined time as shown in FIG. 3, there is a problem in that the narrower portion than the design value can not be precisely found and repaired.

따라서 본 발명은 플라즈마 디스플레이 패널의 제조시, 전면 패널의 전극에 전압을 인가하여 설계치 이하로 형성된 전극을 용이하게 찾아 수리함으로써 절연파괴가 일어나는 것을 미연에 방지하여 수율을 향상시킬 수 있도록 하는 플라즈마 디스플레이 패널의 제조방법에 관한 것이다.Accordingly, the present invention provides a plasma display panel that can improve the yield by preventing the occurrence of dielectric breakdown by easily finding and repairing an electrode formed below a design value by applying a voltage to the electrode of the front panel when manufacturing the plasma display panel. It relates to a manufacturing method of.

상술한 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널 제조방법은,(a) 전면 글라스 상부에 스캔 전극 및 서스테인 전극을 형성하는 단계와, (b) 스캔 전극 또는 서스테인 전극에 설정된 상한 전압을 인가하여 전극을 수리하는 단계 및 (c) 전면 글라스를 포함하여 스캔 전극 및 서스테인 전극 상부에 유전체층을 형성하는 단계를 포함한다.Plasma display panel manufacturing method of the present invention for achieving the above object, (a) forming a scan electrode and a sustain electrode on the front glass, and (b) by applying an upper limit voltage set to the scan electrode or the sustain electrode Repairing the electrode and (c) forming a dielectric layer over the scan electrode and the sustain electrode, including the front glass.

여기서, (b) 단계는 설정된 상한 전압까지 소정시간 동안 일정한 기울기로 전압을 상승시키는 것을 특징으로 하며, 전술한 소정시간은 1초 이상 30초 이하인 것을 특징으로 한다.Here, step (b) is characterized in that the voltage is raised to a predetermined slope for a predetermined time up to the set upper limit voltage, the predetermined time is characterized in that more than 1 second 30 seconds.

또한, (b) 단계에서 인가된 전압은 1초 이상 10초 이하로 유지 및 하강하는 것을 특징으로 한다.In addition, the voltage applied in step (b) is characterized in that it is maintained and lowered for more than 1 second 10 seconds.

이하에서는 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 전면 패널 전극 검사방법을 나타낸 도면이다.4 is a diagram illustrating a method for inspecting a front panel electrode of a plasma display panel according to the present invention.

도 4를 살펴보기 전에, 본 발명에 따른 플라즈마 디스플레이 패널은 복수의 유지전극쌍이 설치된 전면 패널과 유지전극쌍과 교차되도록 대향하여 형성된 복수의 어드레스 전극이 설치된 후면 패널이 일정한 간격을 두고 실링된다.Before examining FIG. 4, the plasma display panel according to the present invention is sealed at regular intervals between a front panel provided with a plurality of sustain electrode pairs and a rear panel provided with a plurality of address electrodes formed so as to cross each other.

도 4를 살펴보면, 본 발명에 따른 플라즈마 디스플레이 패널에서 전면 패널은 화상이 디스플레이 될 표시면인 전면 글라스 상부(200)에 산화인듐과 산화주석으로 이루어진 ITO를 E-beam이나 스퍼터링 방법을 이용하여 소정의 두께로 증착하여 투명전극(202a, 203a)을 형성한다. 이 후, 투명전극(202a, 203a) 상부에 포토 레지스트(Photo Resist), 예컨대 드라이 필름 포토 레지스트(Dry Film Photo Resist)를 라미네이팅하여 형성한다. 그런 다음, 소정의 패턴이 형성된 포토 마스크를 전술한 DFR 상부에 올려놓고, 광을 조사하여 DFR을 경화시킨 후, 식각하여 스캔 전극 및 서스테인 전극용 투명전극(202a, 203a)을 형성한다. Referring to FIG. 4, in the plasma display panel according to the present invention, an ITO made of indium oxide and tin oxide is formed on the front glass 200, which is the display surface on which an image is to be displayed, using an E-beam or a sputtering method. It is deposited to a thickness to form transparent electrodes 202a and 203a. Thereafter, a photoresist, for example, a dry film photoresist, is laminated on the transparent electrodes 202a and 203a. Thereafter, a photomask having a predetermined pattern is placed on the above-described DFR, irradiated with light to cure the DFR, and then etched to form transparent electrodes 202a and 203a for scan electrodes and sustain electrodes.

이 후, 투명전극(202a, 203a) 상부에 버스전극(202b, 203b)을 형성한다. 버스전극(202b, 203b)의 형성 방법은 여러 가지 방법으로 이루어질 수 있지만 그 중 한 일례를 살펴보면, 감광성의 은(Ag)페이스트를 스크린 인쇄(Screen-printing)방식으로 인쇄한 후, 상술한 방법과 마찬가지로 노광공정을 이용하여 버스전극(202b, 203b)을 형성한다. Thereafter, bus electrodes 202b and 203b are formed on the transparent electrodes 202a and 203a. The bus electrodes 202b and 203b may be formed by various methods. Looking at one example, after printing the photosensitive silver paste by a screen-printing method, the method and the method described above may be used. Similarly, bus electrodes 202b and 203b are formed using an exposure process.

이 후, 전압 공급부(300)를 스캔 전극 및 서스테인 두 전극에 연결하여 일정한 전압을 인가한다. 이때, 전극의 한쪽 전극은 접지를 시키고, 다른 한쪽의 전극에 전압을 인가한다. 여기서, 전극에 인가되는 전압은 미리 정해놓은 상한 전압이 소정 시간동안, 일정한 기울기를 갖고 서서히 상승하게 된다.Thereafter, the voltage supply unit 300 is connected to the scan electrode and the sustain two electrodes to apply a constant voltage. At this time, one electrode of the electrode is grounded, and a voltage is applied to the other electrode. In this case, the voltage applied to the electrode gradually rises with a predetermined slope for a predetermined time.

이와 같이, 두 전극 사이에 전압을 서서히 증가 시키면 전극 형성 후, 두 전극 사이에 남아 있는 미세 전극 물질들이 미세하게 절연파괴를 일으키면서 그 열에 의해 연소된다. 또한, 두 전극간의 거리가 설계치보다 좁게 형성된 경우에도 전술한 바와 같이 미세한 절연파괴 현상에 의해 연소되어 종국적으로 전극 형성이 올바르게 수리된다.As such, when the voltage is gradually increased between the two electrodes, after the electrode is formed, the fine electrode materials remaining between the two electrodes are burned by the heat while causing fine dielectric breakdown. In addition, even when the distance between the two electrodes is formed to be narrower than the design value, as described above, it is burned by a fine dielectric breakdown phenomenon, and eventually electrode formation is correctly repaired.

도 5는 본 발명에 따른 전면 패널의 전극 검사시 인가되는 전압 파형을 나타낸 도면으로, 설정된 상한 전압은 전압상승구간, 전압유지구간, 전압하강구간으로 나뉜다. 이때, 전압 상승 구간은 1초 이상 30초 이하가 바람직하며, 전압 유지 구간과 전압 하강 구간은 1초 이상 10초 이하를 유지한다.FIG. 5 is a diagram illustrating a voltage waveform applied when inspecting an electrode of a front panel according to the present invention. The set upper limit voltage is divided into a voltage rising section, a voltage holding section, and a voltage falling section. At this time, the voltage rising section is preferably 1 second or more and 30 seconds or less, and the voltage holding section and the voltage falling section are maintained for 1 second or more and 10 seconds or less.

이에, 종래와 달리 부적합하게 형성된 전극들의 상태가 일정하지 않아도 적절한 전압범위를 선택하여 설계치 보다 좁게 형성된 전극을 정밀하게 찾아내어 수리할 수 있다.Thus, unlike the prior art, even if the state of inappropriately formed electrodes is not constant, it is possible to select an appropriate voltage range and precisely find and repair the electrode formed narrower than the designed value.

즉 제한된 전류, 전압 범위를 준 후, 두 전극 사이의 전압을 증가 시키면, 전극 형성 공정 후, 두 전극 사이에 남아 있을 수 있는 미세 전극 물질들(“잔사”라고 부른다.) 및 설계치 보다 좁게 또는 부적절한 모양으로 형성된 전극들은 미세 하게 절연파괴를 일으킨다. 이로써, 잘못 형성된 두 전극 사이에서 일어난 절연파괴에 따라 동반되는 열로 인해 잔사 및 전극 부분이 연소되어 종국적으로 적합한 전극을 형성할 수 있다.In other words, increasing the voltage between two electrodes after giving a limited current, voltage range, narrower or inappropriate than the fine electrode materials (called “residues”) and design values that may remain between the two electrodes after the electrode formation process. Shaped electrodes cause fine dielectric breakdown. As a result, the residue and the electrode portion may be burned due to the heat accompanying the breakdown between the two poorly formed electrodes to form a finally suitable electrode.

그런 다음, 잘못 형성된 전극의 수리가 완료되면, 전술한 투명전극(202a, 203a)과 버스전극(202b, 203b)으로 형성된 스캔 및 서스테인 전극과 전면 글라스(200) 상부에 유전체 페이스트를 도포하여 건조한 후, 약 500℃이상 600℃이하의 온도로 소성하여 유전체층을 형성한다. Then, when the repair of the incorrectly formed electrode is completed, the dielectric paste is applied to the scan and sustain electrodes formed of the transparent electrodes 202a and 203a and the bus electrodes 202b and 203b and the front glass 200, and dried. The dielectric layer is formed by baking at a temperature of about 500 ° C. or higher and 600 ° C. or lower.

이 후, 유전체층의 표면상에 CVD법, 이온도금법이나 진공증착법 등을 이용하여 산화마그네슘(MgO)으로 이루어지는 보호층을 형성하면 플라즈마 디스플레이 패널의 전면 패널이 완성된다.Subsequently, when a protective layer made of magnesium oxide (MgO) is formed on the surface of the dielectric layer by CVD, ion plating, vacuum deposition, or the like, the front panel of the plasma display panel is completed.

상술한 바와 같이, 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As described above, it will be understood by those skilled in the art that the technical configuration of the present invention may be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 보는 바와 같이, 본 발명은 플라즈마 디스플레이 패널 제조시 전면 패널에 형성된 스캔 및 서스테인 전극에 미리 설정된 상한 전압을 소정 시간동안 서서히 인가함으로써 부적합하게 형성된 전극을 용이하게 찾아 수리할 수 있다.As described above, the present invention can easily find and repair an improperly formed electrode by gradually applying a predetermined upper limit voltage to a scan and sustain electrode formed on the front panel for a predetermined time when manufacturing the plasma display panel.

또한, 본 발명의 적용으로 플라즈마 디스플레이 패널 제작 완료 후, 전극간 절연파괴가 줄어 수율을 향상시킬 수 있는 효과가 있다.In addition, after the completion of the plasma display panel fabrication by applying the present invention, there is an effect that can reduce the insulation breakdown between electrodes to improve the yield.

Claims (4)

(a) 전면 글라스 상부에 스캔 전극 및 서스테인 전극을 형성하는 단계;(a) forming a scan electrode and a sustain electrode on the front glass; (b) 상기 스캔 전극 또는 서스테인 전극에 설정된 상한 전압을 인가하여 전극을 수리하는 단계; 및(b) repairing the electrode by applying an upper limit voltage set to the scan electrode or the sustain electrode; And (c) 상기 전면 글라스를 포함하여 상기 스캔 전극 및 서스테인 전극 상부에 유전체층을 형성하는 단계를 포함하며,(c) forming a dielectric layer on the scan electrode and the sustain electrode including the front glass; 상기 (b) 단계는 설정된 상한 전압까지 소정시간 동안 일정한 기울기로 전압을 상승시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.In the step (b), the plasma display panel is manufactured by increasing the voltage with a predetermined slope for a predetermined time until the set upper limit voltage. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 소정시간은 1초 이상 30초 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.And said predetermined time is 1 second or more and 30 seconds or less. 제 1 항에 있어서,The method of claim 1, 상기 (b) 단계에서 인가된 전압은 1초 이상 10초 이하로 유지 및 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.The method of manufacturing a plasma display panel, characterized in that the voltage applied in step (b) is maintained and lowered for more than 1 second 10 seconds.
KR1020050064896A 2005-07-18 2005-07-18 Making Method of Plasma Display Panel KR100726663B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050064896A KR100726663B1 (en) 2005-07-18 2005-07-18 Making Method of Plasma Display Panel
CNB2006100796952A CN100452279C (en) 2005-07-18 2006-05-09 Method for manufacturing plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064896A KR100726663B1 (en) 2005-07-18 2005-07-18 Making Method of Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20070010380A KR20070010380A (en) 2007-01-24
KR100726663B1 true KR100726663B1 (en) 2007-06-12

Family

ID=37297773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050064896A KR100726663B1 (en) 2005-07-18 2005-07-18 Making Method of Plasma Display Panel

Country Status (2)

Country Link
KR (1) KR100726663B1 (en)
CN (1) CN100452279C (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001014131A (en) * 1999-07-01 2001-01-19 Casio Comput Co Ltd Display controller and program recording medium therefor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3905299B2 (en) * 2000-10-27 2007-04-18 Ｎｔｎ株式会社 Defect correction apparatus and defect correction method
JP2002216634A (en) * 2001-01-23 2002-08-02 Matsushita Electric Ind Co Ltd Electrode-repairing method of plasma display panel
KR100780145B1 (en) * 2001-12-25 2007-11-27 마쯔시다덴기산교 가부시키가이샤 Plasma display panel and its manufacturing method
JP4273804B2 (en) * 2003-03-31 2009-06-03 東レ株式会社 Method for manufacturing plasma display panel member
CN1567509A (en) * 2003-06-17 2005-01-19 友达光电股份有限公司 Method for repairing defects of electrode pattern
JP2005050674A (en) * 2003-07-28 2005-02-24 Nec Plasma Display Corp Device and method for repairing plasma display panel electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001014131A (en) * 1999-07-01 2001-01-19 Casio Comput Co Ltd Display controller and program recording medium therefor

Also Published As

Publication number Publication date
CN1858883A (en) 2006-11-08
CN100452279C (en) 2009-01-14
KR20070010380A (en) 2007-01-24

Similar Documents

Publication Publication Date Title
KR100726663B1 (en) Making Method of Plasma Display Panel
KR100726631B1 (en) Manufacturing Method of Plasma Display Panel
KR20060022597A (en) Method for manufacturing plasma display panel
KR100761122B1 (en) Plasma Display Panel and Manufacturing Method Thereof, Back Plate Exposure Apparatus for Plasma Display Panel
KR100499036B1 (en) Method of forming barrier rib in plasma display
JP2006053022A (en) Evaluate method of member for display
EP1739710A2 (en) Plasma display panel and method of manufacturing the same
KR100692060B1 (en) Making Method of Plasma Display Panel
KR100736583B1 (en) Plasma Display Panel
KR100710309B1 (en) Plasma display panel and manufacturing method thereof
US20060138955A1 (en) Plasma display panel and manufacturing method thereof
KR100726642B1 (en) Plasma Display Panel and Method of Manufacturing thereof
KR20050093939A (en) Making method of plasma display panel
JP2005327730A (en) Aging method of plasma display panel
JP2006032051A (en) Manufacturing method for display component
KR20060072244A (en) Method for manufacturing plasma display panel
KR20050093458A (en) Making method of plasma display panel
KR20060060502A (en) Method for manufacturing of plasma display panel
JP2009301774A (en) Manufacturing method of plasma display panel
KR20060098898A (en) Plasma display panel and method of manufacturing thereof
KR20060104546A (en) Method for manufacturing of plasma display panel
KR20060067028A (en) Manufacturing method of plasma display panel
JP2009081098A (en) Manufacturing method of plasma display panel
KR20060021229A (en) Method for manufacturing plasma display panel
KR20060061506A (en) The method of making plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee