KR100722322B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR100722322B1
KR100722322B1 KR1020000038632A KR20000038632A KR100722322B1 KR 100722322 B1 KR100722322 B1 KR 100722322B1 KR 1020000038632 A KR1020000038632 A KR 1020000038632A KR 20000038632 A KR20000038632 A KR 20000038632A KR 100722322 B1 KR100722322 B1 KR 100722322B1
Authority
KR
South Korea
Prior art keywords
diodes
semiconductor package
diode
pads
anode
Prior art date
Application number
KR1020000038632A
Other languages
Korean (ko)
Other versions
KR20020004586A (en
Inventor
손준서
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020000038632A priority Critical patent/KR100722322B1/en
Publication of KR20020004586A publication Critical patent/KR20020004586A/en
Application granted granted Critical
Publication of KR100722322B1 publication Critical patent/KR100722322B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 실시예에 따른 반도체 패키지의 제1 및 제2 다이오드는 서로 분리되어 있는 리드 프레임의 패드 각각의 상부에 납땜을 통하여 실장되어 있다. 제1 다이오드의 애노드 전극은 반도체 패키지의 제1 리드에 배선을 통하여 연결되어 있으며, 제2 다이오드의 애노드 전극은 배선을 통하여 제1 패드에 연결되어 있다. 즉, 이러한 구조에서는 제1 및 제2 다이오드를 서로 분리되어 있는 패 각각의 상부에 납땜을 통하여 실장하여 반도체 패키지의 제2 및 제3 리드는 각각 제1 및 제2 다이오드의 캐소드 전극과 물리적 및 전기적으로 연결되도록 하고, 제2 다이오드의 애노드 전극은 배선을 통하여 제1 패드에 연결되도록 하여, 두 개의 다이오드를 뒤집지 않고 패드의 상부에 실장할 수 있다. 따라서, 제조 공정을 단순화할 수 있고 제조 비용 또한 절감할 수 있다. The first and second diodes of the semiconductor package according to the embodiment of the present invention are soldered on top of each of the pads of the lead frame which are separated from each other. The anode electrode of the first diode is connected to the first lead of the semiconductor package through a wiring, and the anode electrode of the second diode is connected to the first pad through a wiring. That is, in this structure, the first and second diodes are soldered on top of each of the disposable pads, so that the second and third leads of the semiconductor package are electrically and physically connected to the cathode electrodes of the first and second diodes, And the anode electrode of the second diode is connected to the first pad through the wiring so that the two diodes can be mounted on the top of the pad without turning over. Therefore, the manufacturing process can be simplified and the manufacturing cost can also be reduced.

패키지, 다이오드, 리드 프레임Package, Diode, Lead Frame

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}[0001] SEMICONDUCTOR PACKAGE [0002]

도 1은 본 발명의 실시예에 따른 다이오드의 구조를 개략적으로 도시한 단면도이고,1 is a cross-sectional view schematically showing a structure of a diode according to an embodiment of the present invention,

도 2a 및 도 2b는 본 발명의 제1 및 제2 실시예에 따른 반도체 패키지의 등가 회로도이고, 2A and 2B are equivalent circuit diagrams of a semiconductor package according to the first and second embodiments of the present invention,

도 3a와 도 3b 및 도 4a와 도 4b는 본 발명의 제1 및 제2 실시예에 따른 반도체 패키지의 구조를 도시한 도면이다.FIGS. 3A and 3B and FIGS. 4A and 4B are views showing the structure of a semiconductor package according to the first and second embodiments of the present invention.

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는, 두 개의 다이오드(diode)를 가지는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package having two diodes.

일반적으로 반도체 패키지는 반도체 소자 또는 이를 구동하기 위한 구동 소자를 리드 프레임(lead frame)의 다이 패드(die pad) 상부에 실장한 다음, 히트 싱크(heat sink)라는 방열용 금속판과 함께 몰딩(molding)용 에폭시 수지(epoxy resin)를 이용하여 몰딩한 것을 말한다.2. Description of the Related Art In general, a semiconductor package is manufactured by mounting a semiconductor element or a driving element for driving the semiconductor element on a die pad of a lead frame and then molding the same together with a heat-dissipating metal plate called a heat sink. Which is molded using an epoxy resin.

이러한 반도체 패키지 중에서 N형의 반도체 기판을 캐소드(cathode) 전극으 로 사용하고, N형 기판 상부에 형성되어 있는 P형의 불순물층을 애노드(anode) 전극으로 사용하는 다이오드를 두 개 가질 수 있다. 이때, 리드 프레임의 패드에 각 다이오드의 애노드 및 캐소드 전극을 연결하거나 각각의 애노드 전극을 연결하는 경우, 애노드 전극을 리드 프레임에 연결되도록 하기 위해서는 반도체 소자(다이오드)를 뒤집어서 패드에 실장해야 한다.Among these semiconductor packages, an N-type semiconductor substrate may be used as a cathode electrode, and two diodes using a P-type impurity layer formed on an N-type substrate as an anode electrode may be provided. In this case, in order to connect the anode and cathode electrodes of each diode to the pads of the lead frame or connect the respective anode electrodes, semiconductor elements (diodes) must be mounted on the pads in order to connect the anode electrodes to the lead frames.

하지만, 반도체 소자를 뒤집어서 리드 프레임의 패드에 실장하기 위해서는 다음과 같은 추가 공정이 요구된다. 먼저, 반도체 소자를 뒤집어서 실장할 때, 애노드 전극의 알루미늄 성분은 납땜(soldering)이 되지 않기 때문에 알루미늄과 납 사이에 별도의 금속막을 추가해야 하며, 이러한 금속막을 내압을 유지하기 위해 형성된 링(ring) 부분과 분리되도록 형성하기 위해서는 별도의 마스크를 이용한 식각 공정이 요구된다. 또한, 이러한 식각 공정으로 금속막을 형성할 때 링 부분을 보호하기 위해서는 범프(bump)가 필요하며 뒤집혀진 반도체 소자는 배선 공정을 진행할 때 와이어 본딩 (wire bonding)공정을 진행할 수 없어 클립 본딩(clip bonding) 공정이 요구된다. 이러한 반도체 패키지를 제조하기 위해서는 제조 공정이 복잡하며, 추가적인 공정에 따른 비용이 원가 상승의 원인으로 작용한다.However, in order to mount the semiconductor element on the pad of the lead frame in an inverted state, the following additional process is required. First, when the semiconductor device is mounted in an inverted state, since the aluminum component of the anode electrode is not soldered, a separate metal film must be added between the aluminum and the lead. A ring formed to maintain the internal pressure of the metal film, An etching process using a separate mask is required in order to be formed so as to be separated from the portion. In addition, a bump is required to protect the ring portion when the metal film is formed by the etching process, and an inverted semiconductor device can not perform the wire bonding process during the wiring process, ) Process is required. In order to manufacture such a semiconductor package, a manufacturing process is complicated, and a cost due to an additional process causes a cost increase.

본 발명에 과제는 이러한 과제를 해결하기 위한 것으로서, 제조 비용을 최소화할 수 있는 반도체 패키지를 제공하는 것이다.A problem to be solved by the present invention is to provide a semiconductor package capable of minimizing the manufacturing cost.

이러한 과제를 해결하기 위한 본 발명에 따른 반도체 패키지에서는, 두 개의 다이오드가 서로 분리되어 있는 패드의 상부에 각각 실장되어 있다.In order to solve such a problem, in a semiconductor package according to the present invention, two diodes are mounted on top of pads which are separated from each other.

이때, 두 개의 애노드 전극과 연결되어 있는 배선은 동일한 반도체 패키지의 단자와 연결될 수 있으며, 다른 단자와 연결될 수도 있다. At this time, the wirings connected to the two anode electrodes may be connected to terminals of the same semiconductor package, or may be connected to other terminals.

보다 구체적으로 설명하며, 본 발명의 실시예에 따른 반도체 패키지는, 서로 분리되어 있으며, 제1 및 제2 다이오드가 각각 실장되어 있는 제1 및 제2 패드와 제1 및 제2 다이오드의 애노드 전극 또는 캐소드 전극과 연결되어 있는 제1 내지 제3 리드를 가지는 리드 프레임을 포함하고 있다.The semiconductor package according to an embodiment of the present invention may include first and second pads which are separated from each other and have first and second diodes mounted thereon and an anode electrode of the first and second diodes, And a lead frame having first to third leads connected to the cathode electrode.

이때, 제1 및 제2 다이오드는 제1 및 제2 패드 상부에 각각 실장되어 제1 및 제2 다이오드의 캐소드 전극은 제1 및 제2 패드와 연결되어 있는 제1 및 제3 리드와 연결되어 있으며, 제1 및 제2 다이오드의 애노드 전극은 제 2 리드에 배선을 통하여 공통으로 연결될 수 있다.At this time, the first and second diodes are mounted on the first and second pads, respectively, and the cathode electrodes of the first and second diodes are connected to the first and third leads connected to the first and second pads , And the anode electrodes of the first and second diodes may be commonly connected to the second lead through the wiring.

또한, 제1 및 제2 다이오드는 제1 및 제2 패드 상부에 각각 실장되어 제1 및 제2 다이오드의 캐소드 전극은 제1 및 제2 패드와 연결되어 있는 제2 및 제3 리드와 연결되어 있으며, 제1 다이오드의 애노드 전극은 배선을 통하여 제1 패드와 연결되어 있고 제2 다이오드의 애노드 전극은 배선을 통하여 제1 리드와 연결될 수 있다.The first and second diodes are respectively mounted on the first and second pads, and the cathode electrodes of the first and second diodes are connected to the second and third leads connected to the first and second pads, respectively , The anode electrode of the first diode is connected to the first pad through the wiring, and the anode electrode of the second diode is connected to the first lead through the wiring.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 반도체 패키지에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Hereinafter, a semiconductor package according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.

우선, 본 발명의 실시예에 따른 반도체 패키지에 사용되는 다이오드의 구조 에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.First, the structure of a diode used in a semiconductor package according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 실시예에 따른 다이오드의 구조를 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically showing a structure of a diode according to an embodiment of the present invention.

도 1에서 보는 바와 같이, 본 발명의 실시예에 따른 다이오드에는 N형의 불순물이 고농도 및 저농도로 도핑되어 있는 캐소드층의 규소 기판(10)에 P형의 불순물이 고농도로 도핑되어 있는 애노드층(20)이 형성되어 있으며, 기판(10)의 상부에는 애노드층(20)을 드러내는 개구부를 가지는 보호막(50)이 형성되어 있다. 기판(10)의 하부에는 캐소드 전극(30)이 형성되어 있으며, 애노드층(20)의 상부에는 보호막(50)의 개구부를 통하여 애노드층(20)과 연결되어 있는 애노드 전극(40)이 형성되어 있다.1, a diode according to an embodiment of the present invention includes a silicon substrate 10 of a cathode layer doped with an N-type impurity at a high concentration and a low concentration, and an anode layer And a protective film 50 having an opening for exposing the anode layer 20 is formed on the substrate 10. A cathode electrode 30 is formed under the substrate 10 and an anode electrode 40 connected to the anode layer 20 through the opening of the protective layer 50 is formed on the anode layer 20 have.

이러한 다이오드 2개를 서로 연결하여 3 단자를 가지는 반도체 패키지를 구성하는 방법을 도면을 참조하여 구체적으로 설명하면 다음과 같다.A method of constructing a semiconductor package having three terminals by connecting two such diodes will be described in detail with reference to the drawings.

도 2a 및 도 2b는 본 발명의 제1 및 제2 실시예에 따른 반도체 패키지의 등가 회로도이다.2A and 2B are equivalent circuit diagrams of a semiconductor package according to the first and second embodiments of the present invention.

먼저, 도 2a에서 보는 바와 같이, 두 다이오드(110, 120)의 애노드 및 캐소드 전극과 함께 연결되어 있는 제2 단자(312), 각 다이오드의 애노드 및 캐소드 전극과 각각 연결되어 있는 제1 및 제3 단자(311, 313)를 포함하는 반도체 패키지를 제조할 수 있으며, 도 2b에서 보는 바와 같이, 두 다이오드(110, 120)의 애노드 전극과 함께 연결되어 있는 제2 단자(312), 각 다이오드(110, 120)의 캐소드 전극과 각각 연결되어 있는 제1 및 제3 단자(311, 313)를 포함하는 반도체 패키지를 제조 할 수 있다. 그러면, 도 2a 및 도 2b의 등가 회로를 가지는 본 발명의 실시예에 따른 반도체 패키지의 구조에 대하여 구체적으로 설명하기로 한다.As shown in FIG. 2A, a first terminal 312 connected to the anode and a cathode of the two diodes 110 and 120, a first terminal 312 and a second terminal 312 connected to the anode and the cathode of the diode, respectively, The semiconductor package including the terminals 311 and 313 can be manufactured and the second terminal 312 connected together with the anode electrode of the two diodes 110 and 120, The first and third terminals 311 and 313 are connected to the cathode electrodes of the first and second electrodes 120 and 120, respectively. Hereinafter, the structure of the semiconductor package according to the embodiment of the present invention having the equivalent circuit of FIGS. 2A and 2B will be described in detail.

도 3a와 도 3b 및 도 4a와 도 4b는 본 발명의 제1 및 제2 실시예에 따른 반도체 패키지의 구조를 도시한 도면으로서, 도 3a 및 도 3b는 도 2a에서와 같이 두 개의 다이오드가 직렬로 연결된 구조를 나타낸 것이고, 도 4a 및 도 4b는 도 2b에서와 같이 두 다이오드의 애노드가 공통으로 연결되어 있는 구조를 나타낸 것이다.3A and 3B illustrate a structure of a semiconductor package according to the first and second embodiments of the present invention. In FIGS. 3A and 3B, two diodes are connected in series FIG. 4A and FIG. 4B show a structure in which the anodes of two diodes are connected in common as shown in FIG. 2B.

우선, 도 3a 및 도 3b에서 보는 바와 같이 제1 실시예에 따른 반도체 패키지의 제1 및 제2 다이오드(110, 120)는 리드 프레임(200)의 서로 분리되어 있는 패드(211, 221) 각각의 상부에 납땜을 통하여 실장되어 있다. 제1 다이오드(110)의 애노드 전극(111)은 반도체 패키지의 제1 리드(311)에 배선(310)을 통하여 연결되어 있으며, 제2 다이오드(120)의 애노드 전극(121)은 배선(320)을 통하여 제1 패드(221)에 연결되어 있다. 즉, 이러한 구조에서는 제1 및 제2 다이오드(110, 120)를 서로 분리되어 있는 패드(211, 221) 각각의 상부에 납땜을 통하여 실장하여 반도체 패키지의 제2 및 제3 리드(312, 313)는 각각 제1 및 제2 다이오드(110, 120)의 캐소드 전극(112, 122)과 물리적 및 전기적으로 연결되도록 하고, 제2 다이오드(120)의 애노드 전극(121)은 배선(320)을 통하여 제1 패드(211)에 연결되도록 하여 도 2a에서와 같은 등가 회로를 구현한다. 따라서, 두 개의 다이오드를 이용하여 도 2a에서와 같은 반도체 패키지를 구현하더라도 다이오드를 뒤집지 않고 실장함으로써 제조 공정을 단순화할 수 있고 제조 비용 또한 절감할 수 있다. 또한, 패드(211, 221)와 연결되어 있는 두 개의 제2 및 제3 리드(312, 313)를 가지고 있어 열 방출 효과를 향상시킬 수 있다. 3A and 3B, the first and second diodes 110 and 120 of the semiconductor package according to the first embodiment are connected to the pads 211 and 221 of the lead frame 200, And is mounted on the upper part by soldering. The anode electrode 111 of the first diode 110 is connected to the first lead 311 of the semiconductor package through the wiring 310 and the anode electrode 121 of the second diode 120 is connected to the wiring 320, And the first pad 221 is connected to the first pad 221 through the first pad 221. That is, in this structure, the first and second diodes 110 and 120 are soldered to the upper portions of the pads 211 and 221 separated from each other, so that the second and third leads 312 and 313 of the semiconductor package, Are electrically and physically connected to the cathode electrodes 112 and 122 of the first and second diodes 110 and 120 and the anode electrode 121 of the second diode 120 is electrically connected to the cathode electrode 112 and 122 of the first and second diodes 110 and 120, 1 pad 211 to implement an equivalent circuit as shown in FIG. 2A. Therefore, even if the semiconductor package as shown in FIG. 2A is implemented by using two diodes, the manufacturing process can be simplified and the manufacturing cost can be reduced by mounting the diode without reversing the diode. In addition, since the second and third leads 312 and 313 connected to the pads 211 and 221 are provided, the heat emission effect can be improved.

다음, 도 4a및 도 4b에서 보는 바와 같이 제2 실시예에 따른 반도체 패키지의 제1 및 제2 다이오드(110, 120)는 서로 분리되어 있는 리드 프레임(200)의 패드(211, 221) 각각의 상부에 납땜을 통하여 실장되어 있다. 이때 제1 및 제2 다이오드(110, 120)의 애노드 전극(111, 121)은 반도체 패키지의 제2 리드(302)에 배선(310, 320)을 통하여 연결되어 있다. 즉, 이러한 구조에서는 제1 및 제2 다이오드(110, 120)를 서로 분리되어 있는 패드(211, 221) 각각의 상부에 납땜을 통하여 실장하여 반도체 패키지의 제1 및 제3 리드(311, 313)는 각각 제1 및 제2 다이오드(110, 120)의 캐소드 전극(112, 122)과 물리적 및 전기적으로 연결되도록 하고, 제1 및 제2 다이오드(110, 120)의 애노드 전극(111, 121)은 배선(310, 320)을 통하여 제2 리드(312)에 연결되도록 한다. 따라서, 두 개의 다이오드를 이용하여 도 2b에서와 같이 등가 회로를 구현하더라도 다이오드를 뒤집지 않고 실장함으로써 제조 공정을 단순화할 수 있고 제조 비용 또한 절감할 수 있다. 여기서도 패드(211, 221)와 연결되어 있는 두 개의 제1 및 제3 리드(311, 313)를 가지고 있어 열 방출 효과를 향상시킬 수 있다. 4A and 4B, the first and second diodes 110 and 120 of the semiconductor package according to the second embodiment are connected to the pads 211 and 221 of the lead frame 200, And is mounted on the upper part by soldering. The anode electrodes 111 and 121 of the first and second diodes 110 and 120 are connected to the second lead 302 of the semiconductor package through the wirings 310 and 320. That is, in this structure, the first and second diodes 110 and 120 are soldered to the upper portions of the pads 211 and 221 separated from each other, so that the first and third leads 311 and 313 of the semiconductor package, Are physically and electrically connected to the cathode electrodes 112 and 122 of the first and second diodes 110 and 120 and the anode electrodes 111 and 121 of the first and second diodes 110 and 120 And is connected to the second lead 312 through the wirings 310 and 320. Therefore, even if the equivalent circuit is implemented as shown in FIG. 2B using two diodes, the fabrication process can be simplified and the fabrication cost can be reduced by mounting the diode without turning over the diode. Also, since the first and third leads 311 and 313 connected to the pads 211 and 221 are provided, the heat emission effect can be improved.

따라서, 본 발명에 따른 반도체 패키지에서는 두 개의 다이오드를 서로 분리되어 있는 패드의 상부에 실장하여 다이오드를 뒤집어서 실장하지 않음으로써 제조 공정을 단순화할 수 있고 제조 비용을 줄일 수 있다.Therefore, in the semiconductor package according to the present invention, the two diodes are mounted on the upper part of the pads separated from each other, and the diode is not mounted on the upper side, so that the manufacturing process can be simplified and the manufacturing cost can be reduced.

Claims (3)

삭제delete 서로 분리되어 있으며, 제1 및 제2 다이오드가 각각 실장되어 있는 제1 및 제2 패드와 상기 제1 및 제2 다이오드의 애노드 전극 또는 캐소드 전극과 연결되어 있는 제1 내지 제3 리드를 가지는 리드 프레임The first and second pads are separated from each other. The first and second pads are connected to the anode or cathode electrodes of the first and second diodes, respectively. 을 포함하며,/ RTI > 상기 제1 및 제2 다이오드는 상기 제1 및 제2 패드 상부에 각각 실장되어 상기 제1 및 제2 다이오드의 상기 캐소드 전극은 상기 제1 및 제2 패드와 연결되어 있는 상기 제1 및 제3 리드와 연결되어 있으며, 상기 제1 및 제2 다이오드의 상기 애노드 전극은 상기 제 2 리드에 배선을 통하여 공통으로 연결되어 있는 반도체 패키지.Wherein the first and second diodes are mounted on the first and second pads respectively so that the cathode of the first and second diodes is connected to the first and second leads, And the anode electrodes of the first and second diodes are connected in common to the second leads through wirings. 서로 분리되어 있으며, 제1 및 제2 다이오드가 각각 실장되어 있는 제1 및 제2 패드와 상기 제1 및 제2 다이오드의 애노드 전극 또는 캐소드 전극과 연결되어 있는 제1 내지 제3 리드를 가지는 리드 프레임The first and second pads are separated from each other. The first and second pads are connected to the anode or cathode electrodes of the first and second diodes, respectively. 을 포함하며,/ RTI > 상기 제1 및 제2 다이오드는 상기 제1 및 제2 패드 상부에 각각 실장되어 상기 제1 및 제2 다이오드의 상기 캐소드 전극은 상기 제1 및 제2 패드와 연결되어 있는 상기 제2 및 제3 리드와 연결되어 있으며, 상기 제1 다이오드의 상기 애노드 전극은 배선을 통하여 상기 제1 패드와 연결되어 있고 상기 제2 다이오드의 애노드 전극은 배선을 통하여 상기 제1 리드와 연결되어 있는 반도체 패키지.Wherein the first and second diodes are mounted on the first and second pads respectively so that the cathode of the first and second diodes is connected to the first and second pads, Wherein the anode electrode of the first diode is connected to the first pad through a wiring and the anode electrode of the second diode is connected to the first lead through a wiring.
KR1020000038632A 2000-07-06 2000-07-06 Semiconductor package KR100722322B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000038632A KR100722322B1 (en) 2000-07-06 2000-07-06 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000038632A KR100722322B1 (en) 2000-07-06 2000-07-06 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20020004586A KR20020004586A (en) 2002-01-16
KR100722322B1 true KR100722322B1 (en) 2007-05-28

Family

ID=19676618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000038632A KR100722322B1 (en) 2000-07-06 2000-07-06 Semiconductor package

Country Status (1)

Country Link
KR (1) KR100722322B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005003614B4 (en) 2005-07-28 2014-08-21 Infineon Technologies Ag Semiconductor module for a switching power supply and method for its assembly
CN106571342B (en) * 2016-08-15 2020-01-17 林茂昌 Combined rectifying element and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025890A (en) * 1996-10-05 1998-07-15 김광호 Multi-chip package with lead frame
KR19980044540A (en) * 1996-12-06 1998-09-05 김광호 Clip lead package
JP2000150543A (en) * 1998-11-18 2000-05-30 Sanyo Electric Co Ltd Manufacture of semiconductor device
KR20000055408A (en) * 1999-02-05 2000-09-05 구자홍 Light Emitting Diode package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025890A (en) * 1996-10-05 1998-07-15 김광호 Multi-chip package with lead frame
KR19980044540A (en) * 1996-12-06 1998-09-05 김광호 Clip lead package
JP2000150543A (en) * 1998-11-18 2000-05-30 Sanyo Electric Co Ltd Manufacture of semiconductor device
KR20000055408A (en) * 1999-02-05 2000-09-05 구자홍 Light Emitting Diode package

Also Published As

Publication number Publication date
KR20020004586A (en) 2002-01-16

Similar Documents

Publication Publication Date Title
JP5492367B2 (en) Package for gallium nitride semiconductor devices
US6627981B2 (en) Resin-packaged semiconductor device
US6054716A (en) Semiconductor light emitting device having a protecting device
JP3877401B2 (en) Manufacturing method of semiconductor device
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US6365433B1 (en) Semiconductor device and manufacturing method thereof
JP2982126B2 (en) Semiconductor device and manufacturing method thereof
JP5486807B2 (en) Stacked integrated circuit chip assembly
JP2001036140A (en) Static countermeasure devised surface-mounting led
JP2000277542A (en) Semiconductor device
US6876067B2 (en) Semiconductor device
KR100722322B1 (en) Semiconductor package
JP3500015B2 (en) Semiconductor device and manufacturing method thereof
JP3375560B2 (en) Semiconductor device
JPH11176856A (en) Manufacture of semiconductor device
JPH10150227A (en) Chip-type light emitting device
JP4207791B2 (en) Semiconductor device
US6404060B1 (en) Semiconductor device having a chip-on-chip structure
JPH1012651A (en) Semiconductor device
JP4017625B2 (en) Manufacturing method of semiconductor device
JP3500016B2 (en) Semiconductor device and manufacturing method thereof
KR100704311B1 (en) Semiconductor chip package having exposed inner lead and manufacturing method thereof
JPH04162682A (en) Composite diode
JPH10125855A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 13