KR100716325B1 - 기판 처리 챔버 내 표면의 즉시 세정방법 - Google Patents

기판 처리 챔버 내 표면의 즉시 세정방법 Download PDF

Info

Publication number
KR100716325B1
KR100716325B1 KR1020000061872A KR20000061872A KR100716325B1 KR 100716325 B1 KR100716325 B1 KR 100716325B1 KR 1020000061872 A KR1020000061872 A KR 1020000061872A KR 20000061872 A KR20000061872 A KR 20000061872A KR 100716325 B1 KR100716325 B1 KR 100716325B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
processing chamber
substrate processing
silicon
contaminants
Prior art date
Application number
KR1020000061872A
Other languages
English (en)
Other versions
KR20010051165A (ko
Inventor
안나레나 틸데르크비스트
폴비. 코미타
앤피. 왈드하우어
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20010051165A publication Critical patent/KR20010051165A/ko
Application granted granted Critical
Publication of KR100716325B1 publication Critical patent/KR100716325B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases

Abstract

실리콘 기판 처리 챔버 내의 표면으로부터 오염물질을 제거하는 방법이다. 본 방법은 금속 입자를 포함하는 오염물질에 노출된 표면을 바람직하게는 실리콘을 포함하는 재료로 코팅하는 단계를 포함한다. 코팅하는 동안, 오염물질은 도포되는 재료에 의해 포집된다. 본 방법은 코팅하는 동안 재료에 의해 포집된 임의의 오염물질과 재료를 제거하는 단계를 더 포함한다. 본 방법은 예를 들어 세정 또는 사전예방정비 과정에서 기판이 대기 또는 수분으로부터의 오염물질에 노출된 뒤 이루어질 수 있다. 또 본 방법은 임의의 베이킹 공정 이전 또는 챔버가 가열되어 챔버 내에 도입된 임의의 수분을 몰아낸 뒤에 수행되는 것이 바람직하다.

Description

기판 처리 챔버 내 표면의 즉시 세정방법{METHOD FOR IN-SITU CLEANING OF SURFACES IN A SUBSTRATE PROCESSING CHAMBER}
도 1은 오염물질 입자의 다양한 존재 방식의 예를 나타내는, 플랫폼 위 실리콘 기판의 단면도이다.
도 2는 본 발명에 따른 방법의 예를 나타내는 흐름도이다.
도 3a는 본 발명에 따른 다른 방법의 예를 나타내는 흐름도이다.
도 3b는 본 발명에 따른 또 다른 방법의 예를 나타내는 흐름도이다.
도 4는 플랫폼과 플랫폼 위에 놓인 기판을 포함하는 기판 처리 챔버의 측면도이다.
도 5는 도 4의 5-5선을 따라 취해진 도 4의 기판 및 플랫폼의 확대 단면도이다.
도 6은 도 4의 5-5선을 따른 플랫폼의 확대 단면도이다.
도 7은 도 4의 5-5선을 따른 플랫폼의 확대 단면도이다.
도 8은 도 4의 5-5선을 따른 플랫폼의 확대 단면도이다.
도 9는 도 4의 5-5선을 따른 플랫폼의 확대 단면도이다.
도 10은 도 4의 5-5선을 따른 플랫폼의 확대 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
14 서셉터 12 웨이퍼
22 코팅 단계 24 제거 단계
32 코팅 단계 33 웨이퍼 처리 단계
34 제거 단계 42 조사 단계
44 코팅 단계 46 제거 단계
50 검사 단계 54 코팅 단계
56 장착 단계 58 제조 웨이퍼 처리 단계
62 제거 단계 100 실리콘 기판 처리 챔버
101 열원 102 상부커버
104 하부 커버 106 입구
108 출구 110 내부
112 예열 링 114 리프트 핀
118 실리콘 기판 120 플랫폼
130 상면 124 커버층
126 재료 층
본 발명은 넓게는 실리콘 기판 처리에 관한 것이며, 보다 구체적으로는 실리콘 기판 처리 챔버 내에서 표면으로부터 오염물질을 제거하는 방법에 대한 것이다.
집적회로 제조 공정에서는 반도체 기판의 처리가 중요한 단계인데, 이 단계에서 트랜지스터 및 축전기와 같이 집적회로를 포함하는 활성 소자가 형성된다. 웨이퍼로 알려진 실리콘 기판은, 극히 정밀한 규격 및 품질 표준에 의해 제조되어야 한다. 다른 많은 제조 산업에서와 마찬가지로, 결함의 최소로 하는 것이 중요한 고려대상이다. 실리콘 기판 위에 형성되는 소자는 그 크기가 극히 작기 때문에, 기판 위에 존재하는 결함은, 심지어 분자 또는 원자 레벨일 경우라도 수율을 감소시킬 것이며 따라서 집적회로의 제조비용을 증가시킬 것이다.
실리콘 기판 내의 결함을 최소로 하기 위한 노력으로, 기판 처리 공정을 통해 극히 청결한 제어된 환경을 제공하기 위한 상당한 주의가 취해지고 있다. 이 목적을 위해, 프로세싱 챔버가 주기적으로 개방되어 세정되며, 챔버 부품이 세정되어 재설치되거나 교체된다. 이러한 사전예방정비에 의해 프로세스 챔버의 표면이, 금속 오염원이 될 수 있는 대기 및 습기에 노출될 수 있다. 또 에피탁시 실리콘(epitaxial silicon) 또는 다결정 실리콘 증착 챔버(epi 챔버 또는 폴리 챔버)의 경우, 챔버 및 플랫폼 표면이 주기적으로 "에칭"되어, 이전의 실리콘 증착 사이클에서 축적된 과다 실리콘이 제거된다.
웨이퍼 내의 결함은, 웨이퍼의 취급 또는 처리 공정 동안 웨이퍼에 전달되는 금속 입자와 같은 오염원의 결과로 발생될 수 있다. 이후 웨이퍼와 접하는 금속 불순물은 고온 처리되는 동안 웨이퍼 내부로 확산된다. 이러한 불순물들은 이후 웨이퍼 내에서 제조된 소자의 전기적 성질을 변화시켜, 집적회로의 결함을 유발시킬 수 있다. 이들 불순물은 재결합 센터(recombination center)로 작용하여 전자 및 정공(holes)을 포획하여 누설전류(leakage current)에 큰 영향을 미칠 수 있다. 전형적인 불순물은 철, 니켈, 코발트 및 구리와 같은 금속이다.
고온 처리하는 동안, 금속 불순물은 실리콘 재료의 결정구조를 통하여 웨이퍼 벌크 내로 확산될 수 있다. 반도체 웨이퍼의 실리콘 격자구조를 통한 금속 불순물의 이동은, 다양한 금속의 용해도 및 확산도에 의존된다. 용해도는 주어진 온도의 샘플에 대해 열적 평형상태로 용해될 수 있는 최대 불순물 농도이다. 불순물 농도가 용해도보다 높으면, 재료는 과포화된다. 확산도는 일정 온도에서 불순물이 얼마나 빨리 격자를 통해 확산될 수 있는지를 나타낸다.
고온에서 처리하면, 금속 분순물의 용해도가 높아진다. 용해도는 냉각하는 동안 감소된다. 냉각하는 동안 불순물의 거동은 확산 성질에 크게 의존한다. 예를 들어 확산도가 낮은 불순물은, 상대적으로 빠른 온도 감소 동안 벌크 재료 내에서 준안정(metastable)의, 전기적으로 활성인 점결함으로서 담금질될 수 있다.
확산도 및 용해도가 높은 불순물(예를 들어 구리, 코발트 및 니켈)은 헤이즈 금속(haze metals)이라 불리는데, 이는 냉각되는 동안 표면으로 확산되어 표면 석출물을 형성하기 때문이다. 확산도가 낮은 불순물은 냉각시 표면에 도달하지 못할 수도 있다. 대신 이들은 웨이퍼 벌크 내에서 석출되거나 점결함으로서 실리콘 격자 내에 포획된다.
철, 니켈, 구리 및 코발트는 모두 1,000℃보다 높은 온도에서는 웨이퍼 두께를 거쳐 쉽게 확산될 수 있다. 대부분의 다른 금속은 이러한 고온에서 하나의 간단한 공정(one minute process) 동안 밀리미터 또는 센티미터의 차수만큼 확산될 수 있다.
도 1은 서셉터(susceptor; 14) 위에 놓이는 실리콘 웨이퍼(12) 위의 금속 오염물 예를 나타낸다. 도 1의 예 A는 웨이퍼 가장자리 위의 입자를 나타내는데, 이는 웨이퍼 박스나 로드 록 카세트와 같은 웨이퍼 카세트나 오염된 컨테이너로부터 옮겨져 온 것일 수 있다. 도 1의 예 B는 웨이퍼 표면 위의 입자를 나타내는데, 이는 로봇암, 진공 트위저(tweezer), 도량형 도구 척(metrology tool chucks)으로부터 또는 심지어 대기로부터 옮겨진 것일 수도 있다. 도 1의 예 C는 오염된 화학재료에 의한 습식 세정 때문에 생기는 균질 표면 오염(homogeneous surface contamination)을 나타낸다. 도 1의 예 D는 서셉터 위에서 사전에 처리된 오염된 웨이퍼로부터 기인하거나 설치 전부터 서셉터 위에 있던 입자들을 나타낸다. 도 1의 예 E는 열처리하는 동안 웨이퍼 표면(E) 또는 서셉터 표면(F) 위에 형성된 금속 실리사이드를 나타낸다. 예 A 내지 F 각각은 도 1에 화살표로 나타난 바와 같이 고온에서 웨이퍼 벌크 내로 확산될 수 있는 금속 오염을 나타낸다.
오염원은 다양하게 존재할 수 있다. 예를 들어 실리콘 웨이퍼와 금속 부품이 직접 접하면, 금속 입자가 웨이퍼로 전달될 수 있다. 척, 트위저, 원드(wands), 로봇, 그리고 일반적으로 부적절한 취급에 의해 금속이 실리콘 웨이퍼에 직접 접할 수 있다. 다른 가능한 소스는 오염된 세정액이다. 실리콘보다 전기음성도가 훨씬 높고, 세정액 또는 세정용기(cleaning vessel) 내에 존재하는 금속 원자는 웨이퍼 표면에 편석될 것이다. 이러한 금속은 예를 들어 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 몰리브덴(Mo), 은(Ag), 백금(Pt), 금(Au) 및 수은(Hg)일 수 있다. 낮은 온도에서, 이들 금속은 웨이퍼로부터 증발된다. 그러나 고온에서는 오염원으로 작동하는 금속 실리사이드를 발견하기는 더 쉽다. 아주 높은 온도에서 금속은 웨이퍼의 벌크 내로 확산될 수 있다.
금속 오염물질이 실리콘 프로세싱 챔버 내로 도입되는 것을 방지하는 것이 바람직하다. 그러나 많은 경우 어떤 금속 오염은 피할 수 없다. 이는 사전예방정비의 경우 또는 프로세싱 챔버 내에 새로운 부품을 설치하는 동안 챔버가 대기 또는 습기에 노출될 때 특히 그렇다. 새로운 부품들에는 제조단계에서 가공 또는 코팅으로부터의 금속 오염물 잔재가 있을 수 있다. 프로세싱 챔버가, 실리콘 기판으로 이송될 수 있는 금속 오염물질에 노출되는 상황에서, 웨이퍼 제조 공정이 시작되기 전에 챔버로부터 가능한 한 많은 오염입자를 제거하는 것이 바람직하다. 프로세싱 챔버를 세정하는 현재의 방법은, 프로세싱 챔버에 상당한 "정지 시간(down time)"이 필요하다. 또 현재의 방법은 잠시 작동이 멈춰진 챔버의 손실비뿐만 아니라, 높은 재료비 또는 작업비(예를 들어 "더미" 웨이퍼의 처리 및 베이킹 공정)가 필요하다.
본 발명은 이러한 종래기술의 문제점을 해결하여, 재료비 또는 작업비가 적게 소요되는 실리콘 기판 프로세싱 챔버 내의 실리콘 카바이드 표면을 클리닝 하는 방법을 제공하는 것을 목표로 한다.
실리콘 기판 프로세싱 챔버 내에서 기판으로부터 오염물질을 제거하는 방법을 설명한다. 한 실시예에서, 이 방법은 재료 층에 의해 오염물질이 포집되는 재 료 층으로써 표면을 코팅하는 단계를 포함한다. 이 방법은 또 재료 층의 적어도 일부를 이 재료 층을 오염시킨 오염물질의 적어도 일부와 함께 제거하는 단계를 포함한다.
본 발명은 실리콘 기판 처리 챔버에서 표면으로부터 오염물질을 제거하기 위한 방법이다. 이 방법은, 예를 들어 서셉터, 웨이퍼 리프트 핀 또는 처리되는 동안 웨이퍼와 직접적으로 또는 거의 접하는 다른 표면과 같은 프로세싱 챔버 내 부품의 표면으로부터 금속 입자와 같은 오염물질을 제거하는데 사용될 수 있다. "표면(surface)"이란 용어는, 바깥쪽 표면 아래의 부품의 일부를 포함하는 것으로 이해되어야 하는데, 이는 도 1에 나타난 바와 같이, 오염물질이 프로세싱 챔버 부품의 재료 내에 존재할 수 있기 때문이다. "기판(substrate)"이란 용어는 본 명세서에서 "웨이퍼"와 바꿔 사용할 수 있는 용어다.
서셉터나 리프트 핀과 같은 프로세싱 챔버의 부품 위에 있는 오염물질은 처리 공정 동안 서셉터 위의 기판 위로 옮겨질 수 있기 때문에, 제거하는 것이 좋다. 기판 내의 오염물질은 결함을 발생시켜 수율을 감소시킨다. 본 발명이 수행될 수 있는 챔버의 한 형태로서 에피탁시 실리콘 또는 다결정 실리콘을 증착하기 위한 CVD 챔버가 있다. 본 방법은 예를 들어 실리콘 카바이드(SiC) 코팅 내에 핀홀이나 다른 결함을 유발시킬 수 있는 금속 오염물질을 제거함으로써, SiC 코팅된 부품의 수명을 증가시킬 수 있다.
본 방법의 한 예에는 오염물질에 노출된 표면을 실리콘을 포함하는 재료로 코팅하는 단계가 포함한다. 챔버 부품의 표면 위 또는 내의 오염물질은 코팅하는 동안 고온에서 증착되는 재료에 의해 포집된다. 이 재료는 포집된 오염물질과 함께 표면으로부터 제거된다.
코팅하는 동안 도포되는 재료는 다결정 실리콘 또는 비정질 실리콘이 바람직하다. 사용 가능한 다른 재료에는 실리콘 게르마늄(SiGe), 실리콘 게르마늄 카바이드(SiGeC), 실리콘 카바이드(SiC) 또는 다른 유사한 재료가 있다. 본 방법은 챔버 부품이, 예를 들어 챔버 사전예방정비 공정 동안 오염물질에 노출된 뒤 일정 시간 동안 가열되기 전에 이루어지는 것이 바람직하다. 예를 들어 본 방법은 이하 설명되는 바와 같이 "회복(recovery)" 공정 동안 수행되는 첫 번째 공정일 수 있다.
도 2는 본 발명 방법(20)의 예를 나타내는데, 여기서 (서셉터 위와 같은) 실리콘 기판 처리 챔버의 표면은 표면을 재료로 코팅(22)하고 표면으로부터 재료를 제거(24)함으로써 준비된다. 재료는 실리콘을 포함하는 것이 바람직하다.
본 발명에 따라 재료의 층으로 표면을 코팅하는 단계(22)는 챔버가 고온으로 가열되기 전에 이루어지는 것이 바람직하다. 또 코팅은 공지의 오염이 발생된 뒤에 수행되는 것이 바람직하다.
표면을 코팅하는 동안(22), 오염물질은 재료 층에 의해 포집된다. 표면 아래를 포함하는 표면 상의 오염물질은, 고온에서 표면 위에 증착되고 있는 재료 내로의 확산에 의해 포집될 수 있다. 또 코팅(22)하는 동안 도포된 재료가, 표면 위의 오염물질을 덮거나, 둘러싸거나 담음(enveloping)으로써 오염물질을 포획할 수 있다. "포집된다(collected)"라는 용어는, 확산, 포획(trapping) 또는 코팅되는 동안 오염물질이 도포된 재료와 결합되어, 이 재료가 제거될 때 오염물질도 제거되는 다른 모든 메커니즘을 의미한다.
표면으로부터 재료의 코팅(22) 및 제거(24)는, 현재의 베이킹 및 프로세스 공정보다 훨씬 빠르게 수행될 수 있으며, 따라서 제조 공정을 위해 챔버를 준비하는데 필요한 시간을 훨씬 감소시킬 수 있다. 예를 들어 코팅(22) 및 제거(24)는 약 30분만에 발생될 수 있는 반면, 현재의 회복 공정은 3 내지 10 시간 또는 그 이상의 시간이 소요된다.
본 방법은 또 오염된 챔버 표면에 의한 실리콘 기판 위의 결함의 양을 감소시킨다. 재료를 코팅(22) 및 제거(24)함으로써, 표면 위의 금속 오염물질의 양을 감소시킬 수 있다. 결과적으로 고온 처리 공정 동안 표면으로부터 기판으로 이동되는 금속 오염물질의 양이 상당히 감소될 수 있다. 오염물질의 양이 감소됨에 따라, 결함의 양도 감소되는 것으로 믿어진다.
도 3a는 본 발명의 방법(30)의 다른 실시예를 나타내는데, 여기서 실리콘 기판 처리 챔버의 표면은, 표면을 실리콘을 포함하는 재료로 코팅(32)하고, 웨이퍼를 처리하며(33), 실리콘을 포함하는 재료를 표면으로부터 제거(34)함으로써 준비된다. 이 공정이 제조 공정 동안 연속적으로 반복되거나, 대신 복수의 웨이퍼가 코팅(32) 및 제거(34) 사이에서 처리될 수 있다.
도 3b는 본 발명의 다른 방법(40)의 실시예를 나타내는데, 기판 처리 프로세싱 챔버 내에서 표면으로부터 오염물질을 제거하는 방법이 도시되어 있으며, 이 방법은 웨이퍼 제조 공정 내에 도입될 수 있다. 프로세싱 챔버가 오염에 노출되었는지 조사한 뒤(42), 프로세싱 챔버는 프로세싱 챔버의 표면을 실리콘을 포함하는 것이 바람직한 재료로 코팅함으로써 준비된다. 코팅(44)하는 동안, 오염물질은 도포된 재료에 의해 포집된다. 본 방법은, 코팅(44)하는 동안 재료에 의해 포집된 오염물질이 프로세싱 챔버 표면으로부터 제거되도록 재료를 제거하는(46) 단계를 더 포함한다. 높은 오염도에의 노출 후, 코팅(44) 및 제거(46)는 예를 들어 1회 이상씩 반복될 수 있다.
본 방법은 재료를 코팅하고(44) 제거하는(46) 동안 오염물질의 제거 정도를 결정하기 위해 모니터 웨이퍼를 처리하는 단계(48)와 검사하는 단계(50)를 더 포함한다. 모니터 웨이퍼의 검사(50)는 프로세싱 챔버에 남아 있는 오염물질의 양과 레벨이, 제조를 위해 허용 가능한 정도인지 측정하기 위해 이루어진다.
코팅(44) 및 제거(46)에 의해 오염물질 레벨이 충분히 낮게 된다면, 챔버는 제조를 준비하게 된다. 제조 공정에는, 제조 웨이퍼의 처리(58) 준비를 하기 위해 표면을 재료로 코팅하는(54) 다른 단계를 포함할 수 있다. 도 3b의 방법은 표면을 코팅한(54) 뒤, 제조 웨이퍼를 프로세싱 챔버 내에 장착(56)하는 단계를 포함할 수 있다. 본 방법은, 제조 웨이퍼의 처리(58) 및 처리(58) 후 제조 웨이퍼의 탈착(60)을 더 포함한다. 장착(56), 처리(58) 및 탈착(60)이 반복될 수 있다. 예를 들어, 장착(56), 처리(58), 탈착(60)은, 코팅(54)하는 동안 도포된 재료가 제거(62)되기 전에 여러 번 반복될 수 있다. 물론 본 방법이 반복되는 회수는, 예를 들어 수용 가능한 오염 레벨과 같은 다양한 제조 변수에 의존한다. 제조 웨이퍼의 생산(58)에 의해 오염물질이 프로세싱 챔버 내로 들어오기는 쉽지 않으므로, 오염물질을 제거하기 위해 코팅 및 제거가 다시 이루어지기 전에 여러 개의 웨이퍼가 처리될 수 있다.
필요하다면, 오염물질 제거를 위한 재료의 코팅(44) 및 제거(46)는 선택된 제조 공정 사이클 사이에서 규칙적으로 수행될 수 있다. 코팅 및 제거는 챔버 표면으로부터 오염물질을 제거하는 상대적으로 빠른 방법이므로, 본 방법은 제조 공정에 쉽게 통합되어, 정규 제조를 위한 작동 동안 오염물질이 있는지 제조 웨이퍼를 주기적으로 조사할 필요가 없다. 물론 예를 들어 사전예방정비를 위해 챔버가 개방되거나, 챔버가 오염된 것으로 알려진 어느 때나, 재료의 코팅(44) 및 제거(46)가 수행되어 챔버를 세정할 수 있다. 이러한 경우, 챔버를 제조 공정으로 돌리기 전에 모니터 웨이퍼를 처리(48)하고 오염물질을 조사(50)하는 것이 여전히 바람직하다.
다시 도 2 내지 도 3b에서, 본 발명의 방법은 다양한 방식으로 수행될 수 있다. 예를 들어 코팅 및 제거 공정이 임의의 회수만큼 반복될 수 있다. 또 본 방법은 제조시 처리되는 매 웨이퍼마다 적어도 1회 수행되어, 각각의 웨이퍼 처리 후 코팅 및 제거에 의한 연속적인 "세정"을 제공한다.
그 대신, 웨이퍼를 처리하는 동안 코팅이 이루어지고 재료가 서셉터 위에 남을 수 있다. 코팅하는 동안 도포된 재료는 이후 서셉터와 웨이퍼 사이의 배리어로 작용하여, 처리시 서셉터로부터 웨이퍼로의 오염물질 전달량을 감소시킬 수 있다. 이 경우 코팅하는 동안 도포된 재료는 웨이퍼가 처리된 뒤 제거될 수 있다. 이와 달리 다수의 웨이퍼가 제거 및 코팅 사이에서 처리될 수 있다.
본 방법은, epi 챔버에 새로운 서셉터가 설치될 때 수행될 수 있다. 이 챔버는 제 1 고온 단계로서, 즉 챔버가 고온 또는 염화수소(HCl) 가스에 노출되기 전에 수행될 수 있다. 제조 전에 수행되어야 하는 고온 단계의 예는 온도 보정(temperature calibration) 또는 방사율 매칭(emissivity matching)이다. 이들 고온 단계 이후, 미리 도포된 재료가 제거될 수 있고, 제거 이후에는 서셉터의 코팅이 뒤따를 수 있다. 오염 레벨에 따라 2-10회의 추가적인 제거 및 코팅이 이루어질 수 있다. 이후 첫 번째 웨이퍼가 처리되며 오염이 확인되어 챔버가 제조를 위한 준비가 되어 있는지 확인된다. 챔버가 준비된 것을 확인한 뒤, 제조 웨이퍼가 처리될 수 있다. 각각의 후속 웨이퍼 이후, 사전 코팅으로부터 재료의 제거에 이어 새로운 코팅이 이루어진다.
도 4는 본 발명의 방법이 수행될 수 있는 실리콘 기판 처리 챔버(100)의 한 예를 나타낸다. 도 4에 나타난 이 실리콘 기판 처리 챔버(100)는 예를 들어 기판 위에 에피탁시 실리콘을 증착할 수 있는 대기 챔버(epi 챔버)일 수 있다. 챔버(100)는 상부 커버(102) 및 하부 커버(104)를 포함한다. 상부 커버(102) 및 하부 커버(104)는 보통 챔버(100)의 위와 아래에 위치하는 열원(101)에 의해 제공된 열에너지에 대해 투광성이거나 투명하다. 챔버(100)는 실리콘 기판(118)을 처리하기 위한 가스를 공급 및 제거하기 위한 입구(106)와 출구(108)를 포함한다. 또 처리시 (진공 또는 압축된 대기와 같은) 다양한 대기 조건이 챔버(100) 내부(110)에 생성될 수 있다.
도 4는 하나의 서셉터가 포함된 프로세싱 챔버를 나타내는데 이 챔버(100)는 설명을 위한 예로서 나타난 것일 뿐이다. 본 발명의 방법은, 예를 들어 동시에 여러 개의 웨이퍼를 지지할 수 있는 배치 서셉터(batch susceptor)를 포함하는 배럴 또는 팬케익 반응기(pancake reactor)와 같은 다중 웨이퍼 처리 챔버를 포함하는 다양한 형상의 챔버에서 수행될 수 있다.
실리콘 기판(118)은 프로세싱 챔버(100) 내에서 플랫폼(120) 내에 놓인다. 플랫폼(120)은 실리콘 기판(118)이 놓이는 상면(130)을 가진다. 플랫폼(120)은 회전 또는 수직이동이 가능하다. 또 플랫폼(120)은 기판(118)이 삽입되어 놓일 수 있는 함몰부(recess) 또는 포켓을 포함할 수 있다.
epi 챔버에서 플랫폼은 서셉터로 알려져 있다. 전형적인 서셉터는 실리콘 카바이드(SiC)로 코팅된 그라파이트 열전도체(heat-conducting body)이다. 이와 달리 서셉터는 고체 SiC 플랫폼일 수도 있다. 서셉터 즉 플랫폼은 보통 실리콘 기판(118)을 수평으로 지지한다. 처리시, 서셉터는 열을 열원(101)으로부터 흡수하여 기판(118)을 위한 가열된 서포트에 제공한다. 서셉터는 기판의 바닥면에 걸쳐 상대적으로 균일한 가열을 제공하도록 설계되는 것이 바람직하다.
보통 서셉터는 웨이퍼로 이송될 수 있는 금속 오염물질의 주 담체이다. 새로운 서셉터가 오래된 서셉터보다 오염물질을 더 많이 이송할 수 있음이 관찰되었다. 일반적으로 금속입자는, 조립 또는 취급시 서셉터와 접하는 도구나 금속 부품으로부터 뿐만 아니라, 서셉터 부품의 제조 및 패키징 공정 동안 서셉터 표면에 도입될 수 있다. 또 금속입자는, 로딩 블레이드(loading blade)와 같은 기계의 다른 부품에 의해 취급되는 웨이퍼로부터 서셉터 표면으로 도입될 수 있다. 로딩 블레 이드는 로딩 및 정렬시 웨이퍼와 접하기 때문에, 블레이드 표면에 위치할 수 있는 금속입자는 블레이드로부터 웨이퍼로, 이후 웨이퍼로부터 서셉터 표면으로 전달될 수 있다. 이후의 웨이퍼는 서셉터 표면으로부터 금속입자를 픽업할 수 있다.
프로세싱 챔버(100)도 금속 오염물질원이 될 수 있는 다른 부품이나 구성요소를 포함할 수 있다. 프로세싱 챔버는, 서셉터(120)를 통해 연장되며 바닥면에서 기판(118)과 접함으로써 수직으로 이동하여 기판(118)을 서셉터(120)로부터 들어올릴 수 있는 길다란 수직 핀인 리프트 핀(114)을 포함한다. 리프트 핀(114)은 도 4에 나타난 바와 같이 기판(118)의 가장자리로부터 안쪽 위치에서 기판(118)과 접할 수 있거나, 둘레부 가장자리에서 기판(118)과 접할 수 있다. 어느 경우에나, 리프트 핀(114)의 접촉면 위에 위치하는 오염물질이 기판(118)으로 전달될 수 있다.
예열 링(112) 역시 금속 오염물질원 또는 담체로 작용할 수 있는데, 이는 보통 서셉터(120)를 둘러싸는 편평한 고리모양 링이다. 예열 링(112)은 전형적인 서셉터(120)와 유사하게, SiC 코팅된 그라파이트로 만들어질 수도 있고 고체 SiC일 수도 있다. 리프트 핀(114)은 SiC로 만들어지는 것이 보통이나, SiC로 코팅될 수 있는 석영으로 제조될 수도 있다. 본 발명의 방법은 프로세싱 챔버의 어느 부품에도 수행될 수 있지만, 여기서는 세정되는 부품의 예로서 서셉터가 설명된다. 그러나 본 발명은 서셉터의 세정에 한정되지 않는다.
(흔히 "웨이퍼"라 불리는) 기판은 보통 예를 들어 단결정 실리콘과 같은 베이스 재료이다. 기판(118)을 처리하는 동안, epi 챔버 내에서 기판이 증착되어 에피탁시 실리콘 층이 형성된다.
실리콘 기판(118)은 개구(미도시)를 통해 프로세싱 챔버(100)에 장착되는데, 개구는 기판(118)의 장착 및 탈착시에 프로세싱 챔버(100) 내부(110)에 존재하는 진공 또는 대기 조건이 유지되도록 설계되는 것이 바람직하다. 따라서 프로세싱 챔버(100) 내부(110)에, 제어된 깨끗한 환경이 유지될 수 있다. 그럼에도 불구하고, 프로세싱 챔버(100)는 사전예방정비를 위해 주기적으로 개방되어야 하며, 이 정비에는 내부면 및 부품의 세정이 포함된다. 사전예방정비에는, 마모 또는 소비되어버린 서셉터, 예열 링, 리프트 핀, 서셉터 샤프트 등과 같은 부품의 교환이 포함된다. 예를 들어 서셉터는 습식 세정되기보다는 교체되는 것이 보통이다. 사전예방정비를 하는 동안, 상부 커버(102)가 제거 또는 개방될 수 있어, 프로세싱 챔버(100) 내부(110)에 접근할 수 있다. 챔버(100)가 개방될 때, 내부는 대기나 수분에 노출될 수 있다. 따라서 오염물질이 챔버 표면에 도입될 수 있다.
세정이나 사전예방정비를 하는 동안 도입된 오염물질이나 수분은 제조 기판(118)이 처리되기 전에 챔버(100)로부터 제거되어야 한다. 일반적으로 서셉터를 포함하는 챔버가 베이킹되어 이러한 수분을 몰아낸다. 챔버 내부를 약 1200℃까지의 온도에서 약 1 내지 2 시간 동안 가열하는 공정으로서, 단계식으로 이루어진(ramped) 베이킹 공정이 수행되어, 챔버 부품으로부터 습기를 제거하여 금속 부품의 부식을 방지한다. 금속 위에 HCl이나 물(H2O)이 접촉되면, 부식 예를 들어 Fe2O3의 형성을 가속한다. 본 발명의 방법을 수행하는 과정에서 트리클로로실란(SiHCl3) 또는 다른 실란과 같은 반응물의 도입함으로써, 직접적인 화학반응에 의해 H2O를 제거하여 부식반응을 방지할 수 있다. 베이킹 공정의 안 좋은 효과 중에는, 플랫폼(120)의 표면(130) 위에 있는 임의의 금속입자가 플랫폼(120)의 SiC 코팅 내로 더 확산되어, 플랫폼(120) 위에 금속 실리사이드를 형성하는 것이다. 이후 금속 실리사이드는 공정이 이루어지는 동안 웨이퍼 내부로 확산되는 금속 오염물질의 연속적인 공급원으로서 작용할 수 있다.
챔버가 대기에 대해 개방되고 제조를 위한 준비가 이루어진 뒤, 챔버 내의 오염물질을 감소시키기 위해 "회복(recovery)"으로 알려진 공정이 이루어지는 것이 보통이다. 회복은 보통 챔버 내의 서셉터 표면에 존재하는 금속 오염물질을 감소시키는 기능을 한다. 회복에는 보통 챔버의 베이킹 및 실제 제조 웨이퍼의 처리 전 epi 챔버를 통한 다수 "더미(dummy)" 웨이퍼 사이클링이 포함된다. 더미 웨이퍼는, 고온에서 사이클링되는 동안 오염물질이 그 안으로 확산되게 함으로써, 오염물질의 양을 감소시키기 위한 것이다. 다수의 웨이퍼가 처리된 뒤, 서셉터 및 챔버의 오염물질 레벨이 낮음이 관찰되었다. 일단 금속 오염물질이 수용 가능할 정도로 낮은 것으로 보이면, 이후 서셉터와 챔버는 제조 웨이퍼를 처리할 준비가 된다.
회복 공정이 이루어지는 한 실시예 동안, 베이킹 이후 25 내지 50 웨이퍼 처리가 뒤따르며, 이는 3시간 이상이 소요된다. 금속 오염물질 레벨이 제조를 위해 충분히 낮게 되기 전까지 약 50개의 더미 웨이퍼를 처리할 필요가 있을 수도 있다. 베이킹 및 더미 웨이퍼 사이클링 절차를 합쳐 4시간이 넘게 걸릴 수 있다.
그러나 매 사전예방정비마다 일련의 더미 웨이퍼를 사용하는데는 시간과 비용이 많이 소요되는데, 이는 서셉터로부터 오염물질을 픽업한 더미 웨이퍼가 이후 폐기되어야 하기 때문이다. 또 각 더미 웨이퍼 사이클은, 제조 웨이퍼 처리 사이클과 같은 양의 시간이 소요된다.
더미 웨이퍼를 사용하는데 따른 다른 문제점은, 더미 웨이퍼 스스로 오염물질을 서셉터에 도입시킬 수 있으며, 이 오염물질이 이후 처리공정에서 제조 웨이퍼로 전달되는 점이다. "오염된(dirty)" 더미 웨이퍼가 재사용될 때 문제가 발생할 수 있다. 더미 웨이퍼는 한번 사용되고 버려지는 것이 이상적이지만, 이는 매우 비싼 공정이다. 회복 단계에서 더미 웨이퍼를 사용하는 것은, 더 크고 비싼 300mm 지름의 웨이퍼가 사용될 때 더욱 바람직하지 않다. 업계가 300mm의 더 큰 지름의 웨이퍼로 옮겨가는 추세이기 때문에, 더미 웨이퍼의 폐기가 없거나 적은, 사전예방정비 후 epi 챔버에서의 오염물질 제거방법이 바람직하다. 회복시간을 줄이는 것이, 사전예방정비 후 epi 챔버가 보다 빨리 작업에 재투입될 수 있기 때문에, 바람직하다.
게다가 서셉터의 SiC 코팅 내의 금속 오염물질은, 웨이퍼 내 보다, 표면 코팅 중 도포된 재료(바람직하게는 실리콘) 내로 더 쉽게 확산된다. 표면을 코팅하는 동안 도포된 재료는 서셉터 표면에, 서셉터 표면에 놓인 웨이퍼보다 더 가깝게 접하고 있다. 서셉터로부터, 코팅하는 동안 도포된 재료 내로의 오염물질 확산은 오염물질이 웨이퍼 내로 확산되는 것보다 훨씬 쉬운데, 이는 서셉터 표면과 웨이퍼 사이에 작은 갭(gap)이 있기 때문이다. 본 발명의 방법에서, 표면이 코팅되는 동 안 도포되는 재료는 매우 높은 온도의 가스 상태에서 도포되며, 이에 따라 재료는, 단지 표면에 놓이는 웨이퍼에 비해 훨씬 더 밀접하게 서셉터 표면을 커버한다.
도 5는 플랫폼(120)의 확대 부분 단면도이다. 도 5에 나타난 실시예에서, 플랫폼(120)은 베이스(122)와 커버층(covering layer; 124)을 포함한다. 플랫폼(120)이 서셉터인 경우, 베이스(122)는 보통 그라파이트로 만들어지며, 커버층(124)은 보통 SiC 층이다. 이와 달리 플랫폼은 고체 SiC로 만들어질 수도 있다. 또 도 5-10과 관련하여 논의되는 서셉터는 본 발명의 방법이 적용될 수 있는 표면의 한 예일 뿐이다. 예열 링 및 리프트 핀이 다른 표면의 예에 포함된다. 다른 표면 역시 석영과 같은 다른 재료로 만들어질 수 있다.
도 5에서 기판(118)은 플랫폼(120)의 상부(130)에 놓인 것으로 나타난다. 상부(130)와 기판(118) 사이에 약간의 갭(132)이 있다. 오염물질은 플랫폼(120) 표면 위의 입자(140)로서 나타나 있다. 오염물질이 항상 입자인 것은 아니다. 예를 들어 도 1에 나타난 바와 같이, 오염물질은 표면 위의 필름 형태일 수도 있다. 도 5에 나타난 바와 같이, 입자(140)는 상부(130)와 이 상부 부근의 커버층(124) 내에도 위치할 수 있다. 본 출원에서, 표면에는 입자(140)가 존재하는 커버층(124)의 일부 및 상부(130)가 포함된다. 만일 플랫폼(120)에 커버층(124)이 포함되지 않는다면, 본 명세서에 기재된 방법을 위해, 플랫폼의 표면에는, 상부(130) 바로 아래의 플랫폼 재료의 일부분이 포함되는 것으로 이해되어야 한다. 본원에서 "입자"라는 용어는 설명의 단순화를 위해 이용됨을 이해해야 한다. 도 5의 화살표는 처리시 입자(140)가 기판(118) 내로 확산 또는 이동될 수 있음을 나타낸다.
도 5 및 6은 편의를 위해 입자(140)로서 도시된 오염물질의 양이 이후 기판(118')이 처리됨에 따라 감소됨을 나타낸다. 예를 들어 도 6은 이후 웨이퍼(118') 내로 확산되어 들어갈 수 있는 층(124) 내의 입자(140) 수가 감소되었음을 나타낸다. 이는 사전예방정비가 수행된 뒤 또는 표면이 오염물질에 노출된 뒤, 일련의 "더미" 웨이퍼가 사용되는 전형적인 회복 공정이다. 도 6은 또 기판(118')이 더미 웨이퍼인 경우를 나타낸다. 기판(118')은 플랫폼(120)의 층(124) 내로 확산될 수 있는 입자(140')를 포함할 수 있다.
도 7 내지 10은 실리콘 기판 처리 챔버의 플랫폼(120) 표면으로부터 오염물질을 제거하는 방법을 나타낸다. 도 7은 베이스(122)와 커버층(124)을 포함하며, 오염물질에 노출된 플랫폼(120)을 나타낸다. 결과적으로 입자(140)는 커버층(124) 및 상부(130)에 존재한다. 현재 상태의 제조를 위해 플랫폼이 사용되면 입자(140)는 웨이퍼나 기판(미도시) 위에 결함을 유발시킬 우려가 있다.
도 8은 플랫폼(120)의 상부에 도포된 재료의 층(126)을 나타낸다. 층(126)은 실리콘을 포함하는 재료가 바람직하며 다결정 또는 비정질 실리콘일 수 있다. 층(126)이 도포되는 동안, 입자(140)는 층(126)에 의해 포집된다. 층(126)을 도포하는 고온 공정 동안 입자(140)는 층(126) 내로 확산될 수 있다.
플랫폼(120) 코팅은 약 1,000℃보다 높은 온도에서 이루어지는 것이 바람직하다. 또 플랫폼(120)이 코팅되는 시간은 변할 수 있다. 코팅은 약 50초를 넘게 이루어지는 것이 바람직하다. 코팅에 허여된 시간은 최소량의 금속 오염물질이 도포되는 재료에 의해 제거될 수 있도록 되는 것이 바람직하다. 코팅 시간은 예를 들어 수행될 코팅 및 제거 사이클 수와 같은 다른 변수에 기초하여 선택될 수 있다. 코팅 시간이 길수록, 코팅은 두꺼워지고 금속입자가 더 잘 제거되나, 챔버의 준비가 느려진다. 여기 개시된 방법 또는 시간 및 온도는 보통 단일 웨이퍼 서셉터에 대한 것이다. 다른 크기 또는 구성의 프로세스 챔버는 원하는 두께를 얻기 위한 다른 프로세스 조건이 필요할 수도 있다.
재료 층(126)으로 서셉터 또는 플랫폼(120)을 코팅하는 것은, 실리콘 기판 위에 에피탁시 실리콘 층을 성장시키는데 사용되는 것과 유사한 절차를 사용하여 이루어질 수 있다. 본 발명의 방법에 사용될 수 있는 예시적인 방법에는, 약 30-60slm의 수소(H2)와 약 1,130℃에서 약 85초간 섞이는 트리클로로실란(trichlorosilane; TCS)을 약 5-15slm(standard liters per minute) 유동시킴으로써 이루어진다. 일반적으로 본 방법은 대기압(약 760torr)에서 수행될 수 있으나, 반드시 그럴 필요는 없다. 코팅 단계에는 약 1,130℃ 및 약 760Torr의 챔버에, 약 55slm의 수소와 혼합된 약 11slm의 트리클로로실란을 약 85초간 유동시키는 단계가 포함되는 것이 좋다. 본 방법이 100Torr와 같이 낮은 압력에서 수행될 경우, 약 45slm의 H2와 섞인 약 0.6slm의 디클로로실린(dichlorosiline; DCS)을 약 1,100℃에서 약 120초 동안 챔버로 유동시킬 필요가 있다.
적어도 약 3마이크론(㎛) 두께의 에피탁시 실리콘을 웨이퍼 위에 제공하는 방법에 의해 일정 두께의 재료가 도포된다. 현재로서는 파괴 시험을 하지 않고 서 셉터에 도포된 재료의 두께를 측정할 수는 없다. 그러므로 서셉터 표면에 동일한 두께 형성될 것이라는 가정 하에 웨이퍼 위에 공지의 두께를 형성하는 방법이 사용된다.
도 9는 커버층(124) 위의 재료 층(126)이 구비된 플랫폼(120)을 나타낸다. 도 9는 커버층(124)으로부터 층(126)에 의해 포집된 입자(140)를 나타낸다. 층(126) 내의 입자는 포획되어, 층(126) 내로 이동 또는 확산될 수 있다. 도 9에 나타난 바와 같이, 커버층(124) 내의 입자(140) 수 (즉 오염물질의 양)는 도 7에 비해 감소된다.
표면을 준비하는 방법에는, 입자(140)가 포집된 뒤 층(126)을 제거하는 단계가 더 포함된다. 층(126)은 에칭에 의해 제거된다. 에칭 방법의 한 예에서, 약 15slm의 염산(HCl)을 약 1,190℃에서 약 65초간 챔버를 통해 흘려줄 필요가 있다. 염산에 의한 에칭은 표면을 층(126)으로 코팅한 뒤 이루어져, HCl과 금속 입자의 직접적인 반응이 회피되는 것이 바람직하다. 다른 에칭제나 방법이 사용될 수도 있다. 도 10은 도 9에 나타난 바와 같이 층(126)이 제거된 뒤의 플랫폼(120)을 나타낸다. 입자(140)는 그 수가 감소되어 커버층(124) 위에 남는다.
수차례 코팅 및 제거를 반복함으로써, 커버층(124)으로부터 많은 양의 오염물질을 제거할 수 있는 것으로 믿어진다. 내면이 오염물질에 노출된 뒤, 코팅과 제거가 충분한 회수(예를 들어 3-10번)로 반복되면 챔버 부품으로부터 오염물질이 충분히 제거되어, 더미 웨이퍼의 사용이 전체적으로 심각하게 감소 또는 제거될 수 있으므로, 프로세싱 챔버가 제조를 수행하는데 필요한 비용 및 시간이 감소된다.
여기서 설명되며 도면에 도시된 본 방법은 반도체 웨이퍼와 같은 실리콘 기판의 처리에 사용될 수 있다. 기판 프로세싱 챔버의 서셉터 표면은, 사전예방정비와 같은 공정이 이루어지는 동안 서셉터 표면이 오염물질에 노출된 뒤 준비될 수 있다. 서셉터 표면의 준비에는, 다결정 실리콘이나 비정질 실리콘을 포함하는 재료에 의한 표면 코팅이 포함된다. 코팅은 적어도 약 1,000℃에서 이루어질 수 있어, 금속 오염물질의 적어도 일부가 서셉터 표면으로부터 재료 내로 확산되어 들어간다. 서셉터 표면의 준비에는, 재료 및 이 재료 내로 확산된 다수의 금속 입자 중 일부를 제거하는 단계가 더 포함될 수 있다. 본 발명의 방법을 사용한 서셉터 표면 준비에 의하면, 실리콘 기판 제조에 있어 결함을 발생시킬 수 있는 금속 오염물질의 양을 감소시킨다.
이상, 실리콘 기판 챔버 내에서 표면을 준비하는 방법이 설명되었는데, 예시적인 실시예에 대해 본 발명이 설명되었다. 본 발명은 제조를 위한 epi 챔버 또는 다결정실리콘 챔버의 준비에 한정되지 않는다. 본 발명은 다른 형태의 기판 처리 챔버에도 사용될 수 있다. 따라서 명세서와 도면은 제한적인 것이 아니라 예시적인 것이다.
상술한 바와 같이 본 발명에 의하면, 상당한 정지 시간없이 실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면의 오염물질을 제거함으로써 재료비 또는 작업비가 적게 소요되는 기판 표면 세정방법이 제공된다.

Claims (39)

  1. 실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드(SiC) 표면으로부터 오염물질을 제거하는 방법으로서,
    상기 오염물질이 재료 층에 의해 포집되도록 상기 표면을 상기 재료 층으로 코팅하는 단계; 및
    상기 재료 층의 일부분 이상을 상기 재료 층에 포함된 상기 오염물질의 일부분 이상과 함께 제거하는 단계를 포함하는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  2. 제 1항에 있어서,
    상기 코팅 및 제거 단계는 상기 처리 챔버 내에서 첫 번째 기판이 처리되기 전에 반복되는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  3. 제 1항에 있어서,
    상기 코팅 및 제거 단계는 상기 처리 챔버 내에서 실리콘 기판이 처리된 후에 반복되는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  4. 제 1항에 있어서,
    상기 코팅 단계는 실리콘 기판이 처리되기 전에 수행되는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  5. 제 4항에 있어서,
    상기 제거 단계는 상기 실리콘 기판이 처리된 뒤에 수행되는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  6. 제 1항에 있어서,
    상기 재료 층은 다결정 실리콘을 포함하는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  7. 제 1항에 있어서,
    상기 재료 층은 비정질 실리콘을 포함하는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  8. 제 1항에 있어서,
    상기 재료 층은 실리콘 게르마늄(SiGe)을 포함하는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  9. 제 1항에 있어서,
    상기 재료 층은 실리콘 게르마늄 카바이드(SiGeC)를 포함하는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  10. 제 1항에 있어서,
    상기 재료 층은 실리콘 카바이드(SiC)를 포함하는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  11. 제 1항에 있어서,
    상기 코팅 단계는, 1,130℃의 온도 및 760Torr의 압력에서, 55slm(분당 표준 리터; standard liters per minutes)의 수소와 혼합된 11slm의 트리클로로실란(trichlorosilane)을 상기 챔버에 85초간 유동시키는 단계를 포함하는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  12. 제 1항에 있어서,
    상기 코팅 단계는 1,100℃의 온도 및 100Torr의 압력에서 15-45slm의 수소와 혼합된 0.6slm의 디클로로실린(dichlorosiline; DCS)을 상기 챔버에 120초간 유동시키는 단계를 포함하는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  13. 제 1항에 있어서,
    상기 재료를 제거하는 단계는 1,190℃에서 65초 동안 염산(HCl)을 도포하는 단계를 포함하는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  14. 실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드(SiC) 표면을 준비하는 방법으로서,
    상기 표면을 오염물질에 노출시키는 단계;
    상기 표면을 실리콘을 포함하는 재료 층으로 코팅하는 단계; 및
    상기 표면으로부터 상기 재료 층의 일부분 이상을 제거하는 단계를 포함하는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  15. 제 14항에 있어서,
    상기 코팅은 상기 재료 층이 없이 상기 표면이 가열되기 전에 수행되는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  16. 제 14항에 있어서,
    상기 코팅 및 제거 단계는 상기 처리 챔버 내에서 실리콘 기판이 처리된 후에 반복되는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  17. 제 14항에 있어서,
    상기 코팅 단계는 상기 처리 챔버 내에서 실리콘 기판이 처리되기 전에 수행되는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  18. 제 17항에 있어서,
    상기 제거 단계는 상기 챔버 내에서 상기 실리콘 기판이 처리된 후에 수행되는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  19. 제 14항에 있어서,
    상기 표면 위의 상기 오염물질의 일부분 이상이 상기 재료 층에 의해 포집되도록 상기 코팅 단계가 수행되는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  20. 제 19항에 있어서,
    상기 재료 층의 상기 일부분을 제거하는 단계는 상기 재료 층에 의해 포집된 상기 오염물질을 제거하는 단계를 포함하는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  21. 제 19항에 있어서,
    상기 코팅 단계는 1,000℃ 이상의 온도에서 수행되는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  22. 제 19항에 있어서,
    상기 코팅 단계는 50초 이상 수행되는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  23. 제 19항에 있어서,
    상기 오염물질은 금속 오염물질이며, 상기 금속 오염물질은 철(Fe), 니켈(Ni), 코발트(Co), 티타늄(Ti), 구리(Cu), 크롬(Cr) 및 아연(Zn)으로 이루어진 그룹 중에서 선택되는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  24. 제 14항에 있어서,
    상기 표면은 서셉터(susceptor), 예열 링(preheat ring) 및 리프트 핀(lift pin)으로 이루어진 그룹 중에서 선택되는 처리 챔버 구성요소 상에 있는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  25. 삭제
  26. 제 14항에 있어서,
    상기 표면은 그라파이트 베이스(graphite base)에 배치되는 SiC 층을 포함하는,
    실리콘 기판 처리 챔버 내의 실리콘 카바이드 표면 준비 방법.
  27. 실리콘 기판 처리 챔버 준비 방법으로서,
    내부에 금속 오염물질을 갖는 처리 챔버의 실리콘 카바이드 표면을 코팅하는 단계로서, 선택된 온도에서 선택된 시간 동안 재료를 도포하여 상기 실리콘 카바이드 표면에 존재하는 오염물질이 상기 재료에 의해 포집되는 단계를 포함하며, 상기 코팅단계가 첫 번째 실리콘 기판이 처리되기 전에 수행되는, 코팅 단계; 및
    상기 재료에 의해 포집되는 상기 오염물질을 포함하는 상기 재료를 제거하는 단계를 포함하는,
    실리콘 기판 처리 챔버 준비 방법.
  28. 제 27항에 있어서,
    상기 선택된 온도가 1,000℃ 이상인,
    실리콘 기판 처리 챔버 준비 방법.
  29. 제 27항에 있어서,
    상기 선택된 시간이 50초 이상인,
    실리콘 기판 처리 챔버 준비 방법.
  30. 제 27항에 있어서,
    상기 코팅 단계는, 상기 처리 챔버가 수분에 노출된 뒤 및 상기 수분을 몰아내기 위해 상기 처리 챔버가 가열되기 전에 수행되는,
    실리콘 기판 처리 챔버 준비 방법.
  31. 제 27항에 있어서,
    제 1 실리콘 기판은 반도체 웨이퍼이며, 상기 실리콘 기판이 500℃ 이상의 온도에서 처리되기 전에 상기 코팅 단계가 수행되는,
    실리콘 기판 처리 챔버 준비 방법.
  32. 제 27항에 있어서,
    제 2 실리콘 기판이 처리되기 전에 상기 코팅 단계가 반복되는,
    실리콘 기판 처리 챔버 준비 방법.
  33. 실리콘 기판 처리 방법으로서,
    오염물질이 서셉터 표면에 존재하도록 상기 서셉터 표면이 오염물질에 노출된 후에 기판 처리 챔버 내의 서셉터 표면을 준비하는 단계로서, 상기 서셉터 표면으로부터의 상기 재료에 의해 상기 오염물질의 일부분 이상이 포집되도록 1,000℃ 이상의 온도에서 실리콘을 포함하는 재료로 상기 표면을 코팅하는 단계와, 상기 재료 및 상기 재료에 의해 포집된 오염물질의 상기 일부분을 제거하는 단계를 포함하는, 서셉터 표면을 준비하는 단계;
    처리를 위해 상기 실리콘 기판을 상기 서셉터 표면에 위치시키는 단계; 및
    상기 실리콘 기판을 처리하는 단계를 포함하는,
    실리콘 기판 처리 방법.
  34. 제 33항에 있어서,
    상기 실리콘 기판을 처리하는 단계는 상기 실리콘 기판 위에 실리콘 에피택셜층(epitaxial layers of silicon)을 증착시키는 단계를 포함하는,
    실리콘 기판 처리 방법.
  35. 제 33항에 있어서,
    상기 실리콘 기판을 처리하는 단계는 상기 코팅 단계 이후 및 상기 제거 단계 이전에 수행되는,
    실리콘 기판 처리 방법.
  36. 제 1항에 있어서,
    상기 재료 층이 실리콘을 포함하며 3 마이크론 이상의 두께를 갖는,
    실리콘 기판 처리 챔버의 일부분인 실리콘 카바이드 표면으로부터의 오염물질 제거 방법.
  37. 제 14항에 있어서,
    상기 재료 층이 3 마이크론 이상의 두께를 갖는,
    실리콘 기판 처리 챔버 내의 표면 준비 방법.
  38. 제 27항에 있어서,
    상기 실리콘 카바이드 표면에 도포되는 상기 재료는 실리콘을 포함하며 3 마이크론 이상의 두께를 갖는,
    실리콘 기판 처리 챔버 준비 방법.
  39. 제 33 항에 있어서,
    상기 실리콘을 포함하는 재료는 3 마이크론 이상의 두께를 갖는,
    실리콘 기판 처리 방법.
KR1020000061872A 1999-10-21 2000-10-20 기판 처리 챔버 내 표면의 즉시 세정방법 KR100716325B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/422,877 1999-10-21
US09/422,877 US6277194B1 (en) 1999-10-21 1999-10-21 Method for in-situ cleaning of surfaces in a substrate processing chamber
US9/422,877 1999-10-21

Publications (2)

Publication Number Publication Date
KR20010051165A KR20010051165A (ko) 2001-06-25
KR100716325B1 true KR100716325B1 (ko) 2007-05-11

Family

ID=23676791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000061872A KR100716325B1 (ko) 1999-10-21 2000-10-20 기판 처리 챔버 내 표면의 즉시 세정방법

Country Status (5)

Country Link
US (1) US6277194B1 (ko)
EP (1) EP1094129A3 (ko)
JP (1) JP2001203164A (ko)
KR (1) KR100716325B1 (ko)
TW (1) TW479268B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083316A (ko) * 2012-12-26 2014-07-04 주식회사 엘지실트론 에피택셜 반응기

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747734B1 (en) 2000-07-08 2004-06-08 Semitool, Inc. Apparatus and method for processing a microelectronic workpiece using metrology
US6428673B1 (en) 2000-07-08 2002-08-06 Semitool, Inc. Apparatus and method for electrochemical processing of a microelectronic workpiece, capable of modifying processing based on metrology
US20050061676A1 (en) * 2001-03-12 2005-03-24 Wilson Gregory J. System for electrochemically processing a workpiece
US6967168B2 (en) * 2001-06-29 2005-11-22 The Euv Limited Liability Corporation Method to repair localized amplitude defects in a EUV lithography mask blank
JP2003257649A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス素子の製造方法
US20030233977A1 (en) * 2002-06-20 2003-12-25 Yeshwanth Narendar Method for forming semiconductor processing components
US6955748B2 (en) * 2002-07-16 2005-10-18 Honeywell International Inc. PVD target constructions comprising projections
US20040206804A1 (en) * 2002-07-16 2004-10-21 Jaeyeon Kim Traps for particle entrapment in deposition chambers
US6825123B2 (en) * 2003-04-15 2004-11-30 Saint-Goban Ceramics & Plastics, Inc. Method for treating semiconductor processing components and components formed thereby
US7064073B1 (en) * 2003-05-09 2006-06-20 Newport Fab, Llc Technique for reducing contaminants in fabrication of semiconductor wafers
EP1642328A1 (en) * 2003-06-11 2006-04-05 Honeywell International, Inc. Traps for particle entrapment in deposition chambers
KR100519798B1 (ko) * 2003-12-11 2005-10-10 삼성전자주식회사 향상된 생산성을 갖는 박막 형성 방법
US7501370B2 (en) * 2004-01-06 2009-03-10 Saint-Gobain Ceramics & Plastics, Inc. High purity silicon carbide wafer boats
US7585371B2 (en) * 2004-04-08 2009-09-08 Micron Technology, Inc. Substrate susceptors for receiving semiconductor substrates to be deposited upon
US20050229857A1 (en) * 2004-04-16 2005-10-20 Seh America, Inc. Support fixture for semiconductor wafers and associated fabrication method
FR2880471B1 (fr) * 2004-12-31 2007-03-09 Altis Semiconductor Snc Procede de nettoyage d'un semiconducteur
JP2007080958A (ja) * 2005-09-12 2007-03-29 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ
US20070089836A1 (en) * 2005-10-24 2007-04-26 Applied Materials, Inc. Semiconductor process chamber
WO2007146912A1 (en) * 2006-06-12 2007-12-21 Toppan Photomasks, Inc. Method and apparatus for reducing haze growth on a substrate
JP5087238B2 (ja) * 2006-06-22 2012-12-05 株式会社ニューフレアテクノロジー 半導体製造装置の保守方法及び半導体製造方法
US7737004B2 (en) * 2006-07-03 2010-06-15 Semiconductor Components Industries Llc Multilayer gettering structure for semiconductor device and method
US9064785B2 (en) * 2007-07-20 2015-06-23 Freesacle Semiconductor, Inc. Electronic device including a capacitor and a process of forming the same
US8058174B2 (en) * 2007-12-20 2011-11-15 Coorstek, Inc. Method for treating semiconductor processing components and components formed thereby
US8343854B2 (en) * 2008-06-04 2013-01-01 Dow Corning Corporation Method of reducing memory effects in semiconductor epitaxy
US20110091700A1 (en) * 2009-10-20 2011-04-21 Saint-Gobain Ceramics & Plastics, Inc. Microelectronic processing component having a corrosion-resistant layer, microelectronic workpiece processing apparatus incorporating same, and method of forming an article having the corrosion-resistant layer
JP5521561B2 (ja) * 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
EP2630081B1 (en) * 2010-10-22 2016-04-20 MEMC Electronic Materials, Inc. Production of polycrystalline silicon in closed-loop processes and systems
US8415253B2 (en) * 2011-03-30 2013-04-09 International Business Machinees Corporation Low-temperature in-situ removal of oxide from a silicon surface during CMOS epitaxial processing
KR102189137B1 (ko) * 2015-01-22 2020-12-09 에스케이실트론 주식회사 에피택셜 웨이퍼의 성장을 위한 리액터의 재가동 준비 방법
CN104878445A (zh) * 2015-06-15 2015-09-02 国网智能电网研究院 一种低掺杂浓度碳化硅外延的制备方法
JP6565658B2 (ja) * 2015-12-16 2019-08-28 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャル成長装置
JP6475609B2 (ja) * 2015-12-28 2019-02-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
EP3576163B1 (en) 2018-05-30 2021-01-27 IMEC vzw Method for in situ surface repassivation in back-contacted solar cells
KR102620219B1 (ko) 2018-11-02 2024-01-02 삼성전자주식회사 기판 처리 방법 및 기판 처리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637153A (en) * 1993-04-30 1997-06-10 Tokyo Electron Limited Method of cleaning reaction tube and exhaustion piping system in heat processing apparatus
KR20000061872A (ko) * 1999-03-31 2000-10-25 구본준 레이저 어닐링을 이용한 반도체 층 결정화 및 활성화 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03130368A (ja) * 1989-09-22 1991-06-04 Applied Materials Inc 半導体ウェーハプロセス装置の洗浄方法
JPH0536653A (ja) * 1991-07-25 1993-02-12 Toshiba Corp 基板表面処理方法
JPH07109825B2 (ja) * 1992-01-13 1995-11-22 富士通株式会社 半導体基板表面もしくは薄膜表面のドライ洗浄法
JP3024409B2 (ja) * 1992-12-25 2000-03-21 日本電気株式会社 半導体装置の製造方法
JP3579069B2 (ja) * 1993-07-23 2004-10-20 株式会社東芝 半導体装置の製造方法
US5647953A (en) * 1995-12-22 1997-07-15 Lam Research Corporation Plasma cleaning method for removing residues in a plasma process chamber
JP2907095B2 (ja) * 1996-02-28 1999-06-21 日本電気株式会社 半導体装置の製造方法
US5789030A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637153A (en) * 1993-04-30 1997-06-10 Tokyo Electron Limited Method of cleaning reaction tube and exhaustion piping system in heat processing apparatus
KR20000061872A (ko) * 1999-03-31 2000-10-25 구본준 레이저 어닐링을 이용한 반도체 층 결정화 및 활성화 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020000061872 - 715081

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083316A (ko) * 2012-12-26 2014-07-04 주식회사 엘지실트론 에피택셜 반응기
KR102093838B1 (ko) 2012-12-26 2020-03-26 에스케이실트론 주식회사 에피택셜 반응기

Also Published As

Publication number Publication date
US6277194B1 (en) 2001-08-21
EP1094129A3 (en) 2001-05-30
KR20010051165A (ko) 2001-06-25
JP2001203164A (ja) 2001-07-27
TW479268B (en) 2002-03-11
EP1094129A2 (en) 2001-04-25

Similar Documents

Publication Publication Date Title
KR100716325B1 (ko) 기판 처리 챔버 내 표면의 즉시 세정방법
JP6272934B2 (ja) エピタキシャル堆積プロセス及び装置
KR0149442B1 (ko) 기판상의 층용착 방법 및 그 처리 시스템
US8679952B2 (en) Method of manufacturing silicon carbide epitaxial wafer
JP4191137B2 (ja) 基板処理装置のクリーニング方法
TW200915402A (en) Method and apparatus for cleaning a substrate surface
US20170350038A1 (en) Vacuum platform with process chambers for removing carbon contaminants and surface oxide from semiconductor substrates
KR100870119B1 (ko) 기판 처리 장치 및 방법
JP2016502753A (ja) パージチャンバー及びそれを具備する基板処理装置
JP5069967B2 (ja) 熱処理用部材の製造方法
US5431737A (en) Interchangeable CVD chuck surface
JP4292872B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH0760804B2 (ja) 半導体気相成長方法及びその装置
JP2004260086A (ja) シリコンウェーハの製造方法
US20040002299A1 (en) Ventilation system and method of using
KR20130071374A (ko) 에피택시 전의 인 시츄 프리 클린
KR101942511B1 (ko) 기판 처리 장치 및 기판 처리 방법
JPH11354514A (ja) クラスターツール装置及び成膜方法
CN111095487A (zh) 外延晶片的制造方法
JPS6379313A (ja) 熱処理装置
JP3746793B2 (ja) 半導体製造方法及び半導体製造装置
KR20060090760A (ko) 진공 처리 시스템 및 그 사용 방법
JPH09190980A (ja) 基板処理装置
TW202230572A (zh) 用於多站式處理模組的肋條蓋件
KR20060075177A (ko) 웨이퍼 가공 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee