KR100712114B1 - Organic electro luminescence and method for fabricating of the same - Google Patents

Organic electro luminescence and method for fabricating of the same Download PDF

Info

Publication number
KR100712114B1
KR100712114B1 KR1020040074745A KR20040074745A KR100712114B1 KR 100712114 B1 KR100712114 B1 KR 100712114B1 KR 1020040074745 A KR1020040074745 A KR 1020040074745A KR 20040074745 A KR20040074745 A KR 20040074745A KR 100712114 B1 KR100712114 B1 KR 100712114B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
layer pattern
light emitting
organic light
Prior art date
Application number
KR1020040074745A
Other languages
Korean (ko)
Other versions
KR20060025883A (en
Inventor
황의훈
이근수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040074745A priority Critical patent/KR100712114B1/en
Publication of KR20060025883A publication Critical patent/KR20060025883A/en
Application granted granted Critical
Publication of KR100712114B1 publication Critical patent/KR100712114B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 고개구율을 위한 유기전계 발광소자에 관한 것으로서, 상기 스토리지부의 절연막 두께를 줄여 단차를 감소시키고 애노드 전극을 상기 유기전계 발광소자의 스토리지부까지 형성함으로 인해 개구율을 높이고 크로스토크를 포함하는 공정 불량을 개선하기 위한 기술이다.The present invention relates to an organic light emitting device for a high opening rate, by reducing the thickness of the insulating layer of the storage unit to reduce the step and to form an anode electrode to the storage unit of the organic light emitting device to increase the aperture ratio and include crosstalk It is a technique for improving process defects.

Description

유기전계 발광소자 및 그 제조 방법{Organic electro luminescence and method for fabricating of the same} Organic electroluminescent device and its manufacturing method {Organic electro luminescence and method for fabricating of the same}             

도 1은 종래에 따른 유기전계 발광소자를 개략적으로 도시한 단면도이다. 1 is a schematic cross-sectional view of an organic light emitting diode according to the related art.

도 2a 내지 도 3e는 본 발명의 제 1실시 예에 따른 유기전계 발광소자의 제조 공정을 개략적으로 도시한 단면도이다.2A to 3E are cross-sectional views schematically illustrating a manufacturing process of an organic light emitting diode according to a first embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 제 2실시 예에 따른 유기전계 발광소자의 제조 공정을 개략적으로 도시한 단면도이다.3A to 3E are cross-sectional views schematically illustrating a manufacturing process of an organic light emitting diode according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

A : 박막트랜지스터부 B : 스토리지부A: Thin film transistor section B: Storage section

10, 200 : 절연 기판 20, 210 : 버퍼층10, 200: insulation substrate 20, 210: buffer layer

30 : 하부 전극 40 : 반도체층30 lower electrode 40 semiconductor layer

220 : 제 1반도체층 패턴 230 : 제 2반도체층 패턴220: first semiconductor layer pattern 230: second semiconductor layer pattern

50, 240 : 게이트 절연막 60 : 게이트 전극50, 240: gate insulating film 60: gate electrode

250 : 제 1금속막 패턴 70, 260 : 층간 절연막250: first metal film pattern 70, 260: interlayer insulating film

270 : 트랜치 80, 290 : 콘택홀270 trench 80, 290 contact hole

280 : 제 2금속막 패턴 90 : 상부 전극280: second metal film pattern 90: upper electrode

100, 300 : 소스/드레인 전극 110, 310 : 패시베이션막100, 300: source / drain electrodes 110, 310: passivation film

120, 320 : 비어홀 130 : 애노드 전극120, 320: via hole 130: anode electrode

330 : 제 1전극 140, 340 : 화소 정의막330: first electrode 140 and 340: pixel defining layer

150, 350 : 유기막 160 : 캐소드 전극150, 350: organic film 160: cathode electrode

360 : 제 2전극 1 : 개구부360: second electrode 1: opening part

본 발명은 유기전계 발광소자 및 그 제조 방법에 관한 것으로서, 고개구율을 향상시키고 공정 불량을 감소시키는 유기전계 발광소자 및 그 제조 방법에 관한 것이다.The present invention relates to an organic electroluminescent device and a method of manufacturing the same, and to an organic electroluminescent device and a method of manufacturing the same, which improves a high aperture ratio and reduces process defects.

통상, 평판표시소자(Flat Panel Display Device) 중에서 유기전계 발광소자(Organic Electro Luminescence Device)는 자발광이며, 시야각이 넓고, 응답 속도(Response Velocity)가 빠르고, 얇은 두께와 낮은 제작비용 및 높은 콘트라스트(Contrast) 등의 특성을 나타냄으로써 향후 차세대 평탄표시소자로 주목받고 있다.In general, among flat panel display devices, the organic electroluminescent device is self-luminous, has a wide viewing angle, fast response velocity, thin thickness, low manufacturing cost, and high contrast. It is attracting attention as a next-generation flat display device by showing characteristics such as contrast).

일반적으로, 유기전계 발광소자는 애노드 전극과 캐소드 전극 사이에 유기발광층을 포함하는 유기막이 있어 애노드 전극으로부터 공급받는 홀과 캐소드 전극으로부터 공급하는 전자가 상기 유기발광층 내에서 결합하여 빛을 발광하게 된다.In general, an organic light emitting diode has an organic layer including an organic light emitting layer between an anode electrode and a cathode electrode so that holes supplied from the anode electrode and electrons supplied from the cathode are combined in the organic light emitting layer to emit light.

또한, 유기전계 발광소자는 매트릭스 형태로 배치된 N*M 개의 화소들을 구동방식에 따라 수동 매트릭스(Passive Matrix)방식과 능동 매트릭스(Active Matrix)방식으로 나뉘는데, 수동 매트릭스 방식은 그 표시 영역이 애노드 전극과 캐소드 전극에 의하여 단순히 매트릭스 형태의 소자로 구성되어 있어, 제조가 용이하지만 해상도, 구동전압 상승, 재료의 수명저하 등의 문제점으로 인해 저해상도 및 소형 디스플레이의 응용분야로는 한계가 있다. 반면 능동 매트릭스 방식은 표시 영역이 각 화소마다 박막트랜지스터를 장착하여 화소수와 상관없이 일정한 전류를 공급함에 따라 휘도가 안정적이고 전력소모가 적으며, 고해상도 및 대형디스플레이의 적용에 유리한 장점이 있다.In addition, the organic light emitting device divides N * M pixels arranged in a matrix into a passive matrix method and an active matrix method according to a driving method. In the passive matrix method, the display area is an anode electrode. Since it is composed of a simple device in the form of a matrix by the and the cathode electrode, it is easy to manufacture, but there are limitations in the applications of low resolution and small display due to problems such as resolution, driving voltage rise, material lifespan, etc. On the other hand, the active matrix method has a stable luminance, low power consumption, and is advantageous in the application of high resolution and large display, since the display area is provided with a thin film transistor for each pixel to supply a constant current regardless of the number of pixels.

또한, 유기전계 발광소자는 상기 유기발광층으로부터 발생된 광(光)이 방출하는 방향에 따라 배면과 전면 발광형으로 나뉠 수 있는데, 우선 배면 발광형은 형성된 기판측으로 광이 방출되는 것으로 상기 유기 발광층 상부에 반사전극이 형성되고 상기 유기 발광층 하부에는 투명전극이 형성된다. In addition, the organic light emitting diode may be divided into a bottom surface and a top surface emission type according to a direction in which light generated from the organic light emitting layer is emitted. First, the bottom surface emission type emits light toward the formed substrate. A reflective electrode is formed on the transparent electrode under the organic light emitting layer.

여기서, 유기전계 발광소자가 능동 매트릭스 방식을 채택할 경우에 박막트랜지스터가 형성된 부분은 광이 투과하지 못하게 되므로 빛이 나올 수 있는 면적이 줄어들 수 있다. 이와 다르게, 전면 발광형은 상기 유기 발광층 상부에 투명전극이 형성되고 상기 유기 발광층 하부에는 반사전극이 형성됨으로써, 광이 기판측의 반대 방향으로 방출되므로 빛이 투과하는 면적이 넓어져 휘도가 향상된다.In this case, when the organic light emitting diode adopts an active matrix method, the portion where the thin film transistor is formed may not transmit light, thereby reducing the area where light can be emitted. In contrast, in the front emission type, a transparent electrode is formed on the organic light emitting layer and a reflective electrode is formed on the organic light emitting layer, so that light is emitted in a direction opposite to the substrate side, thereby increasing the area where light passes and improving luminance. .

도 1은 종래의 유기전계 발광소자의 단면도를 도시한 것이다.1 is a cross-sectional view of a conventional organic light emitting device.

도 1을 참조하면, 종래의 유기전계 발광소자는 절연 기판(10) 상부에 불순물 유출을 막기 위해 실리콘 산화막(Si02), 실리콘 질화막(SiNx) 및 실리콘 산화막/실리콘 질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(20)을 형성하고, 상기 버퍼층(20) 상에 트랜지스터의 소정 위치에 비정질 실리콘막을 도포한 후 결정화시킨 다음, 패터닝하여 폴리 실리콘막을 형성한다. Referring to FIG. 1, in the conventional organic light emitting diode, a laminated film of a silicon oxide film (Si02), a silicon nitride film (SiNx), and a silicon oxide film / silicon nitride film (SiO 2 / SiN x) is used to prevent impurities from leaking out on the insulating substrate 10. One of the layers is selected to form the buffer layer 20, an amorphous silicon film is coated on the buffer layer 20 at a predetermined position of the transistor, and then crystallized and then patterned to form a polysilicon film.

이 후, 상기 폴리 실리콘막과 버퍼층(20) 상부에 게이트 절연막(50)을 형성하고 상기 게이트 절연막(50) 상에 박막트랜지스터부(A)에 폴리 실리콘막의 채널 영역과 대응되는 부분에 게이트 전극 물질을 증착하고 패터닝하여 게이트 전극(60)을 형성하고 스토리지부(B)는 상기 게이트 절연막(50) 상의 소정 위치에 하부 전극(30)을 형성한 다음, 상기 박막트랜지스터부(A)의 폴리 실리콘막을 이온 도핑하여 채널 영역을 포함한 소스 영역, 드레인 영역으로 구성된 반도체층(40)을 형성한다.Thereafter, a gate insulating film 50 is formed on the polysilicon film and the buffer layer 20, and a gate electrode material is formed on a portion of the thin film transistor portion A corresponding to the channel region of the polysilicon film on the gate insulating film 50. Depositing and patterning to form a gate electrode 60, and the storage unit B forms the lower electrode 30 at a predetermined position on the gate insulating film 50, and then the polysilicon film of the thin film transistor unit A is formed. Ion doping forms a semiconductor layer 40 including a source region and a drain region including a channel region.

이 후, 상기 박막트랜지스터부(A)에 게이트 전극(60)과 스토리지부(B)에 하부 전극(30) 및 게이트 절연막(50) 상부에 층간 절연막(70)을 기판 전면에 형성하고, 사진식각을 통해 박막트랜지스터부(A)에 상기 게이트 절연막(50)과 층간 절연막(70)을 관통시켜 상기 반도체층(40)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘택홀(80)을 형성한다. Thereafter, an interlayer insulating film 70 is formed on the entire surface of the substrate on the gate electrode 60 in the thin film transistor unit A, the lower electrode 30 in the storage unit B, and the gate insulating film 50. The contact hole 80 is formed through the gate insulating film 50 and the interlayer insulating film 70 through the thin film transistor portion A to expose a predetermined portion of the source region and the drain region of the semiconductor layer 40. .

이 후, 상기 콘택홀(80)을 통하여 층간 절연막(70) 상부와 반도체층(40)의 소스/드레인 영역과 각각 연결되어지도록 소스/드레인 전극 물질을 적층한 후, 도핑 허용하여 소스/드레인 전극(100)을 형성한다. 또한, 상기 스토리지부(B)는 층간 절연막(70) 상부에 캐패시터의 하부 전극(30)과 대응하여 소스/드레인 전극 물질로 캐패시터의 상부 전극(90)을 형성한다.Thereafter, a source / drain electrode material is stacked so as to be connected to an upper portion of the interlayer insulating layer 70 and the source / drain regions of the semiconductor layer 40 through the contact hole 80, and then doped to permit source / drain electrodes. Form 100. In addition, the storage unit B forms the upper electrode 90 of the capacitor using a source / drain electrode material on the interlayer insulating layer 70 to correspond to the lower electrode 30 of the capacitor.

이 후, 상기 스토리지부(B)의 상부 전극(90), 박막트랜지스터부(A)의 소스/드레인 전극(100)과 층간 절연막(70)의 상부 전면에 걸쳐 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 실리콘 산화막/실리콘 질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 무기막인 패시베이션막(110)을 형성한다.Subsequently, a silicon oxide layer (SiO 2 ) and a silicon nitride layer are disposed over the upper electrode 90 of the storage unit B, the source / drain electrode 100 of the thin film transistor unit A, and the upper entire surface of the interlayer insulating layer 70. The passivation film 110, which is an inorganic film, is formed by selecting one of the stacked films of (SiNx) and silicon oxide film / silicon nitride film (SiO 2 / SiNx).

이 후, 상기 패시베이션막(110) 상부에 트랜지스터(B)의 소스/드레인 전극(100) 중 하나을 노출시키는 비아홀(120)을 형성하고 상기 비어홀(120)이 생성된 기판상에 제 1전극인 애노드 전극(130)을 형성하고 패터닝한다.Thereafter, a via hole 120 exposing one of the source / drain electrodes 100 of the transistor B is formed on the passivation layer 110 and the anode, which is the first electrode, is formed on the substrate on which the via hole 120 is formed. The electrode 130 is formed and patterned.

상기 애노드 전극(130)을 포함하는 기판 전면에 화소 분리층으로 사용되는 회소 정의막(140)을 도포하고 패터닝하여 상기 애노드 전극(130)의 상부 표면의 일부가 노출되도록 개구부를 형성한 다음, 상기 개구부내에 노출된 상기 애노드 전극(130) 상부에 유기 발광층을 포함하는 유기막(150)과 제 2전극인 캐소드 전극(160)을 형성한다.An opening is formed so that a portion of the upper surface of the anode electrode 130 is exposed by applying and patterning the pattern defining layer 140 used as the pixel isolation layer on the entire surface of the substrate including the anode electrode 130. An organic layer 150 including an organic emission layer and a cathode electrode 160 as a second electrode are formed on the anode electrode 130 exposed in the opening.

상기한 바와 같은 구조를 갖는 종래의 유기전계 발광소자의 제조 방법과 이에 따른 문제점은 다음과 같다.The manufacturing method of the conventional organic light emitting device having the structure as described above and the problems thereof are as follows.

상기 유기전계 발광소자에서 요구되는 게이트 절연막(SiO2 혹은 SiNx : 40)두께는 보통 1000Å이상 유지되므로, 적정 캐패시터값을 만족하기 위하여 상기 스토리지부에 상부 전극의 면적을 증가시켜야 함에 따라, 단차 발생으로 인한 고개구율을 실현할 수 없는 문제점이 있다.Since the thickness of the gate insulating film (SiO 2 or SiN x: 40) required for the organic light emitting diode is generally maintained at 1000 GPa or more, the area of the upper electrode must be increased in the storage unit in order to satisfy an appropriate capacitor value. There is a problem that a high opening rate cannot be realized.

즉, 이와 같은 문제점을 보완하여 고개구율을 실현하기 위해서는 상기 스토 리지부의 절연 두께를 감소시켜 단차를 줄이고, 캐패시터값을 증가시켜 크로스토크로 인한 공정 불량을 없도록 하는 실행 과제를 겪어야 한다.That is, in order to compensate for such a problem and to realize a high opening ratio, it is necessary to reduce the insulation thickness of the storage unit to reduce the step and increase the capacitor value so as to avoid the process defect due to the cross talk.

본 발명의 목적은 유기전계 발광소자에서 스토리지부의 캐패시터값을 증가시키는 구조를 제공하는데 있다.An object of the present invention is to provide a structure for increasing the capacitor value of the storage unit in the organic light emitting device.

본 발명의 다른 목적은 유기전계 발광소자에서 스토리지부의 절연막 두께를 줄여 고개구율을 제공하는데 있다.Another object of the present invention is to provide a high opening ratio by reducing the thickness of the insulating layer of the storage unit in the organic light emitting device.

본 발명의 또 다른 목적은 유기전계 발광소자에서 애노드 전극과 스토리지부에서 발생되는 크로스 토크로 인한 공정 불량이 없도록 하는 것을 제공하는데 있다.
Still another object of the present invention is to provide a process failure due to crosstalk generated in the anode electrode and the storage unit in the organic light emitting device.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 1실시예에 따른 유기전계 발광소자의 구조는In order to achieve the above object, the structure of the organic light emitting device according to the first embodiment of the present invention

박막트랜지스터부와 스토리지부를 구비한 기판과;A substrate having a thin film transistor portion and a storage portion;

상기 박막트랜지스터부에 형성하는 제 1반도체층 패턴과 상기 스토리지부에 형성하는 제 2반도체층 패턴과;A first semiconductor layer pattern formed on the thin film transistor portion and a second semiconductor layer pattern formed on the storage portion;

상기 기판 전면에 걸쳐 형성하고 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막과;A gate insulating film formed over the entire surface of the substrate and having a trench on the second semiconductor layer pattern;

상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과;A first metal film pattern formed on the thin film transistor and formed to correspond to the channel region of the first semiconductor layer pattern;

상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 형성하는 제 2금속막 패턴과;A second metal film pattern formed on the storage part and formed on the trench so as to correspond to the second semiconductor layer pattern;

상기 기판 전면에 형성하는 층간 절연막과;An interlayer insulating film formed over the entire substrate;

상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 형성되는 소스/드레인 전극과;A source / drain electrode formed in the contact hole connected to the source / drain region of the first semiconductor layer pattern through the gate insulating film and the interlayer insulating film;

상기 기판 전면에 걸쳐 형성하는 패시베이션막과;A passivation film formed over the entire surface of the substrate;

상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과;A first electrode formed on the passivation layer by connecting to and patterning one of the source / drain electrodes through a via hole;

상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 것을 특징으로 한다.The organic layer and the second electrode including the organic light emitting layer is formed on the first electrode.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 1실시예에 따른 유기전계 발광소자의 제조 방법은In order to achieve the above object, the manufacturing method of the organic light emitting device according to the first embodiment of the present invention

박막트랜지스터부와 스토리지부를 구비한 기판을 형성하는 단계와;Forming a substrate having a thin film transistor portion and a storage portion;

상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부에는 제 2반도체층 패턴을 형성하는 단계와;Forming a first semiconductor layer pattern on the thin film transistor portion and a second semiconductor layer pattern on the storage portion;

상기 기판과 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막을 형성하는 단계와;Forming a gate insulating film having a trench on the substrate and the second semiconductor layer pattern;

상기 박막트랜지스터부와 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와;Forming a first metal film pattern to correspond to the channel region of the thin film transistor unit and the first semiconductor layer pattern;

상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와;Forming a second metal layer pattern on the trench to correspond to the storage unit and the second semiconductor layer pattern;

상기 기판 전면에 층간 절연막을 형성하는 단계와;Forming an interlayer insulating film on the entire surface of the substrate;

상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 소스/드레인 전극을 형성하는 단계와;Forming a source / drain electrode in the contact hole connected to the source / drain region of the first semiconductor layer pattern through the gate insulating film and the interlayer insulating film;

상기 기판 전면에 걸쳐 패시베이션막을 형성하는 단계와;Forming a passivation film over the entire surface of the substrate;

상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와;Patterning a first electrode connected to any one of the source / drain electrodes through a via hole on the passivation layer;

상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 제조 방법인 것을 특징으로 한다.It is characterized in that the manufacturing method comprising the step of forming an organic film and a second electrode including an organic light emitting layer on the first electrode.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 2실시예에 따른 유기전계 발광소자의 구조는In order to achieve the object as described above, the structure of the organic light emitting device according to the second embodiment of the present invention

박막트랜지스터부와 스토리지부를 구비한 기판과;A substrate having a thin film transistor portion and a storage portion;

상기 박막트랜지스터부에 형성하는 제 1반도체층 패턴과 상기 스토리지부에 형성하는 제 2반도체층 패턴과;A first semiconductor layer pattern formed on the thin film transistor portion and a second semiconductor layer pattern formed on the storage portion;

상기 기판 전면에 걸쳐 형성되는 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막과;A gate insulating film having a trench over the second semiconductor layer pattern formed over the entire surface of the substrate;

상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과;A first metal film pattern formed on the thin film transistor and formed to correspond to the channel region of the first semiconductor layer pattern;

상기 제 2반도체층 패턴 상부를 제외한 기판 전면에 형성하는 층간 절연막과;An interlayer insulating film formed on the entire surface of the substrate except for the upper portion of the second semiconductor layer pattern;

상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 형성하는 소스/드레인 전극과;A source / drain electrode penetrating the gate insulating film and the interlayer insulating film to form a contact hole connected to the source / drain region of the first semiconductor layer pattern;

상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 형성하는 제 2금속막 패턴과;A second metal film pattern formed on the storage part and formed on the trench so as to correspond to the second semiconductor layer pattern;

상기 기판 전면에 걸쳐 형성하는 패시베이션막과;A passivation film formed over the entire surface of the substrate;

상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과;A first electrode formed on the passivation layer by connecting to and patterning one of the source / drain electrodes through a via hole;

상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 것을 특징으로 한다.The organic layer and the second electrode including the organic light emitting layer is formed on the first electrode.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 2실시예에 따른 유기전계 발광소자의 제조 방법은In order to achieve the above object, the manufacturing method of the organic light emitting device according to the second embodiment of the present invention

박막트랜지스터부와 스토리지부를 구비한 기판을 형성하는 단계와;Forming a substrate having a thin film transistor portion and a storage portion;

상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부에는 제 2반도체층 패턴을 형성하는 단계와;Forming a first semiconductor layer pattern on the thin film transistor portion and a second semiconductor layer pattern on the storage portion;

상기 기판에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on the substrate;

상기 박막트랜지스터부와 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와;Forming a first metal film pattern to correspond to the channel region of the thin film transistor unit and the first semiconductor layer pattern;

상기 제 2반도체층 패턴 상부를 제외한 기판 전면에 층간 절연막을 형성하는 단계와;Forming an interlayer insulating film on the entire surface of the substrate except for the upper portion of the second semiconductor layer pattern;

상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 소스/드레인 전극을 형성하는 단계와;Forming a source / drain electrode in the contact hole connected to the source / drain region of the first semiconductor layer pattern through the gate insulating film and the interlayer insulating film;

상기 게이트 절연막 상부에 트랜치를 형성하는 단계와;Forming a trench on the gate insulating layer;

상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와;Forming a second metal layer pattern on the trench to correspond to the storage unit and the second semiconductor layer pattern;

상기 기판 전면에 걸쳐 패시베이션막을 형성하는 단계와;Forming a passivation film over the entire surface of the substrate;

상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와;Patterning a first electrode connected to any one of the source / drain electrodes through a via hole on the passivation layer;

상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 제조 방법인 것을 특징으로 한다.It is characterized in that the manufacturing method comprising the step of forming an organic film and a second electrode including an organic light emitting layer on the first electrode.

이하, 본 발명의 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings of the present invention.

도 2a 내지 도 2e는 본 발명의 제 1실시예에 따른 유기전계 발광소자의 제조 공정을 순서적으로 도시한 단면도이다.2A through 2E are cross-sectional views sequentially illustrating a manufacturing process of an organic light emitting diode according to a first exemplary embodiment of the present invention.

먼저, 도 2a에서 보는 바와 같이 상기 유기전계 발광소자는 박막트랜지스터부(A), 스토리지부(B)를 구비하고 있으며, 유리나 합성 수지 등으로 이루어진 절연 기판(200)과 상기 기판(200) 상부로부터 유출되는 불순물을 막아 주기 위해 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(210)을 형성한다. First, as shown in FIG. 2A, the organic light emitting diode includes a thin film transistor portion A and a storage portion B, and includes an insulating substrate 200 made of glass, synthetic resin, or the like, and an upper portion of the substrate 200. The buffer layer 210 is formed by selecting one of a stacked layer of a silicon oxide film (SiO 2), a silicon nitride film (SiN x), and a silicon oxide film / nitride film (SiO 2 / SiN x) to prevent the impurities from flowing out.

상기 버퍼층(210)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성 하는 것이 바람직하다.The buffer layer 210 is not necessarily formed, it is preferable to form selectively.

상기 버퍼층(210) 상에 비정질 실리콘막을 도포하고 결정화시켜 형성된 폴리 실리콘막을 상기 박막트랜지스터부(A), 스토리지부(B)에 구비되도록 패터닝하고 상기 구비된 폴리 실리콘막을 포함하는 상기 기판 전면에 걸쳐 게이트 절연막(240)을 형성한다. A polysilicon layer formed by coating and crystallizing an amorphous silicon layer on the buffer layer 210 is patterned to be provided in the thin film transistor unit A and the storage unit B and gated over the entire surface of the substrate including the provided polysilicon layer. The insulating film 240 is formed.

다음, 도 2b에서 보는 바와 같이 상기 게이트 절연막(240) 상부에 상기 박막트랜지스터부(A)에 정의된 폴리 실리콘막의 채널 영역과 대응되도록 게이트 전극 물질을 증착 및 패터닝하여 제 1금속막 패턴(250)을 형성하고 상기 제 1금속막 패턴(250)을 마스크로 하여 상기 박막트랜지스터부(A)의 폴리 실리콘막을 이온 도핑함으로써, 소스 영역, 드레인 영역을 정의하고 채널 영역을 포함하는 제 1반도체층 패턴(220)을 형성하고 상기 스토리지부(B)에 구비된 폴리 실리콘막이 캐패시터의 하부 전극이 되는 제 2반도체층 패턴(230)을 형성한다.Next, as shown in FIG. 2B, a gate electrode material is deposited and patterned on the gate insulating layer 240 so as to correspond to the channel region of the polysilicon layer defined in the thin film transistor portion A, thereby forming the first metal layer pattern 250. And a first silicon layer pattern including the channel region by defining a source region and a drain region by ion doping the polysilicon layer of the thin film transistor unit A using the first metal layer pattern 250 as a mask. A second semiconductor layer pattern 230 is formed so that the polysilicon film provided in the storage unit B serves as a lower electrode of the capacitor.

또한, 상기 스토리지부(B)에 캐패시터의 상부 전극을 형성하기 위하여 상기 게이트 절연막(240)의 전체 두께인 900Å 내지 1100Å을 1/2인 450Å 내지 550Å으로 식각하여 트랜치(270)를 형성하고 상기 스토리지부(B)의 트랜치(270)를 구비한 게이트 절연막(240) 상부에 제 2반도체층 패턴(230)과 대응되도록 게이트 전극 물질을 500Å내지 1000Å의 두께로 증착하여 캐패시터의 상부 전극이 되는 제 2금속막 패턴(280)을 형성한다.In addition, in order to form the upper electrode of the capacitor in the storage unit B, the trench 270 is formed by etching the entire thickness of the gate insulating film 240 from 900 Å to 1100 Å to 450 Å to 550 인 which is 1/2. A second electrode which is deposited on the gate insulating layer 240 having the trench 270 of the branch portion B so as to correspond to the second semiconductor layer pattern 230 to a thickness of 500 Å to 1000 Å to become the upper electrode of the capacitor The metal film pattern 280 is formed.

여기서, 게이트 절연막(240) 상부에 트랜치(270)를 형성하여 캐패시터의 상,하부 전극 사이에 간격을 줄임으로써 캐패시터의 용량을 증가시키고 표면적을 줄일 수 있다. 상기 트랜치(270)는 건식식각 방법에 의하여 형성할 수 있다. Here, the trench 270 is formed on the gate insulating layer 240 to reduce the gap between the upper and lower electrodes of the capacitor, thereby increasing the capacitance of the capacitor and reducing the surface area. The trench 270 may be formed by a dry etching method.

또한, 상기 게이트 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy)를 포함하는 하나 이상의 금속으로 이루어진다.In addition, the gate electrode material is made of at least one metal including molybdenum (Mo), molybdenum alloy (Mo alloy), aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag alloy). .

다음, 도 2c에서 보는 바와 같이 상기 기판 전면에 걸쳐 층간 절연막(260)을 형성하고 상기 층간 절연막(260)과 게이트 절연막(240)을 관통시켜, 상기 제 1반도체층 패턴(220)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘택홀(290)을 형성하고 상기 박막트랜지스터부(A)의 콘택홀(290)을 통하여 상기 층간 절연막(260) 상부와 제 1반도체층 패턴(220)의 소스/드레인 영역이 각각 연결되도록 소스/드레인 전극 물질을 증착하고 패터닝하여 소스/드레인 전극(300)을 형성한다.Next, as shown in FIG. 2C, an interlayer insulating film 260 is formed over the entire surface of the substrate, and the interlayer insulating film 260 and the gate insulating film 240 pass through the source region of the first semiconductor layer pattern 220. The contact hole 290 is formed to expose a predetermined portion of the drain region, and the upper portion of the interlayer insulating layer 260 and the source / first semiconductor layer pattern 220 are formed through the contact hole 290 of the thin film transistor unit A. The source / drain electrode material is deposited and patterned so that the drain regions are respectively connected to form the source / drain electrode 300.

다음, 도 2d에서 보는 바와 같이 상기 박막트랜지스터부(A)와 스토리지부(B)를 포함하는 기판 전면에 걸쳐 패시베이션막(310)을 15000Å의 두께로 형성하고, 상기 박막트랜지스터부(A)의 소스/드레인 전극(300) 중에 어느 한 전극이 노출되도록 페시베이션막(310)을 식각하여 비어홀(320)을 형성한다.Next, as shown in FIG. 2D, a passivation film 310 is formed to a thickness of 15000 μm over the entire surface of the substrate including the thin film transistor portion A and the storage portion B, and the source of the thin film transistor portion A is formed. The passivation film 310 is etched to expose any one of the / drain electrodes 300 to form a via hole 320.

여기서 상기 패시베이션막(310)으로는 무기 절연막을 사용하며 SiO2, SiNx 또는 이들의 적층막을 사용할 수 있다.In this case, an inorganic insulating layer may be used as the passivation layer 310, and SiO 2, SiNx, or a laminated layer thereof may be used.

다음, 도 2e에서 보는 바와 같이 상기 비어홀(320)을 통하여 상기 박막트랜지스터부(A)의 소스/드레인 전극(300) 중에 어느 하나의 전극과 연결되도록 기판 전면에 걸쳐 제 1전극(330)을 형성하고 패터닝하여 상기 박막트랜지스터부(A)와 스토리지부(B)의 일부분에 형성한다.Next, as shown in FIG. 2E, the first electrode 330 is formed over the entire surface of the substrate to be connected to any one of the source / drain electrodes 300 of the thin film transistor unit A through the via hole 320. And patterned to form a portion of the thin film transistor unit A and the storage unit B.

다음, 상기 제 1전극(330)이 형성된 기판 전면에 걸쳐 화소 분리층으로 사용되는 화소 정의막(340)을 도포한 후, 패터닝하여 상기 제 1전극(330)의 상부 표면의 일부가 노출되도록 개구부를 형성하고 상기 개구부내에 노출된 상기 제 1전극(330) 상부에 유기 발광층을 포함하는 유기막(350)과 제 2전극(360)을 형성한다.Next, after the pixel defining layer 340 used as the pixel isolation layer is applied over the entire surface of the substrate on which the first electrode 330 is formed, the patterning is performed to expose a portion of the upper surface of the first electrode 330. And an organic layer 350 and a second electrode 360 including an organic emission layer formed on the first electrode 330 exposed in the opening.

여기서, 상기 화소정의막(340)은 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 하나의 물질로 이루어진다.Here, the pixel defining layer 340 is made of one material selected from the group consisting of acrylic resin, benzocyclobutene (BCB) and polyimide (PI).

또한, 상기 제 1전극이 애노드 전극인 경우 제 2전극은 캐소드 전극이며 반대로 상기 제 1전극이 캐소드 전극인 경우 제 2전극은 애노드 전극이 된다.In addition, when the first electrode is an anode electrode, the second electrode is a cathode electrode. On the contrary, when the first electrode is a cathode electrode, the second electrode is an anode electrode.

도 3a 내지 도 3e는 본 발명의 제 2실시예에 따른 유기전계 발광소자의 제조 공정을 순서적으로 도시한 단면도이다.3A to 3E are cross-sectional views sequentially illustrating a manufacturing process of an organic light emitting diode according to a second exemplary embodiment of the present invention.

먼저, 도 3a에서 보는 바와 같이 상기 유기전계 발광소자는 박막트랜지스터부(A), 스토리지부(B)를 구비하고 있으며, 유리나 합성 수지 등으로 이루어진 절연 기판(200)과 상기 기판(200) 상부로부터 유출되는 불순물을 막아 주기 위해 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(210)을 형성한다. First, as shown in FIG. 3A, the organic light emitting diode includes a thin film transistor portion A and a storage portion B, and includes an insulating substrate 200 made of glass, a synthetic resin, or the like, and an upper portion of the substrate 200. The buffer layer 210 is formed by selecting one of a stacked layer of a silicon oxide film (SiO 2), a silicon nitride film (SiN x), and a silicon oxide film / nitride film (SiO 2 / SiN x) to prevent the impurities from flowing out.

상기 버퍼층(210)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성하는 것이 바람직하다.The buffer layer 210 does not have to be formed, but is preferably formed selectively.

다음, 상기 버퍼층(210) 상에 비정질 실리콘막을 도포하고 결정화시켜 형성된 폴리 실리콘막을 상기 박막트랜지스터부(A), 스토리지부(B)에 구비되도록 패터 닝하여 제 1반도체층 패턴(220) 및 제 2반도체층 패턴(230)을 형성하고 상기 제 1 및 제 2반도체층 패턴(220, 230)이 형성된 기판 전면에 걸쳐 게이트 절연막(240)을 형성한다. Next, the polysilicon film formed by coating and crystallizing an amorphous silicon film on the buffer layer 210 is patterned to be provided in the thin film transistor part A and the storage part B to form the first semiconductor layer pattern 220 and the second. The semiconductor layer pattern 230 is formed, and the gate insulating layer 240 is formed over the entire surface of the substrate on which the first and second semiconductor layer patterns 220 and 230 are formed.

다음, 도 3b에서 보는 바와 같이 상기 제 2반도체층 패턴(230) 상부에 상기 게이트 절연막의 일부를 식각하여 트랜치를 형성하고 상기 구비된 폴리 실리콘막을 포함하는 상기 기판 전면에 걸쳐 게이트 절연막(240)을 형성한 후, 상기 게이트 절연막(240) 상부에 상기 박막트랜지스터부(A)에 정의된 폴리 실리콘막의 채널 영역과 대응되도록 게이트 전극 물질을 증착 및 패터닝하여 제 1금속막 패턴(250)을 형성하고 상기 제 2반도체층 패턴(230)에 대응하는 제 2금속막 패턴을(280) 형성한다.Next, as shown in FIG. 3B, a portion of the gate insulating layer is etched on the second semiconductor layer pattern 230 to form a trench, and a gate insulating layer 240 is formed over the entire surface of the substrate including the provided polysilicon layer. After the formation, the gate electrode material is deposited and patterned on the gate insulating layer 240 to correspond to the channel region of the polysilicon layer defined in the thin film transistor portion A to form the first metal layer pattern 250. A second metal film pattern 280 corresponding to the second semiconductor layer pattern 230 is formed.

이어서, 상기 기판 전면에 걸쳐 층간 절연막(260)을 형성하고 상기 층간 절연막(260)과 게이트 절연막(240)을 관통시켜, 상기 제 1반도체층 패턴(220)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘택홀(290)을 형성하고, 상기 스토리지부(B)의 제 2반도체층 패턴(230) 상부에 정의된 상기 층간 절연막을 제거한다.Subsequently, an interlayer insulating layer 260 is formed over the entire surface of the substrate, and the interlayer insulating layer 260 and the gate insulating layer 240 are penetrated, so that predetermined portions of the source region and the drain region of the first semiconductor layer pattern 220 are formed. The contact hole 290 is formed to be exposed, and the interlayer insulating layer defined on the second semiconductor layer pattern 230 of the storage unit B is removed.

다음, 도 3c에서 보는 바와 같이 상기 박막트랜지스터부(A)의 콘택홀(290)을 통하여 층간 절연막(260) 상부와 제 1반도체층 패턴(220)의 소스/드레인 영역이 각각 연결되도록 소스/드레인 전극 물질을 증착하고 패터닝하여 소스/드레인 전극(300)을 형성하고, 상기 스토리지부(B)의 트랜치(270)를 구비한 상기 게이트 절연막(240) 상부에 제 2반도체층 패턴(230)과 대응되도록 소스/드레인 전극 물질을 5400Å 내지 5600Å의 두께로 증착하여 캐패시터의 상부 전극이 되는 제 2금속막 패턴(280)을 형성한다.Next, as shown in FIG. 3C, the source / drain may be connected to the upper portion of the interlayer insulating layer 260 and the source / drain region of the first semiconductor layer pattern 220 through the contact hole 290 of the thin film transistor unit A. FIG. The electrode material is deposited and patterned to form a source / drain electrode 300, and corresponds to the second semiconductor layer pattern 230 on the gate insulating layer 240 having the trench 270 of the storage unit B. The source / drain electrode material is deposited to a thickness of 5400 kPa to 5600 kPa so as to form the second metal film pattern 280 that becomes the upper electrode of the capacitor.

여기서, 상기 소스/드레인 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy)를 포함하는 하나 이상의 금속으로 이루어진다.The source / drain electrode material may include at least one metal including molybdenum (Mo), molybdenum alloy (Mo alloy), aluminum (Al), aluminum alloy (Al alloy), silver (Ag), and silver alloy (Ag alloy). Is done.

다음, 도 3d에서 보는 바와 같이 상기 박막트랜지스터부(A)와 스토리지부(B)를 포함하는 기판 전면에 걸쳐 패시베이션막(310)을 14000Å 내지 16000Å의 두께로 형성하고, 상기 박막트랜지스터부(A)의 소스/드레인 전극(300) 중에 어느 한 전극이 노출되도록 페시베이션막(310)을 식각하여 비어홀(320)을 형성한다.Next, as shown in FIG. 3D, a passivation film 310 is formed to a thickness of 14000 kPa to 16000 kPa over the entire surface of the substrate including the thin film transistor A and the storage B, and the thin film transistor A The passivation layer 310 is etched to expose one of the source / drain electrodes 300 to form the via hole 320.

다음, 도 3e에서 보는 바와 같이 상기 비어홀(320)을 통하여 상기 박막트랜지스터부(A)의 소스/드레인 전극(300) 중에 어느 하나의 전극과 연결되도록 기판 전면에 걸쳐 제 1전극(330)을 형성하고 패터닝하여 상기 박막트랜지스터부(A)와 스토리지부(B)의 일부분에 형성한다.Next, as shown in FIG. 3E, a first electrode 330 is formed over the entire surface of the substrate so as to be connected to any one of the source / drain electrodes 300 of the thin film transistor unit A through the via hole 320. And patterned to form a portion of the thin film transistor unit A and the storage unit B.

다음, 상기 제 1전극(330)이 형성된 기판 전면에 걸쳐 화소 분리층으로 사용되는 화소 정의막(340)을 도포한 후, 패터닝하여 상기 제 1전극(330)의 상부 표면의 일부가 노출되도록 개구부를 형성하고 상기 개구부내에 노출된 상기 제 1전극(330) 상부에 유기 발광층을 포함하는 유기막(350)과 제 2전극(360)을 형성한다.Next, after the pixel defining layer 340 used as the pixel isolation layer is applied over the entire surface of the substrate on which the first electrode 330 is formed, the patterning is performed to expose a portion of the upper surface of the first electrode 330. And an organic layer 350 and a second electrode 360 including an organic emission layer formed on the first electrode 330 exposed in the opening.

여기서, 상기 화소정의막(340)은 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 하나의 물질로 이루어진다.Here, the pixel defining layer 340 is made of one material selected from the group consisting of acrylic resin, benzocyclobutene (BCB) and polyimide (PI).

또한, 상기 제 1전극이 애노드 전극인 경우 제 2전극은 캐소드 전극이며 반 대로 상기 제 1전극이 캐소드 전극인 경우 제 2전극은 애노드 전극이 된다.In addition, when the first electrode is an anode electrode, the second electrode is a cathode electrode. In contrast, when the first electrode is a cathode electrode, the second electrode is an anode electrode.

이상과 같이, 본 실시 예에서는 캐패시터의 상부 전극으로 소스/드레인 전극 물질을 사용하고 캐패시터 상,하부 전극 사이의 절연막 두께를 작게 하여 캐패시터의 용량을 크게 함으로서 캐패시터의 면적을 줄이고 또한 상기 제 1전극(330)과 상기 캐패시터의 상부 전극 사이의 절연막 두께를 두껍게 할 수 있어, 제 1전극과 캐패시터 상부 전극이 오버랩(overlap)되는 경우 발생되는 커플링 캡(coupling cap)의 문제를 방지할 수 있기 때문에 제 1전극을 캐패시터 상부로 확장할 수 있음에 따라 개구율을 높일 수 있다. As described above, in the present embodiment, the source / drain electrode material is used as the upper electrode of the capacitor, and the thickness of the capacitor is increased by decreasing the thickness of the insulating film between the upper and lower electrodes of the capacitor, thereby reducing the area of the capacitor and further reducing the first electrode ( Since the thickness of the insulating film between the 330 and the upper electrode of the capacitor can be thickened, it is possible to prevent the problem of the coupling cap generated when the first electrode and the capacitor upper electrode overlap. As the one electrode can be extended over the capacitor, the aperture ratio can be increased.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

상기한 바와 같은 본 발명은 고개구율을 위한 유기전계 발광소자에 관한 것으로서, 상기 스토리지부의 절연막 두께를 줄여 단차를 감소시키고 애노드 전극을 상기 유기전계 발광소자의 스토리지부까지 형성시켜 고개구율을 높이고 크로스토크를 포함하는 공정 불량이 발생되지 않는 것을 특징으로 한다.The present invention as described above relates to an organic light emitting device for a high opening rate, to reduce the step thickness by reducing the insulating film thickness of the storage portion and to form an anode electrode to the storage portion of the organic light emitting device to increase the high opening rate and cross It is characterized in that a process failure including a torque does not occur.

Claims (27)

박막트랜지스터부와 스토리지부를 구비한 기판과;A substrate having a thin film transistor portion and a storage portion; 상기 박막트랜지스터부에 형성하는 제 1반도체층 패턴과 상기 스토리지부에 형성하는 제 2반도체층 패턴과;A first semiconductor layer pattern formed on the thin film transistor portion and a second semiconductor layer pattern formed on the storage portion; 상기 기판 전면에 걸쳐 형성하고 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막과;A gate insulating film formed over the entire surface of the substrate and having a trench on the second semiconductor layer pattern; 상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과;A first metal film pattern formed on the thin film transistor and formed to correspond to the channel region of the first semiconductor layer pattern; 상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 형성하는 제 2금속막 패턴과;A second metal film pattern formed on the storage part and formed on the trench so as to correspond to the second semiconductor layer pattern; 상기 기판 전면에 형성하는 층간 절연막과;An interlayer insulating film formed over the entire substrate; 상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 형성되는 소스/드레인 전극과;A source / drain electrode formed in the contact hole connected to the source / drain region of the first semiconductor layer pattern through the gate insulating film and the interlayer insulating film; 상기 기판 전면에 걸쳐 형성하는 패시베이션막과;A passivation film formed over the entire surface of the substrate; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과;A first electrode formed on the passivation layer by connecting to and patterning one of the source / drain electrodes through a via hole; 상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 것을 특징으로 하는 유기전계 발광소자.An organic light emitting diode, characterized in that to form an organic film and a second electrode including an organic light emitting layer on the first electrode. 제 1항에 있어서, 상기 제 1전극은 스토리지부의 일부에 형성되는 것을 특징으로 하는 유기전계 발광소자.The organic light emitting device of claim 1, wherein the first electrode is formed on a portion of the storage unit. 제 1항에 있어서, 상기 제 2반도체층 패턴은 캐패시터의 하부전극인 것을 특징으로 하는 유기전계 발광소자.The organic light emitting device of claim 1, wherein the second semiconductor layer pattern is a lower electrode of a capacitor. 제 1항에 있어서, 상기 제 1금속막 패턴은 게이트 전극이고, 상기 제 2금속막 패턴은 캐패시터의 상부 전극인 것을 특징으로 하는 유기전계 발광소자.The organic light emitting device of claim 1, wherein the first metal film pattern is a gate electrode, and the second metal film pattern is an upper electrode of a capacitor. 제 1항에 있어서, 상기 스토리지부의 트랜치를 구비한 게이트 절연막 두께는 450Å 내지 550Å인 것을 특징으로 하는 유기전계 발광소자.2. The organic light emitting device of claim 1, wherein the gate insulating layer including the trench of the storage unit has a thickness of 450 kW to 550 kW. 제 1항에 있어서, 상기 패시베이션막은 실리콘 산화막(SiO2) 물질인 것을 특징으로 하는 유기전계 발광소자.The organic light emitting device of claim 1, wherein the passivation layer is a silicon oxide (SiO 2) material. 제 6항에 있어서, 상기 패시베이션막의 두께는 14000Å 내지 16000Å인 것을 특징으로 하는 유기전계 발광소자.7. The organic light emitting device of claim 6, wherein the passivation film has a thickness of 14000 kPa to 16000 kPa. 박막트랜지스터부와 스토리지부를 구비한 기판을 형성하는 단계와;Forming a substrate having a thin film transistor portion and a storage portion; 상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부에는 제 2반도체층 패턴을 형성하는 단계와;Forming a first semiconductor layer pattern on the thin film transistor portion and a second semiconductor layer pattern on the storage portion; 상기 기판과 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막을 형성하는 단계와;Forming a gate insulating film having a trench on the substrate and the second semiconductor layer pattern; 상기 박막트랜지스터부와 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와;Forming a first metal film pattern to correspond to the channel region of the thin film transistor unit and the first semiconductor layer pattern; 상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와;Forming a second metal layer pattern on the trench to correspond to the storage unit and the second semiconductor layer pattern; 상기 기판 전면에 층간 절연막을 형성하는 단계와;Forming an interlayer insulating film on the entire surface of the substrate; 상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 소스/드레인 전극을 형성하는 단계와;Forming a source / drain electrode in the contact hole connected to the source / drain region of the first semiconductor layer pattern through the gate insulating film and the interlayer insulating film; 상기 기판 전면에 걸쳐 패시베이션막을 형성하는 단계와;Forming a passivation film over the entire surface of the substrate; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와;Patterning a first electrode connected to any one of the source / drain electrodes through a via hole on the passivation layer; 상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.A method of manufacturing an organic light emitting diode, characterized in that the step of forming an organic film and a second electrode including an organic light emitting layer on the first electrode. 제 8항에 있어서, 상기 게이트 절연막을 450Å 내지 550Å으로 식각하여 스토리지부의 트랜치를 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.The method of claim 8, wherein the gate insulating layer is etched at 450 Å to 550 Å to form a trench in the storage unit. 제 9항에 있어서, 상기 트랜치는 건식 식각 방법에 의하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.The method of claim 9, wherein the trench is formed by a dry etching method. 제 8항에 있어서, 상기 트랜치 상부에 게이트 전극 물질을 증착하여 제 2금속막 패턴을 형성한 것을 특징으로 하는 유기전계 발광소자의 제조 방법.The method of claim 8, wherein a second metal layer pattern is formed by depositing a gate electrode material on the trench. 제 8항에 있어서, 상기 패시베이션막은 실리콘 산화막(SiO2) 물질인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.The method of claim 8, wherein the passivation film is a silicon oxide (SiO 2) material. 제 12항에 있어서, 상기 패시베이션막의 두께는 14000Å 내지 16000Å인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.The method of claim 12, wherein the passivation film has a thickness of 14000 kPa to 16000 kPa. 박막트랜지스터부와 스토리지부를 구비한 기판과;A substrate having a thin film transistor portion and a storage portion; 상기 박막트랜지스터부에 형성하는 제 1반도체층 패턴과 상기 스토리지부에 형성하는 제 2반도체층 패턴과;A first semiconductor layer pattern formed on the thin film transistor portion and a second semiconductor layer pattern formed on the storage portion; 상기 기판 전면에 걸쳐 형성되고 상기 제 2반도체층 패턴 상부에 트랜치를 구비한 게이트 절연막과;A gate insulating film formed over the entire surface of the substrate and having a trench on the second semiconductor layer pattern; 상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과;A first metal film pattern formed on the thin film transistor and formed to correspond to the channel region of the first semiconductor layer pattern; 상기 제 2 반도체층 패턴 상부를 제외한 기판 전면에 형성하는 층간 절연막과;An interlayer insulating layer formed on the entire surface of the substrate except for the upper portion of the second semiconductor layer pattern; 상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 형성하는 소스/드레인 전극과;A source / drain electrode penetrating the gate insulating film and the interlayer insulating film to form a contact hole connected to the source / drain region of the first semiconductor layer pattern; 상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 형성하는 제 2금속막 패턴과;A second metal film pattern formed on the storage part and formed on the trench so as to correspond to the second semiconductor layer pattern; 상기 기판 전면에 걸쳐 형성하는 패시베이션막과;A passivation film formed over the entire surface of the substrate; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과;A first electrode formed on the passivation layer by connecting to and patterning one of the source / drain electrodes through a via hole; 상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 것을 특징으로 하는 유기전계 발광소자.An organic light emitting diode, characterized in that to form an organic film and a second electrode including an organic light emitting layer on the first electrode. 제 14항에 있어서, 상기 제 1전극은 상기 박막트랜지스터부와 스토리지부에 형성되는 것을 특징으로 하는 유기전계 발광소자.The organic light emitting device of claim 14, wherein the first electrode is formed in the thin film transistor unit and the storage unit. 제 14항에 있어서, 상기 제 2반도체층 패턴은 캐패시터의 하부 전극인 것을 특징으로 하는 유기전계 발광소자.The organic light emitting device of claim 14, wherein the second semiconductor layer pattern is a lower electrode of a capacitor. 제 14항에 있어서, 상기 제 1금속막 패턴은 게이트 전극이고, 상기 제 2금속막 패턴은 캐패시터의 상부 전극인 것을 특징으로 하는 유기전계 발광소자.15. The organic light emitting device of claim 14, wherein the first metal film pattern is a gate electrode, and the second metal film pattern is an upper electrode of a capacitor. 제 14항에 있어서, 상기 스토리지부의 트랜치를 구비한 게이트 절연막 두께는 450Å 내지 550Å인 것을 특징으로 하는 유기전계 발광소자.15. The organic light emitting device of claim 14, wherein the gate insulating layer including the trench of the storage unit has a thickness of 450 kW to 550 kW. 제 14항에 있어서, 상기 패시베이션막은 실리콘 산화막(SiO2) 물질인 것을 특징으로 하는 유기전계 발광소자.15. The organic light emitting device of claim 14, wherein the passivation layer is a silicon oxide (SiO 2) material. 제 19항에 있어서, 상기 패시베이션막의 두께는 14000Å 내지 16000Å인 것을 특징으로 하는 유기전계 발광소자.20. The organic light emitting device of claim 19, wherein the passivation film has a thickness of 14000 kPa to 16000 kPa. 박막트랜지스터부와 스토리지부를 구비한 기판을 형성하는 단계와;Forming a substrate having a thin film transistor portion and a storage portion; 상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부에는 제 2반도체층 패턴을 형성하는 단계와;Forming a first semiconductor layer pattern on the thin film transistor portion and a second semiconductor layer pattern on the storage portion; 상기 기판에 게이트 절연막을 적층한 후, 상기 제 2반도체층 패턴 상부에 트랜치를 구비하도록 상기 게이트 절연막을 식각하는 단계와;After depositing a gate insulating film on the substrate, etching the gate insulating film so as to have a trench on the second semiconductor layer pattern; 상기 박막트랜지스터부와 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와;Forming a first metal film pattern to correspond to the channel region of the thin film transistor unit and the first semiconductor layer pattern; 상기 기판 전면에 층간 절연막을 형성한 후, 상기 제 2반도체층 패턴 상부의 층간 절연막을 제거하는 단계와;Forming an interlayer insulating film on the entire surface of the substrate, and then removing the interlayer insulating film on the second semiconductor layer pattern; 상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 소스/드레인 전극을 형성하는 단계와;Forming a source / drain electrode in the contact hole connected to the source / drain region of the first semiconductor layer pattern through the gate insulating film and the interlayer insulating film; 상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와;Forming a second metal layer pattern on the trench to correspond to the storage unit and the second semiconductor layer pattern; 상기 기판 전면에 걸쳐 패시베이션막을 형성하는 단계와;Forming a passivation film over the entire surface of the substrate; 상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와;Patterning a first electrode connected to any one of the source / drain electrodes through a via hole on the passivation layer; 상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계인 것을 특징으로 하는 유기전계 발광소자의 제조 방법A method of manufacturing an organic light emitting diode, characterized in that the step of forming an organic film and a second electrode including an organic light emitting layer on the first electrode. 제 21항에 있어서, 상기 스토리지부의 트랜치는 층간 절연막의 4900Å 내지 5100Å를 갖는 전체 두께와 게이트 절연막의 450Å 내지 550Å를 갖는 일부 두께를 식각하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.22. The method of claim 21, wherein the trench of the storage unit is formed by etching a total thickness of 4900 ns to 5100 ns of the interlayer insulating layer and a partial thickness of 450 ns to 550 ns of the gate insulating layer. 제 22항에 있어서, 상기 트랜치는 건식 식각 방법에 의하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법The method of claim 22, wherein the trench is formed by a dry etching method. 제 22항에 있어서, 상기 트랜치 상부에 소스/드레인 전극 물질을 증착하여 제 2금속막 패턴을 형성한 것을 특징으로 하는 유기전계 발광소자의 제조 방법.23. The method of claim 22, wherein a source / drain electrode material is deposited on the trench to form a second metal layer pattern. 제 21항에 있어서, 상기 패시베이션막은 실리콘 산화막(SiO2) 물질인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.The method of claim 21, wherein the passivation layer is a silicon oxide (SiO 2) material. 제 25항에 있어서, 상기 패시베이션막의 두께는 14000Å 내지 16000Å인 것을 특징으로 하는 유기전계 발광소자의 제조 방법.26. The method of claim 25, wherein the passivation film has a thickness of 14000 kPa to 16000 kPa. 제 21항에 있어서, 상기 제 2반도체층 패턴 상부에 트랜치를 구비하도록 식각하는 단계는 상기 층간 절연막을 적층한 후, 상기 제 2반도체층 패턴 상부의 층간 절연막을 제거할 시에 함께 식각하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법.22. The method of claim 21, wherein the etching of the second semiconductor layer pattern with the trench is formed by stacking the interlayer insulating film and then etching together when removing the interlayer insulating film on the second semiconductor layer pattern. Method for producing an organic light emitting device, characterized in that.
KR1020040074745A 2004-09-17 2004-09-17 Organic electro luminescence and method for fabricating of the same KR100712114B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040074745A KR100712114B1 (en) 2004-09-17 2004-09-17 Organic electro luminescence and method for fabricating of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040074745A KR100712114B1 (en) 2004-09-17 2004-09-17 Organic electro luminescence and method for fabricating of the same

Publications (2)

Publication Number Publication Date
KR20060025883A KR20060025883A (en) 2006-03-22
KR100712114B1 true KR100712114B1 (en) 2007-04-27

Family

ID=37131252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074745A KR100712114B1 (en) 2004-09-17 2004-09-17 Organic electro luminescence and method for fabricating of the same

Country Status (1)

Country Link
KR (1) KR100712114B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205122B2 (en) 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102457252B1 (en) * 2015-11-20 2022-10-24 삼성디스플레이 주식회사 Organic light emitting display and manufacturing method using the same
US11211582B2 (en) 2016-01-15 2021-12-28 Samsung Display Co., Ltd. Organic light-emitting display apparatus with protection layer surrounding the pixel electrode
KR20210057280A (en) 2019-11-11 2021-05-21 삼성디스플레이 주식회사 Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030013047A (en) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 Flat Panel Display device having high capacitance and Method for Fabricating the same
KR20030057018A (en) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 an active matrix organic electroluminescence display device
JP2003297573A (en) 2002-04-05 2003-10-17 Pioneer Electronic Corp Display device including organic el element, and manufacturing method of the same
KR20030089454A (en) * 2002-05-15 2003-11-21 세이코 엡슨 가부시키가이샤 Electro-optical device and electronic apparatus
JP2004191627A (en) 2002-12-11 2004-07-08 Hitachi Ltd Organic light emitting display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030013047A (en) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 Flat Panel Display device having high capacitance and Method for Fabricating the same
KR20030057018A (en) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 an active matrix organic electroluminescence display device
JP2003297573A (en) 2002-04-05 2003-10-17 Pioneer Electronic Corp Display device including organic el element, and manufacturing method of the same
KR20030089454A (en) * 2002-05-15 2003-11-21 세이코 엡슨 가부시키가이샤 Electro-optical device and electronic apparatus
JP2004191627A (en) 2002-12-11 2004-07-08 Hitachi Ltd Organic light emitting display device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030013047

Also Published As

Publication number Publication date
KR20060025883A (en) 2006-03-22

Similar Documents

Publication Publication Date Title
TWI539591B (en) Organic electroluminescent device and method of manufacturing the same
KR100700642B1 (en) Organic light emitting display and fabricating method of the same
KR101415794B1 (en) Organic Light Emitting Display and fabrication method thereof
KR101112534B1 (en) Organic light emitting display and method for manufacturing the same
KR101429933B1 (en) Organic Light Emitting Display Device And Method For Fabricating Of The Same
KR100686120B1 (en) Method for Fabricating Organic Electro-luminance Device
KR101622645B1 (en) Method of Manufacturing of the Organic Light Emitting Display Device
US20050230684A1 (en) Top-emission organic light-emitting display device and method of fabricating the same
KR101152440B1 (en) Organic Light Emitting Display and method of fabricating the same
TW202002353A (en) Display panel
JP6564965B1 (en) Organic EL display device and manufacturing method thereof
KR100623720B1 (en) Organic electro luminescence device and method for fabricating the same
KR100579175B1 (en) Fabricating method of OLED
KR20090021443A (en) Organic electroluminescent device and method for fabricating thereof
KR100712114B1 (en) Organic electro luminescence and method for fabricating of the same
US20210359043A1 (en) Array substrate and manufacturing method thereof, and display device
KR20110004170A (en) Organic light emitting device
KR100611155B1 (en) Organic Electro Luminescence Display and method of fabricating the same
KR20090021442A (en) Organic electroluminescent device and method for fabricating thereof
KR20090021709A (en) Light emitting device and fabrication method for the same
KR100623717B1 (en) Organic electro luminescence display and method for fabricating the same
CN110085625B (en) Top-emission type display device and manufacturing method thereof
WO2019242384A1 (en) Backplane structure of display panel and preparation method therefor, and top-emitting display panel
KR101252003B1 (en) Organic light emitting diode display and manufacturing method thereof
KR100685418B1 (en) Organic electro luminescence and method for fabricating of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 13