KR100712114B1 - Organic electro luminescence and method for fabricating of the same - Google Patents

Organic electro luminescence and method for fabricating of the same Download PDF

Info

Publication number
KR100712114B1
KR100712114B1 KR1020040074745A KR20040074745A KR100712114B1 KR 100712114 B1 KR100712114 B1 KR 100712114B1 KR 1020040074745 A KR1020040074745 A KR 1020040074745A KR 20040074745 A KR20040074745 A KR 20040074745A KR 100712114 B1 KR100712114 B1 KR 100712114B1
Authority
KR
South Korea
Prior art keywords
electrode
method
semiconductor layer
forming
electroluminescent device
Prior art date
Application number
KR1020040074745A
Other languages
Korean (ko)
Other versions
KR20060025883A (en
Inventor
이근수
황의훈
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040074745A priority Critical patent/KR100712114B1/en
Publication of KR20060025883A publication Critical patent/KR20060025883A/en
Application granted granted Critical
Publication of KR100712114B1 publication Critical patent/KR100712114B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/326Active matrix displays special geometry or disposition of pixel-elements
    • H01L27/3262Active matrix displays special geometry or disposition of pixel-elements of TFT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/326Active matrix displays special geometry or disposition of pixel-elements
    • H01L27/3265Active matrix displays special geometry or disposition of pixel-elements of capacitor

Abstract

본 발명은 고개구율을 위한 유기전계 발광소자에 관한 것으로서, 상기 스토리지부의 절연막 두께를 줄여 단차를 감소시키고 애노드 전극을 상기 유기전계 발광소자의 스토리지부까지 형성함으로 인해 개구율을 높이고 크로스토크를 포함하는 공정 불량을 개선하기 위한 기술이다. The present invention relates to an organic light emitting device for high numerical aperture, because by reducing the insulating film thickness of the storage section reduces a step to form the anode electrode to the storage section of the organic light emitting device to increase the rate of an opening comprising a cross-talk It is a technique for improving the process poor.

Description

유기전계 발광소자 및 그 제조 방법{Organic electro luminescence and method for fabricating of the same} The organic light emitting device and a method of manufacturing {Organic electro luminescence and method for fabricating of the same}

도 1은 종래에 따른 유기전계 발광소자를 개략적으로 도시한 단면도이다. Figure 1 is a sectional view showing an organic EL device according to the prior art; Fig.

도 2a 내지 도 3e는 본 발명의 제 1실시 예에 따른 유기전계 발광소자의 제조 공정을 개략적으로 도시한 단면도이다. Figures 2a-3e is a cross-sectional view showing the manufacturing process of the organic EL device according to the first embodiment of the present invention. FIG.

도 3a 내지 도 3e는 본 발명의 제 2실시 예에 따른 유기전계 발광소자의 제조 공정을 개략적으로 도시한 단면도이다. Figure 3a to Figure 3e is a second embodiment cross-sectional view schematically showing the manufacturing process of the organic EL device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

A : 박막트랜지스터부 B : 스토리지부 A: the thin film transistor section B: storage section

10, 200 : 절연 기판 20, 210 : 버퍼층 10, 200: insulating substrate 20, 210: buffer layer

30 : 하부 전극 40 : 반도체층 30: lower electrode 40: semiconductor layer

220 : 제 1반도체층 패턴 230 : 제 2반도체층 패턴 220: a first semiconductor layer pattern 230: second semiconductor layer pattern

50, 240 : 게이트 절연막 60 : 게이트 전극 50, 240: gate insulating film 60: Gate electrode

250 : 제 1금속막 패턴 70, 260 : 층간 절연막 250: a first metal layer pattern 70, 260: interlayer insulating film

270 : 트랜치 80, 290 : 콘택홀 270: trench 80, 290: contact hole

280 : 제 2금속막 패턴 90 : 상부 전극 280: second metal layer pattern 90: upper electrode

100, 300 : 소스/드레인 전극 110, 310 : 패시베이션막 100, 300: source / drain electrodes 110, 310: passivation film

120, 320 : 비어홀 130 : 애노드 전극 120, 320: via hole 130: anode electrode

330 : 제 1전극 140, 340 : 화소 정의막 330: first electrode 140, 340: the pixel defining layer

150, 350 : 유기막 160 : 캐소드 전극 150, 350: organic film 160: cathode

360 : 제 2전극 1 : 개구부 360: second electrode 1: opening

본 발명은 유기전계 발광소자 및 그 제조 방법에 관한 것으로서, 고개구율을 향상시키고 공정 불량을 감소시키는 유기전계 발광소자 및 그 제조 방법에 관한 것이다. The present invention relates to an organic electroluminescent device and a manufacturing method of improving the high aperture ratio relates to the organic electroluminescent device and a manufacturing method and reducing process defects.

통상, 평판표시소자(Flat Panel Display Device) 중에서 유기전계 발광소자(Organic Electro Luminescence Device)는 자발광이며, 시야각이 넓고, 응답 속도(Response Velocity)가 빠르고, 얇은 두께와 낮은 제작비용 및 높은 콘트라스트(Contrast) 등의 특성을 나타냄으로써 향후 차세대 평탄표시소자로 주목받고 있다. Typically, the flat panel display device (Flat Panel Display Device) in the organic electroluminescent device (Organic Electro Luminescence Device) is self-luminous, and the wide viewing angle and response speed (Response Velocity) is a fast, small thickness and low manufacturing cost, and high contrast ( Contrast) future has attracted attention as a next generation flat display device by representing the characteristics and the like.

일반적으로, 유기전계 발광소자는 애노드 전극과 캐소드 전극 사이에 유기발광층을 포함하는 유기막이 있어 애노드 전극으로부터 공급받는 홀과 캐소드 전극으로부터 공급하는 전자가 상기 유기발광층 내에서 결합하여 빛을 발광하게 된다. In general, the organic light emitting device combines within the electrons film organic, including organic light-emitting layer between the anode and the cathode it supplied from the receiving hole and the cathode is supplied from the anode electrode of the organic light emitting layer is emitting light.

또한, 유기전계 발광소자는 매트릭스 형태로 배치된 N*M 개의 화소들을 구동방식에 따라 수동 매트릭스(Passive Matrix)방식과 능동 매트릭스(Active Matrix)방식으로 나뉘는데, 수동 매트릭스 방식은 그 표시 영역이 애노드 전극과 캐소드 전극에 의하여 단순히 매트릭스 형태의 소자로 구성되어 있어, 제조가 용이하지만 해상도, 구동전압 상승, 재료의 수명저하 등의 문제점으로 인해 저해상도 및 소형 디스플레이의 응용분야로는 한계가 있다. The organic EL device is divided into a passive matrix (Passive Matrix) method and the active matrix (Active Matrix) system along the N * M pixels arranged in a matrix on the driving method, a passive matrix method is that the display area anode electrode and by the cathode it simply consists of elements of the matrix form, it is easy to manufacture, but because of problems such as the resolution, the driving voltage increase, reduced service life of the material by application of a low resolution and a small display is limited. 반면 능동 매트릭스 방식은 표시 영역이 각 화소마다 박막트랜지스터를 장착하여 화소수와 상관없이 일정한 전류를 공급함에 따라 휘도가 안정적이고 전력소모가 적으며, 고해상도 및 대형디스플레이의 적용에 유리한 장점이 있다. While the active matrix method has an advantageous benefit in luminance it was is less stable and power consumption, high resolution and the application of a large display tray according to a constant current regardless of the number of pixels in the display area, equipped with a thin film transistor for each pixel.

또한, 유기전계 발광소자는 상기 유기발광층으로부터 발생된 광(光)이 방출하는 방향에 따라 배면과 전면 발광형으로 나뉠 수 있는데, 우선 배면 발광형은 형성된 기판측으로 광이 방출되는 것으로 상기 유기 발광층 상부에 반사전극이 형성되고 상기 유기 발광층 하부에는 투명전극이 형성된다. Further, the organic electroluminescent device is above the organic light-emitting layer to be the back surface and can be divided in the top emission type, first, a back light type light is emitted toward the formed substrate according to the direction for emitting the light (光) generated from the organic thin film layer the reflection electrode is formed in the lower portion of the organic light-emitting layer, the transparent electrode is formed.

여기서, 유기전계 발광소자가 능동 매트릭스 방식을 채택할 경우에 박막트랜지스터가 형성된 부분은 광이 투과하지 못하게 되므로 빛이 나올 수 있는 면적이 줄어들 수 있다. Here, the portion where the organic electroluminescent device is a thin film transistor in the case adopting the active matrix system is formed, the area where the light can come out can be reduced, so preventing light is transmitted. 이와 다르게, 전면 발광형은 상기 유기 발광층 상부에 투명전극이 형성되고 상기 유기 발광층 하부에는 반사전극이 형성됨으로써, 광이 기판측의 반대 방향으로 방출되므로 빛이 투과하는 면적이 넓어져 휘도가 향상된다. Alternatively, the top emission type, a transparent electrode on the organic emission layer is formed by a reflective electrode formed lower part of the organic light-emitting layer, the light is the substrate side, so discharge in the opposite direction, the area of ​​light is transmitted widened brightness is improved in the .

도 1은 종래의 유기전계 발광소자의 단면도를 도시한 것이다. Figure 1 shows a prior art cross-sectional view of an organic EL device.

도 1을 참조하면, 종래의 유기전계 발광소자는 절연 기판(10) 상부에 불순물 유출을 막기 위해 실리콘 산화막(Si02), 실리콘 질화막(SiNx) 및 실리콘 산화막/실리콘 질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(20)을 형성하고, 상기 버퍼층(20) 상에 트랜지스터의 소정 위치에 비정질 실리콘막을 도포한 후 결정화시킨 다음, 패터닝하여 폴리 실리콘막을 형성한다. 1, the laminate of the conventional organic light emitting element is a silicon oxide film to prevent impurities outlet at the upper insulating substrate (10) (Si02), silicon nitride (SiNx) and silicon oxide film / silicon nitride (SiO2 / SiNx) film selecting one of the system to perform and to form a buffer layer 20, the buffer layer 20 after coating the amorphous silicon film at a predetermined position of the transistor in the crystallized and then patterned to form a polysilicon film.

이 후, 상기 폴리 실리콘막과 버퍼층(20) 상부에 게이트 절연막(50)을 형성하고 상기 게이트 절연막(50) 상에 박막트랜지스터부(A)에 폴리 실리콘막의 채널 영역과 대응되는 부분에 게이트 전극 물질을 증착하고 패터닝하여 게이트 전극(60)을 형성하고 스토리지부(B)는 상기 게이트 절연막(50) 상의 소정 위치에 하부 전극(30)을 형성한 다음, 상기 박막트랜지스터부(A)의 폴리 실리콘막을 이온 도핑하여 채널 영역을 포함한 소스 영역, 드레인 영역으로 구성된 반도체층(40)을 형성한다. Thereafter, the polysilicon film and the buffer layer 20, a gate electrode material in the portion formed the gate insulation film 50 on the top and correspond to the polysilicon film channel region in a thin film transistor part (A) on the gate insulating film 50 deposited and patterned to form a gate electrode 60, storage section (B) is a polysilicon film in the formation of the lower electrode 30 at a predetermined position on the gate insulating film 50, and then, the thin film transistor part (a) of ion doping to form a semiconductor layer 40 consisting of a source region, a drain region including a channel region.

이 후, 상기 박막트랜지스터부(A)에 게이트 전극(60)과 스토리지부(B)에 하부 전극(30) 및 게이트 절연막(50) 상부에 층간 절연막(70)을 기판 전면에 형성하고, 사진식각을 통해 박막트랜지스터부(A)에 상기 게이트 절연막(50)과 층간 절연막(70)을 관통시켜 상기 반도체층(40)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘택홀(80)을 형성한다. Thereafter, to form the thin film transistor part (A) a gate electrode 60 and the storage section (B) the lower electrode 30 and the gate insulating film 50. The interlayer insulating film 70 on the top on the entire surface of the substrate, photolithographic to pass through the gate insulating film 50 and the interlayer insulating film 70 on the thin film transistor part (a) to form a contact hole 80 such that the specified portion of the source region and the drain region exposure of the semiconductor layer 40 through the .

이 후, 상기 콘택홀(80)을 통하여 층간 절연막(70) 상부와 반도체층(40)의 소스/드레인 영역과 각각 연결되어지도록 소스/드레인 전극 물질을 적층한 후, 도핑 허용하여 소스/드레인 전극(100)을 형성한다. Thereafter, the through the contact hole 80 allows the interlayer insulating film 70 is then so are respectively connected to the source / drain regions of the upper and the semiconductor layer 40 is laminated to the source / drain electrode material, doping the source / drain electrodes to form a (100). 또한, 상기 스토리지부(B)는 층간 절연막(70) 상부에 캐패시터의 하부 전극(30)과 대응하여 소스/드레인 전극 물질로 캐패시터의 상부 전극(90)을 형성한다. In addition, the storage section (B) is formed in the upper electrode 90 of the capacitor with an interlayer insulating film 70, lower electrode 30 and the corresponding source / drain electrode material of the capacitor at the top.

이 후, 상기 스토리지부(B)의 상부 전극(90), 박막트랜지스터부(A)의 소스/드레인 전극(100)과 층간 절연막(70)의 상부 전면에 걸쳐 실리콘 산화막(SiO 2 ), 실리콘 질화막(SiNx) 및 실리콘 산화막/실리콘 질화막(SiO 2 /SiNx)의 적층막 중에 하나를 선택하여 무기막인 패시베이션막(110)을 형성한다. Thereafter, the storage section (B) the upper electrode 90, a thin film transistor part (A) source / drain electrode 100 and the silicon oxide film over the top front surface of the interlayer insulating film (70), (SiO 2), silicon nitride film of the (SiNx), and choose one of the stacked film of a silicon oxide film / a silicon nitride film (SiO 2 / SiNx) to form the passivation film 110, the inorganic film.

이 후, 상기 패시베이션막(110) 상부에 트랜지스터(B)의 소스/드레인 전극(100) 중 하나을 노출시키는 비아홀(120)을 형성하고 상기 비어홀(120)이 생성된 기판상에 제 1전극인 애노드 전극(130)을 형성하고 패터닝한다. Thereafter, the passivation film 110, a first electrode on the form the hanaeul via hole 120 for exposing of the upper source / drain electrode 100 of the transistor (B) and the via hole 120 to create a substrate an anode forming the electrodes 130 and is patterned.

상기 애노드 전극(130)을 포함하는 기판 전면에 화소 분리층으로 사용되는 회소 정의막(140)을 도포하고 패터닝하여 상기 애노드 전극(130)의 상부 표면의 일부가 노출되도록 개구부를 형성한 다음, 상기 개구부내에 노출된 상기 애노드 전극(130) 상부에 유기 발광층을 포함하는 유기막(150)과 제 2전극인 캐소드 전극(160)을 형성한다. Forming an opening such that a portion of the top surface of the anode electrode 130 exposed by applying and patterning a picture element defining layer 140 is used as the pixel isolation layer on the substrate surface including the anode electrode 130, and then, the to form the said anode electrode 130, an organic film 150 and the second electrode is a cathode electrode 160 including an organic emission layer on the top exposed in the opening.

상기한 바와 같은 구조를 갖는 종래의 유기전계 발광소자의 제조 방법과 이에 따른 문제점은 다음과 같다. Production method and its problems of the conventional organic electroluminescent device having a structure as described above is as follows.

상기 유기전계 발광소자에서 요구되는 게이트 절연막(SiO2 혹은 SiNx : 40)두께는 보통 1000Å이상 유지되므로, 적정 캐패시터값을 만족하기 위하여 상기 스토리지부에 상부 전극의 면적을 증가시켜야 함에 따라, 단차 발생으로 인한 고개구율을 실현할 수 없는 문제점이 있다. The organic light gate insulating film is required in the light emitting device: Since (SiO2 or SiNx 40) thickness is maintained over normal 1000Å, as the need to increase the area of ​​the upper electrode in the storage section in order to satisfy the optimum capacitor value, due to the step difference occurs there is a problem that the aperture ratio can not be realized.

즉, 이와 같은 문제점을 보완하여 고개구율을 실현하기 위해서는 상기 스토 리지부의 절연 두께를 감소시켜 단차를 줄이고, 캐패시터값을 증가시켜 크로스토크로 인한 공정 불량을 없도록 하는 실행 과제를 겪어야 한다. That is, in order to realize a high aperture ratio to compensate for such problems to undergo a running task to reduce the insulating thickness of the ridge portion to reduce the testosterone level difference, by increasing the capacitor value, so that the process failure due to the cross talk.

본 발명의 목적은 유기전계 발광소자에서 스토리지부의 캐패시터값을 증가시키는 구조를 제공하는데 있다. An object of the present invention is to provide a structure for increasing the value of the capacitor storage section in the organic EL device.

본 발명의 다른 목적은 유기전계 발광소자에서 스토리지부의 절연막 두께를 줄여 고개구율을 제공하는데 있다. Another object of the present invention to provide a high aperture ratio by reducing the thickness of the insulating film storage section in the organic EL device.

본 발명의 또 다른 목적은 유기전계 발광소자에서 애노드 전극과 스토리지부에서 발생되는 크로스 토크로 인한 공정 불량이 없도록 하는 것을 제공하는데 있다. A further object of the present invention to provide a process to prevent damage caused by the cross talk generated in the anode electrode and the storage section in the organic EL device.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 1실시예에 따른 유기전계 발광소자의 구조는 In order to achieve the object as described above, the structure of the organic EL device according to the first embodiment of the present invention

박막트랜지스터부와 스토리지부를 구비한 기판과; Having a thin film transistor portion and storage section and the substrate;

상기 박막트랜지스터부에 형성하는 제 1반도체층 패턴과 상기 스토리지부에 형성하는 제 2반도체층 패턴과; A second semiconductor layer pattern formed on the first semiconductor layer pattern to the storage section formed on the thin film transistor portion and;

상기 기판 전면에 걸쳐 형성하고 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막과; A gate insulating film formed over the front substrate provided with a trench above the second semiconductor layer pattern;

상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과; Formed in the thin film transistor section, and the first metal film pattern is formed so as to correspond to the channel region of the first semiconductor layer pattern;

상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 형성하는 제 2금속막 패턴과; The second metal film pattern formed in the storage section is formed in the trench so as to correspond to the upper layer and the second semiconductor patterns;

상기 기판 전면에 형성하는 층간 절연막과; An interlayer insulating film formed on the substrate surface and;

상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 형성되는 소스/드레인 전극과; The gate insulating film and the interlayer insulating film a source / drain formed on a contact hole connected to the source / drain region of the first semiconductor layer pattern through electrode;

상기 기판 전면에 걸쳐 형성하는 패시베이션막과; A passivation film formed over the substrate surface and;

상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과; A first electrode connected to the passivation film and either one electrode of the source / drain electrodes through a via hole at the top and formed by patterning and;

상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 것을 특징으로 한다. Characterized in that for forming the first organic layer and a second electrode including an organic emission layer on the first electrode.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 1실시예에 따른 유기전계 발광소자의 제조 방법은 In order to achieve the object described above, the method of manufacturing an organic EL device according to the first embodiment of the present invention

박막트랜지스터부와 스토리지부를 구비한 기판을 형성하는 단계와; Forming a substrate having a thin film transistor portion and storage section and;

상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부에는 제 2반도체층 패턴을 형성하는 단계와; And forming a second semiconductor layer pattern and the thin film transistor portion has a first semiconductor layer pattern to the storage section has;

상기 기판과 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막을 형성하는 단계와; Forming the substrate and the first gate insulating layer having a trench on the second semiconductor layer and the upper pattern;

상기 박막트랜지스터부와 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와; Forming a first metal film pattern so as to correspond to the thin film transistor portion and the channel region of the first semiconductor layer pattern;

상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와; Forming a second metal layer pattern for the trench so that the top corresponding to the storage section to the second semiconductor layer pattern;

상기 기판 전면에 층간 절연막을 형성하는 단계와; Forming an interlayer insulating film on the substrate surface;

상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 소스/드레인 전극을 형성하는 단계와; A step of passing through the gate insulating film and the interlayer insulating film to form the first source / drain electrode on the contact hole connected to the source / drain regions of the semiconductor layer pattern;

상기 기판 전면에 걸쳐 패시베이션막을 형성하는 단계와; The method comprising the steps of forming a passivation film over the substrate surface;

상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와; Forming by patterning the source / first electrode connected with one electrode of the drain electrode through the via hole in the passivation film and the upper;

상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 제조 방법인 것을 특징으로 한다. It characterized in that the method comprises the step of forming the first organic layer and a second electrode including an organic emission layer on the first electrode.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 2실시예에 따른 유기전계 발광소자의 구조는 In order to achieve the object as described above, the structure of the organic EL device according to the second embodiment of the present invention

박막트랜지스터부와 스토리지부를 구비한 기판과; Having a thin film transistor portion and storage section and the substrate;

상기 박막트랜지스터부에 형성하는 제 1반도체층 패턴과 상기 스토리지부에 형성하는 제 2반도체층 패턴과; A second semiconductor layer pattern formed on the first semiconductor layer pattern to the storage section formed on the thin film transistor portion and;

상기 기판 전면에 걸쳐 형성되는 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막과; A gate insulating layer having a trench on the second semiconductor layer pattern is formed over the upper substrate and the front;

상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과; Formed in the thin film transistor section, and the first metal film pattern is formed so as to correspond to the channel region of the first semiconductor layer pattern;

상기 제 2반도체층 패턴 상부를 제외한 기판 전면에 형성하는 층간 절연막과; The first interlayer insulating film formed on the substrate surface other than the second semiconductor layer and the upper pattern;

상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 형성하는 소스/드레인 전극과; The gate insulating film, and penetrating the interlayer insulating film wherein said source of forming a contact hole connected to the source / drain region of the first semiconductor layer pattern / drain electrodes;

상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 형성하는 제 2금속막 패턴과; The second metal film pattern formed in the storage section is formed in the trench so as to correspond to the upper layer and the second semiconductor patterns;

상기 기판 전면에 걸쳐 형성하는 패시베이션막과; A passivation film formed over the substrate surface and;

상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과; A first electrode connected to the passivation film and either one electrode of the source / drain electrodes through a via hole at the top and formed by patterning and;

상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 것을 특징으로 한다. Characterized in that for forming the first organic layer and a second electrode including an organic emission layer on the first electrode.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 제 2실시예에 따른 유기전계 발광소자의 제조 방법은 In order to achieve the object described above, the method of manufacturing an organic EL device according to the second embodiment of the present invention,

박막트랜지스터부와 스토리지부를 구비한 기판을 형성하는 단계와; Forming a substrate having a thin film transistor portion and storage section and;

상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부에는 제 2반도체층 패턴을 형성하는 단계와; And forming a second semiconductor layer pattern and the thin film transistor portion has a first semiconductor layer pattern to the storage section has;

상기 기판에 게이트 절연막을 형성하는 단계와; Forming a gate insulating film on the substrate;

상기 박막트랜지스터부와 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와; Forming a first metal film pattern so as to correspond to the thin film transistor portion and the channel region of the first semiconductor layer pattern;

상기 제 2반도체층 패턴 상부를 제외한 기판 전면에 층간 절연막을 형성하는 단계와; Forming a first interlayer insulating film on the substrate surface except for the top and the second semiconductor layer pattern;

상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 소스/드레인 전극을 형성하는 단계와; A step of passing through the gate insulating film and the interlayer insulating film to form the first source / drain electrode on the contact hole connected to the source / drain regions of the semiconductor layer pattern;

상기 게이트 절연막 상부에 트랜치를 형성하는 단계와; And forming a trench in the gate insulating film thereon;

상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와; Forming a second metal layer pattern for the trench so that the top corresponding to the storage section to the second semiconductor layer pattern;

상기 기판 전면에 걸쳐 패시베이션막을 형성하는 단계와; The method comprising the steps of forming a passivation film over the substrate surface;

상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와; Forming by patterning the source / first electrode connected with one electrode of the drain electrode through the via hole in the passivation film and the upper;

상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계를 포함하는 제조 방법인 것을 특징으로 한다. It characterized in that the method comprises the step of forming the first organic layer and a second electrode including an organic emission layer on the first electrode.

이하, 본 발명의 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. Hereinafter, it will be described in detail with reference to the accompanying drawings of the present invention.

도 2a 내지 도 2e는 본 발명의 제 1실시예에 따른 유기전계 발광소자의 제조 공정을 순서적으로 도시한 단면도이다. Figures 2a-2e is a cross-sectional view showing the manufacturing process of the organic EL device according to the first embodiment of the present invention in sequence.

먼저, 도 2a에서 보는 바와 같이 상기 유기전계 발광소자는 박막트랜지스터부(A), 스토리지부(B)를 구비하고 있으며, 유리나 합성 수지 등으로 이루어진 절연 기판(200)과 상기 기판(200) 상부로부터 유출되는 불순물을 막아 주기 위해 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(210)을 형성한다. First, FIG. The organic electroluminescent device as shown in 2a is provided with a thin film transistor part (A), storage section (B), from an upper insulation made of glass or synthetic resin such as substrate 200 and the substrate 200 in order to prevent the flowing out of the impurity to choose one of the stacked film of the silicon oxide film (SiO2), silicon nitride (SiNx) and silicon oxide film / a nitride film (SiO2 / SiNx) is formed a buffer layer (210).

상기 버퍼층(210)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성 하는 것이 바람직하다. The buffer layer 210 is not necessarily have to be formed, it is optionally desirable to form the.

상기 버퍼층(210) 상에 비정질 실리콘막을 도포하고 결정화시켜 형성된 폴리 실리콘막을 상기 박막트랜지스터부(A), 스토리지부(B)에 구비되도록 패터닝하고 상기 구비된 폴리 실리콘막을 포함하는 상기 기판 전면에 걸쳐 게이트 절연막(240)을 형성한다. Over the buffer layer 210 a by applying and crystallized amorphous silicon film is a polysilicon film formed on the substrate surface, including patterned to having the thin film transistor part (A), storage section (B) and the having the polysilicon film gate to form an insulating layer 240.

다음, 도 2b에서 보는 바와 같이 상기 게이트 절연막(240) 상부에 상기 박막트랜지스터부(A)에 정의된 폴리 실리콘막의 채널 영역과 대응되도록 게이트 전극 물질을 증착 및 패터닝하여 제 1금속막 패턴(250)을 형성하고 상기 제 1금속막 패턴(250)을 마스크로 하여 상기 박막트랜지스터부(A)의 폴리 실리콘막을 이온 도핑함으로써, 소스 영역, 드레인 영역을 정의하고 채널 영역을 포함하는 제 1반도체층 패턴(220)을 형성하고 상기 스토리지부(B)에 구비된 폴리 실리콘막이 캐패시터의 하부 전극이 되는 제 2반도체층 패턴(230)을 형성한다. Next, As shown in FIG. 2b by depositing and patterning the gate electrode material that corresponds with the polysilicon film channel region defined in the thin film transistor part (A) above the gate insulating film 240, the first metal layer pattern (250) the formation and the first semiconductor layer pattern including the first metal film by ion-doped polysilicon film having a pattern 250 and the thin film transistor part (a) as a mask to the source region, defining a drain region and a channel region ( 220) to be formed and forming the storage section (B) a second semiconductor layer pattern 230, the polysilicon film is a lower electrode of a capacitor provided in the.

또한, 상기 스토리지부(B)에 캐패시터의 상부 전극을 형성하기 위하여 상기 게이트 절연막(240)의 전체 두께인 900Å 내지 1100Å을 1/2인 450Å 내지 550Å으로 식각하여 트랜치(270)를 형성하고 상기 스토리지부(B)의 트랜치(270)를 구비한 게이트 절연막(240) 상부에 제 2반도체층 패턴(230)과 대응되도록 게이트 전극 물질을 500Å내지 1000Å의 두께로 증착하여 캐패시터의 상부 전극이 되는 제 2금속막 패턴(280)을 형성한다. Further, in order to form the upper electrode of the capacitor in the storage section (B) to form a trench 270 is etched to a total thickness of 900Å to 1100Å on the gate insulating layer 240 by one-half of 450Å to 550Å the story second depositing a gate electrode material such that the second corresponds to the semiconductor layer pattern 230, the upper gate insulating layer 240 having the trenches 270 of the portion (B) to a thickness of 500Å to 1000Å which the upper electrode of the capacitor the metal film to form a pattern 280.

여기서, 게이트 절연막(240) 상부에 트랜치(270)를 형성하여 캐패시터의 상,하부 전극 사이에 간격을 줄임으로써 캐패시터의 용량을 증가시키고 표면적을 줄일 수 있다. Here, forming a trench 270 on the upper gate insulating film 240, and by reducing the gap between the upper and lower electrodes of the capacitors may increase the capacity of the capacitor and reduce surface area. 상기 트랜치(270)는 건식식각 방법에 의하여 형성할 수 있다. The trench 270 may be formed by a dry etching method.

또한, 상기 게이트 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy)를 포함하는 하나 이상의 금속으로 이루어진다. In addition, the gate electrode material is formed of at least one metal containing molybdenum (Mo), molybdenum alloy (Mo alloy), aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag alloy) .

다음, 도 2c에서 보는 바와 같이 상기 기판 전면에 걸쳐 층간 절연막(260)을 형성하고 상기 층간 절연막(260)과 게이트 절연막(240)을 관통시켜, 상기 제 1반도체층 패턴(220)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘택홀(290)을 형성하고 상기 박막트랜지스터부(A)의 콘택홀(290)을 통하여 상기 층간 절연막(260) 상부와 제 1반도체층 패턴(220)의 소스/드레인 영역이 각각 연결되도록 소스/드레인 전극 물질을 증착하고 패터닝하여 소스/드레인 전극(300)을 형성한다. Next, also by As shown in 2c and an interlayer insulating film 260 over the substrate surface pass through the interlayer insulating film 260 and the gate insulating film 240, and the source region of the first semiconductor layer pattern 220 forming a contact hole 290, a predetermined portion of the drain region so as to be exposed to a source of the inter-layer insulating film 260, the top of the first semiconductor layer pattern 220 through the contact holes 290 of the part (a) and the thin film transistor / and depositing a source / drain electrode material so that the drain regions connected, respectively, and patterned to form a source / drain electrode 300.

다음, 도 2d에서 보는 바와 같이 상기 박막트랜지스터부(A)와 스토리지부(B)를 포함하는 기판 전면에 걸쳐 패시베이션막(310)을 15000Å의 두께로 형성하고, 상기 박막트랜지스터부(A)의 소스/드레인 전극(300) 중에 어느 한 전극이 노출되도록 페시베이션막(310)을 식각하여 비어홀(320)을 형성한다. Next, the source of the thin film transistor part (A) and a storage section formed in the passivation film 310 over the entire surface of the substrate containing the (B) to a thickness of 15000Å, and the thin film transistor part (A) as shown in Figure 2d / so that one electrode is exposed to the drain electrode 300 by etching the passivation film 310 to form a via hole 320.

여기서 상기 패시베이션막(310)으로는 무기 절연막을 사용하며 SiO2, SiNx 또는 이들의 적층막을 사용할 수 있다. Wherein in the passivation film 310 using the inorganic insulating film, and can be used SiO2, SiNx or a laminate.

다음, 도 2e에서 보는 바와 같이 상기 비어홀(320)을 통하여 상기 박막트랜지스터부(A)의 소스/드레인 전극(300) 중에 어느 하나의 전극과 연결되도록 기판 전면에 걸쳐 제 1전극(330)을 형성하고 패터닝하여 상기 박막트랜지스터부(A)와 스토리지부(B)의 일부분에 형성한다. And then, forming the via hole 320 and the thin film transistor part (A) source / drain electrodes 300, the first electrode 330 over the substrate surface to be coupled with any of the electrode during the via as shown in Fig. 2e the patterning forms a portion of the thin film transistor part (a) and the storage section (B).

다음, 상기 제 1전극(330)이 형성된 기판 전면에 걸쳐 화소 분리층으로 사용되는 화소 정의막(340)을 도포한 후, 패터닝하여 상기 제 1전극(330)의 상부 표면의 일부가 노출되도록 개구부를 형성하고 상기 개구부내에 노출된 상기 제 1전극(330) 상부에 유기 발광층을 포함하는 유기막(350)과 제 2전극(360)을 형성한다. Next, the first opening so that after the application of the pixel defining layer 340 is used as the pixel isolation layer, patterned with a portion of the top surface of the first electrode 330 exposed over the substrate surface formed with a first electrode 330 the formation and to form the organic film 350 and the second electrode 360 ​​including an organic emission layer on top of the first electrode 330 exposed in the opening.

여기서, 상기 화소정의막(340)은 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 하나의 물질로 이루어진다. Here, the pixel defining layer 340 is made of a material selected from the group consisting of acrylic resin, benzocyclobutene (BCB) and polyimide (PI).

또한, 상기 제 1전극이 애노드 전극인 경우 제 2전극은 캐소드 전극이며 반대로 상기 제 1전극이 캐소드 전극인 경우 제 2전극은 애노드 전극이 된다. In the case where the first electrode is an anode electrode, the second electrode is opposed to the cathode electrode when the first electrode is a cathode electrode, the second electrode is an anode electrode.

도 3a 내지 도 3e는 본 발명의 제 2실시예에 따른 유기전계 발광소자의 제조 공정을 순서적으로 도시한 단면도이다. Figures 3a-3e is a cross-sectional view showing the manufacturing process of the organic EL device according to the second embodiment of the present invention in sequence.

먼저, 도 3a에서 보는 바와 같이 상기 유기전계 발광소자는 박막트랜지스터부(A), 스토리지부(B)를 구비하고 있으며, 유리나 합성 수지 등으로 이루어진 절연 기판(200)과 상기 기판(200) 상부로부터 유출되는 불순물을 막아 주기 위해 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(210)을 형성한다. First, FIG. The organic electroluminescent device as shown in 3a is provided with a thin film transistor part (A), storage section (B), from an upper insulation made of glass or synthetic resin such as substrate 200 and the substrate 200 in order to prevent the flowing out of the impurity to choose one of the stacked film of the silicon oxide film (SiO2), silicon nitride (SiNx) and silicon oxide film / a nitride film (SiO2 / SiNx) is formed a buffer layer (210).

상기 버퍼층(210)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성하는 것이 바람직하다. The buffer layer 210 is not necessarily have to be formed, it is optionally desirable to form the.

다음, 상기 버퍼층(210) 상에 비정질 실리콘막을 도포하고 결정화시켜 형성된 폴리 실리콘막을 상기 박막트랜지스터부(A), 스토리지부(B)에 구비되도록 패터 닝하여 제 1반도체층 패턴(220) 및 제 2반도체층 패턴(230)을 형성하고 상기 제 1 및 제 2반도체층 패턴(220, 230)이 형성된 기판 전면에 걸쳐 게이트 절연막(240)을 형성한다. Next, an amorphous silicon coating film on the buffer layer 210 and crystallized to a polysilicon film formed in the thin film transistor part (A), storage section (B) by patterning to provided in the first semiconductor layer pattern 220 and the second forming a semiconductor layer pattern 230 and a gate insulating layer 240 over a substrate over which the first and the second semiconductor layer pattern 220 and 230 are formed.

다음, 도 3b에서 보는 바와 같이 상기 제 2반도체층 패턴(230) 상부에 상기 게이트 절연막의 일부를 식각하여 트랜치를 형성하고 상기 구비된 폴리 실리콘막을 포함하는 상기 기판 전면에 걸쳐 게이트 절연막(240)을 형성한 후, 상기 게이트 절연막(240) 상부에 상기 박막트랜지스터부(A)에 정의된 폴리 실리콘막의 채널 영역과 대응되도록 게이트 전극 물질을 증착 및 패터닝하여 제 1금속막 패턴(250)을 형성하고 상기 제 2반도체층 패턴(230)에 대응하는 제 2금속막 패턴을(280) 형성한다. Next, the second semiconductor layer pattern 230, the gate insulating layer 240 over the substrate surface, including forming a trench by etching a portion of the gate insulating film on an upper and a polysilicon film having the above as shown in Figure 3b formed after, thereby forming a polysilicon film, the channel region and corresponding to depositing a gate electrode material and patterning the first metal layer pattern 250 is defined in the thin film transistor part (a) above the gate insulating film 240, the 2 to form a second metal film pattern corresponding to the semiconductor layer pattern 230, 280.

이어서, 상기 기판 전면에 걸쳐 층간 절연막(260)을 형성하고 상기 층간 절연막(260)과 게이트 절연막(240)을 관통시켜, 상기 제 1반도체층 패턴(220)의 소스 영역과 드레인 영역의 소정 부분이 노출되도록 콘택홀(290)을 형성하고, 상기 스토리지부(B)의 제 2반도체층 패턴(230) 상부에 정의된 상기 층간 절연막을 제거한다. Then, by forming an interlayer insulating film 260 over the substrate surface and passes through the interlayer insulating film 260 and the gate insulating layer 240, a predetermined portion of the source region and the drain region of the first semiconductor layer pattern 220 forming a contact hole 290 is exposed, and removing said insulating film between layers is defined in the second upper semiconductor layer pattern 230 of the storage section (B).

다음, 도 3c에서 보는 바와 같이 상기 박막트랜지스터부(A)의 콘택홀(290)을 통하여 층간 절연막(260) 상부와 제 1반도체층 패턴(220)의 소스/드레인 영역이 각각 연결되도록 소스/드레인 전극 물질을 증착하고 패터닝하여 소스/드레인 전극(300)을 형성하고, 상기 스토리지부(B)의 트랜치(270)를 구비한 상기 게이트 절연막(240) 상부에 제 2반도체층 패턴(230)과 대응되도록 소스/드레인 전극 물질을 5400Å 내지 5600Å의 두께로 증착하여 캐패시터의 상부 전극이 되는 제 2금속막 패턴(280)을 형성한다. Next, the source / drain such that the source / drain region of the interlayer insulating film 260, the top of the first semiconductor layer pattern 220 through the contact holes 290 of the thin film transistor part (A) connected to each, as shown in Figure 3c depositing an electrode material and patterning the source / drain electrode 300, the formation, and the second semiconductor layer pattern 230 and the corresponding upper part of the the gate insulating film 240 having the trenches 270 of the storage section (B) so that the source / drain electrode material is deposited to a thickness of 5400Å to 5600Å to form a second metal layer pattern 280 is the upper electrode of the capacitor.

여기서, 상기 소스/드레인 전극 물질은 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag), 은 합금(Ag alloy)를 포함하는 하나 이상의 금속으로 이루어진다. Here, the source / drain electrode material is molybdenum (Mo), molybdenum alloy (Mo alloy), aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy of one or more metal containing (Ag alloy) It consists of.

다음, 도 3d에서 보는 바와 같이 상기 박막트랜지스터부(A)와 스토리지부(B)를 포함하는 기판 전면에 걸쳐 패시베이션막(310)을 14000Å 내지 16000Å의 두께로 형성하고, 상기 박막트랜지스터부(A)의 소스/드레인 전극(300) 중에 어느 한 전극이 노출되도록 페시베이션막(310)을 식각하여 비어홀(320)을 형성한다. Next, As shown in FIG. 3d forming the passivation film 310 over the substrate surface including the thin film transistor part (A) and the storage section (B) to a thickness of 14000Å to 16000Å, and the thin film transistor part (A) any one electrode is exposed to the source / drain electrodes 300, so that by etching the passivation film 310 to form a via hole 320.

다음, 도 3e에서 보는 바와 같이 상기 비어홀(320)을 통하여 상기 박막트랜지스터부(A)의 소스/드레인 전극(300) 중에 어느 하나의 전극과 연결되도록 기판 전면에 걸쳐 제 1전극(330)을 형성하고 패터닝하여 상기 박막트랜지스터부(A)와 스토리지부(B)의 일부분에 형성한다. And then, forming the via hole 320 and the thin film transistor part (A) source / drain electrodes 300, the first electrode 330 over the substrate surface to be coupled with any of the electrode during the via as shown in Figure 3e the patterning forms a portion of the thin film transistor part (a) and the storage section (B).

다음, 상기 제 1전극(330)이 형성된 기판 전면에 걸쳐 화소 분리층으로 사용되는 화소 정의막(340)을 도포한 후, 패터닝하여 상기 제 1전극(330)의 상부 표면의 일부가 노출되도록 개구부를 형성하고 상기 개구부내에 노출된 상기 제 1전극(330) 상부에 유기 발광층을 포함하는 유기막(350)과 제 2전극(360)을 형성한다. Next, the first opening so that after the application of the pixel defining layer 340 is used as the pixel isolation layer, patterned with a portion of the top surface of the first electrode 330 exposed over the substrate surface formed with a first electrode 330 the formation and to form the organic film 350 and the second electrode 360 ​​including an organic emission layer on top of the first electrode 330 exposed in the opening.

여기서, 상기 화소정의막(340)은 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 하나의 물질로 이루어진다. Here, the pixel defining layer 340 is made of a material selected from the group consisting of acrylic resin, benzocyclobutene (BCB) and polyimide (PI).

또한, 상기 제 1전극이 애노드 전극인 경우 제 2전극은 캐소드 전극이며 반 대로 상기 제 1전극이 캐소드 전극인 경우 제 2전극은 애노드 전극이 된다. In the case where the first electrode is an anode electrode, the second electrode is a cathode electrode, and if the first electrode is a cathode electrode as a half second electrode is an anode electrode.

이상과 같이, 본 실시 예에서는 캐패시터의 상부 전극으로 소스/드레인 전극 물질을 사용하고 캐패시터 상,하부 전극 사이의 절연막 두께를 작게 하여 캐패시터의 용량을 크게 함으로서 캐패시터의 면적을 줄이고 또한 상기 제 1전극(330)과 상기 캐패시터의 상부 전극 사이의 절연막 두께를 두껍게 할 수 있어, 제 1전극과 캐패시터 상부 전극이 오버랩(overlap)되는 경우 발생되는 커플링 캡(coupling cap)의 문제를 방지할 수 있기 때문에 제 1전극을 캐패시터 상부로 확장할 수 있음에 따라 개구율을 높일 수 있다. As described above, in this embodiment, reduced to reduce the area of ​​the by increasing the capacitance of the capacitor the capacitor to the insulating film thickness between the use of the source / drain electrode material as the upper electrode of the capacitor and the capacitor upper and lower electrodes also the first electrode ( since 330) and so it is possible to increase the insulating film thickness between the upper electrode of the capacitor, first to avoid the problem of the coupling cap (coupling cap) is generated when the first electrode and the capacitor upper electrode overlaps (overlap) the in accordance with that to extend the first electrode to the capacitor upper aperture ratio it can be improved.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Wherein in a preferred embodiment it has been with reference to describe, to vary the invention within the scope not departing from the spirit and scope of the invention as set forth in the claims below are those skilled in the art modifications and variations of the present invention it will be appreciated that it can be.

상기한 바와 같은 본 발명은 고개구율을 위한 유기전계 발광소자에 관한 것으로서, 상기 스토리지부의 절연막 두께를 줄여 단차를 감소시키고 애노드 전극을 상기 유기전계 발광소자의 스토리지부까지 형성시켜 고개구율을 높이고 크로스토크를 포함하는 공정 불량이 발생되지 않는 것을 특징으로 한다. The present invention as described above relates to an organic electroluminescent device for high aperture ratio, and to reduce the insulating thickness of the storage section reduces a step to form the anode electrode to the storage section of the organic light emitting device to increase the rate of an opening cross- that the process defect including a torque is not generated and characterized.

Claims (27)

  1. 박막트랜지스터부와 스토리지부를 구비한 기판과; Having a thin film transistor portion and storage section and the substrate;
    상기 박막트랜지스터부에 형성하는 제 1반도체층 패턴과 상기 스토리지부에 형성하는 제 2반도체층 패턴과; A second semiconductor layer pattern formed on the first semiconductor layer pattern to the storage section formed on the thin film transistor portion and;
    상기 기판 전면에 걸쳐 형성하고 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막과; A gate insulating film formed over the front substrate provided with a trench above the second semiconductor layer pattern;
    상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과; Formed in the thin film transistor section, and the first metal film pattern is formed so as to correspond to the channel region of the first semiconductor layer pattern;
    상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 형성하는 제 2금속막 패턴과; The second metal film pattern formed in the storage section is formed in the trench so as to correspond to the upper layer and the second semiconductor patterns;
    상기 기판 전면에 형성하는 층간 절연막과; An interlayer insulating film formed on the substrate surface and;
    상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 형성되는 소스/드레인 전극과; The gate insulating film and the interlayer insulating film a source / drain formed on a contact hole connected to the source / drain region of the first semiconductor layer pattern through electrode;
    상기 기판 전면에 걸쳐 형성하는 패시베이션막과; A passivation film formed over the substrate surface and;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과; A first electrode connected to the passivation film and either one electrode of the source / drain electrodes through a via hole at the top and formed by patterning and;
    상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 것을 특징으로 하는 유기전계 발광소자. The organic electroluminescent device, characterized in that for forming the first organic layer and a second electrode including an organic emission layer on the first electrode.
  2. 제 1항에 있어서, 상기 제 1전극은 스토리지부의 일부에 형성되는 것을 특징으로 하는 유기전계 발광소자. The method of claim 1, wherein the organic electroluminescent device, characterized in that formed on a portion of the first electrode is a storage section.
  3. 제 1항에 있어서, 상기 제 2반도체층 패턴은 캐패시터의 하부전극인 것을 특징으로 하는 유기전계 발광소자. The method of claim 1, wherein the second semiconductor layer pattern of the organic electroluminescent device, characterized in that the lower electrode of the capacitor.
  4. 제 1항에 있어서, 상기 제 1금속막 패턴은 게이트 전극이고, 상기 제 2금속막 패턴은 캐패시터의 상부 전극인 것을 특징으로 하는 유기전계 발광소자. The method of claim 1 wherein the first metal layer pattern is a gate electrode, an organic electroluminescent device, characterized in that the upper electrode of the second metal film pattern is a capacitor.
  5. 제 1항에 있어서, 상기 스토리지부의 트랜치를 구비한 게이트 절연막 두께는 450Å 내지 550Å인 것을 특징으로 하는 유기전계 발광소자. The method of claim 1, wherein the organic electroluminescent device with a gate insulating film thickness of 450Å to 550Å characterized in that includes a trench in the storage section.
  6. 제 1항에 있어서, 상기 패시베이션막은 실리콘 산화막(SiO2) 물질인 것을 특징으로 하는 유기전계 발광소자. The method of claim 1, wherein the organic electroluminescent device, characterized in that the passivation film is a silicon oxide film (SiO2) materials.
  7. 제 6항에 있어서, 상기 패시베이션막의 두께는 14000Å 내지 16000Å인 것을 특징으로 하는 유기전계 발광소자. The method of claim 6, wherein the organic electroluminescent device as the passivation film thickness is characterized in that to 14000Å 16000Å.
  8. 박막트랜지스터부와 스토리지부를 구비한 기판을 형성하는 단계와; Forming a substrate having a thin film transistor portion and storage section and;
    상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부에는 제 2반도체층 패턴을 형성하는 단계와; And forming a second semiconductor layer pattern and the thin film transistor portion has a first semiconductor layer pattern to the storage section has;
    상기 기판과 상기 제 2반도체층 패턴 상부에 트랜치를 구비하는 게이트 절연막을 형성하는 단계와; Forming the substrate and the first gate insulating layer having a trench on the second semiconductor layer and the upper pattern;
    상기 박막트랜지스터부와 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와; Forming a first metal film pattern so as to correspond to the thin film transistor portion and the channel region of the first semiconductor layer pattern;
    상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와; Forming a second metal layer pattern for the trench so that the top corresponding to the storage section to the second semiconductor layer pattern;
    상기 기판 전면에 층간 절연막을 형성하는 단계와; Forming an interlayer insulating film on the substrate surface;
    상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 소스/드레인 전극을 형성하는 단계와; A step of passing through the gate insulating film and the interlayer insulating film to form the first source / drain electrode on the contact hole connected to the source / drain regions of the semiconductor layer pattern;
    상기 기판 전면에 걸쳐 패시베이션막을 형성하는 단계와; The method comprising the steps of forming a passivation film over the substrate surface;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와; Forming by patterning the source / first electrode connected with one electrode of the drain electrode through the via hole in the passivation film and the upper;
    상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계인 것을 특징으로 하는 유기전계 발광소자의 제조 방법. The method of manufacturing an organic electroluminescent device, characterized in that the step of forming the first organic layer and a second electrode including an organic emission layer on the first electrode.
  9. 제 8항에 있어서, 상기 게이트 절연막을 450Å 내지 550Å으로 식각하여 스토리지부의 트랜치를 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법. The method of claim 8 wherein the method of manufacturing an organic electroluminescent device characterized by forming a trench in the storage section by etching the gate insulating film as 450Å to 550Å.
  10. 제 9항에 있어서, 상기 트랜치는 건식 식각 방법에 의하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법. 10. The method of claim 9, wherein the trench method of manufacturing an organic electroluminescent device characterized by forming, by a dry etching method.
  11. 제 8항에 있어서, 상기 트랜치 상부에 게이트 전극 물질을 증착하여 제 2금속막 패턴을 형성한 것을 특징으로 하는 유기전계 발광소자의 제조 방법. The method of claim 8 wherein the method of manufacturing an organic electroluminescent device, characterized in that the formation of the second metal film pattern by depositing a gate electrode material in the trench above.
  12. 제 8항에 있어서, 상기 패시베이션막은 실리콘 산화막(SiO2) 물질인 것을 특징으로 하는 유기전계 발광소자의 제조 방법. The method of claim 8 wherein the method of manufacturing an organic electroluminescent device, characterized in that the passivation film is a silicon oxide film (SiO2) materials.
  13. 제 12항에 있어서, 상기 패시베이션막의 두께는 14000Å 내지 16000Å인 것을 특징으로 하는 유기전계 발광소자의 제조 방법. 13. The method of claim 12, for producing an organic electroluminescent device as the passivation film thickness is characterized in that to 14000Å 16000Å.
  14. 박막트랜지스터부와 스토리지부를 구비한 기판과; Having a thin film transistor portion and storage section and the substrate;
    상기 박막트랜지스터부에 형성하는 제 1반도체층 패턴과 상기 스토리지부에 형성하는 제 2반도체층 패턴과; A second semiconductor layer pattern formed on the first semiconductor layer pattern to the storage section formed on the thin film transistor portion and;
    상기 기판 전면에 걸쳐 형성되고 상기 제 2반도체층 패턴 상부에 트랜치를 구비한 게이트 절연막과; A is formed over the front substrate provided with a trench above the second gate insulating film and the semiconductor layer pattern;
    상기 박막트랜지스터부에 형성하고 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 형성하는 제 1금속막 패턴과; Formed in the thin film transistor section, and the first metal film pattern is formed so as to correspond to the channel region of the first semiconductor layer pattern;
    상기 제 2 반도체층 패턴 상부를 제외한 기판 전면에 형성하는 층간 절연막과; The first interlayer insulating film formed on the substrate surface other than the second semiconductor layer and the upper pattern;
    상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 형성하는 소스/드레인 전극과; The gate insulating film, and penetrating the interlayer insulating film wherein said source of forming a contact hole connected to the source / drain region of the first semiconductor layer pattern / drain electrodes;
    상기 스토리지부에 형성하고 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 형성하는 제 2금속막 패턴과; The second metal film pattern formed in the storage section is formed in the trench so as to correspond to the upper layer and the second semiconductor patterns;
    상기 기판 전면에 걸쳐 형성하는 패시베이션막과; A passivation film formed over the substrate surface and;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결하고 패터닝시켜 형성하는 제 1전극과; A first electrode connected to the passivation film and either one electrode of the source / drain electrodes through a via hole at the top and formed by patterning and;
    상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 것을 특징으로 하는 유기전계 발광소자. The organic electroluminescent device, characterized in that for forming the first organic layer and a second electrode including an organic emission layer on the first electrode.
  15. 제 14항에 있어서, 상기 제 1전극은 상기 박막트랜지스터부와 스토리지부에 형성되는 것을 특징으로 하는 유기전계 발광소자. 15. The method of claim 14, wherein the first electrode is an organic electroluminescent device, characterized in that formed in the TFT section and the storage section.
  16. 제 14항에 있어서, 상기 제 2반도체층 패턴은 캐패시터의 하부 전극인 것을 특징으로 하는 유기전계 발광소자. 15. The method of claim 14, wherein the second semiconductor layer pattern of the organic electroluminescent device, characterized in that the lower electrode of the capacitor.
  17. 제 14항에 있어서, 상기 제 1금속막 패턴은 게이트 전극이고, 상기 제 2금속막 패턴은 캐패시터의 상부 전극인 것을 특징으로 하는 유기전계 발광소자. 15. The method of claim 14 wherein the first metal film pattern is a gate electrode, an organic electroluminescent device, characterized in that the upper electrode of the second metal film pattern is a capacitor.
  18. 제 14항에 있어서, 상기 스토리지부의 트랜치를 구비한 게이트 절연막 두께는 450Å 내지 550Å인 것을 특징으로 하는 유기전계 발광소자. The method of claim 14, wherein the organic electroluminescent device with a gate insulating film thickness of 450Å to 550Å characterized in that includes a trench in the storage section.
  19. 제 14항에 있어서, 상기 패시베이션막은 실리콘 산화막(SiO2) 물질인 것을 특징으로 하는 유기전계 발광소자. The method of claim 14, wherein the organic electroluminescent device, characterized in that the passivation film is a silicon oxide film (SiO2) materials.
  20. 제 19항에 있어서, 상기 패시베이션막의 두께는 14000Å 내지 16000Å인 것을 특징으로 하는 유기전계 발광소자. The method of claim 19, wherein the organic electroluminescent device as the passivation film thickness is characterized in that to 14000Å 16000Å.
  21. 박막트랜지스터부와 스토리지부를 구비한 기판을 형성하는 단계와; Forming a substrate having a thin film transistor portion and storage section and;
    상기 박막트랜지스터부에는 제 1반도체층 패턴과 상기 스토리지부에는 제 2반도체층 패턴을 형성하는 단계와; And forming a second semiconductor layer pattern and the thin film transistor portion has a first semiconductor layer pattern to the storage section has;
    상기 기판에 게이트 절연막을 적층한 후, 상기 제 2반도체층 패턴 상부에 트랜치를 구비하도록 상기 게이트 절연막을 식각하는 단계와; And etching the gate insulating film to be provided with a laminate and then a gate insulating film on the substrate, the trench above the second semiconductor layer pattern;
    상기 박막트랜지스터부와 상기 제 1반도체층 패턴의 채널 영역과 대응되도록 제 1금속막 패턴을 형성하는 단계와; Forming a first metal film pattern so as to correspond to the thin film transistor portion and the channel region of the first semiconductor layer pattern;
    상기 기판 전면에 층간 절연막을 형성한 후, 상기 제 2반도체층 패턴 상부의 층간 절연막을 제거하는 단계와; After forming the interlayer insulating film on the substrate surface, and removing the second layer of the semiconductor pattern the upper interlayer insulating film;
    상기 게이트 절연막 및 층간 절연막을 관통하여 상기 제 1반도체층 패턴의 소스/드레인 영역과 연결된 콘택홀에 소스/드레인 전극을 형성하는 단계와; A step of passing through the gate insulating film and the interlayer insulating film to form the first source / drain electrode on the contact hole connected to the source / drain regions of the semiconductor layer pattern;
    상기 스토리지부와 상기 제 2반도체층 패턴과 대응되도록 상기 트랜치 상부에 제 2금속막 패턴을 형성하는 단계와; Forming a second metal layer pattern for the trench so that the top corresponding to the storage section to the second semiconductor layer pattern;
    상기 기판 전면에 걸쳐 패시베이션막을 형성하는 단계와; The method comprising the steps of forming a passivation film over the substrate surface;
    상기 패시베이션막 상부에 비어홀을 통하여 상기 소스/드레인 전극 중 어느 하나의 전극과 연결한 제 1전극을 패터닝시켜 형성하는 단계와; Forming by patterning the source / first electrode connected with one electrode of the drain electrode through the via hole in the passivation film and the upper;
    상기 제 1전극상에 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계인 것을 특징으로 하는 유기전계 발광소자의 제조 방법 Method of manufacturing an organic electroluminescent device, characterized in that the step of forming the first organic layer and a second electrode including an organic emission layer on the first electrode
  22. 제 21항에 있어서, 상기 스토리지부의 트랜치는 층간 절연막의 4900Å 내지 5100Å를 갖는 전체 두께와 게이트 절연막의 450Å 내지 550Å를 갖는 일부 두께를 식각하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법. 22. The method of claim 21, for producing an organic electroluminescent device characterized by forming the trenches in the storage section is etched some thickness having an aggregate 450Å to 550Å with a thickness of the gate insulating film having a 4900Å to 5100Å in the interlayer insulating film.
  23. 제 22항에 있어서, 상기 트랜치는 건식 식각 방법에 의하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법 The method of claim 22 wherein the method of manufacturing the organic electroluminescent device is characterized in that the trench is formed by a dry etching method
  24. 제 22항에 있어서, 상기 트랜치 상부에 소스/드레인 전극 물질을 증착하여 제 2금속막 패턴을 형성한 것을 특징으로 하는 유기전계 발광소자의 제조 방법. The method of claim 22 wherein the method of manufacturing an organic electroluminescent device, characterized in that by depositing a source / drain electrode material in the trench upper portion forming a second metal film pattern.
  25. 제 21항에 있어서, 상기 패시베이션막은 실리콘 산화막(SiO2) 물질인 것을 특징으로 하는 유기전계 발광소자의 제조 방법. 22. The method of claim 21, for producing an organic electroluminescent device, characterized in that the passivation film is a silicon oxide film (SiO2) materials.
  26. 제 25항에 있어서, 상기 패시베이션막의 두께는 14000Å 내지 16000Å인 것을 특징으로 하는 유기전계 발광소자의 제조 방법. The method of claim 25, wherein the method of manufacturing an organic electroluminescent device as the passivation film thickness is characterized in that to 14000Å 16000Å.
  27. 제 21항에 있어서, 상기 제 2반도체층 패턴 상부에 트랜치를 구비하도록 식각하는 단계는 상기 층간 절연막을 적층한 후, 상기 제 2반도체층 패턴 상부의 층간 절연막을 제거할 시에 함께 식각하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조 방법. The method of claim 21, wherein the second step of the etch to include a trench in the semiconductor layer pattern top is formed by etching with the time to after stacking the interlayer insulating film, removing the second semiconductor layer pattern above the interlayer insulating film the method of manufacturing an organic electroluminescent device, characterized in that.
KR1020040074745A 2004-09-17 2004-09-17 Organic electro luminescence and method for fabricating of the same KR100712114B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040074745A KR100712114B1 (en) 2004-09-17 2004-09-17 Organic electro luminescence and method for fabricating of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040074745A KR100712114B1 (en) 2004-09-17 2004-09-17 Organic electro luminescence and method for fabricating of the same

Publications (2)

Publication Number Publication Date
KR20060025883A KR20060025883A (en) 2006-03-22
KR100712114B1 true KR100712114B1 (en) 2007-04-27

Family

ID=37131252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074745A KR100712114B1 (en) 2004-09-17 2004-09-17 Organic electro luminescence and method for fabricating of the same

Country Status (1)

Country Link
KR (1) KR100712114B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030013047A (en) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 Flat Panel Display device having high capacitance and Method for Fabricating the same
KR20030057018A (en) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 an active matrix organic electroluminescence display device
JP2003297573A (en) 2002-04-05 2003-10-17 Pioneer Electronic Corp Display device including organic el element, and manufacturing method of the same
KR20030089454A (en) * 2002-05-15 2003-11-21 세이코 엡슨 가부시키가이샤 Electro-optical device and electronic apparatus
JP2004191627A (en) 2002-12-11 2004-07-08 Hitachi Ltd Organic light emitting display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030013047A (en) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 Flat Panel Display device having high capacitance and Method for Fabricating the same
KR20030057018A (en) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 an active matrix organic electroluminescence display device
JP2003297573A (en) 2002-04-05 2003-10-17 Pioneer Electronic Corp Display device including organic el element, and manufacturing method of the same
KR20030089454A (en) * 2002-05-15 2003-11-21 세이코 엡슨 가부시키가이샤 Electro-optical device and electronic apparatus
JP2004191627A (en) 2002-12-11 2004-07-08 Hitachi Ltd Organic light emitting display device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030013047

Also Published As

Publication number Publication date
KR20060025883A (en) 2006-03-22

Similar Documents

Publication Publication Date Title
US7247878B2 (en) Dual panel-type organic electroluminescent device
KR100435054B1 (en) The organic electro-luminescence device and method for fabricating of the same
US10163996B2 (en) Pixel having an organic light emitting diode and method of fabricating the pixel
US7132801B2 (en) Dual panel-type organic electroluminescent device and method for fabricating the same
KR100484591B1 (en) an active matrix organic electroluminescence display and a manufacturing method of the same
US7223146B2 (en) Method of manufacturing electroluminescent display device with interlayer insulating film having convex and concave portions
US7936125B2 (en) Flat panel display
US7205715B2 (en) Active matrix organic electroluminescent display device and method of fabricating the same
JP4414358B2 (en) Organic light emitting display device having front light emitting structure and method of manufacturing the same
KR100700642B1 (en) Organic light emitting display and fabricating method of the same
DE10361010B4 (en) Organic electroluminescent display device and method of making the same
US7718452B2 (en) Display apparatus and method of manufacturing the same
CN101506862B (en) Luminous display device, and manufacturing method thereof
KR100473591B1 (en) Dual Panel Type Organic Electroluminescent Device and Method for Fabricating the same
KR101961190B1 (en) Organic electro-luminescence device and method of fabricating the same
KR100656490B1 (en) Full Color OLED and Method for fabricating the Same
US7227184B2 (en) Active matrix organic electro luminescence display device and manufacturing method for the same
JP3203227B2 (en) Method for manufacturing a display device
US6873100B2 (en) Organic electro luminescent display device and method of fabricating the same
KR100462861B1 (en) Flat Panel Display with Black Matrix and Fabrication Method thereof
JP2004200167A (en) Organic electroluminescent element and its manufacturing method
JP4074099B2 (en) Flat display device and manufacturing method thereof
US8362687B2 (en) Organic electro-luminescence display device and method for fabricating the same
KR100579198B1 (en) Organic light emitting display device and fabricating method of the same
JP4574342B2 (en) Organic electroluminescent device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 13