KR100709291B1 - 부분 응답 최대 가능성(피.알.엠.엘.) 비트 검출장치 - Google Patents

부분 응답 최대 가능성(피.알.엠.엘.) 비트 검출장치 Download PDF

Info

Publication number
KR100709291B1
KR100709291B1 KR1020007005382A KR20007005382A KR100709291B1 KR 100709291 B1 KR100709291 B1 KR 100709291B1 KR 1020007005382 A KR1020007005382 A KR 1020007005382A KR 20007005382 A KR20007005382 A KR 20007005382A KR 100709291 B1 KR100709291 B1 KR 100709291B1
Authority
KR
South Korea
Prior art keywords
state
bit
bits
sampling instant
sampling
Prior art date
Application number
KR1020007005382A
Other languages
English (en)
Other versions
KR20010032192A (ko
Inventor
코에네빌렘엠.제이.
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20010032192A publication Critical patent/KR20010032192A/ko
Application granted granted Critical
Publication of KR100709291B1 publication Critical patent/KR100709291B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

입력 정보신호로부터 비트 시퀀스를 유도하는 부분 응답 최대 가능성(PRML) 비트 검출장치가 개시된다. 이 장치는, 입력 정보신호를 수신하는 입력수단과, 샘플링 순간에 입력 정보신호를 샘플링하여 상기 샘플링 순간에서의 입력 정보신호의 샘플링 값을 얻는 샘플링 수단과, 상기 복수의 샘플로 구성된 어레이를 제 1 또는 제 2 이진값의 복수의 비트로 구성된 어레이로 변환하는 변환수단과, n개의 연속적인 비트로 구성된 타임 윈도우를 매번 시간상으로 한 개의 비트만큼 이동시킴으로써 얻어진 상기 복수의 비트로 구성된 어레이의 n개의 연속된 비트로 이루어진 연속적인 시퀀스에 대한 상태를 반복적으로 검출하는 검출수단과, 복수의 상태를 통하는 최량 경로를 설정하는 수단과, 상기 복수의 상태를 통하는 최량 경로에 따라 복수의 비트로 구성된 시퀀스를 유도하는 유도수단을 구비한다. 본 발명에 따르면, n은 3보다 크고, 동일한 이진값의 n-1개의 곧바로 연속되는 비트를 갖는 n개의 연속된 비트로 구성된 시퀀스가 동일한 상태로 할당된다. 특정한 실시예에 있어서, n은 4보다 큰 홀수이다. 또한, n-비트 시퀀스 내부의 중앙의 n-2 비트와 동일한 이진값을 갖는 n-2개의 바로 연속되는 비트를 지닌 n개의 연속된 복수의 비트로 구성된 시퀀스가 동일한 상태로 할당된다. 이와 같은 구성은, 축소된 복잡성을 갖는 PRML 검출장치를 제공한다.
부분 응답 최대 가능성, 비트 검출장치, 복잡성, 유한상태 머신, 임계 검출

Description

부분 응답 최대 가능성(피.알.엠.엘.) 비트 검출장치{PARTIAL RESPONSE MAXIMUM LIKELIHOOD(PRML) BIT DETECTION APPARATUS}
본 발명은,
- 입력 정보신호를 수신하는 입력수단과,
- 샘플링 순간 ti에 입력정보신호의 샘플 값을 얻기 위하여, 상기 샘플링 순간 ti에서의 상기 입력정보신호를 비트 주파수와 관계를 갖는 소정의 샘플링 주파수로 샘플링하는 샘플링 수단과,
- (a) 상기 샘플링 순간에서의 복수의 상태 중의 각 상태 sj마다에 대하여 샘플링 순간 ti의 최적의 경로 미터값 PM(sj,ti)을 산출하고, 상기 복수의 상태 중의 각 상태마다에 대하여 직전의 샘플링 순간 ti-1에서의 최량의 선행 상태로서, ｎ비트의 연속 비트 시퀀스를 식별하는 상기 샘플링 순간의 상태를 결정하고,
(b) 상기 샘플링 순간 ti-N에서의 최적의 상태를 설정하기 위해, 선행한 샘플링 순간에 대하여 앞서 설정된 최량의 선행 상태를 이용하여 샘플링 순간 ti-N까지 시간적으로 뒤로하여, 최소 최적의 경로 미터값을 갖는 상기 샘플링 순간 ti에서의 상기 상태로부터 최적의 경로를 설정하고,
(c) 상기 샘플링 순간 ti-N에서의 상기 설정된 최적의 상태에 대응한 상기 ｎ비트의 비트 시퀀스 중의 적어도 1비트를 출력하고,
(d) 다음의 샘플링 순간 ti+1에 대하여 상기 단계 (a) 내지 (c)를 반복하여 행하는 산출수단을 구비하고, 입력정보신호에서 비트 시퀀스를 유도하는 부분응답 최대 가능성 비트 검출장치에 관한 것이다.
PRML 비트 검출장치는, 특정한 n-비트의 시퀀스에 해당하는 상태를 갖는 유한상태 머신에 기반을 두고 있다.
98년 9월 18일자 출원된 선출원인 EP 특허출원 제 98203146.0호(PHN 17088)에는, 이와 같은 PRML 비트 검출장치에 대한 진폭값을 유도하는 장치에 대해 기재되어 있다. 이 진폭값은 입력 정보신호로부터 유도되며, 이 진폭값은 상기한 부분 응답 최대 가능성(PRML) 비트 검출장치에서 가능성 범함수(functional)를 계산하는데 필요한 유한상태 머신의 상태에 대한 기준 레벨로서 사용될 수 있다.
PRML 검출은, 측정된 신호파형이 주어졌을 때, 서로 다른 경로의 가능성이 계산되는 대상이 되는 대응하는 유한상태 머신(finite-state-machine: FSM)에서의 각각의 상태에 대한 기준 진폭 레벨을 필요로 한다. 공지된 비터비 알고리즘은 가장 적당한 경로의 매우 효율적인 계산을 가능하게 한다. n-탭(n-taps)의 부분 응답(partial response: PR)의 각각의 상태는, 예를 들면, 도 3 및 도 4에 도시된 것과 같은 가능한 n-비트의 환경 중 한 개에 해당한다. 표준 PRML 검출에 있어서 는, 간단한 대칭 부분 응답이 레이저 빔에 대한 디스크의 제로 경사의 공칭 상태에서, 즉 간단한 정수값의 계수를 갖고 구현되도록 등화기의 설정이 선택된다. 이와 같은 한 개의 등화기는 타이밍 복원의 관점에서는 최적이 아닐 수 있다. 이와 같은 경우에, 2개의 등화기, 즉 타이밍 복원을 위한 한 개의 등화기와 부분 응답 레벨을 등화시키기 위한 두 번째 등화기를 사용한 해결책이 실현될 수 있다. 두 번째 등화기는, 강건한 제어 메카니즘, 즉 아이패턴(eye-pattern)으로부터 채널의 경사도를 측정하고, 이것을 등화기의 탭 값의 적응값으로 변환하는 메카니즘이 설정될 수 있는 경우에, 채널 동요가 뒤따를 수 있도록, 적응형으로 이루어질 수 있다. 마크와 비마크(non-mark) 사이의 계통적인 비대칭과 같은 (런길이에 의존할 수 있는) 비선형성은, 선형 부분 응답을 사용하는 표준 PRML에 있어서 해결되어야 하며 밝혀지지 않은 또 다른 문제점이다.
본 발명의 목적은, 복잡성이 낮은 개량된 PRML 비트 검출장치를 제공함에 있다.
본 발명에 따르면, 입력 정보신호로부터 비트 시퀀스를 유도하는 장치는,
- 입력 정보신호를 수신하는 입력수단과,
- 샘플링 순간 ti에 입력정보신호의 샘플 값을 얻기 위하여, 상기 샘플링 순간 ti에서의 상기 입력정보신호를 비트 주파수와 관계를 갖는 소정의 샘플링 주파수로 샘플링하는 샘플링 수단과,
- (a) 상기 샘플링 순간에서의 복수의 상태 중의 각 상태 sj마다에 대하여 샘플링 순간 ti의 최적의 경로 미터값 PM(sj,ti)을 산출하고, 상기 복수의 상태 중의 각 상태마다에 대하여 직전의 샘플링 순간 ti-1에서의 최량의 선행 상태로서, ｎ비트의 연속 비트 시퀀스를 식별하는 상기 샘플링 순간의 상태를 결정하고,
(b) 상기 샘플링 순간 ti-N에서의 최적의 상태를 설정하기 위해, 선행한 샘플링 순간에 대하여 앞서 설정된 최량의 선행 상태를 이용하여 샘플링 순간 ti-N까지 시간적으로 뒤로하여, 최소 최적의 경로 미터값을 갖는 상기 샘플링 순간 ti에서의 상기 상태로부터 최적의 경로를 설정하고,
(c) 상기 샘플링 순간 ti-N에서의 상기 설정된 최적의 상태에 대응한 상기 ｎ비트의 비트 시퀀스 중의 적어도 1비트를 출력하고,
(d) 다음의 샘플링 순간 ti+1에 대하여 상기 단계 (a) 내지 (c)를 반복하여 행하는 산출수단을 구비하고, 입력정보신호에서 비트 시퀀스를 유도하는 부분응답 최대 가능성 비트 검출장치에 있어서,
n은３보다 크고, n-1개의 연속 비트가 동일한 이진 값을 갖는 상기 ｎ비트의 연속 비트 시퀀스는 동일한 상태로 할당되는 것을 특징으로 하며, 본 발명의 또 다른 일면에 있어서는, 입력 정보신호로부터 비트 시퀀스를 유도하는 장치는,
- 입력 정보신호를 수신하는 입력수단과,
- 샘플링 순간 ti에 입력정보신호의 샘플 값을 얻기 위하여, 상기 샘플링 순간 ti에서의 상기 입력정보신호를 비트 주파수와 관계를 갖는 소정의 샘플링 주파수로 샘플링하는 샘플링 수단과,
- (a) 상기 샘플링 순간에서의 복수의 상태 중의 각 상태 sj마다에 대하여 샘플링 순간 ti의 최적의 경로 미터값 PM(sj,ti)을 산출하고, 상기 복수의 상태 중의 각 상태마다에 대하여 직전의 샘플링 순간 ti-1에서의 최량의 선행 상태로서, ｎ비트의 연속 비트 시퀀스를 식별하는 상기 샘플링 순간의 상태를 결정하고,
(b) 상기 샘플링 순간 ti-N에서의 최적의 상태를 설정하기 위해, 선행한 샘플링 순간에 대하여 앞서 설정된 최량의 선행 상태를 이용하여 샘플링 순간 ti-N까지 시간적으로 뒤로하여, 최소 최적의 경로 미터값을 갖는 상기 샘플링 순간 ti에서의 상기 상태로부터 최적의 경로를 설정하고,
(c) 상기 샘플링 순간 ti-N에서의 상기 설정된 최적의 상태에 대응한 상기 ｎ비트의 비트 시퀀스 중의 적어도 1비트를 출력하고,
(d) 다음의 샘플링 순간 ti+1에 대하여 상기 단계 (a) 내지 (c)를 반복하여 행하는 산출수단을 구비하고,
상기 산출수단은, 단계(a)에서,
(a1) 상기 순간 ti에서 상기 상태의 직전의 순간 ti-1에서의 모든 가능한 선행 상태의 최적의 경로 미터값을 비교하고,
(a2) 상기 최량의 선행 상태로서 최소의 최적 파라미터 값을 갖는 상기 직전의 순간 ti-1의 상기 선행 상태를 선택하고,
(a3) 상기 순간 ti에서의 상태에 대한 상기 최적 파라미터 값을 얻기 위하여, 상기 직전의 샘플링 순간 ti-1의 상기 촤량의 선행 상태의 상기 최적 파라미터 값을, 상기 샘플링 순간 ti-1의 상기 샘플 값 및 상기 상태와 관련한 기준진폭으로부터 얻어지는 상기 순간 ti의 상태에 대응한 분기 파라미터 값을 결합하는 것에 의해, 상기 샘플링 순간 ti에서의 상기 상태에 대하여 상기 최적 파라미터 값을 얻도록 구성된 것을 특징으로 한다.
본 발명은 다음과 같은 착상에 근거를 두고 있다. 청구항 1에 기재된 것과 같은 본 발명에 따른 장치를 사용하면, 상태 수가 현저하게 줄어든다. 이것은, 해당하는 유한상태 머신에 있어서 가장 적당한 경로를 찾기 위한 계산에 있어서 복잡성을 줄인다. 청구항 6에 따른 장치를 사용하면, PRML 검출장치에서 통상적으로 수행되는 가산-비교-선택 구성이 더욱 간단한 비교-선택-가산 구성으로 대체되기 때문에, 복잡성이 마찬가지로 줄어든다.
본 발명의 이들 발명내용과 또 다른 발명내용은 다음의 첨부도면으로부터 보다 명백해질 것이며 명확해질 것이다:
도 1은 d=1 채널 코드에 대한 3-탭 상태 검출기의 유한상태도를 나타낸 것이고,
도 2는 d=1 채널 코드에 대한 5-탭 상태 검출기의 유한상태도를 나타낸 것이 며,
도 3은 3-탭 및 5-탭 PRML, '런길이 푸시백 검출'로도 알려진 전체 응답 ML(FRML)과 임계 검출(TD)에 대해, 상변화 기록에 대한 접선 방향의 디스크 경사의 함수로써 비트 오류율(bit-error-rate: BER)을 나타낸 것이고,
도 4는 d=1 채널 코드에 대한 축소된 복잡성을 갖는 5-탭 PRML 상태 검출기의 유한상태도를 나타낸 것이며,
도 5는 5-탭 및 5-탭 축소된 복잡성(reduced complexity: r.c.) PRML, 전체 응답 ML(FRML)과 임계 검출(TD)에 대해, 상변화 기록에 대한 접선 방향의 디스크 경사의 함수로써 비트 오류율(BER)을 나타낸 것이고,
도 6은 접선 방향의 경사의 함수로써의 5-탭 PRML에 대한 검색된 진폭을 나타낸 것이며,
도 7은 PRML 검출의 기술을 나타낸 것이고,
도 8은 d=1 채널 코드에 대한 3-탭 상태 검출기의 유한상태도와 이 검출기에 대한 트렐리스도(trellis diagram)를 나타낸 것이며,
도 9는 상태를 통하는 다양한 경로를 나타낸 것이고,
도 10에 있어서 도 10a는 d=3 채널 코드에 대한 5-탭 상태 검출기의 유한상태도를 나타내고, 도 10b는 축소된 복잡성을 갖는 도 10a의 5-탭 PRML 상태 검출기의 대응하는 유한상태도를 나타낸 것이며,
도 11에 있어서 도 11a는 d=3 채널 코드에 대한 7-탭 상태 검출기의 유한상태도를 나타내고, 도 11b는 축소된 복잡성을 갖는 도 11a의 7-탭 PRML 상태 검출기 의 대응하는 유한상태도를 나타낸 것이고,
도 12는 PRML 장치의 일 실시예를 나타낸 것이다.
이하, 축소된 복잡성을 갖는 PRML 비트 검출장치에 대해 설명한다. 부분 응답 최대 가능성(PRML) 검출은, CD 및 DVD 방식의 시스템에서 사용되는 것과 같은 임계 검출(TD)의 표준 기술을 대체하기 위한 대안에 해당한다. 광 기록/재생 시스템이며 d=1 채널 코드가 사용되는 새로운 DVR(digital video recorder) 시스템을 위해, 3-탭 PRML 검출기가 제안된 바 있다. 조사에 따르면, 탭의 개수의 증가는 비트 오류율(BER)의 항목에서 현저하게 향상된 성능을 제공한다는 것이 밝혀졌다. 그러나, 이것은, n+1-탭 PRML을 위해 사용되는 유한상태 머신(FSM) 내부의 상태 수에 선형적으로 의존하는 비터비-트렐리스(Viterbi-trellis)의 복잡성을 증가시킨다. 상태수 Ns는 Nd=1(n)의 2배에 이르는데, 이때 Nd=1(n)은 피보나치 수(Fibonacci number), 즉 d=1 제약에 대한 길이 n을 갖는 시퀀스의 개수이다.
트렐리스도에 있어서 상태를 연결하는 상태수 Ns와 분기수 NB를 일부 선택된 탭 수에 대해 하기 표 1에 나타내었다. 5-탭 PRML을 사용하는 주된 단점은, 3-탭 PRML에 비해 그것의 복잡성이 크게 증가된다는 것이다(+167%).
(d=1 채널 코드에 대한) PRML 검출기의 탭 수의 함수로써의 유한상태 머신(FSM)의 상태수(Ns) 및 분기수(NB)
탭 수 Ns NB
3 6 10
5-r.c. 10 16
5 16 26

3-탭 및 5-탭 PRML에 대한 유한상태도를 도 1 및 도 2에 각각 나타내었다. 도 3은, 상변화 기록에 관한 d=1 실험에 대한 비트 오류율(BER)의 항목으로 성능을 비교한 것이다. 3-탭 및 5-탭 사이의 이득은, 짧은 런길이 대한 미분, 즉 I2 및 I3에 기인한 것이다. 3-탭 PRML의 경우에, I2 및 I3의 첫 번째 비트(또는 마지막 비트)는 동일한 상태에 관련되는데, 이것은 가능성을 계산할 때 동일한 기준 진폭 레벨이 사용된다는 것을 의미한다. 5-탭 PRML의 경우에, 런(run)이 유한상태도를 거쳐 별도의 경로를 뒤따르게 되므로, 진폭 레벨의 차이가 설명될 수 있다. 5-탭 PRML에 대해서는, I4로부터 앞으로의 더 큰 런과 관련된 유한상태도에 추가적인 상태가 존재하게 되며, 양의 비트측 (+1)에 있는 5-탭 상태 (-1)(1)4 및 (1)4(-1)과 음의 비트측 (-1)에 있는 상태 (1)4(1) 및 (1)(-1)4은 런 I4 및 더 큰 것에 대해 방문이 이루어지고, 상태 (1)5 및 (-1)5은 런 I5 및 더 큰 것에 대해 방문이 이루어진다. 3-탭 PRML에 대해서는, I3보다 길이가 긴 모든 런이 상태 (1)3 및 (-1)3을 통과한다.
3-탭과 5-탭 사이의 이득은 더 길이가 긴 런길이 In(n≥3)의 외부 비트에 대 한 진폭 레벨의 미분에 기인한 것이 아니므로, 상태 (-1)(1)4, (1)4(-1), (1)5 와 (-1)(1)3(-1)이 공동 상태 b1(1)3b5로 병합될 수 있는데, 이때 첫 번째 비트 b1과 다섯번째 비트 b5는 +1 또는 -1일 수 있다. 2개의 외부 비트를 제외하고는, 런의 내부 비트는 런 내부의 모든 비트로 정의된다. 즉, 더 긴 런(I4로부터 앞으로의 런)의 내부 비트에 대해서는, 3-탭 PRML이 충분할 수 있다. 도 4에 도시된 것과 같이, (비트 부호측에서) 4개의 상태의 한 개의 상태로의 병합은 유한상태로의 축소된 복잡성을 제공한다. 표 1에 나타낸 것과 같이, 상태수는 16 대신에 10이 된다. 5-탭-r.c.(reduced complexity) 검출기의 성능을 도 5에 나타내었는데, 자격을 제대로 갖춘(full-fledged) 5-탭 검출기에 비교한 성능 손실이 비교적 적다.
5-탭 축소된 복잡성 PRML의 주된 이점은, 그것이 3-탭 PRML에 비해 단지 67%의 복잡성의 증가를 제공하는 반면에, 자격을 제대로 갖춘 5-탭 PRML은 복잡성에 있어서 167%의 증가를 필요로 한다는 것이다.
접선 방향의 경사의 함수로써의 상변화 기록 실험에서 검색된 진폭 레벨을, 선출원된 EP 특허출원 제 98203146.0호에 기재된 선형 평균화 과정을 사용하여, 5-탭 PRML에 대해 도 6에 나타내었다. 5-탭 축소된 복잡성 PRML에 대한 상태의 감소는, 4개의 상부 및 4개의 하부 레벨을 단지 2개의 분리된 레벨(실제로는, 진폭의 가장 작은 절대값을 갖는 레벨)로 축소하는 것으로 구성된다. 이들은, 도 4에 있어서 상태 b113b5로 확인되는 도 2에 도시된 상태 15, 14(-1), (-1)14 및 (-1)13(-1)의 레벨과, 도 4에 있어서 상태 b1(-1)3b5로 확인되는 도 2에 도시된 상태 (-1)5, 1(-1)4, (-1)41 및 1(-1)31의 상태이다. 도 2 및 도 4에 도시된 상태 (-1)12(-1)2 및 (-1)212(-1)을 통한 더 짧은 런 I2와, 도 2 및 도 4에 도시된 상태 13(-1)2 및 (-1)213을 통한 I3에 해당하는 레벨은 변하지 않은 상태로 유지된다.
다음에, "비트 재귀(bit recursive)" PRML 검출기의 동작에 대해 설명한다. 간략을 기하기 위해, 이하의 설명에 있어서는, 아래에서 도입된 윈도우가 (n=) 3 비트의 길이를 갖는 것으로 가정한다. 그러나, 본 발명에 따르면, n은 3보다 커야만 하는데, 그렇지 않는 경우에는, 결합 상태의 기본 원리가 적용될 수 없다.
도 7은 PRML 검출기에 의해 복수의 비트로 구성된 시퀀스가 검출되어야 하는 대상인 신호 파형 a(t)을 나타낸 것이다. 이때, 신호 파형은 아날로그 입력 정보신호이거나 오버샘플링된 디지탈 신호일 수 있다. 신호 파형은 도 7에 순간 …, ti-2, ti-1, ti, ti+1, ti+2, …로 주어진 샘플링 순간에 샘플링된다. 샘플링 순간은, '비트 동기'되거나, 신호 내부의 비트 위치에 대해 180°의 위상차를 갖는다. 본 실시예에 있어서 도 1의 유한상태로의 상태에 대응하는 연속된 n(본 실시예에 있어서는, 3)- 샘플 시퀀스를 나타내는 윈도우 …, wi-1, wi, wi+1, …가 도시되어 있다. 이들 상태는 도 7에 있어서 …, s(ti-1), s(ti), s(ti+1), …로 주어진다. 이들 상태는, 도 7에 도시된 것과 같이, 윈도우 wi-1에 대해서는 3-비트 비트시퀀스 bi-2, bi-1 , bi에 해당하고, 윈도우 wi에 대해서는 bi-1, bi, bi+1에 해당하며, 윈도우 wi+1에 대해서는 bi, bi+1, bi+2에 해당한다. 도 1에 도시된 것과 같이, d=0에 대해서는 가능한 상태의 수가 8이고, d=1에 대해서는 가능한 상태의 수가 6이다.
도 7에 도시된 복수의 샘플의 시퀀스에 대한 부분 응답 검출은 다음과 같은 방식으로 구현된다. 도 8은, d=1인 3-탭 부분 응답에 대한 도 1의 상태 전이도를 다시 나타낸 것이다. 또한, 도 8은 상기한 응답에 대응하는 트렐리스도를 나타낸 것이다. 트렐리스도는 후속하는 시간 순간 ti-1 및 ti에 대한 가능한 상태 사이의 전이를 나타낸다.
비터비 검출기에 있어서 PRML 비트 검출은, 직전의 시간 순간에 대해 트릴리스도를 통하는 최량의 경로를 시간상으로 뒤로 반복적으로 찾는 것에 기반을 두고 있다. 이와 같은 최량의 경로는 시간 순간 ti-N에서의 상태를 발생하며, 이 상태는 상기한 시간 순간 ti-N에서의 검출된 비트에 대응하며, 이에 따라 상기한 시간 순간 ti-N에서의 검출된 비트를 제공한다. 일반적으로, 이 상태와 관련된 n 비트 시퀀스의 중앙 비트가 검출된 비트인 것으로 취해진다.
전술한 내용에서, 샘플링 주파수가 정보신호 내부의 비트 주파수와 거의 동일한 것으로 가정하였다. 일부 경우에서는, 정보신호를 예를 들면 2배 만큼 서브샘플링하는 것이 가능할 수 있다. 따라서, '후방 트랙킹(back tracking)'이 2 비트의 속도로 수행된다. 이에 따라, 시간 순간 ti-N에서의 상태는 상기한 시간 순간 ti-N에 2개의 검출된 비트를 발생한다.
최량의 경로의 유도는 다음의 계산을 수행함으로써 구현될 수 있다. 시간 순간 ti-1에 각각의 상태 sj에 대해 경로-코스트(path-cost) 또는 경로 미터값 PM(sj,ti-1)이 알려진 것으로 가정하는데, 이때 j는 도 8에 있어서는 1 내지 6의 값을 갖는다. 더구나, 시간 순간 ti-1에 각각의 상태 sj에 대해 최량의 선행 상태 PS(sj,ti-1)을 사용할 수 있는 것으로 가정한다. 이에 따라, 시간 순간 ti에 각각의 상태 Sj에 대해 경로-코스트 또는 경로 미터값이 다음과 같은 방식으로 산출될 수 있는데, 이때 j는 1 내지 6의 값을 갖는다:
시간 순간 ti-1로부터 시간 순간 ti로의 전이에 대해, 시간 순간 ti에서의 각각의 상태 s(k)에 대한 분기 미터값 BM[sj(ti-1),sk(ti)]가 계산된다, 이것은, 도 8의 실시예에 있어서, 다음과 같은 분기 미터값이 계산된다는 것을 의미한다: BM[s1(ti-1),s5(ti)], BM[s1(ti-1),s6(ti)], BM[s2(ti-1),s1(ti)], BM[s3(ti-1),s 2(ti)], BM[s3(ti-1),s3(ti)], BM[s4(ti-1),s2(ti)], BM[s4(ti-1),s3(ti)], BM[s5(ti-1),s 4(ti)], BM[s6(ti-1),s5(ti)], BM[s6(ti-1),s6(ti)].
특히, 분기 미터값 BM[sj(ti-1),si(ti)]는 본 실시예에 있어서는 다음 수학식 중 한가지를 사용하여 계산될 수 있는데:
BM[sj(ti-1),sk(ti)] = {ai - A(sk)} 2
또는
BM[sj(ti-1),sk(ti)] =
Figure 112000009859881-pct00001
,
이때, ai는 시간 순간 ti에서의 샘플값이고 A(sk)는 상태 sk에 대응하는 진폭값이다. 진폭값 A(sk)의 유도과정은 선출원인 EP 특허출원 제 98203146.0에 괌범위하게 기재되어 있다. 여기에서 고려된 유한상태 머신의 구조에 대해서는, 전술한 수학식으로부터 알 수 있는 것과 같이, 분기 미터값 BM[sj(ti-1),sk(ti)]가 시간 순간 ti-1에서의 상태 sj에 의존하지 않는다.
6개의 경로 미터값 PM(s1,ti) 내지 PM(s6,ti)는 다음과 같은 방법으로 얻어질 수 있다.
- PM(s1,ti) = PM(s2,ti-1) + BM[s2(ti-1),s1(ti)]. 더구나, 상태 si에 대한 최량의 선행 상태는 (항상) 상태 s2이다.
- PM(s4,ti) = PM(s5,ti-1) + BM[s4(ti-1),s5(ti)]. 더구나, 상태 s4에 대한 최량의 선행 상태는 (항상) 상태 s5이다.
- 2개의 경로 미터값, 즉
PM1(s2,ti) = PM(s3,ti-1) + BM[s3(t i-1),s2(ti)]로 정의되는 첫 번째 경로 미터값과,
PM2(s2,ti) = PM(s4,ti-1) + BM[s4(t i-1),s2(ti)]로 정의되는 두 번째 경로 미터값은 상태 s2에 대해 유도될 수 있다.
2개의 경로 미터값 PM1(s2,ti)와 PM2(s2,ti)는 서로 비교되어, 가장 작은 것이 실제 경로 미터값으로 선택된다. 이것이 PM2(s2,ti)이라고 가정한다. 따라서, 시간 순간 ti에서의 상태 s2에 대한 최량의 선행 상태는 상태 s4이다.
- 2개의 경로 미터값, 즉
PM1(s3,ti) = PM(s3,ti-1) + BM[s3(t i-1),s3(ti)]로 정의되는 첫 번째 경로 미터값과,
PM2(s3,ti) = PM(s4,ti-1) + BM[s4(t i-1),s3(ti)]로 정의되는 두 번째 경로 미터값은 상태 s3에 대해 유도될 수 있다.
2개의 경로 미터값 PM1(s3,ti)와 PM2(s3,ti)는 서로 비교되어, 가장 작은 것이 실제 경로 미터값으로 선택된다. 이것이 PM1(s3,ti)이라고 가정한다. 따라서, 시간 순간 ti에서의 상태 s3에 대한 최량의 선행 상태는 상태 s3이다.
- 2개의 경로 미터값, 즉
PM1(s5,ti) = PM(s1,ti-1) + BM[s1(t i-1),s5(ti)]로 정의되는 첫 번째 경로 미터값과,
PM2(s5,ti) = PM(s6,ti-1) + BM[s6(t i-1),s5(ti)]로 정의되는 두 번째 경로 미터값은 상태 s5에 대해 유도될 수 있다.
2개의 경로 미터값 PM1(s5,ti)와 PM2(s5,ti)는 서로 비교되어, 가장 작은 것이 실제 경로 미터값으로 선택된다. 이것이 PM1(s5,ti)이라고 가정한다. 따라서, 시간 순간 ti에서의 상태 s5에 대한 최량의 선행 상태는 상태 s1이다.
- 2개의 경로 미터값, 즉
PM1(s6,ti) = PM(s1,ti-1) + BM[s1(t i-1),s6(ti)]로 정의되는 첫 번째 경로 미터값과,
PM2(s6,ti) = PM(s6,ti-1) + BM[s6(t i-1),s6(ti)]로 정의되는 두 번째 경로 미터값은 상태 s6에 대해 유도될 수 있다.
2개의 경로 미터값 PM1(s6,ti)와 PM2(s6,ti)는 서로 비교되어, 가장 작은 것이 실제 경로 미터값으로 선택된다. 이것이 PM2(s6,ti)이라고 가정한다. 따라서, 시간 순간 ti에서의 상태 s6에 대한 최량의 선행 상태는 상태 s6이다.
전술한 계산은 후속하는 시간 순간에 대해 매번 수행된다.
도 9는 연속하는 시간 순간에 대해 상태를 통하는 다양한 가능한 경로를 나타낸 것이다. 시간 순간 t0에서의 최적의 상태는 상태 13인 것으로 가정한다. 따라서, 이와 같은 상태는, PRML 알고리즘의 개시점으로 생각되는 시간 순간 t0를 향해, 시간상으로 뒤로 N 시간 순간에 걸쳐 시간 순간 ti에 '후방 트랙킹 알고리즘'을 적용한 경과이다. (N 시간 순간에 의해 커버되는 시간의 길이에 해당하는) ti와 t0 사이의 시간 간격이 충분히 길어, PRML이 정확하게 검출된 비트를 제공하는 것으로 생각될 수 있다고 가정한다. 이에 따라, 시간 순간 t0에서의 첫 번째 비트는 다음과 같은 방식으로 유도될 수 있다.
경로 미터값 PM(s1,ti) 내지 PM(s6,ti) 중에서 가장 작은 경로 미터 값을 설정한다. 이것이 경로 미터값 PM(s4,ti)이라고 가정한다. 시간 순간 ti-1에서의 상태 s5인 그것의 대응하는 최량의 선행 상태를 거쳐, 시간 순간 ti에서, 상태 s4로부터 시작하여 시간상으로 후방 방향으로 후방 트랙킹 동작이 수행된다. 시간 순간 ti-1에서의 상태 s5에 대한 최량의 선행 상태를 사용하여, 시간 순간 ti-2에서의 상태가 발견될 수 있다. 첫 번째 비트의 검출을 가능하게 하기 위해, 이와 같은 과정은 시간 순간 t0인 시간 순간 ti-N에 도달할 때까지 계속된다. 시간 순간 t0에서, 경로는 상태 s6를 제공하므로, 검출된 첫 번째 비트인 비트 b1은 '1' 비트인 것으로 밝혀지는데, 이에 대해서 도 9a를 참조하기 바란다.
전술한 과정은, 모든 경로 미터값 PM(s1,ti+1) 내지 PM(s6,ti+1)을 계산할 때까지 수행된다. 이에 따라, 전술한 후방 트랙킹 동작은 시간 순간 t2에서 상태 s5를 제공하므로, 비트 b2가 '1' 비트가 되는데, 이에 대해서는 도 9b를 참조하기 바란다.
전술한 과정은, 모든 경로 미터값 PM(s1,ti+2) 내지 PM(s6,ti+2)을 계산할 때까지 다시 수행된다. 이에 따라, 전술한 후방 트랙킹 동작은 시간 순간 t3에서 상태 s4를 제공하므로, 비트 b3가 '0' 비트가 되는데, 이에 대해서는 도 9c를 참조하기 바란다.
전술한 경로 미터값, 특히 상태 s2, s3 및 s6에 대한 경로 미터값의 유도과정에 있어서는, '가산-비교-선택' 방법이 사용되는데, 즉, 먼저 분기 미터값과 경로 미터값이 가산된다. 이 과정은 전술한 상태에 대해 2번 이루어진다. 다음에, 가장 작은 경로 미터값을 판정하기 위해 결과적으로 얻어진 경로 미터값 PM1과 PM2가 비교된다. 그러나, 전술한 것과 같이, 분기 미터값은 단지 최종 상태에 의존한다. 따라서, 비교-선택-가산 동작이 수행되어, 알고리즘의 복잡성에 있어서 추가적인 축소를 일으킬 수 있다. 즉, 먼저, 시간 순간 ti-1에서의 가능한 선행 상태(시간 순간 ti에서의 상태 s5에 대한 경로 미터값을 유도하는 것에 주목하는 경우에는 상태 s1과 s6)의 경로 미터값을 비교하고, 가장 작은 경로 미터값을 선택하며, 분기 미터값을 경로 미터값에 가산하여, 상태 s5에 대한 경로 미터값을 얻는다.
도 10은 또 다른 실시예에 있어서 발명을 적용한 것을 나타낸 것이다. 특히, 도 10a는 d는 3인 5-탭 PRML에 대한 유한상태도를 나타낸 것이다. 도 10a에 도시된 상태도는 전체 10개의 상태를 갖는다. 본 발명에 따르면, 도 10a에 도시된 5-탭의 축소된 복잡성의 PRML에 대한 상태의 감소는, 3개의 상부 레벨과 3개의 하부 레벨을 단지 2개의 분리된 레벨(실제로는, 진폭의 가장 작은 절대값을 갖는 레벨)로 줄이는 과정으로 구성된다. 이것은 도 10b에 도시된 유한상태도를 제공한다. 이들 레벨은, 도 10b에 상태 b113b5로 확인된 도 10a에 도시된 상태 15, 14(-1) 및 (-1)14의 레벨과, 도 10b에 상태 b1(-1)3b5로 확인된 도 10a에 도시된 상태 (-1) 5, 1(-1)4 및 (-1)41의 레벨이다.
도 11은 또 다른 실시예에 있어서 발명을 적용한 것을 나타낸 것이다. 특히, 도 11a는 d는 3인 7-탭 PRML에 대한 유한상태도를 나타낸 것이다. 도 11a에 도시된 상태도는 전체 20개의 상태를 갖는다. 이들 모두를 도시하지는 않았다. 이때, 도 11a에 있어서 수직 점선의 좌측에 있는 유한상태도의 부분은, 이 라인의 우측에 있 는 유한상태도의 부분을 얻기 위해 이 라인을 따라 대략적인 "거울상"일 것이라는 점은 자명하다. 본 발명에 따르면, 도 11a에 도시된 7-탭의 축소된 복잡성의 PRML에 대한 상태의 감소는, 4개의 상부 레벨과 4개의 하부 레벨을 단지 2개의 분리된 레벨(실제로는, 진폭의 가장 작은 절대값을 갖는 레벨)로 줄이는 과정으로 구성된다. 이것은 도 11b에 도시된 유한상태도를 제공한다. 이들 레벨은, 도 11b에 상태 b115b7로 확인된 도 11a에 도시된 상태 17, 16(-1), (-1)16 및 (-1)15(-1)의 레벨과, 도 11a에는 도시하지 않았으며 도 11b에 결합된 상태 b1(-1)5b7으로 확인되어야 하는 상태 (-1)7, 1(-1)6, (-1)61 및 1(-1)51의 대응하는 레벨이다.
도 12는 본 발명에 따른 PRML 검출장치의 일 실시예를 나타낸 것이다. 이 장치는, 샘플링부(122)의 입력에 접속된 정보신호를 수신하는 입력(120)을 갖는다. 샘플링부(122)는 샘플링 주파수 fs로 정보신호를 샘플링하여, 산출부(124)로 주어지는 샘플링 순간 ti에서의 샘플값 ai를 생성한다. 이 장치는, 상태 sk의 각각에 대해 한 개씩, 기준 진폭 A(sk)가 기억되는 메모리부(126)를 더 구비한다. 이 장치는, 각각의 상태에 대해 한 개씩, 그리고 복수의 선행한 시간 순간에 대해 한 개씩, 벡터가 기억되는 메모리부(128)를 더 구비한다. 시간 순간 ti에서의 상태 sk에 대한 벡터는, 직전의 시간 순간 ti-1에서의 상기 상태에 대한 최량의 선행 상태를 나타낸다. 모든 시간 순간 ti에서의 모든 가능한 상태 sk의 벡터는 메모리부(128)의 수직 열에 기억된다. 더구나, 메모리부(128) 내부에는 N개의 열이 존재한다.
상기한 장치는, '축소된 복잡성'의 유한상태도에 있어서 가능한 상태 sk가 존재하는 것과 같은 개수의 기억 위치를 갖는 경로 미터값 메모리부(130)를 더 구비한다. 각각의 위치는 시간 순간 ti에서의 상태에 대해 기억된 경로 미터값을 갖는다. 메모리부(128)는 접속선(138)을 통해 산출부(124)에 접속된다. 메모리부(130)는, 접속선(136)을 통해 산출부(124)에 접속된다. 메모리부(128)는, 장치의 출력 단자(134)에 접속된 출력을 갖는 상태-비트 변환부(132)에 접속된 출력을 더 갖는다.
장치의 동작은 다음과 같다. 샘플링부(122)에 의해 산출부(124)로 새로운 샘플값 ai가 공급되면, 산출부(124)는 메모리부(126)로부터 A(sk) 값을 검색하고, 산출부는 전술한 것과 같은 방식으로 분기 미터값을 계산한다. 다음에, 산출부(124)는 전술한 것과 같은 방식으로 경로 미터값 PM(sk,ti)를 계산한다. 즉, 선행한 시간 순간 ti-1에 대해, 메모리부(130)에 기억된 경로 미터값 PM(sk,ti-1)을 사용하여, 각각의 상태 sk에 대해 한 개의 경로 미터값을 계산한다. 얻어진 경로 미터값 PM(sk,ti)는, 선행한 경로 미터값 위에 시간 순간 ti에 대한 새로운 경로 미터값으로서 메모리부(130) 내부에 기억된다. 더구나, 각각의 상태 sk에 대해 한 개의 벡터씩, 시간 순간 ti-1에서의 최량의 선행 상태를 나타내는 벡터가 유도된다. 메모리부(128) 내부의 모든 열에 있는 내용을 좌측으로 한 개의 위치만큼 이동시킴으로써, 메모리부의 가장 우측에 있는 열이 상태 sk에 대한 벡터를 수신하기 위해 사용가능하게 된다. 이들 벡터는 라인(138)을 거쳐 메모리부(128)로 주어지며, 가장 우측의 열에 기억된다.
산출부는, 가장 작은 경로 미터값을 결정하기 위해, 경로 미터값 PM(sk,ti)를 비교하는 비교기(미도시)를 더 구비한다, 이것은 시간 순간 ti에서의 상태들 중 한 개의 상태를 발생하는데, 이 상태는 메모리(128) 내부에 기억된 벡터를 사용하는 '후방 트랙킹 알고리즘'에서의 첫번째 상태에 해당한다. '후방 트랙킹 알고리즘'은 메모리(128)의 가장 좌측의 열에 있는 벡터를 사용하여 복수의 상태 중 한 개의 상태를 지시한다. 이와 같은 상태를 나타내는 지시자 신호는 변환부(132)로 공급되며, 이 변환부는 선택된 상태에 응답하여 한 개의 비트(또는 2개의 비트)를 발생한다.
전술한 알고리즘은 산출부(124)로 주어진 후속하는 샘플값에 대해 반복되어, 출력 단자(134)에 복수의 비트로 구성된 시퀀스를 발생한다.
본 발명의 바람직한 실시예를 참조하여 본 발명을 설명하였지만, 이들 실시예는 본 발명을 제한하기 위해 주어진 것이 아니라는 것은 명백하다. 따라서, 청구범위에 기재된 본 발명의 범주를 벗어나지 않으면서, 다양한 변형이 본 발명이 속한 기술분야의 당업자에게 이루어질 수 있다. 일례로서, 도 2와 도 4를 비교하면, 전술한 실시예에 있어서, 3개의 중앙 '1'을 갖는 모든 상태는 한 개의 상태로 결합되고, 3개의 중앙의 "-1"을 갖는 모든 상태는 한 개의 상태로 결합되었다는 것을 알 수 있다. 그러나, 5-비트 비트 시퀀스에 있는 4개의 '1'을 갖는 모든 상태를 한 개의 상태로 결합하고, 4개의 '-1'을 갖는 모든 상태를 한 개의 상태로 결합하는 것과 같이, 전술한 것과 다른 방식을 선택할 수 있다.
두 번째 예로서, 도 11a와 도 11b를 비교하면, 전술한 실시예에 있어서, 5개의 중앙의 '1'을 갖는 모든 상태는 한 개의 상태로 결합되고, 5개의 중앙의 '-1'을 갖는 모든 상태는 한 개의 상태로 결합되었다는 것을 알 수 있다. 그러나, 7-비트 비트 시퀀스에 있는 6개의 '1'을 갖는 모든 상태를 한 개의 상태로 결합하고, 6개의 '-1'을 갖는 모든 상태를 한 개의 상태로 결합하는 것과 같이, 전술한 것과 다른 방식을 선택할 수 있다.
더구나, 도면부호는 청구항의 범위를 제한하지 않는다, 본 발명은 하드웨어와 소프트웨어를 사용하여 구현될 수 있으며, 동일한 항목의 하드웨어에 의해 다수의 "수단"이 표시될 수 있다. 단어 "구비한다"는 청구항에 기재된 것 이외의 구성요소나 단계의 존재를 배제하는 것은 아니다. 또한, 구성요소 앞에 있는 단어 "a" 또는 "an"은 복수의 이와 같은 구성요소의 존재를 배제하는 것은 아니다. 더구나, 본 발명은 모든 신규한 특징부 또는 이들 특징부의 조합을 포괄한다.

Claims (8)

  1. - 입력정보신호를 수신하는 입력수단과,
    - 샘플링 순간 ti에 입력정보신호의 샘플 값을 얻기 위하여, 상기 샘플링 순간 ti에서의 상기 입력정보신호를 비트 주파수와 관계를 갖는 소정의 샘플링 주파수로 샘플링하는 샘플링 수단과,
    - (a) 상기 샘플링 순간에서의 복수의 상태 중의 각 상태 sj마다에 대하여 샘플링 순간 ti의 최적의 경로 미터값 PM(sj,ti)을 산출하고, 상기 복수의 상태 중의 각 상태마다에 대하여 직전의 샘플링 순간 ti-1에서의 최량의 선행 상태로서, ｎ비트의 연속 비트 시퀀스를 식별하는 상기 샘플링 순간의 상태를 결정하고,
    (b) 상기 샘플링 순간 ti-N에서의 최적의 상태를 설정하기 위해, 선행한 샘플링 순간에 대하여 앞서 설정된 최량의 선행 상태를 이용하여 샘플링 순간 ti-N까지 시간적으로 뒤로하여, 최소 최적의 경로 미터값을 갖는 상기 샘플링 순간 ti에서의 상기 상태로부터 최적의 경로를 설정하고,
    (c) 상기 샘플링 순간 ti-N에서의 상기 설정된 최적의 상태에 대응한 상기 ｎ비트의 비트 시퀀스 중의 적어도 1비트를 출력하고,
    (d) 다음의 샘플링 순간 ti+1에 대하여 상기 단계 (a) 내지 (c)를 반복하여 행하는 산출수단을 구비하고, 입력정보신호에서 비트 시퀀스를 유도하는 부분응답 최대 가능성 비트 검출장치에 있어서,
    n은３보다 크고, n-1개의 연속 비트가 동일한 이진 값을 갖는 상기 ｎ비트의 연속 비트 시퀀스는 동일한 상태로 할당되는 것을 특징으로 하는 부분응답 최대 가능성 비트 검출장치.
  2. 제 1항에 있어서,
    n은 4와 같은 짝수인 것을 특징으로 하는 부분응답 최대 가능성 비트 검출장치.
  3. 제 1항에 있어서,
    n은 4보다 큰 홀수이고, n-비트 시퀀스 내부의 중앙의 n-2 비트와 동일한 이진값을 갖는 n-2개의 바로 연속되는 비트를 갖는 n개의 연속된 복수의 비트로 구성된 시퀀스가 동일한 상태로 할당되는 것을 특징으로 하는 부분응답 최대 가능성 비트 검출장치.
  4. 제 3항에 있어서,
    n=5인 것을 특징으로 하는 부분응답 최대 가능성 비트 검출장치.
  5. 제 1항에 있어서,
    상기 산출수단은, 어떤 상태에 있어서, 직전의 샘플링 순간 ti-1에서의 상기 최량의 선행 상태의 상기 최적 파라미터 값과, 상기 샘플링 순간의 샘플링 값 및 상기 상태에 관련한 기준진폭으로부터 얻어지는 상기 상태에 대응하는 분기 미터값을 결합하는 것에 의해, 상기 상태에 대한 상기 최적 파라미터 값을 얻도록 구성된 것을 특징으로 하는 부분응답 최대 가능성 비트 검출장치.
  6. 제 1 항에 있어서,
    상기 산출수단은, 단계(a)에서,
    (a1) 상기 순간 ti에서 상기 상태의 직전의 순간 ti-1에서의 모든 가능한 선행 상태의 최적의 경로 미터값을 비교하고,
    (a2) 상기 최량의 선행 상태로서 최소의 최적 파라미터 값을 갖는 상기 직전의 순간 ti-1의 상기 선행 상태를 선택하고,
    (a3) 상기 순간 ti에서의 상태에 대한 상기 최적 파라미터 값을 얻기 위하여, 상기 직전의 샘플링 순간 ti-1의 상기 최량의 선행 상태의 상기 최적 파라미터 값을, 상기 샘플링 순간 ti-1의 상기 샘플 값 및 상기 상태와 관련한 기준진폭으로부터 얻어지는 상기 순간 ti의 상태에 대응한 분기 파라미터 값을 결합하는 것에 의해, 상기 샘플링 순간 ti에서의 상기 상태에 대하여 상기 최적 파라미터 값을 얻도록 구성된 것을 특징으로 하는 부분응답 최대 가능성 비트 검출장치.
  7. 제 6항에 있어서,
    n은 3보다 크고, 동일한 이진값을 갖는 n-1개의 바로 연속되는 비트를 갖는 n개의 연속된 비트로 구성된 시퀀스가 동일한 상태로 할당되는 것을 특징으로 하는 부분응답 최대 가능성 비트 검출장치.
  8. 청구항 1 또는 6에 기재된 장치를 이용하여 부분 응답 최대 가능성(PRML) 비트 검출을 수행하는 방법.
KR1020007005382A 1998-09-18 1999-09-06 부분 응답 최대 가능성(피.알.엠.엘.) 비트 검출장치 KR100709291B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP98203146.0 1998-09-18
EP98203146 1998-09-18
EP99200606.4 1999-03-03
EP99200606 1999-03-03
PCT/EP1999/006570 WO2000018016A1 (en) 1998-09-18 1999-09-06 Partial response maximum likelihood (prml) bit detection apparatus

Publications (2)

Publication Number Publication Date
KR20010032192A KR20010032192A (ko) 2001-04-16
KR100709291B1 true KR100709291B1 (ko) 2007-04-19

Family

ID=26150702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007005382A KR100709291B1 (ko) 1998-09-18 1999-09-06 부분 응답 최대 가능성(피.알.엠.엘.) 비트 검출장치

Country Status (8)

Country Link
US (2) US6580766B1 (ko)
EP (1) EP1046235A1 (ko)
JP (1) JP2002525788A (ko)
KR (1) KR100709291B1 (ko)
CN (1) CN1161885C (ko)
MY (1) MY125022A (ko)
TW (1) TW451187B (ko)
WO (1) WO2000018016A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000018016A1 (en) * 1998-09-18 2000-03-30 Koninklijke Philips Electronics N.V. Partial response maximum likelihood (prml) bit detection apparatus
US7099385B2 (en) * 2001-07-18 2006-08-29 Massana Research Limited Compensation for interference in data receivers
JP2006500714A (ja) 2002-09-26 2006-01-05 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ビタビビット検出方法および装置
EP1559197A1 (en) * 2002-10-02 2005-08-03 Koninklijke Philips Electronics N.V. Bit detection method and device
US7430084B2 (en) * 2004-12-03 2008-09-30 International Business Machines Corporation Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector
WO2007046034A2 (en) * 2005-10-19 2007-04-26 Koninklijke Philips Electronics N.V. Partial response maximum likelihood decoding
JP2008010124A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 情報記録再生装置および情報記録再生方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291499A (ja) * 1992-04-13 1993-11-05 Ricoh Co Ltd 半導体装置とその製造方法
JPH0647036A (ja) * 1992-07-31 1994-02-22 Shimadzu Corp 画像処理装置
KR100647036B1 (ko) * 2005-05-30 2006-11-23 (주)바이오세라 알칼리환원수 제조용 필터 및 이를 이용한 장치
JP5430744B2 (ja) * 2009-05-04 2014-03-05 クアルコム，インコーポレイテッド 通信システムのリアルタイムの性能および負荷統計のためのシステムならびに方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291499A (en) * 1992-03-16 1994-03-01 Cirrus Logic, Inc. Method and apparatus for reduced-complexity viterbi-type sequence detectors
US5430744A (en) * 1993-09-30 1995-07-04 International Business Machines Corporation Method and means for detecting partial response waveforms using a modified dynamic programming heuristic
US5717717A (en) * 1995-09-11 1998-02-10 Motorola, Inc. Device and method for adaptive narrow band interference suppression in multiple-access communications
JP3855361B2 (ja) * 1997-05-08 2006-12-06 ソニー株式会社 情報再生装置および再生方法
WO2000017872A1 (en) 1998-09-18 2000-03-30 Koninklijke Philips Electronics N.V. Generation of amplitude levels for a partial response maximum likelihood (prml) bit detector
WO2000018016A1 (en) * 1998-09-18 2000-03-30 Koninklijke Philips Electronics N.V. Partial response maximum likelihood (prml) bit detection apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291499A (ja) * 1992-04-13 1993-11-05 Ricoh Co Ltd 半導体装置とその製造方法
JPH0647036A (ja) * 1992-07-31 1994-02-22 Shimadzu Corp 画像処理装置
KR100647036B1 (ko) * 2005-05-30 2006-11-23 (주)바이오세라 알칼리환원수 제조용 필터 및 이를 이용한 장치
JP5430744B2 (ja) * 2009-05-04 2014-03-05 クアルコム，インコーポレイテッド 通信システムのリアルタイムの性能および負荷統計のためのシステムならびに方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
05291499
05430744
0647036

Also Published As

Publication number Publication date
US7065161B2 (en) 2006-06-20
WO2000018016A1 (en) 2000-03-30
CN1161885C (zh) 2004-08-11
TW451187B (en) 2001-08-21
JP2002525788A (ja) 2002-08-13
MY125022A (en) 2006-07-31
US20030194027A1 (en) 2003-10-16
KR20010032192A (ko) 2001-04-16
EP1046235A1 (en) 2000-10-25
CN1288608A (zh) 2001-03-21
US6580766B1 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
CN1917074B (zh) 估算设备、再现设备和估算方法
US6535345B1 (en) Signal processing apparatus and signal processing method
US6678862B1 (en) Detection apparatus
US6791776B2 (en) Apparatus for information recording and reproducing
JP2877109B2 (ja) 情報検出装置および情報検出方法
KR100586871B1 (ko) 부분 응답 최대 가능성(피.알.엠.엘.) 비트 검출기를 위한진폭 레벨의 발생
US6819724B2 (en) Viterbi decoder and Viterbi decoding method
KR100709291B1 (ko) 부분 응답 최대 가능성(피.알.엠.엘.) 비트 검출장치
US6282251B1 (en) Modified viterbi detector which accounts for correlated noise
JPH08116275A (ja) ディジタル信号復号化処理装置
US6975252B2 (en) Disk apparatus and disk reproducing method
US6683922B1 (en) Data decoding apparatus and data decoding method
JPH09330564A (ja) ディジタル情報再生装置
JP4727310B2 (ja) 波形等化装置、情報再生装置、波形等化方法、波形等化プログラムおよび記録媒体
JP3301691B2 (ja) デジタル情報再生装置
JPH0884047A (ja) ディジタル信号復号装置およびディジタル信号復号方法
US20070263753A1 (en) Viterbi decoding method and viterbi decoder
JP2668451B2 (ja) 最尤復号制御方式
JP2000151425A (ja) Ｐｒｍｌ（部分応答最尤）検出器とデータ誤り訂正符号生成器
EP1107461A1 (en) Method and apparatus for determining the value of samples received from bitstream data stored on a storage medium and for recovering bits of said bitstream using a Viterbi detector
EP1107460A1 (en) Method and apparatus for recovering data stored on a storage medium by using a viterbi detector
JP2004022156A (ja) 信号再生方法及び信号再生装置
JPH06349207A (ja) 情報再生装置
JPH09251718A (ja) 情報再生装置
JPH10190483A (ja) ビタビデコーダおよび情報再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee