KR100708057B1 - Ball land structure of semiconductor package and its method - Google Patents
Ball land structure of semiconductor package and its method Download PDFInfo
- Publication number
- KR100708057B1 KR100708057B1 KR1020000081988A KR20000081988A KR100708057B1 KR 100708057 B1 KR100708057 B1 KR 100708057B1 KR 1020000081988 A KR1020000081988 A KR 1020000081988A KR 20000081988 A KR20000081988 A KR 20000081988A KR 100708057 B1 KR100708057 B1 KR 100708057B1
- Authority
- KR
- South Korea
- Prior art keywords
- wall
- solder
- solder mask
- ball land
- borland
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05551—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
이 발명은 반도체패키지의 볼랜드 구조 및 그 제조 방법에 관한 것으로, 솔더볼과 볼랜드 및/또는 솔더마스크 상호간의 융착 면적 및/또는 계면 면적을 증가시켜, 솔더볼 융착 신뢰성을 향상시킬 수 있도록, 대략 평면인 제1면과 제2면 및 외벽을 갖는 다수의 볼랜드가 어레이되어 있고, 상기 볼랜드의 외벽을 포함한 제2면 일정영역까지는 솔더마스크가 코팅되어, 상기 제2면에 솔더마스크의 내벽이 형성된 반도체패키지의 볼랜드 구조에 있어서, 상기 솔더마스크와 볼랜드의 제2면 사이에는, 상기 볼랜드의 제2면 및 외벽이 접하는 모서리 영역에서 솔더마스크의 내벽에 이르기까지 일정크기의 융착 면적 확장용 공간이 더 형성된 것을 특징으로 함.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball land structure of a semiconductor package and a method of manufacturing the same. A plurality of ball lands having one side, a second side, and an outer wall are arrayed, and a solder mask is coated to a predetermined region of the second side including the outer wall of the borland, so that the inner wall of the solder mask is formed on the second side of the semiconductor package. In the borland structure, a space for fusion area expansion of a predetermined size is further formed between the solder mask and the second surface of the borland from the corner region where the second surface and the outer wall of the borland contact each other to the inner wall of the solder mask. By.
Description
도1a는 종래 반도체패키지의 볼랜드 및 솔더볼의 접속 상태를 도시한 단면도이고, 도1b는 종래 반도체패키지의 볼랜드 구조를 도시한 평면도이다.FIG. 1A is a cross-sectional view illustrating a connection state of a ball land and a solder ball of a conventional semiconductor package, and FIG. 1B is a plan view illustrating a ball land structure of a conventional semiconductor package.
도2 내지 도4는 본 발명의 제1 내지 3실시예에 의한 반도체패키지의 볼랜드 구조를 도시한 단면도이다.2 to 4 are cross-sectional views showing the ballland structure of the semiconductor package according to the first to third embodiments of the present invention.
도5a 및 도5b는 본 발명의 제1실시예에 의한 반도체패키지의 볼랜드 구조를 제공하기 위한 제조 방법을 도시한 설명도이다.5A and 5B are explanatory views showing a manufacturing method for providing the ballland structure of the semiconductor package according to the first embodiment of the present invention.
도6a 내지 도6e는 본 발명의 제2실시예에 의한 반도체패키지의 볼랜드 구조를 제공하기 위한 제조 방법을 도시한 설명도이다.6A to 6E are explanatory views showing a manufacturing method for providing the ballland structure of the semiconductor package according to the second embodiment of the present invention.
도7a 내지 도7d는 본 발명의 제2실시예에 의한 반도체패키지의 볼랜드 구조를 제공하기 위한 또한 제조 방법을 도시한 설명도이다.7A to 7D are explanatory diagrams showing a further manufacturing method for providing the ballland structure of the semiconductor package according to the second embodiment of the present invention.
도8a 내지 도8d는 본 발명의 제3실시예에 의한 반도체패키지의 볼랜드 구조를 제공하기 위한 제조 방법을 도시한 설명도이다.8A to 8D are explanatory views showing a manufacturing method for providing the ballland structure of the semiconductor package according to the third embodiment of the present invention.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
1; 볼랜드(Ball Land) 1a; 제1면One; Ball Land 1a; Front page
1b; 제2면 1c; 외벽
1b;
2; 솔더마스크(Solder Mask) 2a; 내벽2; Solder Mask 2a; inside wall
3; 융착 확장용 공간 4; 구리 도금층3;
5; 피막 6; 솔더5; Coating 6; Solder
7; 솔더볼(Solder Ball)7; Solder Ball
10; 반도체패키지 12; 회로기판10;
본 발명은 반도체패키지의 볼랜드 구조 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 반도체패키지의 볼랜드에 융착된 솔더볼의 융착력을 향상시킬 수 있는 반도체패키지의 볼랜드 구조 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE
통상 볼그리드어레이(Ball Grid Array) 계열의 반도체패키지는 마더보드에 실장되는 입출력 단자로서 솔더볼을 이용하고 있다. 상기 솔더볼은 통상 반도체패키지의 회로기판에 형성된 볼랜드에 융착되어 있으며, 이러한 구조는 도1a에 도시되어 있다. 또한 도1b에는 솔더볼이 융착되지 않은 볼랜드의 평면도이다.In general, a ball grid array-based semiconductor package uses solder balls as input / output terminals mounted on a motherboard. The solder ball is usually fused to the ball land formed on the circuit board of the semiconductor package, this structure is shown in Figure 1a. 1B is a plan view of a ball land in which solder balls are not fused.
도시된 바와 같이 반도체패키지(10')의 한 구성요소인 회로기판(12')에는 다수의 볼랜드(1')가 어레이되어 있으며, 상기 볼랜드(1')의 일정영역은 절연성 솔더마스크(2')에 의해 오픈되어 있다. 즉, 대략 평면인 제1면(1a')과 제2면(1b') 및 외벽(1c')을 갖는 다수의 볼랜드(1')가 동일 평면상에 어레이되어 있고, 상기 볼랜드(1')의 외벽(1c')을 포함한 제2면(1b') 일정영역까지는 솔더마스크(2')가 코팅되 어, 상기 제2면(1b')에 그 솔더마스크(2')의 내벽(2a')이 형성되어 있다. 따라서, 상기 볼랜드(1')에 융착되는 솔더볼(7')의 측부는 상기 솔더마스크(2')의 내벽(2a') 의해 어느 정도 지지되도록 되어 있다.As shown, a plurality of ball lands 1 'are arranged on the circuit board 12', which is a component of the semiconductor package 10 ', and a predetermined region of the ball lands 1' is formed of an insulating solder mask 2 '. Open by). That is, a plurality of ball lands 1 'having an approximately planar
한편, 상기와 같은 반도체패키지(10')는 마더보드에 실장된 후, 각종 스트레스에 노출된다. 예를 들면, 반도체칩의 작동중 발생하는 열 등에 의해 상기 반도체패키지(10')가 열팽창하게 되면, 상기 반도체패키지(10')와 마더보드(도시되지 않음) 사이의 열팽창 계수는 상이하므로, 상기 솔더볼(7')에 강한 응력 및 스트레스가 집중된다.On the other hand, the semiconductor package 10 'as described above is mounted on the motherboard, and then exposed to various stresses. For example, when the semiconductor package 10 'is thermally expanded due to heat generated during operation of the semiconductor chip, the thermal expansion coefficient between the semiconductor package 10' and the motherboard (not shown) is different. Strong stresses and stresses are concentrated in the solder ball 7 '.
실제로, 이러한 스트레스는 상기 솔더볼(7'), 솔더마스크(2') 및 볼랜드(1')의 3계면이 인접한 영역(도면중 "A"로 표시됨')에서 가장 강하게 발생한다. 왜냐하면, 상기 반도체패키지(10')에서도 솔더볼(7'), 솔더마스크(2') 및 볼랜드(1') 상호간의 열팽창계수가 상이하기 때문이다.In practice, this stress occurs most strongly in the region where the three interfaces of the solder ball 7 ', the solder mask 2' and the borland 1 'are adjacent (indicated by "A" in the figure). This is because the thermal expansion coefficients of the solder balls 7 ', the solder mask 2', and the borland 1 'are also different from each other in the semiconductor package 10'.
상기와 같은 스트레스는 결국, 상기 솔더볼(7')이 상기 볼랜드(1')에서 균열되도록 하는 주원인으로 작용하며, 심할 경우에는 상기 솔더볼(7')이 볼랜드(1')에서 완전히 분리되기도 한다.This stress, after all, acts as a main cause for the solder ball 7 'to crack in the ball land 1', and in severe cases, the solder ball 7 'may be completely separated from the ball land 1'.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 솔더볼과 볼랜드 및/또는 솔더마스크 상호간의 융착 면적 및/또는 계면 면적을 증가시켜, 솔더볼 융착 신뢰성(Solder Ball Joint Reliability)을 향상시킬 수 있는 반도체패키지의 볼랜드 구조 및 그 제조 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and increases the solder area and / or interface area between the solder ball and the ball land and / or solder mask, thereby improving the solder ball joint reliability (Solder Ball Joint Reliability) The present invention provides a borland structure of a semiconductor package and a method of manufacturing the same.
상기한 목적을 달성하기 위해 본 발명은, 대략 평면인 제1면과 제2면 및 외벽을 갖는 다수의 볼랜드가 어레이되어 있고, 상기 볼랜드의 외벽을 포함한 제2면 일정영역까지는 솔더마스크가 코팅되어, 상기 제2면에 솔더마스크의 내벽이 형성된 반도체패키지의 볼랜드 구조에 있어서, 상기 솔더마스크와 볼랜드의 제2면 사이에는 상기 볼랜드의 제2면 및 외벽이 접하는 모서리 영역에서 솔더마스크의 내벽에 이르기까지 일정크기의 융착 면적 확장용 공간이 더 형성된 것을 특징으로 한다.In order to achieve the above object, in the present invention, a plurality of ball lands having an approximately planar first surface, a second surface, and an outer wall are arrayed, and a solder mask is coated to a predetermined area of the second surface including the outer wall of the ball land. And a ballland structure of the semiconductor package in which an inner wall of the solder mask is formed on the second surface, wherein the second surface and the outer wall of the borland contact the inner wall of the solder mask between the solder mask and the second surface of the borland. It is characterized in that the space for further expansion of the fusion area of a predetermined size.
여기서, 상기 융착 면적 확장용 공간은, 상기 볼랜드의 제2면이 상기 외벽과 접하는 모서리 영역에서 상기 제2면의 중심에 이르기까지 덴트되어 이루어질 수 있다.Here, the fusion area expansion space may be dented from the corner region where the second surface of the borland is in contact with the outer wall to the center of the second surface.
또한, 상기 융착 면적 확장용 공간은, 상기 볼랜드의 제2면 및 외벽과 접하는 영역에서 내벽에 이르는 솔더마스크가 제거되어 형성될 수도 있다.In addition, the fusion area expansion space may be formed by removing the solder mask from the region in contact with the second surface and the outer wall of the borland to the inner wall.
또한, 상기 융착 면적 확장용 공간은 평면상 대략 속이 빈 원형 링 모양으로 형성될 수 있다.In addition, the welding area expansion space may be formed in a substantially hollow circular ring shape on the plane.
또한, 상기한 목적을 달성하기 위해 본 발명은 대략 평면인 제1면과 제2면 및 외벽을 갖는 다수의 볼랜드가 어레이되어 있고, 상기 볼랜드의 외벽을 포함한 제2면 일정영역까지는 솔더마스크가 코팅되어, 상기 제2면에 솔더마스크의 내벽이 형성된 반도체패키지의 볼랜드 구조에 있어서, 상기 볼랜드의 제2면중 솔더마스크의 내벽에 위치하는 영역에는 일정폭을 갖는 융착 면적 확장용 구리 도금층이 더 형성된 것을 특징으로 한다. In addition, in order to achieve the above object, in the present invention, a plurality of ball lands having an approximately planar first surface, a second surface, and an outer wall are arranged, and a solder mask is coated to a predetermined area of the second surface including the outer wall of the ball land. In the ball land structure of the semiconductor package in which the inner wall of the solder mask is formed on the second surface, the copper plating layer for fusion area expansion having a predetermined width is further formed in a region located on the inner wall of the solder mask of the second surface of the borland. It features.
여기서, 상기 구리 도금층은 솔더마스크의 높이보다 작게 형성됨이 바람직하다.Here, the copper plating layer is preferably formed smaller than the height of the solder mask.
또한, 상기 구리 도금층은 평면상 대략 원형 링 형상으로 형성됨이 바람직하다.In addition, the copper plating layer is preferably formed in a substantially circular ring shape on the plane.
또한, 상기한 목적을 달성하기 위해 본 발명은 대략 평면인 제1면과 제2면 및 외벽을 갖는 다수의 볼랜드가 어레이되어 있고, 상기 볼랜드의 외벽을 포함한 제2면 일정영역까지는 솔더마스크가 코팅되어, 상기 제2면에 솔더마스크의 내벽이 형성되도록 한 반도체패키지의 볼랜드 제조 방법에 있어서, 상기 솔더마스크와 볼랜드의 제2면 사이에는, 상기 볼랜드의 제2면 및 외벽이 접하는 모서리에서 솔더마스크의 내벽에 이르기까지 일정크기의 융착 면적 확장용 공간이 더 형성되도록 함을 특징으로 한다.In addition, in order to achieve the above object, in the present invention, a plurality of ball lands having an approximately planar first surface, a second surface, and an outer wall are arranged, and a solder mask is coated to a predetermined area of the second surface including the outer wall of the ball land. In the ballland manufacturing method of the semiconductor package so that the inner wall of the solder mask is formed on the second surface, between the solder mask and the second surface of the borland, the solder mask at the corner where the second surface and the outer wall of the borland contact It is characterized in that the space for the expansion of the fusion area of a certain size to the inner wall of the further formed.
여기서, 상기 융착 면적 확장용 공간은 솔더마스크 내벽을 통해 노출된 볼랜드의 제2면에 에칭용액을 분사하여, 상기 볼랜드의 제2면 및 외벽이 접하는 모서리에서 상기 제2면의 중심까지 덴트되도록 하여 형성될 수 있다.Here, the fusion area expansion space is sprayed with an etching solution to the second surface of the ball land exposed through the inner wall of the solder mask, so that the second surface and the outer wall of the ball land in contact with the center of the second surface dent Can be formed.
또한, 상기 융착 면적 확장용 공간은 대략 평면인 제1면과 제2면 및 외벽이 형성된 다수의 볼랜드를 어레이하는 단계와; 상기 볼랜드의 제2면 전체에 일정 두께의 제거 가능한 피막을 형성하는 단계와; 상기 피막의 외벽을 포함한 표면 일정영역까지 솔더마스크를 코팅하여, 상기 피막의 표면에 솔더마스크 내벽이 형성되도록 하는 단계와; 상기 피막을 에칭용액으로 제거하여, 상기 볼랜드의 제2면 및 외벽이 접하는 모서리에서 솔더마스크의 내벽에 이르는 영역에 상기 융착 면적 확장 용 공간이 형성되도록 할 수도 있다.The fusion area expansion space may further include arranging a plurality of ball lands having first and second surfaces and outer walls which are substantially planar; Forming a removable film of a predetermined thickness on the entire second surface of the borland; Coating a solder mask to a predetermined surface area including an outer wall of the film, such that an inner wall of the solder mask is formed on the surface of the film; The coating may be removed with an etching solution so that a space for fusion area expansion may be formed in an area from the corner where the second surface and the outer wall of the borland contact the inner wall of the solder mask.
여기서, 상기 피막 형성 단계후에는 상기 피막 표면에 에칭 용액을 분사하여, 상기 피막의 외벽 주변이 라운드 형상이 되도록 할 수도 있다.Here, after the film forming step, an etching solution may be sprayed onto the surface of the film so that the periphery of the outer wall of the film is rounded.
또한, 상기 융착 면적 확장용 공간은 대략 평면인 제1면과 제2면 및 외벽이 형성된 다수의 볼랜드를 어레이하는 단계와; 상기 볼랜드의 제2면 전체에 일정 두께의 솔더를 형성하는 단계와; 상기 솔더의 외벽을 포함한 표면 일정영역까지 솔더마스크를 코팅하여, 상기 솔더의 표면에 솔더마스크 내벽이 형성되도록 하여, 상기 볼랜드의 제2면과 외벽이 접하는 모서리에서 상기 솔더의 표면에 형성된 솔더마스크의 내벽 사이에 상기 융착 면적 확장용 공간이 형성되도록 할 수도 있다.The fusion area expansion space may further include arranging a plurality of ball lands having first and second surfaces and outer walls which are substantially planar; Forming a solder having a predetermined thickness on the entire second surface of the borland; Coating the solder mask to a predetermined surface area including the outer wall of the solder, so that the inner surface of the solder mask is formed on the surface of the solder, so that the solder mask formed on the surface of the solder at the corner where the second surface and the outer wall of the borland contact The space for fusion area expansion may be formed between inner walls.
여기서, 상기 솔더 형성 단계후에는 상기 솔더 표면에 에칭 용액을 분사하여, 상기 솔더의 외벽 주변이 라운드 형상으로 되도록 할 수도 있다.Here, after the solder forming step, an etching solution may be sprayed onto the solder surface so that the periphery of the outer wall of the solder becomes round.
상기한 목적을 달성하기 위해 본 발명은 대략 평면인 제1면과 제2면 및 외벽을 갖는 다수의 볼랜드가 어레이되어 있고, 상기 볼랜드의 외벽을 포함한 제2면 일정영역까지는 솔더마스크가 코팅되어, 상기 제2면에 솔더마스크의 내벽이 형성되도록 한 반도체패키지의 볼랜드 제조 방법에 있어서, 상기 볼랜드의 제2면 중앙에 일정두께의 제거 가능한 피막을 형성하고, 상기 피막과 솔더마스크의 내벽 사이에 일정두께의 구리 도금층을 형성한 후, 상기 피막에 에칭용액을 분사하여, 상기 피막을 제거할 수도 있다.In order to achieve the above object, the present invention includes a plurality of ball lands having an approximately planar first surface, a second surface and an outer wall, and a solder mask is coated to a predetermined area of the second surface including the outer wall of the ball land, A method for manufacturing a semiconductor package of a semiconductor package in which an inner wall of a solder mask is formed on the second surface, wherein a removable film having a predetermined thickness is formed at the center of the second surface of the borland, and is fixed between the film and the inner wall of the solder mask. After forming a copper plating layer with a thickness, an etching solution may be sprayed on the coating to remove the coating.
또한, 상기 구리 도금층은 솔더마스크의 높이보다 작게 형성함이 바람직 하다. In addition, the copper plating layer is preferably formed smaller than the height of the solder mask.
또한, 상기 구리 도금층은 평면상 대략 원형 링 형상으로 형성함이 바람직하다.In addition, the copper plating layer is preferably formed in a substantially circular ring shape on the plane.
상기와 같이 하여 본 발명에 의한 반도체패키지의 볼랜드 구조 및 그 제조 방법에 의하면, 솔더볼과 볼랜드 및/또는 솔더마스크 상호간의 융착 면적 및/또는 계면 면적을 확장시킴으로써, 솔더볼의 융착 신뢰성이 향상되는 장점이 있다.As described above, according to the ball land structure of the semiconductor package and the method of manufacturing the semiconductor package according to the present invention, the solder ball and the ball land and / or the solder mask are expanded by increasing the fusion area and / or the interface area between the solder balls. have.
즉, 상기 솔더마스크와 볼랜드 사이에 융착 면적 확장용 공간이 형성된 경우에는, 상기 공간이 솔더볼을 인터락킹(Inter-locking)하는 역할도 겸함으로써, 상기 솔더볼의 융착력 또는 결합력이 더욱 향상된다.That is, when a space for fusion area expansion is formed between the solder mask and the ball land, the space also serves to interlock the solder ball, thereby further improving the fusion or bonding strength of the solder ball.
또한, 상기 볼랜드에 구리 도금층을 형성한 경우에는, 상기 솔더볼과의 융착면적이 넓어짐으로써, 응력 또는 스트레스를 완충하게 된다.In the case where the copper plating layer is formed on the ball land, the fusion area with the solder balls is widened, so that stress or stress is buffered.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.
도2 내지 도4는 본 발명의 제1 내지 3실시예에 의한 반도체패키지(10)의 볼랜드(1) 구조를 도시한 단면도이다.2 to 4 are cross-sectional views showing the structure of the
먼저 도2를 참조하여 본 발명의 제1실시예에 의한 반도체패키지의 볼랜드(1) 구조를 설명한다.First, the structure of the
도시된 바와 같이 대략 평면인 제1면(1a)과, 상기 제1면(1a)의 반대면인 제2면(1b)과, 상기 제1면(1a) 및 제2면(1b)의 양끝단을 연결하는 외벽(1c)을 갖는 다수의 볼랜드(1)가 동일 평면상에 어레이되어 있고, 상기 볼랜드(1)의 외벽(1c)을 포함한 제2면(1b)의 일정영역까지는 솔더마스크(2)가 코팅되어, 상기 제2면(1b)에 그 솔더마스크(2)의 내벽(2a)이 형성되어 있으며, 이러한 구조는 종래와 동일하다.As shown, both surfaces of the
본 발명은 상기 솔더마스크(2)와 볼랜드(1)의 제2면(1b) 사이에, 상기 볼랜드(1)의 제2면(1b) 및 외벽(1c)이 접하는 모서리 영역(경계 영역)에서 솔더마스크(2)의 내벽(2a)에 이르기까지 일정크기의 융착 면적 확장용 공간(3)이 더 형성된 것이 특징이다.According to the present invention, an edge region (boundary region) between the
즉, 상기 융착 면적 확장용 공간(3)은, 상기 볼랜드(1)의 제2면(1b)이 상기 외벽(1c)과 접하는 모서리 영역에서 상기 제2면(1b)의 중심에 이르기까지 라운드 형상으로 덴트(Dent)되어 형성되어 있다. 여기서, 상기 제2면(1b) 상부에 근접한 솔더마스크(2)의 하면은 상기 랜드의 제1면(1a)과 수평하게 되어 있다. 또한, 상기 융착 면적 확장용 공간(3)은 평면상 대략 속이 빈 원형 링 모양(도시되지 않음)으로 형성되어 있다.That is, the fusion
따라서, 차후 상기 볼랜드(1)에 융착되는 솔더볼(7)은 상기 덴트된 볼랜드(1)의 제2면(1b) 전체에 융착되어 그 융착 면적이 확장될 뿐만 아니라, 또한 상기 융착 면적 확장용 공간(3)에도 형성됨으로써, 상기 솔더마스크(2)에 의한 인터락킹 효과를 유발시킨다.Therefore, the
한편, 도3은 본 발명의 제2실시예에 의한 반도체패캐지의 볼랜드(1) 구조를 도시한 단면도이다.3 is a cross-sectional view showing the structure of the
도시된 바와 같이 상기 솔더마스크(2)와 볼랜드(1)의 제2면(1b) 사이에, 상기 볼랜드(1)의 제2면(1b) 및 외벽(1c)이 접하는 모서리 영역(경계 영역)에서 솔더마스크(2)의 내벽(2a)에 이르기까지 일정크기의 융착 면적 확장용 공간(3)이 더 형 성되어 있다.As shown, an edge region (boundary region) between the
상기 융착 면적 확장용 공간(3)은, 상기 볼랜드(1)의 제2면(1b) 및 외벽(1c)과 접하는 영역에서 내벽(2a)에 이르는 솔더마스크(2)가 제거되어 형성되어 있다. 즉, 상기 제2면(1b)과 근접한 솔더마스크(2)의 하면은 상기 랜드의 제2면(1b)과 일정 각도 경사지게 형성되어 있다.The fusion
마찬가지로 상기 융착 면적 확장용 공간(3)도 평면상 대략 속이 빈 원형 링 모양(도시되지 않음)으로 형성되어 있다.Similarly, the fusion
따라서, 차후 상기 볼랜드(1)에 융착되는 솔더볼(7)은 상기 융착 면적 확장용 공간(3)에까지 형성됨으로써, 상기 솔더마스크(2)에 의한 인터락킹 효과를 유발시킨다.Therefore, the
계속해서, 도4는 본 발명의 제3실시예에 의한 반도체패캐지의 볼랜드(1) 구조를 도시한 단면도이다.4 is a sectional view showing the structure of the
도시된 바와 같이, 대략 평면인 제1면(1a)과 제2면(1b) 및 외벽(1c)을 갖는 다수의 볼랜드(1)가 동일평면상에 어레이되어 있고, 상기 볼랜드(1)의 외벽(1c)을 포함한 제2면(1b) 일정영역까지는 솔더마스크(2)가 코팅되어, 상기 제2면(1b)에 솔더마스크(2)의 내벽(2a)이 형성되어 있으며, 이러한 구조는 종래와 동일하다.As shown, a plurality of ball lands 1 having a substantially planar
다만 본 발명은 상기 볼랜드(1)의 제2면(1b)중 솔더마스크(2)의 내벽(2a)에 인접한 영역에는 일정폭을 갖는 융착 면적 확장용 구리 도금층(4)이 더 형성된 것이 특징이다.However, the present invention is characterized in that the
상기 구리 도금층(4)은 솔더마스크(2)의 높이보다 작게 형성함이 바람직하 고, 또한 상기 구리 도금층(4)은 평면상 대략 원형 링 모양으로 형성되어 있다.The
따라서, 차후 상기 볼랜드(1)에 융착되는 솔더볼(7)은 상기 구리 도금층(4) 표면에도 융착됨으로서, 그 융착 면적이 확장되는 효과가 있다.Therefore, the
여기서, 도면중 부호 10은 반도체패키지이고, 부호 12는 회로기판을 표시한 것이나, 상기와 같은 반도체패키지 및 회로기판으로 본 발명이 한정되는 것은 아니며, 상기 반도체패키지 및 회로기판의 전체적 구조는 한 예에 불과하다.Here,
다음으로, 도5a 및 도5b는 본 발명의 제1실시예에 의한 반도체패키지(10)의 볼랜드(1) 구조를 제공하기 위한 그 제조 방법을 도시한 설명도이다.5A and 5B are explanatory views showing the manufacturing method for providing the structure of the
먼저, 통상적인 랜드 제조 방법을 이용하여, 대략 평면인 제1면(1a)과 제2면(1b) 및 외벽(1c)을 갖는 다수의 볼랜드(1)가 어레이되어 있고, 상기 볼랜드(1)의 외벽(1c)을 포함한 제2면(1b) 일정영역까지는 솔더마스크(2)가 코팅되어, 상기 제2면(1b)에 솔더마스크(2)의 내벽(2a)이 형성되도록 한다.(도5a 참조)First, using a conventional land manufacturing method, a plurality of ball lands 1 having an approximately planar
이어서, 상기 솔더마스크(2)의 내벽(2a)을 통해 외부로 노출된 볼랜드(1)의 제2면(1b)에 통상적인 에칭용액을 분사하여, 상기 볼랜드(1)의 제2면(1b) 및 외벽(1c)이 접하는 모서리에서 상기 제2면(1b)의 중심까지 덴트(Dent)되도록 함으로써, 소위 융착 면적 확장용 공간(3)을 구현한다.(도5b 참조)Subsequently, a conventional etching solution is sprayed onto the
상기와 같은 방법에 의해, 상기 제2면(1b) 상부에 근접한 솔더마스크(2)의 하면은 상기 랜드의 제1면(1a)과 수평한 형태가 되며, 또한, 상기 융착 면적 확장용 공간(3)은 평면상 대략 속이 빈 원형 링 모양(도시되지 않음)으로 형성된다.By the above-described method, the lower surface of the
따라서, 차후 상기 볼랜드(1)에 융착되는 솔더볼(7)은 상기 덴트된 볼랜드(1)의 제2면(1b) 전체에 융착되어 그 융착 면적이 확장될 뿐만 아니라, 또한 상기 융착 면적 확장용 공간(3)에도 채워짐으로써, 상기 솔더마스크(2)에 의한 인터락킹 효과를 유발시킨다.Therefore, the
도6a 내지 도6e는 본 발명의 제2실시예에 의한 반도체패키지(10)의 볼랜드(1) 구조를 제공하기 위한 제조 방법을 도시한 설명도이다.6A to 6E are explanatory views showing a manufacturing method for providing the structure of the
먼저, 대략 평면인 제1면(1a)과 제2면(1b) 및 외벽(1c)이 형성된 다수의 볼랜드(1)를 통상의 제조 방법을 이용하여 수지층 표면 등에 어레이하여 형성한다.(도6a 참조)First, a plurality of ball lands 1 having a substantially planar
이어서, 상기 볼랜드(1)의 제2면(1b) 전체에 일정 두께의 제거 가능한 피막(5)(예를 들면, 절연성 수지, 주석(Sn) 도금층 등등)을 형성한다.(도6b 참조)Subsequently, a removable film 5 (for example, an insulating resin, tin (Sn) plating layer, etc.) having a predetermined thickness is formed on the entire
이어서, 상기 피막(5) 표면에 통상의 에칭 용액을 분사하여, 상기 피막(5)의 표면이 라운드 형상이 되도록 한다.(도6c 참조) 이러한 공정은 생략해도 무방하다.Subsequently, a normal etching solution is sprayed onto the surface of the
이어서, 상기 피막(5)의 외벽(둘레)을 포함한 일정영역까지 통상의 방법을 이용하여 솔더마스크(2)를 코팅함으로써, 상기 피막(5) 표면에 솔더마스크(2) 내벽(2a)이 형성되도록 한다.(도6d 참조)Subsequently, the
마지막으로, 상기 피막(5) 표면에 에칭용액을 분사하여, 상기 피막(5)을 제거함으로써, 상기 볼랜드(1)의 제2면(1b) 및 외벽(1c)이 접하는 모서리에서 솔더마스크(2)의 내벽(2a)에 이르는 영역에 융착 면적 확장용 공간(3)이 형성되도록 한다.Finally, an etching solution is sprayed onto the surface of the
도7a 내지 도7d는 본 발명의 제2실시예에 의한 반도체패키지(10)의 볼랜드(1) 구조를 제공하기 위한 또다른 제조 방법을 도시한 설명도이다.7A to 7D are explanatory views showing another manufacturing method for providing the structure of the
먼저, 수지층 등에 대략 평면인 제1면(1a)과 제2면(1b) 및 외벽(1c)이 형성된 다수의 볼랜드(1)를 통상의 방법을 이용하여 배열 형성한다.(도7a 참조)First, a plurality of ball lands 1 on which a
이어서, 상기 볼랜드(1)의 제2면(1b) 전체에 일정 두께의 솔더(6)를 형성한다.(도7b 참조)Subsequently, a
이어서, 상기 솔더(6) 표면에 에칭 용액을 분사함으로써, 상기 솔더(6)의 중심 표면에서 외벽(둘레) 표면까지 라운드 형상이 되도록 한다.(도7c 참조) 상기 공정은 생략될 수도 있다.Subsequently, an etching solution is sprayed onto the surface of the
마지막으로, 상기 솔더(6)의 외벽을 포함한 표면 일정영역까지 솔더마스크(2)를 코팅하여, 상기 솔더의 표면에 솔더마스크(2) 내벽(2a)이 형성되도록 함으로써, 상기 볼랜드(1)의 제2면(1b)과 외벽(1c)이 접하는 모서리에서 상기 솔더의 표면에 형성된 솔더마스크(2)의 내벽(2a) 사이에 상기 융착 면적 확장용 공간(3)이 형성되도록 한다.(도7d)Finally, the
즉, 상기 솔더마스크(2) 내벽(2a)에 형성된 솔더 상면에는 차후 동일한 재질의 솔더볼(7)이 융착됨으로써, 결국, 상기 솔더볼(7)은 상기 융착 면적 확장용 공간(3)에까지 채워진 형태를 한다.That is, the
도8a 내지 도8d는 본 발명의 제3실시예에 의한 반도체패키지(10)의 볼랜드(1) 구조를 제공하기 위한 제조 방법을 도시한 설명도이다.8A to 8D are explanatory views showing a manufacturing method for providing the structure of the
먼저, 통상적인 방법을 이용하여 대략 평면인 제1면(1a)과 제2면(1b) 및 외벽(1c)을 갖는 다수의 볼랜드(1)가 어레이되어 있고, 상기 볼랜드(1)의 외벽(1c)을 포함한 제2면(1b) 일정영역까지는 솔더마스크(2)가 코팅되어, 상기 제2면(1b)에 솔더마스크(2)의 내벽(2a)이 형성되도록 한 반도체패키지(10)의 볼랜드(1)를 제공한다.(도8a 참조)First, using a conventional method, a plurality of ball lands 1 having an approximately planar
이어서, 상기 볼랜드(1)의 제2면(1b) 중앙에 일정두께의 제거 가능한 피막(5)(예를 들면, 절연성 수지 등)을 형성한다.(도8b 참조)Subsequently, a removable film 5 (for example, an insulating resin, etc.) having a predetermined thickness is formed in the center of the
이어서, 상기 피막(5)과 솔더마스크(2)의 내벽(2a) 사이에 일정두께의 구리 도금층(4)을 형성한다.(도8c 참조)Subsequently, a
이어서, 상기 피막(5)에 에칭용액을 분사하여, 그 피막(5)을 제거함으로써, 상기 솔더마스크(2) 내벽(2a)을 따라 구리 도금층(4)이 남도록 한다.(도8d 참조)Subsequently, an etching solution is sprayed onto the
여기서, 상기 구리 도금층(4)은 솔더마스크(2)의 높이보다 작게 형성하며, 상기 구리 도금층(4)은 평면상 대략 원형 링 형상을 한다.Here, the
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.
따라서, 본 발명에 의한 반도체패키지의 볼랜드 구조 및 그 제조 방법에 의하면, 솔더볼과 볼랜드 및/또는 솔더마스크 상호간의 융착 면적 및/또는 계면 면적을 확장시킴으로써, 솔더볼의 융착 신뢰성이 향상되는 효과가 있다.Therefore, according to the ball land structure of the semiconductor package and the manufacturing method of the semiconductor package according to the present invention, the welding area and / or the interface area between the solder ball and the ball land and / or the solder mask are expanded, thereby improving the welding reliability of the solder ball.
즉, 상기 솔더마스크와 볼랜드 사이에 융착 면적 확장용 공간이 형성된 경우에는, 상기 공간이 솔더볼을 인터락킹(Inter-locking)하는 역할도 겸함으로써, 상 기 솔더볼의 융착력 또는 결합력이 더욱 향상되고, 또한, 상기 볼랜드에 구리 도금층을 형성한 경우에는, 상기 솔더볼과의 융착면적이 넓어짐으로써, 응력 또는 스트레스를 완충하게 된다.That is, when a space for fusion area expansion is formed between the solder mask and the borland, the space also serves to interlock the solder ball, thereby further improving the fusion or bonding strength of the solder ball. In the case where the copper plating layer is formed on the ball land, the fusion area with the solder balls is widened, so that stress or stress is buffered.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000081988A KR100708057B1 (en) | 2000-12-26 | 2000-12-26 | Ball land structure of semiconductor package and its method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000081988A KR100708057B1 (en) | 2000-12-26 | 2000-12-26 | Ball land structure of semiconductor package and its method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020052594A KR20020052594A (en) | 2002-07-04 |
KR100708057B1 true KR100708057B1 (en) | 2007-04-16 |
Family
ID=27685978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000081988A KR100708057B1 (en) | 2000-12-26 | 2000-12-26 | Ball land structure of semiconductor package and its method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100708057B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101133126B1 (en) * | 2005-10-12 | 2012-04-06 | 삼성테크윈 주식회사 | Semiconductor package and manufacturing method thereof |
CN104934399A (en) * | 2015-06-23 | 2015-09-23 | 日月光封装测试(上海)有限公司 | Semiconductor substrate and method for fabricating same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5866942A (en) * | 1995-04-28 | 1999-02-02 | Nec Corporation | Metal base package for a semiconductor device |
US5872399A (en) * | 1996-04-01 | 1999-02-16 | Anam Semiconductor, Inc. | Solder ball land metal structure of ball grid semiconductor package |
US5977641A (en) * | 1997-05-14 | 1999-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
EP1035579A2 (en) * | 1999-03-05 | 2000-09-13 | Altera Corporation | Fabrication method and strcuture of an integrated circuit package |
-
2000
- 2000-12-26 KR KR1020000081988A patent/KR100708057B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5866942A (en) * | 1995-04-28 | 1999-02-02 | Nec Corporation | Metal base package for a semiconductor device |
US5872399A (en) * | 1996-04-01 | 1999-02-16 | Anam Semiconductor, Inc. | Solder ball land metal structure of ball grid semiconductor package |
KR100216839B1 (en) * | 1996-04-01 | 1999-09-01 | 김규현 | Solder ball land structure of bga semiconductor package |
US5977641A (en) * | 1997-05-14 | 1999-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
EP1035579A2 (en) * | 1999-03-05 | 2000-09-13 | Altera Corporation | Fabrication method and strcuture of an integrated circuit package |
Also Published As
Publication number | Publication date |
---|---|
KR20020052594A (en) | 2002-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5000809B2 (en) | MULTILAYER PRINTED CIRCUIT BOARD, MANUFACTURING METHOD THEREOF, AND BGA SEMICONDUCTOR PACKAGE USING MULTILAYER PRINTED CIRCUIT BOARD | |
KR101542478B1 (en) | A method of fabricating an interconnection element having conductive posts | |
US5915169A (en) | Semiconductor chip scale package and method of producing such | |
US6849944B2 (en) | Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad | |
US8330272B2 (en) | Microelectronic packages with dual or multiple-etched flip-chip connectors | |
US20020104874A1 (en) | Semiconductor chip package comprising enhanced pads | |
US8524531B2 (en) | System and method for improving solder joint reliability in an integrated circuit package | |
JP2001168125A (en) | Semiconductor device | |
US11335648B2 (en) | Semiconductor chip fabrication and packaging methods thereof | |
KR100381111B1 (en) | Semiconductor device using a BGA package and method of producing the same | |
JP2006303305A (en) | Semiconductor device | |
KR100708057B1 (en) | Ball land structure of semiconductor package and its method | |
JP2020188209A (en) | Printed wiring board and manufacturing method thereof | |
KR100690999B1 (en) | Method for mounting ball grid array package | |
JPH11126795A (en) | Mounting board and manufacture thereof and mounting method of electronic component | |
JP4185665B2 (en) | Wafer level package | |
KR20150055438A (en) | Printed circuit board, semiconductor package having the same and method for manufacturing the same | |
KR100618700B1 (en) | Method for fabricating wafer level package | |
KR100393096B1 (en) | Joining structure of semiconductor package and mother board and its method | |
KR100783102B1 (en) | structure and method of joining semiconductor package to substrate using solder column | |
JPH08264928A (en) | Pad for forming solder bump | |
JP2019057686A (en) | Electronic apparatus and junction method | |
JPH11307683A (en) | Semiconductor device, printed wiring board mounted therewith and manufacture thereof | |
KR100790993B1 (en) | Flip chip having bump structure and method of manufacturing the same | |
JP6566586B2 (en) | Metal-ceramic circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130408 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140408 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160406 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170407 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180404 Year of fee payment: 12 |