KR100690999B1 - Method for mounting ball grid array package - Google Patents

Method for mounting ball grid array package Download PDF

Info

Publication number
KR100690999B1
KR100690999B1 KR1020010037836A KR20010037836A KR100690999B1 KR 100690999 B1 KR100690999 B1 KR 100690999B1 KR 1020010037836 A KR1020010037836 A KR 1020010037836A KR 20010037836 A KR20010037836 A KR 20010037836A KR 100690999 B1 KR100690999 B1 KR 100690999B1
Authority
KR
South Korea
Prior art keywords
hole
tape
ball
solder
grid array
Prior art date
Application number
KR1020010037836A
Other languages
Korean (ko)
Other versions
KR20030001963A (en
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037836A priority Critical patent/KR100690999B1/en
Publication of KR20030001963A publication Critical patent/KR20030001963A/en
Application granted granted Critical
Publication of KR100690999B1 publication Critical patent/KR100690999B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

본 발명은 실장 수단으로서 솔더 볼을 이용하는 볼 그리드 어레이(Ball Grid Array) 패키지의 실장시에 솔더 조인트(Solder Joint) 신뢰성을 향상시키기 위한 방법을 개시하며, 개시된 본 발명의 방법은, 솔더 볼과 대응하는 위치에 샌드글라스 형상의 홀을 갖는 테이프를 상기 솔더 볼과 대응하여 상면에 볼 랜드를 갖는 인쇄회로기판 상에 상기 홀에 의해 상기 볼 랜드가 노출되도록 부착시키는 단계; The present invention discloses a method for improving solder joint (Solder Joint) reliability at the time of mounting of the grid array (Ball Grid Array) ball using a solder ball as a means of mounting the package, the method of the disclosed invention, the solder ball and the corresponding step a tape having a hole of a sand-glass shape at a position on a printed circuit board having a land to see the upper surface in correspondence with the solder balls to adhere to the lands are exposed to view by the hole; 상기 노출된 볼 랜드 상에 플럭스를 도포하는 단계; Applying a flux on the exposed ball lands; 상기 테이프의 홀 상에 솔더 볼이 접하도록 볼 그리드 어레이 패키지를 배치시키는 단계; Step of placing the ball grid array packages so that the solder ball is in contact with the hole of the tape; 및 상기 솔더 볼이 상기 테이프의 샌드글라스 형상의 홀 내로 플로우되면서 상기 패키지의 저면이 상기 테이프와 접하도록, 상기 솔더 볼을 리플로우시키는 단계를 포함하며, 여기서, 상기 테이프는 상기 솔더 볼과 대응하는 위치에 상부 직경이 하부 직경 보다 큰 제1홀을 갖는 탑 테이프와, 상기 솔더 볼에 대응하는 위치에 상부 직경이 하부 직경 보다 작은 제2홀을 갖는 바텀 테이프가, 샌드글라스 형상의 홀을 갖도록, 상기 제1홀의 저면과 제2홀의 상면이 접하도록 접착되어 이루어진 것을 특징으로 한다. (108) the solder balls flow into a sand-glass shape of the tape hole bottom surface of the package so as to be in contact with the tape, and including the step of reflowing the solder balls, wherein the tape is corresponding to the solder balls and the top tape in the position where the upper diameter has a larger first hole than the lower diameter, at a position corresponding to the solder balls, the upper diameter of the bottom tape having a second hole than the lower diameter, so as to have the hole of the sand glass shape, characterized by comprising the first hole bottom surface and the upper surface of the hole 2 is bonded so as to be in contact.

Description

볼 그리드 어레이 패키지의 실장방법{METHOD FOR MOUNTING BALL GRID ARRAY PACKAGE} A ball grid array package mounting method {METHOD FOR MOUNTING BALL GRID ARRAY PACKAGE}

도 1은 전형적인 볼 그리드 어레이 패키지를 도시한 단면도. Figure 1 shows a typical ball grid array package section.

도 2는 볼 그리드 어레이 패키지의 실장 후의 솔더 볼 형상을 도시한 도면. Figure 2 is a view showing the shape after mounting the solder ball of the ball grid array package.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 볼 그리드 어레이 패키지의 실장방법을 설명하기 위한 공정 단면도. Figures 3a-3e are cross-sectional views for explaining a mounting method of a ball grid array package according to an embodiment of the invention.

도 4a는 본 발명의 실시예에 따른 탑 테이프의 저면도. Figure 4a is a bottom view of the top tape in the embodiment;

도 4b는 본 발명의 실시예에 따른 바텀 테이프의 저면도. Figure 4b is a bottom view of the bottom tape according to an embodiment of the invention.

도 5a 및 도 5b는 본 발명의 다른 실시예를 설명하기 위한 도면. Figures 5a and 5b are views for explaining another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 * * Description of the Related Art *

6 : 솔더 볼 10 : 볼 그리드 어레이 패키지 6: solder balls 10: Ball Grid Array Package

11 : 볼 랜드 20 : 인쇄회로기판 11: ball lands 20: printed circuit board

21 : 제1홀 22 : 제1홈 21: the first hole 22: first groove

23,33 : 금속막 30 : 탑 테이프 23,33: metal film 30: Top Tape

31 : 제2홀 32 : 제2홈 31: the second hole 32: second groove

40 : 바텀 테이프 41 : 플럭스 40: a bottom tape 41: Flux

50 : 샌드글라스 형상의 홀 50: sand-glass shaped hole

본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 볼 그리드 어레이(Ball Grid Array) 패키지의 실장시에 솔더 조인트(Solder Joint) 신뢰성을 향상시키기 위한 방법에 관한 것이다. The present invention relates to a method for improving, More specifically, the solder joint (Solder Joint) reliability at the time of mounting of the ball grid array (Ball Grid Array) package relates to a semiconductor package.

반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. In the semiconductor industry, packaging technology for integrated circuits are continuously being developed in order to meet the needs for miniaturization and mounting reliability. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다. For example, the demand for miniaturization is accelerating the development of technology to close the package to the chip size, the need for a mounting reliability is highlighting the importance of packaging technologies that can improve the mechanical and electrical reliability after the effectiveness and implementation of mounting operations there was.

상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지를 들 수 있다. As an example achieved the miniaturization of the package, ball grid array: there may be mentioned the (Ball Grid Array or less BGA) package. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다. The BGA package is the size of the overall package, the same size as the semiconductor chip, or are almost similar, in particular, the electrical connection means to the outside, that is, the printed circuit board: a mounting means by (Printed Circuit Board hereinafter, PCB), the solder ball as this offers the advantage that it can be very advantageously applied to a trend that the mounting area is reduced.

이와 같은 BGA 패키지의 전형적인 구조가 도 1에 도시되어 있는 바, 이를 설명하면 다음과 같다. The bar, with a typical structure of such a BGA package is shown in Figure 1, it will be described as follows.

도시된 바와 같이, BGA 패키지(10)는 반도체 칩(1)은 접착제(3)에 의해 회로 패턴이 구비된 기판(2) 상에 부착되면서, 와이어(4)에 의해 상기 기판(2)의 회로패턴(도시안됨)과 전기적으로 접속되고, 상기 반도체 칩(1)과 기판(2)의 상면이 봉지제(5)로 봉지되며, 그리고, 상기 기판(2)의 하부면에 실장 수단인 솔더 볼(6)이 부착 배열된 구조이다. As illustrated, as the BGA package 10. The semiconductor chip 1 is adhered to a substrate (2) is provided with a circuit pattern by means of an adhesive (3), the circuit of the substrate (2) by a wire (4) pattern (not shown) and is electrically connected to, and the upper surface of the semiconductor chip 1 and the substrate 2 is sealed with sealing material (5) and then the solder ball mounting means on the lower surface of the substrate (2) 6 is attached the arrangement.

이와 같은 BGA 패키지(10)는 상기 솔더 볼(6)을 이용하여 PCB에 실장되며, 이를 통해, 모듈로서 제작된다. The BGA package 10 is mounted on the same PCB with the solder ball (6), through which is produced as a module.

한편, 솔더 볼을 이용하여 BGA 패키지를 PCB에 실장시킬 경우, 도 2에 도시된 바와 같이, 상기 솔더 볼(6a, 6b)은 중간 부분이 볼록해지는 베젤 타입(vessel type), 또는, 중간 부분이 오목해지는 샌드글래스 타입(sandglass)의 형상을 갖게 되며, 현재 대부분의 패키지 실장에서는 상기 솔더 볼이 베젤 타입의 형상을 갖도록 하고 있다. On the other hand, in the case to mount the BGA packages using a solder ball on the PCB, even this, the solder balls (6a, 6b) are bezel type (vessel type) becomes the middle of the projection, or the intermediate part as shown in It will have the shape of the concave becomes sand glass type (sandglass), and the currently most packages mounted above the solder ball so as to have the shape of a bezel-type. 도면부호 10은 BGA 패키지를, 그리고, 20은 PCB를 각각 나타낸다. The reference numeral 10 is a BGA package, and, 20 denotes a PCB, respectively.

그런데, 솔더 조인트(solder joint) 신뢰성 측면에서 2가지 타입을 비교하면, 온도 사이클의 신뢰성 테스트시에 상기 베젤 타입은 패키지와 볼의 계면에 스트레스(stress)가 집중되어 이 부분에서 크랙(crack)이 발생되고, 상기 샌드글라스 타입은 오목한 볼의 중간 부분에 스트레스가 집중되어 이 부분에서 크랙이 발생되는데, 스트레스를 견디는 측면에서 보면, 상기 샌드글라스 타입이 상대적으로 우수하므로, 종래의 솔더 볼을 이용한 패키지의 실장방법, 즉, BGA 패키지의 실장방법은 솔더 조인트 신뢰성에 문제점을 갖고 있다. However, when comparing two types of reliability side solder joint (solder joint), the bezel-type at the time of reliability test of temperature cycles are the stress (stress) concentrate at the interface between the package and view the crack (crack) in a portion of the it occurs is, the sand-glass type is stress is concentrated in the middle of the concave ball cracking there is generated in this portion, when viewed from the side to withstand stress, the sand-glass type is relatively solid, the package using the conventional solder ball method of mounting, that is, the mounting method of the BGA package has a problem in the solder joint reliability.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 실장 수단으로서 솔더 볼을 이용하는 패키지에서의 솔더 조인트의 신뢰성을 향상시킬 수 있는 BGA 패키지의 실장방법을 제공함에 그 목적이 있다. Accordingly, the present invention is conceived to solve the above problems, it is an object to provide a mounting method of the BGA package that can improve the reliability of the solder joint in the package using a solder ball as a mounting means.

상기와 같은 목적을 달성하기 위한 본 발명의 BGA 패키지의 실장방법은, 솔더 볼과 대응하는 위치에 샌드글라스 형상의 홀을 갖는 테이프를 상기 솔더 볼과 대응하여 상면에 볼 랜드를 갖는 인쇄회로기판 상에 상기 홀에 의해 상기 볼 랜드가 노출되도록 부착시키는 단계; A mounting method of the BGA package of the present invention for achieving the above object is a printed circuit board by a tape having a hole of a sand-glass shape at a position corresponding to the solder balls corresponding to the solder ball having a land seen on the upper surface the step of attaching to the ball lands is exposed by said hole; 상기 노출된 볼 랜드 상에 플럭스를 도포하는 단계; Applying a flux on the exposed ball lands; 상기 테이프의 홀 상에 솔더 볼이 접하도록 볼 그리드 어레이 패키지를 배치시키는 단계; Step of placing the ball grid array packages so that the solder ball is in contact with the hole of the tape; 및 상기 솔더 볼이 상기 테이프의 샌드글라스 형상의 홀 내로 플로우되면서 상기 패키지의 저면이 상기 테이프와 접하도록, 상기 솔더 볼을 리플로우시키는 단계를 포함한다. (108) the solder balls into the flow of the sand-glass shape of the tape hole, the bottom surface of the package so as to be in contact with the tape comprises the steps of the solder ball reflow.

여기서, 상기 테이프는 상기 솔더 볼과 대응하는 위치에 상부 직경이 하부 직경 보다 큰 제1홀을 갖는 탑 테이프와, 상기 솔더 볼에 대응하는 위치에 상부 직경이 하부 직경 보다 작은 제2홀을 갖는 바텀 테이프가, 샌드글라스 형상의 홀을 갖도록, 상기 제1홀의 저면과 제2홀의 상면이 접하도록 접착되어 이루어진 것이며, 또한, 상기 탑 테이프와 바텀 테이프의 상기 제1홀과 제2홀의 저면에는 각각 인접하는 가장자리까지 연장하는 제1홈과 제2홈이 구비되고, 상기 제1홀 및 제2홀의 내벽에는 금속막이 코팅된다. Here, the tape has a bottom having a second hole upper diameter than the lower diameter at the position corresponding to the top tape having a first hole upper diameter greater than the lower diameter at the position corresponding to the solder ball, the solder ball tape, so as to have the hole of the sand glass shape, been made in the first hole bottom surface and the top surface 2 of holes is adhered so as to be in contact, and also, the top tape from the first hole and the bottom surface of the second hole of the bottom tape adjacent each which it is provided with a first groove and a second groove extending to the edge, wherein the film has a metal coating is first hole and a second hole wall.

아울러, 상기 솔더 볼을 리플로우하는 단계 후에는 상기 홈들을 통해 플럭스 클리닝(flux cleaning)을 수행한다. In addition, after the step of reflowing the solder ball performs a flux cleaning (cleaning flux) through the groove.

본 발명에 따르면, 샌드글라스 형상의 홈을 갖는 테이프를 이용하여 BGA 패키지의 실장을 행하기 때문에, 솔더 볼이 샌드글라스 형상을 갖도록 할 수 있으며, 이를 통해, 솔더 조인트의 신뢰성을 확보할 수 있다. According to the present invention, by using a tape having a groove of a sand-glass shape to perform the mounting of the BGA package, it is possible to solder balls to have a sand-glass shape, and through this, it is possible to ensure the reliability of the solder joint.

(실시예) (Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. Hereinafter to more specifically describe the preferred embodiments of the invention with reference to the accompanying drawings.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 BGA 패키지의 실장방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다. Figures 3a-3e is a process sectional view for explaining a mounting method of the BGA package according to the embodiment of the present invention, it will be described as follows.

먼저, 도 3a에 도시된 바와 같이, BGA 패키지의 실장 후에 솔더 볼이 샌드글라스 형상을 갖도록 하기 위해, 탑 테이프(30) 및 바텀 테이프(40)를 마련하다. First, as shown in Figure 3a, to the solder balls after the mounting of the BGA package to have a sand-glass shape, provided it is a top tape 30 and bottom tape 40.

여기서, 상기 탑 테이프(30)는 전체적으로 소정 두께를 갖는 판(plate) 형상이며, BGA 패키지에서의 솔더 볼과 대응하는 양측 가장자리 부분 각각에 상부 직경이 하부 직경 보다 큰 수 개의 제1홀(21)이 일렬로 구비되고, 또한, 각 제1홀(21)의 하부면으로부터 인접하는 가장자리까지에는 에어 벤트(air vent)로서 기능하는 가늘고 긴 제1홈(22)이 구비된다. Here, the top tape 30 is a plate (plate) shape having a predetermined thickness as a whole, the solder ball is the upper diameter to the opposite side edge portions, respectively a large number of first holes than the lower diameter corresponding to the at BGA package 21 It is provided to the line, and, in the adjacent to the edge from the bottom surface of each of the first hole 21 is provided with an elongated first groove 22 which functions as an air vent (air vent). 도 4a는 상기 탑 테이프(30)에 대한 저면도이다. Figure 4a is a bottom view of the top tape 30.

상기 바텀 테이프(40)는 상기 탑 테이프(30)와 마찬가지로 전체적으로 소정 두께를 갖는 판 형상이며, BGA 패키지에서의 솔더 볼과 대응하는 양측 가장자리 부분에 상기 탑 테이프(30)와는 반대로 상부 직경이 하부 직경 보다 작은 수 개의 제2홀(31)이 일렬로 구비되고, 그리고, 각 제2홀(31)의 하부면으로부터 인접하는 가장자리까지에는 에어 벤트로서 기능함과 동시에 플럭스 벤트(flux vent)로서 기 능하는 가늘고 긴 제2홈(32)이 각각 구비된다. The bottom tape 40 is the top as in the tape 30 as a whole is a plate-like given a thickness, the side edge portions corresponding to the solder balls of the BGA package different from the top tape 30 opposed to the upper diameter of the lower diameter a smaller number of second holes 31 is provided in a line, and, each of the groups has a functional and at the same time the flux vent (flux vent) an air vent to the edge adjacent from the lower surface of the second hole (31) functions the second grooves 32 are elongate, each having a. 도 4b는 상기 바텀 테이프(40)에 대한 저면도이다. Figure 4b is a bottom view on the bottom tape 40.

또한, 상기 탑 테이프 및 바텀 테이프(30, 40)에 있어서, 각 홀(21, 31)의 내벽에는 솔더 볼의 웨팅(wetting)이 가능하도록 금속막(23, 33)이 각각 코팅된다. Moreover, in the top tape and a bottom tape 30 and 40, the inner wall of each hole (21, 31) is a coated metal film, respectively (23, 33) to enable the wetting (wetting) of the solder ball. 반면, 상기 제1홈 및 제2홈(22, 32)에는 금속막이 코팅되지 않는데, 이것은 솔더가 상기 제1홈 및 제2홈(22, 32)을 통해서 외부로 빠져 나가지 않도록 하기 위함이다. On the other hand, the first groove and the second groove (22, 32) does not coat the metal film, which is to prevent escape to the outside of the solder through the first groove and the second groove (22, 32).

그 다음, 도 3b에 도시된 바와 같이, 상기 탑 테이프(30)와 바텀 테이프(40)를 상기 탑 테이프(30)의 제1홀(21)의 저면과 상기 바텀 테이프(40)의 제2홀(31)의 상면이 접하도록 접착시킨다. Next, as shown in Figure 3b, the second hole of the top tape 30 and bottom tape 40 to the bottom surface and the bottom tape 40 of the first hole 21 of the top tape 30 It bonds the top surface of the card 31 so as to be in contact. 이때, 상기 제1홀(21)의 저면과 제2홀(31)의 상면이 접하는 것으로 인해, 상기 접착된 탑 및 바텀 테이프(30, 40)는 샌드글라스 형상의 홀(50)을 갖게 된다. At this time, due to the upper surface of the first hole bottom face with a second hole 31 of the 21 in contact, the bonded top and bottom tape 30 and 40 will have a hole 50 of a sand-glass shape.

다음으로, 도 3c에 도시된 바와 같이, 상기 접착된 탑 테이프 및 바텀 테이프(30, 40)를 상기 바텀 테이프(40)가 접하도록 패키지가 실장될 PCB(20) 상에 부착시킨다. Next, the attachment onto a, PCB (20), the package is mounted above the top of the adhesive tape and a bottom tape 30 and 40, a bottom tape 40 is in contact as shown in Figure 3c. 이때, 상기 PCB(20)에는 BGA 패키지에서의 솔더 볼이 부착될 수 개의 볼 랜드(Ball Land : 11)가 구비되며, 이러한 볼 랜드(11)는 상기 탑 테이프(30)와 바텀 테이프(40)의 접착에 의해서 얻어진 샌드글라스 형상의 홀(50)에 의해 노출된다. In this case, the PCB (20), the solder ball can be of the ball lands is attached in a BGA package: is equipped with a (Ball Land 11), this ball lands 11 are the top tape 30 and bottom tape 40 a is exposed by the hole 50 of the sand-glass shape obtained by the adhesive. 이어서, 상기 노출된 PCB(20)의 볼 랜드(11) 상에 BGA 패키지에서의 솔더 볼의 부착을 위해 플럭스(flux : 41)를 도포한다. Then, the flux in the ball lands 11 of the exposed PCB (20) for attachment of solder balls in a BGA package: applies a (flux 41).

계속해서, 도 3d에 도시된 바와 같이, PCB(20)에의 실장 수단으로서 솔더 볼(6)을 갖는 BGA 패키지(10)를 상기 솔더 볼(6)이 상기 탑 및 바텀 테이프(30, 40)의 샌드글라스 형상의 홀(50)의 상면에 배치되도록 안치시킨다. Subsequently, the as shown in Fig. 3d, PCB (20), said the BGA package 10, the solder ball 6 with the solder balls 6 as the mounting means to the said top and bottom tape 30, 40 thus placed so as to be disposed on the upper surface of the hole 50 of the sand glass shape.

이러한 상태에서, 도 3e에 도시된 바와 같이, 상기 솔더 볼(6)에 대한 리플로우(reflow)를 수행하고, 이를 통해, 상기 솔더 볼(6)이 탑 및 바텀 테이프(30, 40)의 홀(50) 내부로 플로우되도록 함과 동시에 상기 탑 테이프(30)의 상면과 패키지(10)의 저면이 맞닿도록 함으로써, 상기 PCB(20) 상에 BGA 패키지(10)를 실장시킨다. In this state, the holes of as shown in FIG. 3e, performing a reflow (reflow) to the solder ball 6, and this, the solder balls 6 are top and bottom tape 30 and 40 through 50, thereby mounting the BGA package, and at the same time (10) on the PCB (20) by making the bottom surface is flush with the upper surface of the package 10 of the top tape 30 such that the flow into the interior.

이때, 상기 솔더 볼(6)은 샌드글라스 형상의 홀(50) 내부로 플로우되므로, 그 역시 샌드글라스 형상을 갖게 되며, 따라서, 상기 솔더 볼(6)이 샌드글라스 형상을 갖게 되는 것으로 인해, 그 솔더 조인트의 신뢰성이 확보된다. In this case, the solder ball 6 is caused to be sand, because of the glass-like flow into the hole 50, and also will have a sand-glass shape, thus, the solder ball 6 is to have a sand-glass shape, and the reliability of the solder joint is secured.

한편, 상기 솔더 볼(6)의 리플로우르를 통해 패키지(10)를 실장한 후에는 상기 제2홈(32)을 통해 플럭스 클리닝(flux cleaning)을 수행한다. On the other hand, after the via Ur the reflow of the solder balls 6 mounted to the package 10 carries out the flux-cleaning (cleaning flux) through the second groove 32. 여기서, 상기 솔더 볼(6)의 리플로우 및 플럭스 클리닝시에, 에어(air)는 탑 테이프 및 바텀 테이프(30, 40)의 제1 및 제2홈(22, 32)를 통해 빠져나가며, 플럭스(flux)는 상기 바텀 패키지(40)의 제2홈(32)을 통해 빠져나간다. Here, at the time of reflow, and the flux cleaning of the solder ball (6), air (air) is exits through the first and second grooves 22 and 32 of the top tape and a bottom tape 30, 40, flux (flux) exits through the second groove 32 of the bottom package 40.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 BGA 패키지의 실장방법을 설명하기 위한 도면으로서, 여기서, 도 5a는 테이프를 도시한 저면도이고, 도 5b는 상기 테이프를 이용하여 실장된 BGA 패키지를 도시한 단면도이다. A diagram for explaining a mounting method of the BGA package according to a further embodiment of Figures 5a and 5b present invention, where Figure 5a is a bottom view showing the tape, and Fig. 5b shows the mounted BGA using the tape It shows a cross section of a package.

도시된 바와 같이, 이 실시예는 패키지에 구비되는 솔더 볼이 한 줄씩이 아닌, 두 줄씩 배열된 BGA 패키지의 실장에 적용하기 위한 것이다. , This embodiment is to solder balls are applied to the line at two mounting arrangement of the BGA package, rather than one line is provided in the package, as shown.

이 실시예에 있어서, 탑 테이프(30) 및 바텀 테이프(40)는 판 형상이 아닌, 소정 두께를 갖는 스트라이프(stripe) 형상으로 구비되며, 이들의 합착을 통해서, BGA 패키지에 구비된 솔더 볼들(6)과 대응하여 두 줄씩으로 샌드글라스 형상의 홀(50)이 구비되고, 아울러, 각 홀(50)로부터 인접하는 가장자리까지 연장하게 에어 벤트 및 플럭스 벤트용 홈(22, 32)이 구비된다. In this embodiment, the top tape 30 and bottom tape 40 is not a plate-like, is provided in a stripe (stripe) shape having a predetermined thickness, through their attached to each other, the solder balls provided on BGA package ( 6) and correspondingly is provided with a two-line ml each hole 50 of the sand-glass shape, as well as, to extend to the edges which are adjacent from each hole (50) is provided with an air vent and for the flux vent grooves (22, 32).

또한, 도시하지는 않았지만, 본 발명의 방법은 도 5a에서와 같이 테이프의 전체적인 형상을 변경하는 것을 통해서 솔더 볼이 두 줄 이상으로 구비되는 BGA 패키지에 대해서도 적용할 수 있다. In addition, although not shown, the method of the present invention can be applied to the BGA package, which is provided with at least two lines through solder balls for changing the overall shape of the tape, as shown in Figure 5a.

이상에서와 같이, 본 발명은 샌드글라스 형상의 홀을 갖는 테이프를 이용하여 BGA 패키지를 실장함으로써, 실장 후의 솔더 볼이 샌드글라스 형상을 갖도록 할 수 있으며, 이에 따라, 상기 솔더 볼에서의 솔더 조인트의 신뢰성을 확보할 수 있다. As described above, the invention of the solder joint of the sand by using a tape having a hole of a glass-like mounting a BGA package, solder ball after mounting this may have a sand-glass shape, thus, the solder ball it is possible to ensure reliability.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. Others, the present invention can be implemented in various modifications within a range that does not depart from the gist thereof.

Claims (5)

  1. 실장 수단으로서 솔더 볼을 갖는 볼 그리드 어레이 패키지의 실장방법에 있어서, In the mounting method of a ball grid array package having solder balls mounted as a means,
    상기 솔더 볼과 대응하는 위치에 샌드글라스 형상의 홀을 갖는 테이프를 상기 솔더 볼과 대응하여 상면에 볼 랜드를 갖는 인쇄회로기판 상에 상기 홀에 의해 상기 볼 랜드가 노출되도록 부착시키는 단계; Attaching to said land is exposed to view by the hole on the printed circuit board in correspondence with the solder balls and the tape having a hole of a sand-glass shape in the position corresponding to the solder ball having a ball lands on the top surface;
    상기 노출된 볼 랜드 상에 플럭스를 도포하는 단계; Applying a flux on the exposed ball lands;
    상기 테이프의 홀 상에 솔더 볼이 접하도록 볼 그리드 어레이 패키지를 배치시키는 단계; Step of placing the ball grid array packages so that the solder ball is in contact with the hole of the tape; And
    상기 솔더 볼이 상기 테이프의 샌드글라스 형상의 홀 내로 플로우되면서 상기 패키지의 저면이 상기 테이프와 접하도록, 상기 솔더 볼을 리플로우시키는 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법. Method of mounting a ball grid array package that, the solder ball is in contact with the bottom surface of the package and the tape in the solder ball as the flow into a sand-glass shape of the tape hole, characterized in that it comprises the step of reflowing.
  2. 제 1 항에 있어서, 상기 샌드글라스 형상의 홀을 갖는 테이프는 The method of claim 1, wherein a tape having a hole of the sand glass shape is
    상기 솔더 볼과 대응하는 위치에 상부 직경이 하부 직경 보다 큰 제1홀을 갖는 탑 테이프와, 상기 솔더 볼에 대응하는 위치에 상부 직경이 하부 직경 보다 작은 제2홀을 갖는 바텀 테이프가, 샌드글라스 형상의 홀을 갖도록, 상기 제1홀의 저면과 제2홀의 상면이 접하도록 접착되어 이루어진 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법. Tower with tape at a position corresponding to the solder balls, the upper diameter has a larger first hole than the lower diameter, the bottom tape having a second hole upper diameter than the lower diameter at the position corresponding to the solder balls, a sand-glass so as to have a hole of a shape, a method of mounting a ball grid array package, characterized in that consisting of the first bottom hole and the upper surface of the hole 2 is bonded so as to be in contact.
  3. 제 2 항에 있어서, 상기 탑 테이프와 바텀 테이프는 The method of claim 2, wherein said top tape and a bottom tape,
    상기 제1홀과 제2홀의 저면에 각각 인접하는 가장자리까지 연장하는 에어 벤트(air vent) 및 플럭스 벤트(flux vent)용 제1홈과 제2홈이 더 구비되고, 상기 제1홀 및 제2홀의 내벽에는 금속막이 코팅된 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법. The first being provided with extended air vent (air vent) and flux vent (flux vent) The first groove and a second groove which extends to the edge adjacent each other in the first hole and the bottom surface of the second hole, the first hole and the second the hole has an inner wall mounting method of a ball grid array package, it characterized in that the metal film is coated.
  4. 제 1 항에 있어서, 상기 탑 테이프 및 바텀 테이프는 According to claim 1, wherein said top tape and a bottom tape,
    판(plate) 형상, 또는, 스트라이프(stripe) 형상인 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법. Plate (plate) shape, or a stripe mounting method of a ball grid array package, characterized in that (stripe) shape.
  5. 제 3 항에 있어서, 상기 솔더 볼을 리플로우하는 단계 후, The method of claim 3, further comprising the step of reflowing the solder ball,
    상기 홈들을 통해 플럭스 클리닝(flux cleaning)을 수행하는 단계를 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법. Method of mounting a ball grid array package according to claim 1, further comprising performing a flux cleaning (cleaning flux) through the groove.
KR1020010037836A 2001-06-28 2001-06-28 Method for mounting ball grid array package KR100690999B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037836A KR100690999B1 (en) 2001-06-28 2001-06-28 Method for mounting ball grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037836A KR100690999B1 (en) 2001-06-28 2001-06-28 Method for mounting ball grid array package

Publications (2)

Publication Number Publication Date
KR20030001963A KR20030001963A (en) 2003-01-08
KR100690999B1 true KR100690999B1 (en) 2007-03-08

Family

ID=27712042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037836A KR100690999B1 (en) 2001-06-28 2001-06-28 Method for mounting ball grid array package

Country Status (1)

Country Link
KR (1) KR100690999B1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
TWI473553B (en) 2008-07-03 2015-02-11 Advanced Semiconductor Eng Chip package structure
TWI474414B (en) * 2009-08-25 2015-02-21 Advanced Semiconductor Eng Stackable semiconductor device packages and semiconductor process
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI499024B (en) 2009-01-07 2015-09-01 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (en) 2009-12-31 2013-09-11 Advanced Semiconductor Eng Semiconductor package
TWI411075B (en) 2010-03-22 2013-10-01 Advanced Semiconductor Eng Semiconductor package and manufacturing method thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297769A (en) 1998-04-10 1999-10-29 Hitachi Cable Ltd Manufacture of bga wiring tape
KR20000010497A (en) * 1998-07-07 2000-02-15 김규현 Wire tape for a boll grid array semiconductor package and manufacturing method thereof
JP2001007237A (en) 1999-06-22 2001-01-12 Nec Kyushu Ltd Resin mold bga-type semiconductor device and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297769A (en) 1998-04-10 1999-10-29 Hitachi Cable Ltd Manufacture of bga wiring tape
KR20000010497A (en) * 1998-07-07 2000-02-15 김규현 Wire tape for a boll grid array semiconductor package and manufacturing method thereof
JP2001007237A (en) 1999-06-22 2001-01-12 Nec Kyushu Ltd Resin mold bga-type semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
KR20030001963A (en) 2003-01-08

Similar Documents

Publication Publication Date Title
US5893725A (en) C4 substrate contact pad which has a layer of NI-B plating
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US6020221A (en) Process for manufacturing a semiconductor device having a stiffener member
US5929516A (en) Polymer stud grid array
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6897568B2 (en) Electronic component with flexible contacting pads and method for producing the electronic component
US7193329B2 (en) Semiconductor device
US5218234A (en) Semiconductor device with controlled spread polymeric underfill
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
CN100396167C (en) Bonding pads for a printed circuit board and formation method thereof
US5892271A (en) Semiconductor device
KR100244580B1 (en) Method for manufacturing circuit board having matal bump and semiconductor chip package
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US7005750B2 (en) Substrate with reinforced contact pad structure
US5875100A (en) High-density mounting method and structure for electronic circuit board
US20010035586A1 (en) Chip size package semiconductor device without an interposer and method of forming the same
US6462414B1 (en) Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US5568363A (en) Surface mount components and semifinished products thereof
US4872261A (en) Method of and apparatus for surface mounting electronic components onto a printed wiring board
EP0779657A2 (en) Surface-mounted semiconductor package and its manufacturing method
KR950012658B1 (en) Semiconductor chip mounting method and substrate structure
EP0957520A2 (en) Semiconductor package and mount board, and mounting method
JP2520575B2 (en) Integrated circuit chip package - elasticity Li electrically and mechanically connected to di on the surface of the substrate - de and this method of preparation
US7000312B2 (en) Circuit board device and mounting method therefor
KR100427925B1 (en) Semiconductor device and method for fabricating same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee