KR100707802B1 - Method for forming capacitor - Google Patents

Method for forming capacitor Download PDF

Info

Publication number
KR100707802B1
KR100707802B1 KR1020050110586A KR20050110586A KR100707802B1 KR 100707802 B1 KR100707802 B1 KR 100707802B1 KR 1020050110586 A KR1020050110586 A KR 1020050110586A KR 20050110586 A KR20050110586 A KR 20050110586A KR 100707802 B1 KR100707802 B1 KR 100707802B1
Authority
KR
South Korea
Prior art keywords
forming
storage node
hard mask
etching
contact hole
Prior art date
Application number
KR1020050110586A
Other languages
Korean (ko)
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050110586A priority Critical patent/KR100707802B1/en
Application granted granted Critical
Publication of KR100707802B1 publication Critical patent/KR100707802B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 식각정지막 식각시 스토리지노드콘택플러그 스페이서의 과도 손실을 방지하는데 적합한 캐패시터 형성 방법을 제공하기 위한 것으로, 본 발명의 캐패시터 형성 방법은 반도체 기판 상부에 제1절연막을 형성하는 단계; 상기 제1절연막 상에 질화막계열의 하드마스크를 형성하는 단계; 상기 하드마스크를 식각마스크로 상기 제1절연막을 식각하여 상기 반도체 기판의 소정 영역을 개방시키는 제1콘택홀을 형성하는 단계; 상기 제1콘택홀의 양측벽에 스페이서를 형성하는 단계; 상기 제1콘택홀을 매립하는 두께의 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막과 하드마스크의 식각선택비를 1:1로 유지하면서 상기 폴리실리콘막을 식각하여 플러그를 형성하는 단계; 상기 플러그 및 남아있는 상기 하드마스크 상부에 제2절연막을 형성하는 단계; 상기 하드마스크에서 식각이 정지하도록 상기 제2절연막을 식각하여 상기 플러그 상부를 개방시키는 제2콘택홀을 형성하는 단계; 및 상기 제2콘택홀의 내부 표면을 따라 스토리지노드를 형성하는 단계를 포함하며, 이에 따라 본 발명은 스토리지노드 산화막 식각시 식각 정지막 식각 단계를 스킵할 수 있어 층간절연막의 손실 및 특히 스토리지노드콘택플러그 스페이서의 과도한 손실을 방지하는 효과를 얻을 수 있다.The present invention provides a method of forming a capacitor suitable for preventing excessive loss of a storage node contact plug spacer during etching of an etch stop layer. The method of forming a capacitor of the present invention includes forming a first insulating layer on a semiconductor substrate; Forming a hard mask of a nitride film series on the first insulating film; Etching the first insulating layer using the hard mask as an etch mask to form a first contact hole for opening a predetermined region of the semiconductor substrate; Forming spacers on both side walls of the first contact hole; Forming a polysilicon film having a thickness to fill the first contact hole; Etching the polysilicon layer to form a plug while maintaining an etch selectivity ratio of the polysilicon layer and the hard mask at 1: 1; Forming a second insulating layer on the plug and the remaining hard mask; Forming a second contact hole to etch the second insulating layer to open the upper portion of the plug to stop etching in the hard mask; And forming a storage node along the inner surface of the second contact hole. Accordingly, the present invention can skip the etch stop layer etching step when the storage node oxide is etched, so that the interlayer insulating layer is lost and in particular, the storage node contact plug. The effect of preventing excessive loss of the spacer can be obtained.

스토리지노드콘택홀, 식각정지막, 식각 손실, 캐패시터 Storage Node Contact Hole, Etch Stop, Etch Loss, Capacitor

Description

캐패시터 형성 방법{METHOD FOR FORMING CAPACITOR} Capacitor Formation Method {METHOD FOR FORMING CAPACITOR}

도 1은 종래 기술에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 단면도,1 is a cross-sectional view showing a method for forming a contact hole in a semiconductor device according to the prior art;

도 2는 종래 기술의 문제점을 나타낸 TEM 사진,2 is a TEM photograph showing a problem of the prior art;

도 3a 내지 도 3f는 본 발명의 실시예에 따른 캐패시터 형성 방법을 도시한 단면도. 3A to 3F are cross-sectional views illustrating a method of forming a capacitor according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 반도체 기판 32 : 층간절연막31 semiconductor substrate 32 interlayer insulating film

33 : 하드마스크 34 : 포토레지스트 패턴33: hard mask 34: photoresist pattern

35 : 스토리지노드콘택플러그 스페이서 35: Storage Node Contact Plug spacer

36a : 스토리지노드콘택플러그36a: storage node contact plug

37 : 스토리지노드 산화막 37: storage node oxide film

38 : 스토리지노드홀38: Storage Node Hall

39 : 스토리지노드39: storage node

본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 스토리지노드콘택홀 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of forming a storage node contact hole of a capacitor.

반도체 소자의 셀 사이즈가 미세화됨에 따라, 필요한 전하의 저장용량을 확보하기 위하여 다양한 방법으로 기술 개발이 이루어지고 있다. 그 중의 한가지 방법이 캐패시터의 형성을 3차원 구조로 형성하는 것으로, 이러한 3차원 형성의 캐패시터의 대표적인 예로 콘케이브(concave) 구조의 캐패시터가 있다.As the cell size of the semiconductor device is miniaturized, technology development is being carried out in various ways to secure the storage capacity of the required charge. One method is to form the formation of the capacitor in a three-dimensional structure, a representative example of such three-dimensional formation of the capacitor is a capacitor of a concave (concave) structure.

110㎚ 테크(Tech) 이하에서 공통으로 사용되는 캐패시터 공정 중, 스토리지노드 식각정지막(Etch stop layer)의 식각이라는 공정이 존재하고, 스토리지노드의 용량 증대를 위한 스토리지노드 산화막의 높이가 높아지고, 이에 따라 본 공정의 문제점 중으로 제안한 스토리지노드 식각정지막 식각시, 콘택홀의 식각율 저하가 발생하고, 이러한 식각율 저하는 부분적인 콘택 낫 오픈(Contact not open)을 발생시킨다.Among the capacitor processes commonly used below 110 nm Tech, there is a process called etching of the storage node etch stop layer, and the height of the storage node oxide layer for increasing the capacity of the storage node is increased. Accordingly, when the storage node etch stop layer is proposed as a problem in this process, the etch rate of the contact hole decreases, and the etch rate decreases to cause partial contact not open.

따라서, 이를 해결하고자 식각정지막의 식각 타겟을 증가시키게 되었고, 반대로 부분적으로 콘택홀 과도 식각이 발생하여 식각정지막 하부의 층간절연막과 특히 스토리지노드콘택스페이서의 손실이 발생하게 된다.Therefore, in order to solve this problem, the etch target of the etch stop layer is increased, and on the contrary, the contact hole excessive etching occurs in part, resulting in the loss of the interlayer dielectric layer under the etch stop layer and in particular the storage node contact spacer.

도 1은 종래 기술에 따른 반도체 소자의 콘택홀 형성 방법 도시한 단면도이다.1 is a cross-sectional view illustrating a method for forming a contact hole in a semiconductor device according to the prior art.

도 1에 도시된 바와 같이, 반도체 기판(11) 상부에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하여 반도체 기판(11)의 일부를 오픈시키는 콘택홀(13)을 형성하고, 콘택홀의 양측벽에 스페이서(14)를 형성한다. 이 때, 스페이서(14)는 스토리지노드콘택플러그 스페이서다. As shown in FIG. 1, after forming the interlayer insulating film 12 on the semiconductor substrate 11, a contact hole 13 is formed through the interlayer insulating film 12 to open a part of the semiconductor substrate 11. The spacer 14 is formed on both side walls of the contact hole. At this time, the spacer 14 is a storage node contact plug spacer.

계속해서, 콘택홀에 플러그용 전도막을 매립하여 스토리지노드콘택플러그(15)를 형성한다. 스토리지노드콘택플러그는 폴리실리콘플러그이며, 스토리지노드콘택플러그(15) 형성 전에 소자 분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.Subsequently, a plugging conductive film is embedded in the contact hole to form the storage node contact plug 15. The storage node contact plug is a polysilicon plug, and processes necessary for DRAM isolation, such as device isolation, word lines, and bit lines, are performed before the storage node contact plug 15 is formed.

다음으로, 스토리지노드콘택플러그(15) 상부에 식각정지막(16)과 스토리지노드 산화막(17)을 적층 형성한다. 여기서, 스토리지노드 산화막(17)은 실린더 구조의 스토리지노드가 형성될 홀을 제거하기 위한 산화막이고, 식각정지막(16)은 스토리지노드 식각시 하부 구조물이 식각되는 것을 방지하기 위한 식각 베리어 역할을 한다.Next, an etch stop layer 16 and a storage node oxide layer 17 are stacked on the storage node contact plug 15. Here, the storage node oxide layer 17 is an oxide layer for removing a hole in which a storage node having a cylinder structure is to be formed, and the etch stop layer 16 serves as an etching barrier to prevent the underlying structure from being etched when the storage node is etched. .

다음으로, 스토리지노드 산화막(17)과 식각정지막(16)을 차례로 식각하여 스토리지노드콘택플러그(15) 상부를 개방시키는 스토리지노드홀(18)을 형성한다.Next, the storage node oxide layer 17 and the etch stop layer 16 are sequentially etched to form a storage node hole 18 that opens the upper portion of the storage node contact plug 15.

스토리지노드홀(18)을 형성할 때, 스토리지노드홀(18)의 깊이가 깊어짐에 따라 콘택 낫 오픈과 같은 문제점이 발생하므로, 스토리지노드홀(18) 과도 식각을 진행한다. When the storage node hole 18 is formed, as the depth of the storage node hole 18 deepens, problems such as contact sickle opening occur, so that the storage node hole 18 is etched with the storage node hole 18.

이 때, 식각정지막(16)에서 콘택홀 식각이 정지 되어야하는데, 과도 식각으로 인해 스토리지노드콘택플러그(15) 및 스페이서(14)도 식각되는 문제가 발생한다.In this case, the contact hole etching should be stopped at the etch stop layer 16, and the storage node contact plug 15 and the spacer 14 are also etched due to the excessive etching.

도 2는 종래 기술의 문제점을 나타낸 TEM 사진으로써, 스토리지노드 산화막(17) 및 식각정지막(16)을 식각하여 스토리지노드홀(18)을 형성할 때, 과도 식각(Over Etch) 및 스토리지노드홀(18)의 오정렬로 인해 스토리지노드콘택플러그 스페이서(13)가 식각되는 문제(B)가 발생한다.FIG. 2 is a TEM photograph illustrating a problem of the related art. When the storage node oxide layer 17 and the etch stop layer 16 are etched to form a storage node hole 18, an over etching and a storage node hole are performed. The misalignment of (18) causes a problem (B) in which the storage node contact plug spacer 13 is etched.

상술한 바와 같이, 스토리지노드홀을 형성할 때, 스토리지노드콘택플러그 스페이서의 과도 손실(도 1의 'A'참조)이 발생하는 경우, 후속 스토리지노드와 플레이트 전극의 증착 스텝 커버리지가 열악하고 완벽한 증착이 이루어지지 않아, 캐패시터의 누설 전류 열화 현상이 발생하는 문제가 있다.As described above, when the storage node hole is formed, in case of excessive loss of the storage node contact plug spacer (see 'A' in FIG. 1), the deposition step coverage of the subsequent storage node and the plate electrode is poor and perfect deposition. There is a problem that the leakage current degradation phenomenon of the capacitor occurs because this is not done.

또한, 스토리지노드콘택플러그 스페이서의 과도 손실로 인해, 스토리지노드와 하부 비트라인 간의 층간절연막에 의한 거리가 짧아져 자기정렬콘택 페일(SAC fail) 마진이 감소하는 문제가 있다.In addition, due to the transient loss of the storage node contact plug spacer, the distance between the storage node and the lower bit line by the interlayer insulating layer is shortened, thereby reducing the SAC fail margin.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 식각정지막 식각시 스토리지노드콘택플러그 스페이서의 과도 손실을 방지하는데 적합한 반도체 소자의 캐패시터 형성 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method of forming a capacitor of a semiconductor device suitable for preventing excessive loss of a storage node contact plug spacer during an etch stop layer etching.

상기 목적을 달성하기 위한 특징적인 본 발명의 캐패시터 형성 방법은 반도체 기판 상부에 제1절연막을 형성하는 단계; 상기 제1절연막 상에 질화막계열의 하드마스크를 형성하는 단계; 상기 하드마스크를 식각마스크로 상기 제1절연막을 식각하여 상기 반도체 기판의 소정 영역을 개방시키는 제1콘택홀을 형성하는 단계; 상기 제1콘택홀의 양측벽에 스페이서를 형성하는 단계; 상기 제1콘택홀을 매립하는 두께의 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막과 하드마스크의 식각선택비를 1:1로 유지하면서 상기 폴리실리콘막을 식각하여 플러그를 형성하는 단계; 상기 플러그 및 남아있는 상기 하드마스크 상부에 제2절연막을 형성하는 단계; 상기 하드마스크에서 식각이 정지하도록 상기 제2절연막을 식각하여 상기 플러그 상부를 개방시키는 제2콘택홀을 형성하는 단계; 및 상기 제2콘택홀의 내부 표면을 따라 스토리지노드를 형성하는 단계를 포함한다.A characteristic capacitor forming method of the present invention for achieving the above object comprises the steps of forming a first insulating film on the semiconductor substrate; Forming a hard mask of a nitride film series on the first insulating film; Etching the first insulating layer using the hard mask as an etch mask to form a first contact hole for opening a predetermined region of the semiconductor substrate; Forming spacers on both side walls of the first contact hole; Forming a polysilicon film having a thickness to fill the first contact hole; Etching the polysilicon layer to form a plug while maintaining an etch selectivity ratio of the polysilicon layer and the hard mask at 1: 1; Forming a second insulating layer on the plug and the remaining hard mask; Forming a second contact hole to etch the second insulating layer to open the upper portion of the plug to stop etching in the hard mask; And forming a storage node along an inner surface of the second contact hole.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 3a 내지 도 3f는 본 발명의 실시예에 따른 캐패시터 형성 방법을 도시한 단면도이다. 3A to 3F are cross-sectional views illustrating a method of forming a capacitor according to an embodiment of the present invention.

도 3a에 도시된 바와 같이, 반도체 기판(31) 상부에 층간절연막(32)을 증착한다. 이어서, 층간절연막(32) 상에 하드마스크 물질을 증착한다. 이어서, 하드마스크 물질 상에 포토레지스트 패턴(34)을 형성하고, 포토레지스트 패턴(34)을 식각 베리어로 하드마스크 물질을 식각하여, 하드마스크(33)를 형성한다.As shown in FIG. 3A, an interlayer insulating film 32 is deposited on the semiconductor substrate 31. Subsequently, a hard mask material is deposited on the interlayer insulating film 32. Next, the photoresist pattern 34 is formed on the hard mask material, and the hard mask material is etched using the photoresist pattern 34 as an etching barrier to form the hard mask 33.

이 때, 하드마스크(33)는 질화막계 물질인 SixNy 또는 Six-Oy-Nz 물질을 사용 하며 1000∼3000Å의 두께로 형성한다.In this case, the hard mask 33 is formed of a nitride film-based material Si x N y or Si x -O y -N z material to a thickness of 1000 ~ 3000Å.

도 3b에 도시된 바와 같이, 하드마스크(33)를 형성한 후 포토레지스트 패턴(34)을 스트립한다. 이어서, 하드마스크(33)를 식각 마스크로 층간절연막(32)을 선택적으로 식각하여 반도체 기판(31)의 소정 영역을 오픈하는 스토리지노드콘택홀(34)을 형성한다. As shown in FIG. 3B, after forming the hard mask 33, the photoresist pattern 34 is stripped. Subsequently, the interlayer insulating layer 32 is selectively etched using the hard mask 33 as an etch mask to form a storage node contact hole 34 that opens a predetermined region of the semiconductor substrate 31.

다음으로, 스토리지노드콘택홀(34)의 양측벽에 하드마스크(33) 물질과 동일한 물질로 스토리지노드콘택플러그 스페이서(35)를 형성한다. Next, the storage node contact plug spacers 35 are formed on both sidewalls of the storage node contact hole 34 using the same material as that of the hard mask 33 material.

도 3c에 도시된 바와 같이, 적어도 스토리지노드콘택홀(34)을 매립하는 두께의 스토리지노드콘택플러그용 도전 물질(36)을 증착하여 스토리지노드콘택홀(34)을 채운다. 예컨대, 도전 물질은 폴리실리콘막을 사용한다. As illustrated in FIG. 3C, at least a conductive material 36 for a storage node contact plug having a thickness filling the storage node contact hole 34 is deposited to fill the storage node contact hole 34. For example, the conductive material uses a polysilicon film.

도 3d에 도시된 바와 같이, 전면 식각(Etch Back)을 진행하여 스토리지노드콘택플러그용 도전 물질(36)을 평탄화 식각하여 스토리지노드콘택플러그(36a)를 형성한다.As illustrated in FIG. 3D, etching of the conductive material 36 for the storage node contact plug may be performed by planar etching to form the storage node contact plug 36a.

전면 식각 진행시, 스토리지노드콘택플러그용 도전 물질(36) 뿐만 아니라, 마스크(33)도 일부 식각되어 그 두께가 300∼700Å 으로 낮아진다.During the entire surface etching process, not only the conductive material 36 for the storage node contact plug, but also the mask 33 is partially etched, and the thickness thereof is lowered to 300 to 700 GPa.

이하, 하드마스크(33)는 하드마스크(33a)로 약칭한다.Hereinafter, the hard mask 33 is abbreviated as a hard mask 33a.

전면 식각시, 스토리지노드콘택플러그(폴리실리콘막)과 하드마스크(질화막)의 식각 선택비를 1:1로 유지시키고자 하며, 이를 위하여 1차 전면 식각으로 스토리지노드콘택플러그를 클로린계 베이스 가스를 사용하여 식각한다. In the case of front etching, the etching selectivity of the storage node contact plug (polysilicon film) and the hard mask (nitride film) is maintained at 1: 1. For this purpose, the storage node contact plug is applied with a chlorine-based base gas as the first front etching. Etch using

이어서, 하드마스크(33a)가 오픈된 후에는 C2F6/HBr 가스를 이용하여 스토리지노드콘택플러그(36a)와 하드마스크(33a)를 2차 식각한다.Subsequently, after the hard mask 33a is opened, the storage node contact plug 36a and the hard mask 33a are secondly etched using C 2 F 6 / HBr gas.

이 때, 마스크(33a)가 잔류하고, 스토리지노드콘택플러그(36a)가 이미 오픈되어 있기 때문에, 즉 스토리지노드콘택플러그(36a) 상에 식각 정지용 질화막이 존재하지 않아 추가적인 식각 정지막 식각 단계가 필요 없다. 이로써, 스토리지노드홀 식각시 과도 식각이 불필요하다.At this time, since the mask 33a remains and the storage node contact plug 36a is already open, that is, an etch stop nitride film does not exist on the storage node contact plug 36a, and thus an additional etch stop film etching step is required. none. As a result, the transient etching is unnecessary when the storage node hole is etched.

도 3e에 도시된 바와 같이, 스토리지노드콘택플러그(36a) 및 하드마스크(33a) 상부에 스토리지노드 산화막(37)을 증착한다. 스토리지노드 산화막(37) 상에 스토리지노드 마스크(도시하지 않음)를 사용하여 스토리지노드콘택플러그(36a)가 노출되는 타겟으로 식각하여 스토리지노드홀(38)을 형성한다. As illustrated in FIG. 3E, the storage node oxide layer 37 is deposited on the storage node contact plug 36a and the hard mask 33a. The storage node hole 38 is formed on the storage node oxide layer 37 by using a storage node mask (not shown) to be etched to a target to which the storage node contact plug 36a is exposed.

이 때, 식각 정지막 식각 없이 이미 스토리지노드콘택플러그(36a)가 오픈되어 있어서, 스토리지노드홀(38) 식각시 과도 식각이 필요치 않다. 따라서, 스토리지노드콘택플러그(36a) 및 스토리지노드콘택플러그 스페이서(34)의 손실을 종래 기술에 대비하여 현저하게 감소시킬 수 있다.At this time, since the storage node contact plug 36a is already opened without the etching stop layer etching, an excessive etching is not necessary when the storage node hole 38 is etched. Therefore, the loss of the storage node contact plug 36a and the storage node contact plug spacer 34 can be significantly reduced in comparison with the prior art.

도 3f에 도시된 바와 같이, 스토리지노드홀(38)의 내부 표면을 따라 캐패시터 하부 전극인 스토리지노드(39)를 형성한다.As shown in FIG. 3F, a storage node 39, which is a capacitor lower electrode, is formed along the inner surface of the storage node hole 38.

상술한 바와 같이, 스토리지노드콘택홀을 디파인 하는 하드마스크(질화막계 마스크)를 사용한다. 이 때, 하드마스크가 스토리지노드홀 식각시 식각 정지 역할 도 하므로써, 종래 기술 대비 식각 정지막의 증착 및 식각 단계를 스킵하여 스토리지노드홀 식각시 스토리지노드콘택플러그 및 스토리지노드콘택플러그 스페이서의 손실을 감소시켜, 스토리지노드와 하부 비트라인 간의 층간절연막의 거리를 증가시켜 자기정렬콘택(SAC) 페일에 대한 마진을 증가시킬 수 있다. As described above, a hard mask (nitride film mask) for defining a storage node contact hole is used. In this case, the hard mask also serves as an etch stop during the storage node hole etching, thereby skipping the deposition and etching steps of the etch stop layer compared to the prior art, thereby reducing the loss of the storage node contact plug and the storage node contact plug spacer during the storage node hole etching. In addition, the margin for the self-aligned contact (SAC) fail may be increased by increasing the distance between the storage node and the lower bit line.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 스토리지노드 산화막 식각시 식각 정지막 식각 단계를 스킵할 수 있어 층간절연막의 손실 및 특히 스토리지노드콘택플러그 스페이서의 과도한 손실을 방지하는 효과를 얻을 수 있다.According to the present invention, the etch stop layer etching step may be skipped when the storage node oxide layer is etched, thereby preventing the loss of the interlayer insulating layer and particularly the excessive loss of the storage node contact plug spacer.

Claims (12)

반도체 기판 상부에 제1절연막을 형성하는 단계;Forming a first insulating layer on the semiconductor substrate; 상기 제1절연막 상에 질화막계열의 하드마스크를 형성하는 단계;Forming a hard mask of a nitride film series on the first insulating film; 상기 하드마스크를 식각마스크로 상기 제1절연막을 식각하여 상기 반도체 기판의 소정 영역을 개방시키는 제1콘택홀을 형성하는 단계;Etching the first insulating layer using the hard mask as an etch mask to form a first contact hole for opening a predetermined region of the semiconductor substrate; 상기 제1콘택홀의 양측벽에 스페이서를 형성하는 단계;Forming spacers on both side walls of the first contact hole; 상기 제1콘택홀을 매립하는 두께의 폴리실리콘막을 형성하는 단계;Forming a polysilicon film having a thickness to fill the first contact hole; 상기 폴리실리콘막과 하드마스크의 식각선택비를 1:1로 유지하면서 상기 폴리실리콘막을 식각하여 플러그를 형성하는 단계;Etching the polysilicon layer to form a plug while maintaining an etch selectivity ratio of the polysilicon layer and the hard mask at 1: 1; 상기 플러그 및 남아있는 상기 하드마스크 상부에 제2절연막을 형성하는 단계; Forming a second insulating layer on the plug and the remaining hard mask; 상기 하드마스크에서 식각이 정지하도록 상기 제2절연막을 식각하여 상기 플러그 상부를 개방시키는 제2콘택홀을 형성하는 단계; 및Forming a second contact hole to etch the second insulating layer to open the upper portion of the plug to stop etching in the hard mask; And 상기 제2콘택홀의 내부 표면을 따라 스토리지노드를 형성하는 단계Forming a storage node along an inner surface of the second contact hole 를 포함하는 캐패시터 형성 방법.Capacitor formation method comprising a. 삭제delete 제1항에 있어서,The method of claim 1, 상기 플러그를 형성하는 단계는,Forming the plug, 전면 식각(Etch Back)으로 진행하는 캐패시터 형성 방법.A method of forming a capacitor that proceeds to etch back. 제3항에 있어서,The method of claim 3, 상기 플러그를 형성하는 단계는,Forming the plug, 클로린계 가스를 이용하여 상기 폴리실리콘막을 전면 식각하는 제1단계; 및A first step of etching the entire polysilicon film using a chlorine-based gas; And 상기 하드마스크가 오픈된 후에는 불소계 가스와 브롬계 가스를 이용하여 상기 폴리실리콘막과 상기 하드마스크를 식각하는 제2단계After the hard mask is opened, a second step of etching the polysilicon layer and the hard mask using a fluorine-based gas and a bromine-based gas 를 포함하는 캐패시터 형성 방법.Capacitor formation method comprising a. 삭제delete 제4항에 있어서,The method of claim 4, wherein 상기 불소계 가스는 C2H6을 사용하고, 상기 브롬계 가스는 HBr을 사용하는 캐패시터 형성 방법.The fluorine-based gas uses C 2 H 6 , and the bromine-based gas uses HBr. 삭제delete 제1항에 있어서,The method of claim 1, 상기 하드마스크는, SixNy 또는 SixNyOz을 사용하는 캐패시터 형성 방법.The hard mask is a method of forming a capacitor using Si x N y or Si x N y O z . 제1항에 있어서,The method of claim 1, 상기 하드마스크는 1000∼3000Å의 두께로 형성하는 캐패시터 형성 방법.And the hard mask is formed to a thickness of 1000 to 3000 GPa. 제9항에 있어서,The method of claim 9, 상기 플러그 형성후에, 상기 하드마스크는 300∼700Å 두께로 잔류하는 캐패시터 형성 방법.After the plug is formed, the hard mask is 300 to 700 300 thick. 삭제delete 제1항에 있어서,The method of claim 1, 상기 스페이서는, 질화막 계열의 물질로 사용하는 캐패시터 형성 방법.The spacer is a capacitor forming method of using a nitride film-based material.
KR1020050110586A 2005-11-18 2005-11-18 Method for forming capacitor KR100707802B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110586A KR100707802B1 (en) 2005-11-18 2005-11-18 Method for forming capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110586A KR100707802B1 (en) 2005-11-18 2005-11-18 Method for forming capacitor

Publications (1)

Publication Number Publication Date
KR100707802B1 true KR100707802B1 (en) 2007-04-17

Family

ID=38181438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110586A KR100707802B1 (en) 2005-11-18 2005-11-18 Method for forming capacitor

Country Status (1)

Country Link
KR (1) KR100707802B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101178573B1 (en) 2008-05-21 2012-08-31 에스케이하이닉스 주식회사 Method for forming capacitor of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008584A (en) * 1999-07-02 2001-02-05 김영환 Method of forming capacitor in high integrated semiconductor device
KR20030060154A (en) * 2002-01-07 2003-07-16 주식회사 하이닉스반도체 Method for fabricating capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008584A (en) * 1999-07-02 2001-02-05 김영환 Method of forming capacitor in high integrated semiconductor device
KR20030060154A (en) * 2002-01-07 2003-07-16 주식회사 하이닉스반도체 Method for fabricating capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101178573B1 (en) 2008-05-21 2012-08-31 에스케이하이닉스 주식회사 Method for forming capacitor of semiconductor device

Similar Documents

Publication Publication Date Title
KR100632640B1 (en) Method for fabricating flash memory device
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
US7071059B1 (en) Method for forming recess gate of semiconductor device
US6281073B1 (en) Method for fabricating dynamic random access memory cell
US20080160740A1 (en) Method For Manufacturing Semiconductor Device
KR100875654B1 (en) Storage node contact formation method of semiconductor device
KR100707802B1 (en) Method for forming capacitor
KR100683492B1 (en) Method for contact etch in semiconductor device
KR100507862B1 (en) Method for fabricating semiconductor device
KR100753031B1 (en) Method of forming contact hole in semiconductor device
KR100720256B1 (en) Method for manufacturing semiconductor device
KR20060104033A (en) Semiconductor device with recessed active region and method for manufacturing the same
KR20010011639A (en) Method for forming self align type contact plug in semiconductor device
KR100570218B1 (en) Manufacturing method for capacitor in semiconductor device
KR100744002B1 (en) Method for fabricating the same of semiconductor device
KR100745058B1 (en) Method for forming self align contact hole of semiconductor device
KR100546127B1 (en) Semiconductor device manufacturing method
KR100603590B1 (en) A method of forming contact plug for storage node in semiconductor device
KR20020017448A (en) Method for forming self aligned contact pad of semiconductor device using selective epitaxial growth method
KR100942981B1 (en) Method for fabricating semiconductor device
KR20070098341A (en) Method for fabircating the same of semiconductor device in contact hole of high aspect ratio
KR20090045715A (en) Method for fabricating capacitor in semiconductor device
KR20090131275A (en) Semiconductor device with recess gate and method for manufacturing the same
KR20090070965A (en) Method for fabricating semiconductor device
KR20080101378A (en) Fabricating method of flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee