KR100700692B1 - 인쇄회로기판의 패터닝 방법 - Google Patents
인쇄회로기판의 패터닝 방법 Download PDFInfo
- Publication number
- KR100700692B1 KR100700692B1 KR1020040078849A KR20040078849A KR100700692B1 KR 100700692 B1 KR100700692 B1 KR 100700692B1 KR 1020040078849 A KR1020040078849 A KR 1020040078849A KR 20040078849 A KR20040078849 A KR 20040078849A KR 100700692 B1 KR100700692 B1 KR 100700692B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- pattern
- ground
- patterning
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
본 발명은 낙뢰와 같이 전자 제품이나 기기로 유입되는 외부 서지(Surge)로부터 내부 회로의 부품 및 전원부를 보호하는 방전용 인쇄회로기판의 패터닝 시 페인트를 이용한 마킹 과정을 추가하여 접지 패턴간의 간격을 좁혀 방전 효율을 더욱 향상시킬 수 있도록 하면서 절연 내압 불량 발생률은 더욱 줄일 수 있도록 하는 패터닝 방법에 관한 것으로, 톱니 모양의 접지 패턴을 이용한 방전용 인쇄회로기판의 패터닝 방법에 있어서, 1차측 접지 패턴의 톱니 부분과 그에 대향하는 2차측 접지 패턴의 톱니 사이의 간격을 6.0mm가 되도록 형성하고, 상기 1차측 접지 패턴과 2차측 접지 패턴의 사이를 솔더 레지스터 효과가 있는 페인트를 이용하여 마킹하는 과정을 포함하여 이루어짐으로써 달성할 수 있다.
인쇄회로기판, 낙뢰, 절연내압, 패턴, 접지
Description
도 1 은 종래의 낙뢰 방지용 인쇄회로기판의 패턴을 보인 예시도.
도 2 는 본 발명을 적용하여 형성한 인쇄회로기판의 패턴을 보인 예시도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 2차측 접지 패턴 102 ~ 104 : 1차측 접지 패턴
201 : 마킹 페인트
본 발명은 인쇄회로기판의 패터닝 방법에 관한 것으로, 보다 상세하게는 낙뢰와 같이 전자 제품이나 기기로 유입되는 외부 서지(Surge)로부터 내부 회로의 부품 및 전원부를 보호하는 방전용 인쇄회로기판의 패터닝 시 페인트를 이용한 마킹 과정을 추가하여 접지 패턴간의 간격을 좁혀 방전 효율을 더욱 향상시킬 수 있도록 하면서 절연 내압 불량 발생률은 더욱 줄일 수 있도록 한 인쇄회로기판의 패터닝 방법에 관한 것이다.
일반적으로, 티브이나 브이씨알과 같은 전자 제품은 안테나와 연결되어 있어 낙뢰와 같은 외부 서지가 유입된다. 이에 의해 발생하는 고압에 대하여 인쇄회로기판(PCB)의 전원부 접지(GND)단(1차측 접지)과 전원 코드(Power Cord)의 접지단(2차측 접지) 사이의 패턴을 톱니 형태로 변형하여 유입되는 서지 전압을 상기 톱니 형태의 패턴을 통해 전원 코드의 접지측으로 즉시 방전시키도록 함으로써 내부 회로의 부품 등의 손상을 최소화하고 있다.
도 1 은 종래 낙뢰 방지용 인쇄회로기판의 패턴을 보인 예시도로서, 2차측 접지의 패턴(101)을 중심으로 그 둘레에 1차측 접지의 패턴(102, 103, 104)이 형성되어 있으며, 상기 1차측 접지(102 ~ 104) 및 2차측 접지(101)의 각 패턴에는 뾰족한 톱니 형상의 납땜 부분이 소정의 갭(t ≒ 6.5mm)을 두고 서로 대향되도록 형성한다.
상기와 같은 형태의 패턴 구조는 상당 기간 이전부터 전자기기에 사용되기 시작하였으며, 점차로 그 모양과 각 접지 패턴간의 거리(t)가 현재와 같은 최적 상태가 될 수 있도록 개량되어 왔다.
상기 패턴 구조의 동작을 살펴보면, 안테나 또는 케이스를 통해 낙뢰와 같은 서지가 유입될 경우, 상기 톱니 모양의 1차측과 2차측 패턴의 갭(t)을 통해 스파크 방전이 발생하여 고전압이 회로를 통과하지 않고 전원 코드의 접지로 바로 방전됨으로써, 회로 내의 부품들을 보호하게 되는 것이다.
그런데, 상기 톱니 모양의 방전용 패턴은 톱니 부분의 간격(t)이 6.0mm 일 때 최적의 효과를 얻을 수 있는 것으로 알려져 있지만, 톱니 부분의 패턴이 동박만 추가된 상태로서 인쇄회로 기판의 솔더링 시 오작업으로 인하여 톱니 부분에 납이 묻을 경우, 그 간격(t)이 가까워져 1-2차간 절연 내압 불량이 발생할 수 있기 때문에, 실제로는 6.3mm ~ 6.5mm 정도로 톱니 부분의 간격(t)을 더욱 넓혀 패턴을 형성함으로써, 오히려 낙뢰 대책에 대한 효과가 저하되는 문제점이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 낙뢰와 같이 전자 제품이나 기기로 유입되는 외부 서지(Surge)로부터 내부 회로의 부품 및 전원부를 보호하는 방전용 인쇄회로기판의 패터닝 시 페인트를 이용한 마킹 과정을 추가하여 접지 패턴간의 간격을 좁혀 방전 효율을 더욱 향상시킬 수 있도록 하면서 절연 내압 불량 발생률은 더욱 줄일 수 있도록 하는 패터닝 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 톱니모양의 2차측 접지패턴을 중심으로 상기 2차측 접지패턴 둘레에 일정간격 이격되도록 상기 톱니부분에 서로 대향되게 1차측 접지패턴이 톱니모양으로 형성된 방전용 인쇄회로기판의 패터닝 방법에 있어서, 상기 1차측 접지패턴과 상기 2차측 접지패턴 사이의 상기 일정간격 부분을 솔더 레지스터 페인트로 도포하여 마킹하는 과정을 더 포함하여 이루어진 것을 특징으로 한다.
본 발명에서, 상기 두 톱니 패턴의 간격의 오차는 적어도 '+1, -0' 이 되도 록 형성하는 것을 특징으로 한다.
본 발명에서, 상기 1차측 접지 패턴의 톱니 부분과 그에 대향하는 2차측 접지 패턴의 톱니 사이의 간격을 6.0mm가 되도록 형성하는 것을 특징으로 한다.
위와 같이, 본 발명은 낙뢰와 같이 전자 제품이나 기기로 유입되는 외부 서지(Surge)로부터 내부 회로의 부품 및 전원부를 보호하는 방전용 인쇄회로기판의 패터닝 시 페인트를 이용한 마킹 과정을 추가하여 접지 패턴간의 간격을 좁혀 방전 효율을 더욱 향상시킬 수 있도록 하면서 절연 내압 불량 발생률은 더욱 줄일 수 있도록 하는 것이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2 는 본 발명을 적용하여 형성한 인쇄회로기판의 패턴을 보인 예시도이다.
도 2 에 도시된 바와 같이, 본 발명은 톱니 모양의 2차측 접지 패턴을 중심으로, 그 톱니 부분에 서로 대향되도록 둘레에 1차측 접지 패턴이 톱니 모양으로 형성되어 있는데, 종래와 다른 큰 차이점은 두 패턴 사이의 갭(t) 부분에 페인트(PCB용 페인트)(201)가 마킹(Marking)되어 있으며, 상기 두 패턴 사이의 갭(t)이 6.0mm(오차 +1,-0)를 두고 형성되어 있다는 것이다. 즉, 종래와 비교할 때 두 패턴의 간격(t)을 적어도 0.5mm 이상 좁혔다는 점이다.
물론, 상기 마킹용 페인트는 솔더 레지스터(Solder Register) 효과가 있는 페인트(또는 잉크)를 사용함은 자명할 것이다. 그리고, 상기 도 2 에서 패턴면을 좀더 상세히 살펴볼 수 있도록, 페이트가 마킹되는 부분에 대한 단면도를 도시하였으며, 동일한 부분에 대해서는 동일한 부호를 사용하였다.
여기서, 상기 두 패턴의 간격(t)은 상당한 의미가 있는 것으로, 비록 0.5mm 차이지만 이로 인해 낙뢰 대책 효과를 더욱 향상시켜 전자 제품의 안전성을 높이게 되며, 이렇게 간격을 좁혀 낙뢰 대책 효과를 높였음에도, 두 패턴 사이의 갭(t) 부분에 마킹된 페인트(PCB용 페인트)에 의해 절연 내압 불량 발생률을 더욱 낮출수 있다.
또한, 상기와 같이 본 발명은 낙뢰 방지용 인쇄회로기판의 1차측과 2차측 접지의 패턴 사이를 페인트를 이용하여 마킹하는 과정을 추가함으로써, 패턴의 톱니 부분에 대한 납(Pb)의 잔류성(PCB에 붙는 성질)을 저하시켜 솔더링 오작업 예방 효과가 있고, 그로 인해 톱니 부위간 간격을 기존의 6.5mm에서 0.5mm가 줄어든 6.0mm로 설계가 가능함으로써 낙뢰 대책에 대한 효과를 증대시키는 것이다.
이상에서 설명한 바와 같이 본 발명 인쇄회로기판의 패터닝 방법은 낙뢰와 같이 전자 제품이나 기기로 유입되는 외부 서지(Surge)로부터 내부 회로의 부품 및 전원부를 보호하는 방전용 인쇄회로기판의 패터닝 시 페인트를 이용한 마킹 과정을 추가하여 접지 패턴간의 간격을 좁혀 방전 효율을 더욱 향상시킬 수 있도록 하면서 절연 내압 불량 발생률은 더욱 줄일 수 있도록 하는 효과가 있다.
Claims (3)
- 톱니모양의 2차측 접지패턴을 중심으로 상기 2차측 접지패턴 둘레에 일정간격 이격되도록 상기 톱니부분에 서로 대향되게 1차측 접지패턴이 톱니모양으로 형성된 방전용 인쇄회로기판의 패터닝 방법에 있어서,상기 1차측 접지패턴과 상기 2차측 접지패턴 사이의 상기 일정간격 부분을 솔더 레지스터 페인트로 도포하여 마킹하는 과정을 더 포함하여 이루어진 것을 특징으로 하는 방전용 인쇄회로기판의 패터닝 방법.
- 제 1 항에 있어서,상기 두 톱니 패턴의 간격의 오차는 적어도 '+1, -0' 이 되도록 형성하는 것을 특징으로 하는 방전용 인쇄회로기판의 패터닝 방법.
- 제 1 항에 있어서,상기 1차측 접지 패턴의 톱니 부분과 그에 대향하는 2차측 접지 패턴의 톱니 사이의 간격을 6.0mm가 되도록 형성하는 것을 특징으로 하는 방전용 인쇄회로기판의 패터닝 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040078849A KR100700692B1 (ko) | 2004-10-04 | 2004-10-04 | 인쇄회로기판의 패터닝 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040078849A KR100700692B1 (ko) | 2004-10-04 | 2004-10-04 | 인쇄회로기판의 패터닝 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060029971A KR20060029971A (ko) | 2006-04-07 |
KR100700692B1 true KR100700692B1 (ko) | 2007-03-27 |
Family
ID=37140142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040078849A KR100700692B1 (ko) | 2004-10-04 | 2004-10-04 | 인쇄회로기판의 패터닝 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100700692B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960044009A (ko) * | 1995-05-15 | 1996-12-23 | 이형도 | 고주파 변조단의 실장부품 보호용 인쇄회로 기판 |
JP2001148277A (ja) | 1999-11-22 | 2001-05-29 | Sharp Corp | 雷サージ電圧吸収回路を備えた電源回路 |
JP2002232091A (ja) | 2001-01-31 | 2002-08-16 | Toshiba Corp | 放電ギャップ装置 |
JP2002319746A (ja) | 2001-04-20 | 2002-10-31 | Tohoku Ricoh Co Ltd | 雷サージ電圧回避装置 |
-
2004
- 2004-10-04 KR KR1020040078849A patent/KR100700692B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960044009A (ko) * | 1995-05-15 | 1996-12-23 | 이형도 | 고주파 변조단의 실장부품 보호용 인쇄회로 기판 |
JP2001148277A (ja) | 1999-11-22 | 2001-05-29 | Sharp Corp | 雷サージ電圧吸収回路を備えた電源回路 |
JP2002232091A (ja) | 2001-01-31 | 2002-08-16 | Toshiba Corp | 放電ギャップ装置 |
JP2002319746A (ja) | 2001-04-20 | 2002-10-31 | Tohoku Ricoh Co Ltd | 雷サージ電圧回避装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060029971A (ko) | 2006-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080266730A1 (en) | Spark Gaps for ESD Protection | |
DE102004049053A1 (de) | Leitungsträger mit einer Funkenstrecke zum Überspannungsschutz zwischen zwei elektrischen leitfähigen Gebieten auf einem Leitungsträger | |
JP4237615B2 (ja) | ネットワーク装置用の静電放電装置 | |
JP2010021209A (ja) | 放電ギャップパターン及び電源装置 | |
US7990665B2 (en) | Electro-magnetic pulse protection circuit with a counter | |
KR100700692B1 (ko) | 인쇄회로기판의 패터닝 방법 | |
WO2007078349A3 (en) | Mounting structure providing electrical surge protection | |
JP2011109255A (ja) | 通信機器及び絶縁耐圧試験方法 | |
US20170171963A1 (en) | Conductive heat sink-welded pcb apparatus, conductive heat sink and welding method thereof | |
KR20150048756A (ko) | 전기 기계용 서지 어레스터 | |
CN201444722U (zh) | 电路板结构 | |
KR100445115B1 (ko) | 서지 보호용 인렛 소켓을 갖는 전자제품 | |
KR20070077614A (ko) | 정전기방전 보호패턴을 구비한 인쇄회로기판 및 이를구비한 반도체 패키지 | |
US7126804B1 (en) | Spark gap | |
TWI644494B (zh) | 電子裝置及其過壓保護結構 | |
KR0143202B1 (ko) | 낙뢰 서지 방전 장치 | |
JPH1050453A (ja) | 回路保護装置及びプリント基板 | |
JPH0541568A (ja) | プリント基板のパターン配置方法 | |
JPH03261087A (ja) | 静電破壊防止装置 | |
JPH0614446Y2 (ja) | 耐雷型トランス | |
JP2004063683A (ja) | サージ対策基板 | |
KR100218101B1 (ko) | 서지 보호용 소자 | |
KR20040052004A (ko) | 가전제품용 회로기판의 구조 | |
JPH11307220A (ja) | 雷放電機構 | |
KR100665331B1 (ko) | 낙뢰방지형 파워 인렛 소켓 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |