KR100700102B1

KR100700102B1 - 디지털 트랜시버의 일정한 ｐａｒ 유지방법

Info

Publication number: KR100700102B1
Application number: KR1020050130478A
Authority: KR
Inventors: 유경봉
Original assignee: 엘지노텔 주식회사
Priority date: 2005-12-27
Filing date: 2005-12-27
Publication date: 2007-03-28

Abstract

본 발명은 휴대인터넷 시스템에 크레스트 팩터 감소(CFR, Crest Factor Reduction)를 수용하는 다중 채널 디지털 트랜시버(Digital Transceiver) 장치에 디지털 AGC(Auto Gain Control)을 이용하여 PAR(Peak to Average Rate)을 일정하게 유지하는 방법에 관한 것이다.

본 발명은 링크 블럭의 출력신호와 결합 및 크레스트 팩터 감소 블럭의 출력신호를 모니터하여 이 신호들이 일정한 값보다 작아지는 경우 그 신호를 증가시키는 것을 기본적인 기술적 사상으로 한다.

본 발명에 의하면 전력 증폭기의 선형성 성능을 극대화할 있고, 크레스트 팩터 감소 성능 및 디지털 전치 왜곡 성능을 최적화할 수 있으며 어떠한 신호 특성에도 신뢰성있는 시스템 확보하고 시스템 규격 마진을 확보할 수 있는 이점이 있다.

디지털 트랜시버, CFR, Crest Factor Reduction, PAR

Description

디지털 트랜시버의 일정한 ＰＡＲ 유지방법{A Method For Maintaining PAR Of Digital Transceiver}

도 1은 종래의 디지털 송수신 어셈블리(DTRA, Digital Transceiver Assembly)의 블럭도를 나타낸다.

도 2는 본 발명에 따른 디지털 송수신 어셈블리(DTRA, Digital Transceiver Assembly)의 블럭도를 나타낸다.

도 3은 전력 증폭기에서 입력전력 값에 대한 출력전력 값의 그래프를 나타낸다.

도 4는 이상적인 전력 증폭기의 주파수 영역에서의 특성을 나타낸 그래프이다.

도 5는 비선형 성분을 가진 전력 증폭기의 주파수 영역에서의 특성을 나타낸 그래프이다.

도 6은 전력 증폭기 입력전력 값에 대한 출력전력 값의 그래프에서 크레스트 팩터 감소(CFR) 알고리즘을 적용한 모습을 나타낸다.

상기 크레스트 팩터(CF, Crest Factor)란 주어진 시간 간격 내 신호의 피크(peak) 값과 rms(root mean square) 값의 비로 "Crest Factor = 신호의 peak 값 / 신호의 rms 값"으로 정의된다.

종래의 높은 출력을 송출하는 기지국의 무선주파수 종단에서는 많은 비선형 성분이 발생하며, 전력 증폭기와 무선주파수 주파수 상향 변화기 체인에서 발생하는 이러한 비선형 성분은 기지국의 송신 용량 저하를 불러온다.

이를 해결하기 위해 전력 증폭기의 선형성을 높이는 방식에는 지금까지 주로 쓰이는 Feed Forward 방식을 이용한 선형 전력 증폭기(LPA, Linear Power Amplifier)를 이용하는 것과 현재 새로운 대안으로 떠오르는 디지털 전치 왜곡(Digital Pre-Distortion)과 HPA(High Power Amplifier)를 이용한 방식이 있다.

선형 전력 증폭기(Linear Power Amplifier)를 이용하면 탁월한 선형성을 보장하지만 그 가격이 매우 높으며, 디지털 전치 왜곡(Digital Pre-Distortion)을 사용하면 가격 측면에서는 경쟁력이 있으나 성능을 구현하기가 매우 까다로우며 정해진 성능의 지속적 유지가 어려운 단점이 있다. 피드백 경로(Feed Back Path)를 설계에 기본적으로 반영하여 원가 상승의 요인으로 작용한다.

도 1에서 점선은 데이터 신호의 흐름을 나타내고, 실선은 제어신호의 흐름을 나타낸다.

성능은 기존의 선형 전력 증폭기를 사용한 것에 버금가는 우수한 것이지만, 전력 증폭기의 효율 측면에서 보면 지나친 Back Off로 낭비요소를 가지고 있다. 그리고 피드백 경로에서 현재 증폭기의 출력을 되먹임하여 적응성이 보장되게 디지털 전치 왜곡(Digital Pre-Distortion) 기능을 수행하며 이를 위해 한 치의 오차 없는 높은 정확도를 가진 클럭(clock)이 요구된다.

도 1에서 링크 블럭(Link Block)(101)은 상위 채널 카드(Channel Card)에서 보내는 신호를 받아 시분할하여 결합 및 크레스트 팩터 감소 블럭(Combiner/Crest Factor Reduction Block)(102)으로 넘겨준다.

상기 결합 및 크레스트 팩터 감소 블럭(Combiner/Crest Factor Reduction Block)(102)에서는 상기 시분할된 신호의 크레스트 팩터(Crest Factor)를 감소시켜 PAR(Peak to Average Ratio)을 줄인 후 3개의 주파수 할당(FA, Frequency Assignment)을 결합하여 디지털 전치 왜곡기(Digital Pre-Distorter)(103)로 넘겨준다.

상기 디지털 전치 왜곡기(103)에서는 전력 증폭기의 선형성 향상을 위해 수신한 신호를 전치 왜곡하여 더블 레이트 직교 복조 블럭(DQDM Block, Double rate Quadrature Demodulation Block)(104) 및 송신 무선주파수단(105)을 거쳐 전력 증폭기(108)로 넘기고 이 신호는 안테나를 통해 공중으로 방사된다.

상기 전력 증폭기(108)에서는 50dB 감쇄한 신호를 출력하여 수신 무선주파수단(106)으로 넘긴다. 데이터가 수신 무선주파수단(106)으로 넘어가면 이를 기저대역 신호로 변환하여 다시 디지털 전치 왜곡기(103)로 가서 전력 증폭기(108)와 무선주파수단(105, 106)에서 발생하는 비선형 성분들을 지속적으로 감시하고 계산하여 역으로 보상된 신호가 출력된다.

상기 송신 무선주파수단(105)은 디지털 신호를 아날로그 신호로 변환하는 기능(DAC, Digital to Analog Conversion)과 주파수를 상향 조정하는 주파수 상향 변환 기능(Up-conversion)을 수행한다.

상기 수신 무선주파수단(106)은 아날로그 신호를 디지털 신호로 변환하는 기능(ADC, Analog to Digital Conversion)과 주파수를 하향 조정하는 주파수 하향 변환 기능(Down-conversion)을 수행한다.

한편 상기 더블 레이트 직교 복조 블럭(104)은 입력된 신호를 재정렬하여 동기화시키고, 그 결과를 송신 무선주파수단(105)으로 전달한다.

또한 상기 더블 레이트 직교 복조 블럭(104)은 수선 무선주파수단(106)에서 들어오는 양자화된 중간주파수(IF, Intermediate Frequency) 신호를 2배로 샘플링하여 디지털 전치 왜곡기(103)로 전송한다.

여기서 디지털 전치 왜곡기(103)가 수행하는 역할을 고찰해 보면, 송신 무선주파수단(105)과 전력 증폭기(108)에서 발생하는 Bulk Loop Gain, Bulk Phase Rotation, Bulk Time Delay, Group Delay Variation, AM/AM-AM/PM Non-Linearity, Memory Effect 등의 계산과 지속적인 감시로 역으로 보상한 신호와 비선형 상분 사 이의 Error Floor를 충분히 감소시키는 동작을 수행하고 있다.

상기와 같은 종래 기술에는 다음의 두 가지 문제점이 있다.

첫 번째는 도 1의 결합 및 크레스트 팩터 감소 블럭(102)의 역할에서 베이스 밴드의 신호를 인입 받아 어떤 특정한 기준 값 대비 큰 신호에 대해 크레스트 팩터 감소를 수행하여 디지털 전치 왜곡기(103)가 하단 디지털 전치 왜곡기를 동작하게 되는데 베이스 밴드의 신호 특성 즉, PAR이 다른 서비스일 때에는 크레스트 팩터 감소 기준 값을 수정하여 최적의 디지털 전치 왜곡 동작을 수행하게 되며 그럴 때마다 디지털 트랜시버의 Non-Linearity Compensation 값을 다시 추출하여 기지국에 적용하게 된다는 것이다.

두 번째는 시스템에서 기지국 출력을 정격출력을 만드는데 베이스밴드의 신호을 작게 하고 무선주파수단의 이득을 크게 하여 정격출력을 만들 경우 크레스트 팩터 감소의 기준 값 대비 작은 신호를 인입하게 되어 크레스트 팩터의 감소가 적용되지 않게 되는 문제점이 생기며 그것의 결과로 전력 증폭기(108)에서는 크레스트 팩터 감소가 적용되지 않은 신호를 증폭하게 되면 종단 특성이 규격을 벗어나게 된다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것이다. 즉, 본 발명은 전력 증폭기의 선형성 성능을 극대화하고, 크레스트 팩터 감소 성능 및 디지털 전치 왜곡 성능을 최적화하며, 어떤 신호 특성에도 신뢰성 있는 시스템 확보하고 시스템 규격 마진을 확보하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 트랜시버의 일정한 PAR(Peak to Average Rate) 유지방법은 링크 블럭의 출력신호를 계속적으로 수신하여 평균값을 구하는 링크 블럭 출력신호 평균값 측정단계; 상기 링크 블럭 출력신호 평균값 측정단계에서 링크 블럭 출력신호의 평균값을 구한 이후에 링크 블럭의 출력신호를 수신하는 링크 블럭 출력신호 수신단계; 상기 링크 블럭 출력신호 수신단계에서 수신한 링크 블럭 출력신호를 상기 링크 블럭 출력신호 평균값 측정단계에서 구한 링크 블럭 출력신호의 평균값으로 나눈 값이 기준치보다 작은지 여부를 판단하는 링크 블럭 출력신호 판단단계; 및 상기 링크 블럭 출력신호 판단단계에서 링크 블럭 출력신호를 링크 블럭 출력신호의 평균값으로 나눈 값이 기준치보다 작다고 판단되는 경우 링크 블럭의 출력신호를 증가시키는 링크 블럭 출력신호 조절단계를 포함하는 것을 특징으로 한다.

상기 링크 블럭 출력신호 조절단계에서 링크 블럭 출력신호를 증가시키는 경우 송신 무선주파수단의 신호를 감소시켜 종단의 전체적인 이득을 동일하게 하는 것을 특징으로 할 수 있다.

또한, 본 발명은 결합 및 CFR(Crest Factor Reduction) 블럭의 출력신호를 계속적으로 수신하여 평균값을 구하는 결합 및 CFR 블럭 출력신호 평균값 측정단계; 상기 결합 및 CFR 블럭 출력신호 평균값 측정단계에서 결합 및 CFR 블럭 출력신호의 평균값을 구한 이후에 결합 및 CFR 블럭의 출력신호를 수신하는 결합 및 CFR 블럭 출력신호 수신단계; 상기 결합 및 CFR 블럭 출력신호 수신단계에서 수신 한 결합 및 CFR 블럭 출력신호를 상기 결합 및 CFR 블럭 출력신호 평균값 측정단계에서 구한 결합 및 CFR 블럭 출력신호의 평균값으로 나눈 값이 기준치보다 작은지 여부를 판단하는 결합 및 CFR 블럭 출력신호 판단단계; 및 상기 결합 및 CFR 블럭 출력신호 판단단계에서 결합 및 CFR 블럭 출력신호를 결합 및 CFR 블럭 출력신호의 평균값으로 나눈 값이 기준치보다 작다고 판단되는 경우 결합 및 CFR 블럭의 출력신호를 증가시키는 결합 및 CFR 블럭 출력신호 조절단계를 포함하는 것을 특징으로 한다.

상기 결합 및 CFR 블럭 출력신호 조절단계에서 결합 및 CFR 블럭 출력신호를 증가시키는 경우 송신 무선주파수단의 신호를 감소시켜 종단의 전체적인 이득을 동일하게 하는 것을 특징으로 할 수 있다.

이하 본 발명에 대해 도면을 참조하여 상세히 설명한다.

본 발명에 따른 디지털 송수신 어셈블리는 도 1의 종래의 디지털 송수신 어셈블리와 동일하게 구성된다. 다만 신호의 전송방향에서만 차이가 있다. 데이터 신호의 전송은 도 2에서 점선으로 표시되어 있다. 실선은 제어신호의 흐름을 나타낸다.

본 발명에 따른 디지털 송수신 어셈블리의 동작은 다음과 같다. 먼저 링크 블럭(101)의 출력 신호를 결합 및 크레스트 팩터 감소 블럭(102)과 더블 레이트 직교 복조 블럭(104)에 입력시키고 결합 및 크레스트 팩터 감소 블럭(102)의 출력을 디지털 전치 왜곡기(103)에 입력시키는 동시에 더블 레이트 직교 복조 블럭(104)에도 인입시키고 나머지 동작은 상기 도 1을 통해 설명한 디지털 전치 왜곡 동작과 동일하다.

본 발명에서 더블 레이트 직교 복조 블럭(104)의 역할에 대해 설명하면 먼저 들어온 링크 블럭(101)의 출력신호의 한 플레임에 해당하는 데이터를 계속적으로 수신하여 평균을 계산한 값으로 들어온 신호를 나누어 준 값을 모니터하여 신호의 크기가 기준 값보다 작아지면 결합 및 크레스트 팩터 감소 블럭(102)의 입력신호를 크게 한다.

또한 결합 및 크레스트 팩터 감소 블럭(102)의 출력을 더블 레이트 직교 복조 블럭(104)이 계속적으로 수신한 후 한 플레임을 기준으로 레벨 크기를 노말라이즈하여 레벨이 작아지면 결합 및 크레스트 팩터 감소 블럭(102)의 출력신호을 크게 하여 디지털 전치 왜곡기(103)의 입력신호을 기준 값에 도달하게 하여 디지털 전치 왜곡 성능을 최적화시킨다.

이하, 전력 증폭기의 특성을 나타낸 그래프를 통해 본 발명에 대해 설명한다.

도 3을 보면 전력 증폭기의 입력전력 값(P_in)에 따른 출력전력의 값(P_out)이 그래프로 나타나 있다.

전력 증폭기의 특성곡선은 도 3에 나타난 바와 같이 선형 영역(Linear Range)과 비선형 영역(Non-Linear Range)으로 나누어진다. 즉, 입력전력 값(P_in)이 작은 경우에는 출력전력 값(P_out)이 선형 특성을 보이나, 입력전력 값(P_in)이 일정한 값 이상이 되면 출력전력 값(P_out)은 선형적으로 변하지 않게 된다.

이상적인 선형 전력 증폭기 즉, 입력전력 값(P_in)에 대하여 출력전력 값(P_out)이 항상 비례하는 경우와 비선형 성분이 있는 경우 전력 증폭기의 특성을 주파수 영역에서 나타내면 도 4 및 도 5와 같다.

도 4는 이상적인 전력 증폭기의 주파수 영역에서의 특성을 나타낸 그래프이다. 도 4를 보면 그래프가 일정한 주파수 영역에 한정되어 있다.

도 5는 비선형 성분을 가진 전력 증폭기의 주파수 영역에서의 특성을 나타낸 그래프이다. 도 5를 보면 비선형 성분으로 인해 넓은 범위의 주파수 영역에 걸쳐 그래프가 존재한다.

도 5에 나타난 그래프에서 도 4에 표시된 영역 이외의 영역에 존재하는 값은 왜곡성분이며 이러한 왜곡성분에 의해 Spectrum MASK 특성이 규격을 벗어나게 된다.

크레스트 팩터 감소 알고리즘(CFR Algorithm)에서 기지국 모뎀에서 만드는 신호 성분은 여러 신호 특성을 가지며 그것의 특성을 피크(peak)와 평균(average)으로 정의할 수 있으며 각 모뎀 신호마다 다른 PAR 특성을 가진다.

도 6을 보면 크레스트 팩터 감소 알고리즘(CFR Algorithm)에 의해 입력전력의 피크 신호를 잘라내어 전력 증폭기의 왜곡성분이 줄어든다.

본 발명의 핵심은 전술한 더블 레이트 직교 복조 블럭(104)의 역할에 있는데, 본 발명에서 더블 레이트 직교 복조 블럭(104)은 시스템을 1X에서 1X/EVDO로 업그레이드할 때 입력신호의 특성이 달라지며 또한 입력신호의 크기가 달라졌을 때 링크 블럭(101)의 출력신호를 받아 그 신호의 크기를 모니터하여 작아지면 링크 블럭(101)의 출력신호를 키우고 송신 무선주파수단(105)의 신호를 작게 해서 종단의 전체적인 이득은 같게 한다.

상기와 같은 동작은 결합 및 크레스트 팩터 감소 블럭(102) 입력신호 크기를 일정하게 해서 크레스트 팩터 감소의 기준 값에 의해 전력 증폭기의 왜곡성분을 줄여 준다.

마찬가지로 결합 및 크레스트 팩터 감소 블럭(102)의 출력신호가 작아져 이 신호를 키우는 경우 송신 무선주파수단(105)의 신호를 작게 해서 종단의 전체적인 이득은 같게 한다.

현재 기존 시스템과 같이 결합 및 크레스트 팩터 감소 블럭(102) 입력신호 크기가 작아 지게 되었을 시 크레스트 팩터 감소 기준 값보다 작게 들어오면 크레 스트 팩터 감소가 적용되지 않아 PAR이 큰 신호가 전력 증폭기에 인입하게 되어 송신 무선주파수단(105)에서 출력을 높이면 전력증폭기의 Spectrum Mask 특성이 규격을 벗어나는 경우가 생기므로 시스템 규격에 만족시킬 수 없게 된다.

또한 이중 장치로 결합 및 크레스트 팩터 감소 블럭(102)의 출력신호를 모니터하여 디지털 전치 왜곡기(103) 입력신호을 계속 일정한 레벨로 인입시켜 디지털 전치 왜곡 성능을 최적화하여 전력 증폭기의 비선형 특성을 안정성 있게 시스템을 운용할 수 있다.

이상으로 본 발명에 따른 디지털 트랜시버의 일정한 PAR 유지방법에 대해 살펴보았다. 본 발명의 범위는 본 출원서에 설명된 부분에 한정되지 않고 명세서와 첨부된 청구항들에서 설명되는 기술적 사상에 속하는 모든 변형된 형태와 수정된 형태를 포함한다.

본 발명에 의하면 전력 증폭기의 선형성 성능을 극대화할 있고, 크레스트 팩터 감소 성능 및 디지털 전치 왜곡 성능을 최적화할 수 있으며 어떤 신호 특성에도 신뢰성있는 시스템 확보하고 시스템 규격 마진을 확보할 수 있는 이점이 있다.

Claims

링크 블럭의 출력신호를 계속적으로 수신하여 평균값을 구하는 링크 블럭 출력신호 평균값 측정단계;

상기 링크 블럭 출력신호 평균값 측정단계에서 링크 블럭 출력신호의 평균값을 구한 이후에 링크 블럭의 출력신호를 수신하는 링크 블럭 출력신호 수신단계;

상기 링크 블럭 출력신호 수신단계에서 수신한 링크 블럭 출력신호를 상기 링크 블럭 출력신호 평균값 측정단계에서 구한 링크 블럭 출력신호의 평균값으로 나눈 값이 기준치보다 작은지 여부를 판단하는 링크 블럭 출력신호 판단단계; 및

상기 링크 블럭 출력신호 판단단계에서 링크 블럭 출력신호를 링크 블럭 출력신호의 평균값으로 나눈 값이 기준치보다 작다고 판단되는 경우 링크 블럭의 출력신호를 증가시키는 링크 블럭 출력신호 조절단계를 포함하는 것을 특징으로 하는 디지털 트랜시버의 일정한 PAR(Peak to Average Rate) 유지방법.
청구항 1에 있어서,

상기 링크 블럭 출력신호 조절단계에서 링크 블럭 출력신호를 증가시키는 경우 송신 무선주파수단의 신호를 감소시켜 종단의 전체적인 이득을 동일하게 하는 것을 특징으로 하는 디지털 트랜시버의 일정한 PAR 유지방법.
결합 및 CFR(Crest Factor Reduction) 블럭의 출력신호를 계속적으로 수신하 여 평균값을 구하는 결합 및 CFR 블럭 출력신호 평균값 측정단계;

상기 결합 및 CFR 블럭 출력신호 평균값 측정단계에서 결합 및 CFR 블럭 출력신호의 평균값을 구한 이후에 결합 및 CFR 블럭의 출력신호를 수신하는 결합 및 CFR 블럭 출력신호 수신단계;

상기 결합 및 CFR 블럭 출력신호 수신단계에서 수신한 결합 및 CFR 블럭 출력신호를 상기 결합 및 CFR 블럭 출력신호 평균값 측정단계에서 구한 결합 및 CFR 블럭 출력신호의 평균값으로 나눈 값이 기준치보다 작은지 여부를 판단하는 결합 및 CFR 블럭 출력신호 판단단계; 및

상기 결합 및 CFR 블럭 출력신호 판단단계에서 결합 및 CFR 블럭 출력신호를 결합 및 CFR 블럭 출력신호의 평균값으로 나눈 값이 기준치보다 작다고 판단되는 경우 결합 및 CFR 블럭의 출력신호를 증가시키는 결합 및 CFR 블럭 출력신호 조절단계를 포함하는 것을 특징으로 하는 디지털 트랜시버의 일정한 PAR 유지방법.
청구항 3에 있어서,

상기 결합 및 CFR 블럭 출력신호 조절단계에서 결합 및 CFR 블럭 출력신호를 증가시키는 경우 송신 무선주파수단의 신호를 감소시켜 종단의 전체적인 이득을 동일하게 하는 것을 특징으로 하는 디지털 트랜시버의 일정한 PAR 유지방법.