KR100698691B1 - Crystallization of amorphous-Silicon film using an Excimer-Laser and Method for fabricating of poly Transparent Thin Film Transistor - Google Patents
Crystallization of amorphous-Silicon film using an Excimer-Laser and Method for fabricating of poly Transparent Thin Film Transistor Download PDFInfo
- Publication number
- KR100698691B1 KR100698691B1 KR1020050127227A KR20050127227A KR100698691B1 KR 100698691 B1 KR100698691 B1 KR 100698691B1 KR 1020050127227 A KR1020050127227 A KR 1020050127227A KR 20050127227 A KR20050127227 A KR 20050127227A KR 100698691 B1 KR100698691 B1 KR 100698691B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- layer
- laser
- silicon layer
- sec
- Prior art date
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000002425 crystallisation Methods 0.000 title claims abstract description 7
- 239000010409 thin film Substances 0.000 title abstract description 11
- 230000008025 crystallization Effects 0.000 title abstract 2
- 239000010408 film Substances 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 230000001678 irradiating effect Effects 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000007715 excimer laser crystallization Methods 0.000 description 3
- 238000002679 ablation Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2022—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials
- H01L21/2026—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials using a coherent energy beam, e.g. laser or electron beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
Description
도 1a 내지 도 1c는 종래기술에 따른 비정질 실리콘의 결정화 방법을 나타낸 공정 단면도.1A to 1C are cross-sectional views illustrating a method of crystallizing amorphous silicon according to the prior art.
도 2a는 종래기술에 따른 기판의 열전도도를 나타내는 광학 사진.Figure 2a is an optical photograph showing the thermal conductivity of the substrate according to the prior art.
도 2b 및 도 2c는 도 2a의 "A" 및 "B" 영역을 확대한 SEM 사진.2B and 2C are enlarged SEM photographs of regions “A” and “B” of FIG. 2A.
도 3은 유리와 전도성 기판의 열적 특성 비교표.3 is a comparative table of thermal properties of glass and conductive substrates.
도 4a 내지 도 4c는 본 발명에 따른 비정질 실리콘의 결정화 방법을 나타내는 공정 단면도. 4A to 4C are cross-sectional views illustrating a method of crystallizing amorphous silicon according to the present invention.
도 5a는 본 발명에 따른 기판의 열전도도를 나타내는 광학 사진.5A is an optical photograph showing the thermal conductivity of a substrate according to the present invention.
도 5b 및 도 5c는 도 5a의 "A" 및 "B" 영역을 확대한 SEM 사진.5B and 5C are enlarged SEM photographs of regions “A” and “B” of FIG. 5A.
도 6은 본 발명에 의해 제조된 다결정 실리콘층을 이용하여 박막 트랜지스터를 제조하는 공정 단면도. 6 is a cross-sectional view of a process for manufacturing a thin film transistor using the polycrystalline silicon layer produced by the present invention.
♣ 도면의 주요 부분에 대한 부호의 설명 ♣♣ Explanation of symbols for the main parts of the drawing ♣
200 : 기판 210 : 버퍼층 200: substrate 210: buffer layer
220 : 비정질 실리콘층 230 : 레이저 220: amorphous silicon layer 230: laser
본 발명은 엑시머 레이저를 이용한 비정질 실리콘의 결정화 방법 및 이를 포함한 다결정 박막 트랜지스터의 제조방법에 관한 기술로서, 보다 상세하게 엑시머 레이저의 스캔 속도를 감소시켜 전도성 기판 상에 형성된 비정질 실리콘의 결정립을 균일하게 형성할 수 있는 엑시머 레이저를 이용한 비정질 실리콘의 결정화 방법 및 이를 포함한 다결정 박막 트랜지스터의 제조방법에 관한 것이다. The present invention relates to a method of crystallizing amorphous silicon using an excimer laser and a method of manufacturing a polycrystalline thin film transistor including the same. More specifically, the scanning speed of the excimer laser is reduced to uniformly form the crystal grains of the amorphous silicon formed on the conductive substrate. The present invention relates to a method of crystallizing amorphous silicon using an excimer laser and a method of manufacturing a polycrystalline thin film transistor including the same.
일반적으로 비정질 실리콘층을 폴리 실리콘으로 결정화하는 방법은 유리 기판 상에 버퍼층 및 비정질 실리콘을 증착한 후, 비정질 실리콘층 상부에서 레이저를 비정질 실리콘층의 일측에서 타측으로 조사하여 결정화시킨다. In general, a method of crystallizing an amorphous silicon layer with polysilicon is to deposit a buffer layer and amorphous silicon on a glass substrate, and then crystallize by irradiating a laser from one side of the amorphous silicon layer to the other side on the amorphous silicon layer.
최근 들어 가요성을 갖는 디스플레이에 대한 관심이 높아지면서, 가요성을 갖는 기판인 전도성 기판에 대한 연구가 활발히 진행되고 있다. 이에 따라 이하에서는 전도성 기판 상에 형성된 비정질 실리콘층을 엑시머 레이저를 이용하여 결정화 시키는 방법에 대해 구체적으로 설명한다.Recently, with increasing interest in flexible displays, research on conductive substrates, which are flexible substrates, is being actively conducted. Accordingly, hereinafter, a method of crystallizing the amorphous silicon layer formed on the conductive substrate using an excimer laser will be described in detail.
도 1a 내지 도 1c는 종래기술에 따른 비정질 실리콘의 결정화 방법을 나타내는 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of crystallizing amorphous silicon according to the prior art.
도 1a를 참조하면, 비정질 실리콘을 결정화하기 위해서는 우선 기판(100)을 준비한다. 이때, 상기 기판(100)은 스테인레스 스틸(SUS) 또는 티타늄(Ti) 등을 이용하여 형성되는데, 플렉서블한 박막(Metal foil) 형태로 형성되는 것이 바람직하다.Referring to FIG. 1A, in order to crystallize amorphous silicon, a
상기 기판(100) 상부에 버퍼층(110)이 형성된다. 상기 버퍼층(110) 상부에 비정질 실리콘(Amorphous Silicon)을 증착하여 비정질 실리콘층(120a)을 형성한다. 이 때, 상기 비정질 실리콘층(120)은 후 공정될 레이저 조사시에 들뜸(films ablation) 현상을 방지하기 위해 탈수소화 공정을 진행한다. A
도 1b를 참조하면, 탈수소화 공정이 진행된 상기 비정질 실리콘층(120a)의 전면에 엑시머 레이저(eximer laser:130)를 대략 3mm/sec의 스캔 속도로 조사한다.Referring to FIG. 1B, an
도 1c를 참조하면, 상기 비정질 실리콘층(120a) 상부에 레이저(130)를 조사하여 결정화된 다결정 실리콘층(120b)은 결정립을 갖게 된다. 그러나 상기 결정립계 영역의 표면은 결정립이 균일하게 결정화되지 않아 뾰족해지는 현상을 나타낸다.Referring to FIG. 1C, the
도 2a는 종래기술에 따른 기판의 열전도도를 나타내는 광학 사진이다. 도 2b 및 도 2c는 도 2a의 "(a)" 및 "(b)" 영역을 확대한 SEM 사진이다. 도 3은 유리와 전도성 기판의 열적 특성 비교표이다. Figure 2a is an optical photograph showing the thermal conductivity of the substrate according to the prior art. 2B and 2C are enlarged SEM photographs of regions "(a)" and "(b)" of FIG. 2A. 3 is a comparative table of thermal properties of glass and conductive substrates.
도 2a를 참조하면, 전도성 기판 상에 일반적인 엑시머 레이저 결정화 진행시 나타나는 기판의 온도 변화를 확인할 수 있다. 특히, "(a)" 영역을 살펴보면, "(a)" 영역에서의 온도는 레이저 결정화 진행시 레이저를 조사받은 처음의 영역 즉 "(b)"에서의 온도 보다 상대적으로 높게 나타난다. Referring to Figure 2a, it can be seen that the temperature change of the substrate appears when the general excimer laser crystallization proceeds on the conductive substrate. In particular, when looking at the area "(a)", the temperature in the area "(a)" is relatively higher than the temperature in the first area irradiated with the laser, that is, "(b)" during the laser crystallization process.
도 2b 및 도 2c를 참조하면, 패턴 영역에 따른 그레인 상태를 확인할 수 있다. 특히, 패턴 영역을 부분적으로 확대한 영역 "(a)" 및 "(b)"를 살펴보면, 영역 "(b)"에서의 그레인 사이즈는 전체적으로 균일한 반면, 영역 "(a)"에서의 그레인 사이즈는 영역 "(b)"에 비해서 균일하지 않다. 이와 같은 그레인 결정립의 결정성 차이는 전도성 기판이 유리 기판 보다 열전도도가 10배 이상 높으며, 비열이 낮으며 두께가 얇기 때문이다.(도 3 참조) 즉, 전도성 기판 상에 형성된 비정질 실리콘층에 레이저가 가장 먼저 조사된 영역에서부터 마지막으로 레이저가 조사된 영역 사이에서 발생하는 시간차에 따라 전술한 전도성 기판의 특성에 의해 기판의 영역 마다 온도가 다르게 분포된다. 이에 따라 기판의 각 영역마다 그레인의 형상 및 크기가 다르게 결정화되는 문제점을 갖는다. 2B and 2C, the grain state according to the pattern region may be confirmed. In particular, looking at the regions "(a)" and "(b)" in which the pattern region is partially enlarged, the grain size in the region "(b)" is generally uniform, while the grain size in the region "(a)" Is not uniform compared to the area "(b)". This grain crystalline difference is because the conductive substrate is 10 times higher in thermal conductivity, lower in specific heat, and thinner than the glass substrate (see FIG. 3). That is, the laser is formed on the amorphous silicon layer formed on the conductive substrate. The temperature is differently distributed for each region of the substrate by the above-described characteristics of the conductive substrate according to the time difference occurring between the first irradiated region and the last laser irradiated region. Accordingly, there is a problem in that the shape and size of grains are crystallized differently in each area of the substrate.
따라서, 본 발명은 전술한 종래의 문제점들을 해소하기 위해 도출된 발명으로, 0.18mm/sec 내지 2.5mm/sec범위의 스캔 속도로 엑시머 레이저를 전도성 기판 상에 형성된 비정질 실리콘층에 조사함으로써 결정성이 균일한 다결정 실리콘으로 결정화시킬 수 있는 엑시머 레이저를 이용한 비정질 실리콘의 결정화 방법 및 이를 포함한 다결정 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다. Accordingly, the present invention is derived to solve the above-mentioned conventional problems, and the crystallinity is determined by irradiating an amorphous silicon layer formed on a conductive substrate with an excimer laser at a scan speed in the range of 0.18 mm / sec to 2.5 mm / sec. It is an object of the present invention to provide a method of crystallizing amorphous silicon using an excimer laser capable of crystallizing into uniform polycrystalline silicon and a method of manufacturing a polycrystalline thin film transistor including the same.
전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 본 발명의 엑시머 레이저를 이용한 비정질 실리콘의 결정화 방법은 전도성 기판을 준비하는 단계와, 상기 전도성 기판 상에 버퍼층 및 비정질 실리콘층을 증착시키는 단계와, 상기 비정질 실리콘층이 균일한 폴리 실리콘층으로 결정화되도록 0.18mm/sec 내지 2.5mm/sec범위의 스캔 속도로 상기 비정질 실리콘층의 일측에서 타측 방향으로 레이저 빔을 조사하는 단계를 포함한다.According to an aspect of the present invention, to achieve the above object, the crystallization method of amorphous silicon using the excimer laser of the present invention comprises the steps of preparing a conductive substrate, and depositing a buffer layer and an amorphous silicon layer on the conductive substrate And irradiating a laser beam from one side of the amorphous silicon layer to the other direction at a scan speed in a range of 0.18 mm / sec to 2.5 mm / sec so that the amorphous silicon layer is crystallized into a uniform polysilicon layer.
바람직하게, 상기 스캔 속도는 0.54mm/sec이다. 상기 레이저빔의 주사주파수는 10Hz 내지 150Hz 및 에너지밀도는 360mJ/cm2 내지 400mJ/cm2이며, 상기 주사주파수는 30Hz 및 상기 에너지밀도는 380mJ/cm2이다.Preferably, the scan speed is 0.54 mm / sec. Scanning frequency of the laser beam is 10Hz to 150Hz, and the energy density is 360mJ / cm 2 to 400mJ / cm 2, the scanning frequency is 30Hz, and the energy density of 380mJ / cm 2.
이하에서는, 본 발명의 실시 예들을 도시한 도면을 참조하여, 본 발명을 보다 구체적으로 설명한다. Hereinafter, with reference to the drawings showing embodiments of the present invention, the present invention will be described in more detail.
도 4a 내지 도 4c는 본 발명에 따른 비정질 실리콘의 결정화 방법을 나타낸 공정 단면도이다. 4A to 4C are cross-sectional views illustrating a method of crystallizing amorphous silicon according to the present invention.
도 4a를 참조하면, 비정질 실리콘을 결정화하기 위해서는 우선 기판(200)을 준비한다. 이때, 상기 기판(200)은 스테인레스 스틸(SUS) 또는 티타늄(Ti) 등을 이용하여 형성되는데, 플렉서블한 박막(Metal foil) 형태로 형성되는 것이 바람직하다.Referring to FIG. 4A, in order to crystallize amorphous silicon, a
상기 기판(200) 상부에 버퍼층(210)을 형성한다. 상기 버퍼층(210)은 상기 기판(200) 상에 형성된 비정질 실리콘층을 엑시머 레이저 방법을 이용하여 폴리 실리콘층으로 변환시키는 과정에서, 불순물이 폴리 실리콘층으로 결정화된 반도체층(220b)으로 확산되는 것을 방지할 수 있다. A
상기 버퍼층(210) 상부에 비정질 실리콘(Amorphous Silicon)을 증착하여 비정질 실리콘층(220a)을 형성한다. 이 때, 상기 비정질 실리콘층(220a)은 후 공정될 레이저 조사시에 들뜸(films ablation) 현상을 방지하기 위해 탈수소화 공정을 진행한다. Amorphous silicon is deposited on the
도 4b를 참조하면, 탈수소화 공정이 진행된 상기 비정질 실리콘층(220a)의 전면에 엑시머 레이저(eximer laser:230)를 일측에서 타측으로 조사하여 상기 비정질 실리콘층(220a)을 다결정 실리콘층(220b)으로 결정화시킨다. Referring to FIG. 4B, an
여기서, 상기 엑시머 레이저(230)는 상기 비정질 실리콘층(220a)의 일측에서부터 화살표 방향으로 0.18mm/sec 내지 2.5mm/sec범위의 스캔 속도로 엑시머 레이저(eximer laser:230)를 이용하여 스캐닝하며, 가장 바람직하게 0.54mm/sec의 스캔 속도를 갖는다. 또한, 상기 레이저(230)로부터 발생되는 레이져빔은 10Hz 내지 150Hz의 주사주파수 및 360mJ/cm2 내지 400mJ/cm2의 에너지 밀도로 이루어지며, 가장 바람직하게 30Hz의 주사주파수 및 380mJ/cm2의 에너지밀도로 이루어진다. 이와 같은 상기 레이저(230)의 주사주파수가 높을수록 해상도나 동시발색수(同時發色數)가 높아져, 고해상도의 화상을 얻을 수 있다. 또한, 상기 레이저(230)로부터 발생되는 레이저빔이 조사된 후 다시 조사되는 레이저빔이 중첩되는 영역 즉, 오버랩(overlap)이 90% 내지 97.5%으로 이루어지며, 가장 바람직하게 95.9%로 이루어진다. 이와 같이 상기 레이저(230)의 오버랩을 95.9%로 중첩하여 조사함으로써 결정 립의 입자를 고르게 분포할 수 있다. 또한, 상기 레이저(230)로부터 발생되는 레이저빔이 조사된 후 다음 레이저빔이 조사되는 동안 기판이 움직인 거리 즉, 피치폭(pitch width)은 5μm 내지 30μm으로 이루어지며, 가장 바람직하게 18μm의 피치폭으로 이루어진다. 이와 같이 피치폭을 18μm로 형성함으로써, 기판 한 매에 대한 조사시간을 종래의 레이저 조사시간 보다 줄일 수 있다. Here, the
전술한 바와 같이 엑시머 레이저빔의 조건은 기존의 유리 기판 상에 형성된 엑시머 레이저의 스캔 속도 보다 상대적으로 감소되어 즉 1초 동안 발생되는 레이저의 조사주파수 및 비정질 실리콘을 결정화시키는 에너지 밀도를 감소시킴에 따라 스캔 속도가 감소된다. 이에 따라 상기 기판(200)의 일측으로부터 타측으로 발생되는 열전도 현상이 최소화되어 상기 다결정 실리콘층(220b)의 결정성이 균일하게 나타난다. As described above, the condition of the excimer laser beam is relatively lower than the scanning speed of the excimer laser formed on the conventional glass substrate, that is, as it reduces the irradiation frequency of the laser generated for one second and the energy density that crystallizes the amorphous silicon. The scan speed is reduced. Accordingly, the thermal conduction phenomenon generated from one side of the
도 4c를 참조하면, 상기 비정질 실리콘층(220a)에 전술한 조건의 스캔 범위를 갖는 레이저빔을 조사하여 다결정 실리콘층(220b)으로 결정화시킨다. 이 때, 상기 다결정 실리콘층(220b) 결정립 장측의 길이는 대략 0.4μm의 균일한 결정립으로 나타난다. Referring to FIG. 4C, the
이와 같은 엑시머 레이저 조사법에 의해 형성된 상기 다결정 실리콘층(220b)은 균일한 결정성을 갖게 되어 후 공정될 박막 트랜지스터의 특성 향상을 가져올 수 있을 것이다. The
도 5a는 본 발명에 따른 기판의 열전도도를 나타내는 광학 사진이고 도 5b 및 도 5c는 도 5a의 "(a)" 및 "(b)" 영역을 확대한 SEM 사진이다.5A is an optical photograph showing thermal conductivity of a substrate according to the present invention, and FIGS. 5B and 5C are enlarged SEM photographs of regions "(a)" and "(b)" of FIG. 5A.
도 5a를 참조하면, 전도성 기판 상에 일반적인 엑시머 레이저 결정화 진행시 나타나는 기판의 온도 변화를 확인할 수 있다. 이와 같은 전도성 기판의 비정질 실리콘층 상부에서 엑시머 레이저 결정화 진행시 레이저를 조사받은 처음 영역 즉 "(b)" 영역 및 "(b)" 영역 보다 상대적으로 나중에 레이저를 조사 받은 영역 "(a)"의 온도 차이는 거의 나타나지 않는다. Referring to Figure 5a, it can be seen that the temperature change of the substrate appearing when the general excimer laser crystallization proceeds on the conductive substrate. When the excimer laser crystallization proceeds on the amorphous silicon layer of the conductive substrate, the area of (a) which is irradiated with the laser relatively later than the first area irradiated with the laser, that is, the regions "(b)" and "(b)". Little difference in temperature is seen.
도 5b 내지 도 5c를 참조하면, 패턴영역에 따른 그레인 상태를 확인할 수 있다. 특히, 패턴 영역을 부분적으로 확대한 영역 "(a)" 및 "(b)"를 살펴보면, "(a)" 및 "(b)" 영역 모두 그레인의 사이즈가 전체적으로 정사각형 모양으로 균일하게 나타난다. 이와 같이, 영역 "(a)" 및 "(b)"의 그레인 사이즈를 비교해 본 바에 따르면, 각 영역마다 그레인 형상, 사이즈 및 그 분포가 균일함을 알 수 있다. 5B to 5C, the grain state according to the pattern region may be confirmed. In particular, when the areas "(a)" and "(b)" in which the pattern area is partially enlarged are examined, the sizes of the grains are uniformly formed in a square shape as a whole in the areas "(a)" and "(b)". Thus, as a result of comparing the grain sizes of the regions "(a)" and "(b)", it can be seen that the grain shape, size and distribution thereof are uniform in each region.
도 6은 본 발명에 의해 제조된 다결정 실리콘층을 이용하여 박막 트랜지스터를 제조하는 공정 단면도이다. 6 is a cross-sectional view illustrating a process of manufacturing a thin film transistor using a polycrystalline silicon layer manufactured according to the present invention.
도 6을 참조하면, 전도성 기판(200) 상에 형성된 버퍼층(210) 상에 도 4c에서 보는 바와 같이 열처리 공정에 의해 비정질 실리콘층을 다결정 실리콘층으로 결정화한 후, 상기 결정화된 다결정 실리콘층을 패터닝하여 반도체층(220)으로 형성한다. Referring to FIG. 6, after the amorphous silicon layer is crystallized into a polycrystalline silicon layer by a heat treatment process on the
이어서, 상기 반도체층(220) 상에 상기 게이트 절연층(230)이 형성된다. 상기 게이트 절연층(230)은 산화막 및 질화막을 이용하여 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 대략 500Å~1000Å 정도의 두께로 도포한다. Subsequently, the
상기 게이트 절연층(230) 상에는 게이트 전극(240)이 형성된다. 구체적으로, 상기 게이트 전극(240)은 상기 게이트 절연층(230) 상에 도전성 금속, 예컨대 알루미늄(Al), 몰리브덴(Mo), 탄탈(Ta), 크롬(Cr), 티탄(Ti) 또는 구리(Cu) 등의 메탈 중 하나를 스퍼터링에 의해 대략 2000Å~4000Å 정도의 두께로 증착한 뒤, 이를 소정형상으로 패터닝한다. The
상기 게이트 전극(240) 상에는 층간 절연층(250)이 형성된다. 상기 층간 절연층(250)은 상기 게이트 절연층(230)의 재료 및 형성 방법과 동일한 방법으로 형성될 수 있다. An interlayer insulating
상기 층간 절연층(250) 상에는 소스/드레인 전극(260)이 형성되며, 상기 게이트 절연층(230)과 상기 층간 절연층(250)에 형성된 콘택 홀을 통하여 상기 반도체층(220)의 양측에 각각 전기적으로 연결되도록 형성된다. 상기 반도체층(220) 상에 형성된 소스/드레인 전극(260)은 금속층 상부에 포토레지스트를 도포한 후 소정 형태로 패터닝하여 형성될 수 있다.Source /
전술한 실시 예에서는, 탑게이트(코플라나)의 구조를 설명하였으나, 바텀게이트(역스태거드)구조 및 스태거드 구조에 적용될 수 있음은 물론이다. In the above-described embodiment, the structure of the top gate (coplanar) has been described, but it can be applied to the bottom gate (reverse staggered) structure and the staggered structure.
이상 본 발명을 상세히 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다. Although the present invention has been described in detail above, the present invention is not limited thereto, and many modifications are possible by those skilled in the art within the technical idea to which the present invention pertains.
이상과 같이, 본 발명에 의하면, 0.18mm/sec 내지 2.5mm/sec 범위의 스캔 속 도로 엑시머 레이저를 전도성 기판 상에 형성된 비정질 실리콘 상에 조사함으로써 결정성이 균일한 다결정 실리콘으로 결정화시킬 수 있다. 이에 따라 플렉서블한 전도성 기판 상에 형성된 폴리 실리콘 박막의 품질을 향상시켜 영상을 표시하는데 필요한 박막 트랜지스터의 품질을 향상시킬 수 있다. As described above, according to the present invention, the excimer laser is irradiated onto amorphous silicon formed on the conductive substrate at a scan speed in the range of 0.18 mm / sec to 2.5 mm / sec to crystallize into polycrystalline silicon having uniform crystallinity. Accordingly, the quality of the thin film transistor required to display an image may be improved by improving the quality of the polysilicon thin film formed on the flexible conductive substrate.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050127227A KR100698691B1 (en) | 2005-12-21 | 2005-12-21 | Crystallization of amorphous-Silicon film using an Excimer-Laser and Method for fabricating of poly Transparent Thin Film Transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050127227A KR100698691B1 (en) | 2005-12-21 | 2005-12-21 | Crystallization of amorphous-Silicon film using an Excimer-Laser and Method for fabricating of poly Transparent Thin Film Transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100698691B1 true KR100698691B1 (en) | 2007-03-23 |
Family
ID=41564150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050127227A KR100698691B1 (en) | 2005-12-21 | 2005-12-21 | Crystallization of amorphous-Silicon film using an Excimer-Laser and Method for fabricating of poly Transparent Thin Film Transistor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100698691B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101020782B1 (en) | 2008-08-28 | 2011-03-09 | 인하대학교 산학협력단 | Silicon nanocrystaline structure from amorphous silicon film using focused electron-beam and method for preparing the same |
KR101094294B1 (en) * | 2009-11-17 | 2011-12-19 | 삼성모바일디스플레이주식회사 | Method for manufacturing organic light emitting diode display |
WO2020246694A1 (en) * | 2019-06-07 | 2020-12-10 | 삼성디스플레이 주식회사 | Method for manufacturing display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0851218A (en) * | 1995-06-23 | 1996-02-20 | Asahi Glass Co Ltd | Method of forming thin film transistor |
JP2000021774A (en) | 1998-07-03 | 2000-01-21 | Matsushita Electric Ind Co Ltd | Manufacturing polycrystalline silicon film |
JP2000081642A (en) | 1998-07-06 | 2000-03-21 | Hitachi Ltd | Liquid crystal display device and its production |
KR20030093925A (en) * | 2002-06-05 | 2003-12-11 | 가부시키가이샤 히타치세이사쿠쇼 | Display device with active-matrix transistor and method for manufacturing the same |
-
2005
- 2005-12-21 KR KR1020050127227A patent/KR100698691B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0851218A (en) * | 1995-06-23 | 1996-02-20 | Asahi Glass Co Ltd | Method of forming thin film transistor |
JP2000021774A (en) | 1998-07-03 | 2000-01-21 | Matsushita Electric Ind Co Ltd | Manufacturing polycrystalline silicon film |
JP2000081642A (en) | 1998-07-06 | 2000-03-21 | Hitachi Ltd | Liquid crystal display device and its production |
KR20030093925A (en) * | 2002-06-05 | 2003-12-11 | 가부시키가이샤 히타치세이사쿠쇼 | Display device with active-matrix transistor and method for manufacturing the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101020782B1 (en) | 2008-08-28 | 2011-03-09 | 인하대학교 산학협력단 | Silicon nanocrystaline structure from amorphous silicon film using focused electron-beam and method for preparing the same |
KR101094294B1 (en) * | 2009-11-17 | 2011-12-19 | 삼성모바일디스플레이주식회사 | Method for manufacturing organic light emitting diode display |
US8530341B2 (en) | 2009-11-17 | 2013-09-10 | Samsung Display Co., Ltd. | Method of manufacturing organic light emitting diode display |
WO2020246694A1 (en) * | 2019-06-07 | 2020-12-10 | 삼성디스플레이 주식회사 | Method for manufacturing display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6187088B1 (en) | Laser irradiation process | |
KR100227439B1 (en) | Polycrystalline thin film and the manufacturing method of thin film semiconductor device | |
TWI402989B (en) | Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method | |
JP3586558B2 (en) | Method for reforming thin film and apparatus used for implementing the method | |
CN1187791C (en) | Method for crystallizing silicon layer | |
JP2923016B2 (en) | Method and apparatus for manufacturing thin film semiconductor | |
JP4850411B2 (en) | Thin film transistor manufacturing method | |
JPH02181419A (en) | Laser anneal method | |
US5893948A (en) | Method for forming single silicon crystals using nucleation sites | |
KR100698691B1 (en) | Crystallization of amorphous-Silicon film using an Excimer-Laser and Method for fabricating of poly Transparent Thin Film Transistor | |
US6043512A (en) | Thin film semiconductor device and method for producing the same | |
TWI285783B (en) | Poly silicon layer structure and forming method thereof | |
KR100623689B1 (en) | Thin Film Transitor and Method of fabricating thereof | |
JP3206071B2 (en) | Method for manufacturing semiconductor device | |
JPH09246183A (en) | Method for manufacturing polycrystal semiconductor film | |
JP2779033B2 (en) | Method for growing polycrystalline Si thin film | |
KR100976593B1 (en) | Thin film transistor and fabricating method of the same | |
JPH09237767A (en) | Manufacture of semiconductor device | |
KR100579176B1 (en) | Semiconductor device and method fabricating thereof | |
KR100722112B1 (en) | Thin film transistor and method fabricating the same | |
JPH08172079A (en) | Formation of thin film semiconductor | |
KR100579178B1 (en) | Thin film transistor and method for fabricating thereof | |
JP2003257857A (en) | Method of forming polycrystalline silicon thin-film and method of manufacturing thin-film transistor | |
KR100697384B1 (en) | Method for crystallizing silicon | |
JP2525101B2 (en) | Method for manufacturing polycrystalline semiconductor film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 13 |