KR100579176B1 - Semiconductor device and method fabricating thereof - Google Patents
Semiconductor device and method fabricating thereof Download PDFInfo
- Publication number
- KR100579176B1 KR100579176B1 KR1020040048553A KR20040048553A KR100579176B1 KR 100579176 B1 KR100579176 B1 KR 100579176B1 KR 1020040048553 A KR1020040048553 A KR 1020040048553A KR 20040048553 A KR20040048553 A KR 20040048553A KR 100579176 B1 KR100579176 B1 KR 100579176B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon layer
- substrate
- polycrystalline silicon
- amorphous silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000000872 buffer Substances 0.000 claims abstract description 52
- 239000010408 film Substances 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 230000001678 irradiating effect Effects 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000007872 degassing Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 abstract description 24
- 230000008025 crystallization Effects 0.000 abstract description 24
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 206
- 230000007246 mechanism Effects 0.000 description 12
- 239000007787 solid Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 종래의 비정질 실리콘층을 ELA법으로 결정화할 때, 다결정 실리콘층의 표면에 발생한 돌기가 이후 반도체층과 게이트 절연막층의 계면 특성을 불균일하게 하여 박막트랜지스터의 신뢰성을 저하시키는 문제점을 일으키는데, 이러한 문제점을 해결하기 위해 본 발명은 ELA법으로 결정화시, 기판을 뒤집어서 레이져 빔을 조사하거나, 기판의 하부에서 레이져 빔을 조사하여 상기 돌기가 다결정 실리콘층과 버퍼층의 계면에 형성되도록 하는 반도체 소자 및 그 형성 방법에 관한 것이다.In the present invention, when the conventional amorphous silicon layer is crystallized by the ELA method, protrusions generated on the surface of the polycrystalline silicon layer subsequently cause non-uniform interface characteristics between the semiconductor layer and the gate insulating layer, thereby lowering the reliability of the thin film transistor. In order to solve such a problem, the present invention provides a semiconductor device in which a crystal is turned on by ELA and irradiates a laser beam by flipping the substrate, or irradiates a laser beam from the bottom of the substrate so that the protrusions are formed at the interface between the polycrystalline silicon layer and the buffer layer. It is related with the formation method.
본 발명의 반도체 소자 및 그 형성 방법은 절연 기판; 및 상기 절연 기판상에 형성된 버퍼층, 다결정 실리콘층 및 절연막층을 포함하며, 상기 절연막층과 다결정 실리콘층의 계면에는 형성되지 않고, 다결정 실리콘층과 버퍼층의 계면에 형성되고, 상기 버퍼층 방향으로 형성된 돌기를 포함하여 이루어진 반도체 소자 및 그 형성 방법에 기술적 특징이 있다.A semiconductor device of the present invention and a method for forming the same include an insulating substrate; And a buffer layer, a polycrystalline silicon layer, and an insulating film layer formed on the insulating substrate, and are not formed at the interface between the insulating film layer and the polycrystalline silicon layer, and are formed at the interface between the polycrystalline silicon layer and the buffer layer, and formed in the buffer layer direction. There is a technical feature to a semiconductor device and a method of forming the same.
따라서, 본 발명의 반도체 소자 및 그 형성 방법은 ELA법으로 결정화시 기판을 뒤집어서 레이져 빔을 조사하거나, 기판의 하부에서 레이져 빔을 조사하여 돌기가 다결정 실리콘층과 버퍼층의 계면에 형성되도록 함으로서, 상기 다결정 실리콘층으로 형성된 박막트랜지스터의 반도체층과 게이트 절연막 사이에 계면 특성이 우수하고 균일도가 증가하여 박막트랜지스터의 특성이 우수해지는 효과가 있다.Accordingly, the semiconductor device of the present invention and the method of forming the same by irradiating a laser beam by inverting the substrate during crystallization by ELA method, or by irradiating a laser beam from the bottom of the substrate so that the projections are formed at the interface between the polycrystalline silicon layer and the buffer layer. The interfacial characteristics between the semiconductor layer and the gate insulating film of the thin film transistor formed of the polycrystalline silicon layer are excellent and the uniformity is increased, thereby improving the characteristics of the thin film transistor.
ELA법, 결정화, 돌기ELA method, crystallization, protrusion
Description
도 1a 및 도 1b는 종래 기술의 ELA법에 의한 결정화 공정의 단면도.1A and 1B are cross-sectional views of a crystallization process by the ELA method of the prior art.
도 2는 종래 기술의 ELA법에 의해 결정화된 다결정 실리콘 표면에 형성된 돌기의 사진.Figure 2 is a photograph of the projections formed on the surface of the polycrystalline silicon crystallized by the ELA method of the prior art.
도 3a 내지 도 3c는 본 발명에 의한 ELA법으로 비정질 실리콘층을 결정화하는 공정의 단면도.3A to 3C are cross-sectional views of a process of crystallizing an amorphous silicon layer by the ELA method according to the present invention.
도 4는 본 발명의 ELA법에 의해 결정화된 반도체층을 이용하여 형성된 박막트랜지스터의 단면도.4 is a cross-sectional view of a thin film transistor formed using a semiconductor layer crystallized by the ELA method of the present invention.
도 5a 내지 도 5c는 결정화 공정의 세 가지 메카니즘을 보여주는 단면도.5A-5C are cross-sectional views showing three mechanisms of the crystallization process.
<도면의 주요부분에 대한 부호의 설명> <Description of Symbols for Main Parts of Drawings>
102 : 버퍼층 103 : 비정질 실리콘층102
104 : 절연막층 105 : 레이져 빔104: insulating film layer 105: laser beam
106 : 다결정 실리콘층 108 : 돌기106
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 보다 자세하게는 절연 기판상에 버퍼층, 비정질 실리콘층 및 절연막층을 순차적으로 형성하고, 상기 기판을 뒤집은 후, 상부에서 레이져 빔을 조사하거나, 상기 기판 하부에서 레이져 빔을 조사하는 ELA법으로 결정화함으로서, 다결정 실리콘층과 버퍼층의 계면에 버퍼층 방향으로 돌기가 형성되도록하는 반도체 소자 및 그 형성 방법에 관한 것이다.The present invention relates to a semiconductor device and a method of forming the same, and more particularly, to sequentially form a buffer layer, an amorphous silicon layer, and an insulating film layer on an insulating substrate, turn the substrate over, irradiate a laser beam from the top, or The present invention relates to a semiconductor device and a method of forming the same, wherein the projections are formed in the buffer layer direction at the interface between the polycrystalline silicon layer and the buffer layer by crystallizing by an ELA method irradiating a laser beam from the bottom.
유기 전계 발광 장치(Organic Electroluminescene Display Device) 또는 액정 표시 장치(Liquid Crystal Display Device) 등과 같은 평판형 표시 소자(Flat Plane Display)에는 스위칭(Switching) 소자 또는 구동(Driving) 소자로서, 박막트랜지스터(Thin Film Transistor)가 이용된다.Flat Plane Displays, such as organic electroluminescent display devices or liquid crystal display devices, may be used as switching elements or driving elements, and may be thin film transistors. Transistor) is used.
이때, 상기 박막트랜지스터는 소오스/드레인 영역을 포함하는 반도체층, 게이트 절연막, 게이트 전극, 층간절연막 및 소오스/드레인 전극 등과 같은 소자로 형성되어 있다. 상기 박막트랜지스터를 구성하는 여러 소자들 중에서 상기 반도체층은 전자 또는 정공의 움직임에 가장 큰 영향을 미치는 소자이다. 상기 반도체층이 비정질 실리콘층으로 형성되어 있을 경우에는 전자 또는 정공의 이동도가 낮아 상기 평판형 표시 소자의 대형화가 어려울 뿐만 아니라, 박막트랜지스터의 크기가 커지게 되어 표시 소자의 개구율이 낮아지는 문제점을 발생시킨다. 따라서, 많은 연구자들 또는 발명자들은 상기 비정질 실리콘층을 다결정 실리콘층으로 형성하는 방법에 대해 많은 연구를 진행하고 있다.In this case, the thin film transistor is formed of a semiconductor layer including a source / drain region, a gate insulating layer, a gate electrode, an interlayer insulating layer, and a source / drain electrode. Among the devices constituting the thin film transistor, the semiconductor layer is the device having the greatest influence on the movement of electrons or holes. When the semiconductor layer is formed of an amorphous silicon layer, it is difficult to increase the size of the flat panel display device due to low mobility of electrons or holes, and to increase the size of the thin film transistor, thereby reducing the aperture ratio of the display device. Generate. Therefore, many researchers or inventors have conducted a lot of research on the method of forming the amorphous silicon layer as a polycrystalline silicon layer.
상기 비정질 실리콘층을 다결정 실리콘층으로 결정화 방법은 다음과 같이 크게 세가지로 분류될 수 있다.Crystallization of the amorphous silicon layer into a polycrystalline silicon layer can be classified into three types as follows.
첫 번째 방법, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 다결정 실리콘층을 성장하는 방법.The first method, laser annealing, is a method of growing a polycrystalline silicon layer by applying a laser to a substrate on which an amorphous silicon thin film is deposited.
두 번째 방법, 고상 결정화(solid phase crystallization) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘층을 형성하는 방법.The second method, solid phase crystallization, is a method of forming a polycrystalline silicon layer by heat-treating amorphous silicon at a high temperature for a long time.
세 번째 방법, 금속유도 결정화(metal induced crystallization) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘층을 형성하는 방법.A third method, metal induced crystallization, is a method of forming a polycrystalline silicon layer by depositing a metal on amorphous silicon.
첫 번째 방법인 레이저 열처리는 현재 널리 연구되고 있는 다결정 실리콘층 형성 방법으로 비정질 실리콘층이 증착된 기판에 레이져 에너지를 공급하여 상기 비정질 실리콘층을 용융 상태로 만든 후 냉각에 의해 다결정 실리콘층을 형성하는 방법이다.The first method, laser heat treatment, is a method of forming a polycrystalline silicon layer, which is currently widely studied, which supplies laser energy to a substrate on which an amorphous silicon layer is deposited to make the amorphous silicon layer in a molten state, and then forms a polycrystalline silicon layer by cooling. Way.
두 번째 방법인 고상 결정화는 600도 이상의 고온을 견딜 수 있는 석영기판에 불순물의 확산을 방지하기 위해 소정의 두께로 버퍼층(buffer layer)을 형성하고, 상기 버퍼층 상에 비정질 실리콘층을 증착한 후, 퍼니스(furance)에서 고온 장시간 열처리 하여 다결정 실리콘층을 얻는 방법으로, 전술한 바와 같이 상기 고상 결정화는 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 결정 성장 방향성이 불규칙하여 박막트랜지스터로의 응용시 다결정 실리콘 층과 접속될 게이트 절연막이 불규칙하게 성장되어 소자의 항복 전압이 낮아지는 문제점이 있고, 다결정 실리콘의 결정립(grain)의 크기가 심하게 불균일하여 소자의 전기적 특성을 저하시킬뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.The second method, solid crystallization, forms a buffer layer with a predetermined thickness to prevent diffusion of impurities on a quartz substrate that can withstand high temperatures of 600 degrees or more, and deposits an amorphous silicon layer on the buffer layer. A method of obtaining a polycrystalline silicon layer by heat treatment at a high temperature for a long time in a furnace. As described above, since the solid crystallization is performed at a high temperature for a long time, a desired polycrystalline silicon phase cannot be obtained, and the crystal growth direction is irregular, so that a thin film transistor can be obtained. In the application of the furnace, the gate insulating film to be connected to the polycrystalline silicon layer is grown irregularly, the breakdown voltage of the device is lowered, and the grain size of the polycrystalline silicon is very uneven, which not only lowers the electrical characteristics of the device. However, there is a problem of using an expensive quartz substrate.
세 번째 방법인 금속 유도 결정화는 저가의 대면적 유리기판을 사용하여 다결정 실리콘층을 형성할 수 있으나, 상기 다결정 실리콘층 내부의 네트워크(network) 속에 금속의 잔류물이 존재할 가능성이 많기 때문에 막질의 신뢰성을 보장하기 힘들다는 문제점이 있다.The third method, metal-induced crystallization, can form a polycrystalline silicon layer using a low-cost, large-area glass substrate, but the film quality is reliable because there is a high possibility that metal residues exist in the network inside the polycrystalline silicon layer. There is a problem that it is difficult to guarantee.
도 1a 및 도 1b는 종래 기술의 ELA법에 의한 결정화 공정의 단면도이다.1A and 1B are cross-sectional views of a crystallization process by the ELA method of the prior art.
먼저, 도 1a는 종래 기술의 ELA법에 의한 결정화 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(11)상에 실리콘 산화막 또는 실리콘 질화막으로 형성된 버퍼층(12) 및 비정질 실리콘층(13)을 순차적으로 형성한다. 이때 상기 버퍼층 및 비정질 실리콘층은 PECVD(Plasma Enhanced Chemical Vapor Deposition)과 같은 증착 장치로 형성한다.First, FIG. 1A is a sectional view of a crystallization process by the ELA method of the prior art. As shown in the figure, a
다음, 도 1b는 상기 비정질 실리콘층이 형성된 기판을 ELA법을 결정화하는 단계의 단면도이다. 도에서 보는 바와 같이 상기 비정질 실리콘층이 형성된 기판의 상부에 상기 비정질 실리콘층에 레이져 빔(14)을 조사하여 결정화한다. 이때 상기 레이져 빔은 일정한 방향(15)으로 이동하면서 진행하게 되는데, 레이져 빔이 조사된 비정질 실리콘층은 다결정 실리콘층(16)으로 결정화되고, 레이져 빔이 연속적으로 이동하면서 결정화되지 않은 비정질 실리콘층(17)을 결정화하게 된다.1B is a cross-sectional view of the step of crystallizing the ELA method on the substrate on which the amorphous silicon layer is formed. As shown in the figure, the
그러나, 상기의 종래의 ELA법에 의해 비정질 실리콘층을 다결정 실리콘층으로 결정화하게 되면, 도 2에서 보는 바와 같이 다결정 실리콘의 표면에 돌기(Protrusion)(18)가 발생하게 되는데, 상기 돌기는 레이져 빔이 조사된 비정질 실리콘층이 액상으로 용융되었다가 고상으로 상변이를 일으킬 때 결정립계(Grain Boundary)에서 발생하게 된다. 상기 돌기는 이후 다결정 실리콘층 및 게이트 절연막의 계면에 존재하면서, 특성의 불균일을 유발하게 되고, 상기 특성의 불균일을 보상하기 위해 보상 회로 또는 보상 박막트랜지스터를 쓰게 하는 등의 단점이 있다.However, when the amorphous silicon layer is crystallized to the polycrystalline silicon layer by the conventional ELA method,
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 기판상에 형성된 비정질 실리콘층을 ELA법으로 결정화시, 기판을 뒤집어서 레이져 빔을 조사하거나, 기판의 하부에서 레이져 빔을 조사하여 상기 돌기가 다결정 실리콘층과 버퍼층의 계면에 형성되도록 하고, 상기 돌기가 버퍼층 방향으로 형성되도록하는 반도체 소자 및 그 형성 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the above-mentioned disadvantages and problems of the prior art, when crystallizing the amorphous silicon layer formed on the substrate by the ELA method, flip the substrate to irradiate the laser beam, or the laser beam from the bottom of the substrate It is an object of the present invention to provide a semiconductor device and a method of forming the projections so that the projections are formed at the interface between the polycrystalline silicon layer and the buffer layer, and the projections are formed in the buffer layer direction.
본 발명의 상기 목적은 절연 기판; 및 상기 절연 기판상에 형성된 버퍼층, 다결정 실리콘층 및 절연막층을 포함하며, 상기 절연막층과 다결정 실리콘층의 계 면에는 형성되지 않고, 다결정 실리콘층과 버퍼층의 계면에 형성되고, 상기 버퍼층 방향으로 형성된 돌기로 이루어진 반도체 소자에 의해 달성된다.The object of the present invention is an insulating substrate; And a buffer layer, a polycrystalline silicon layer, and an insulating film layer formed on the insulating substrate, and are not formed on the interface between the insulating film layer and the polycrystalline silicon layer, and are formed at an interface between the polycrystalline silicon layer and the buffer layer, and are formed in the buffer layer direction. It is achieved by a semiconductor element consisting of projections.
또한, 본 발명의 상기 목적은 절연 기판을 준비하는 단계; 상기 기판의 일측 표면상에 버퍼층 및 비정질 실리콘층을 형성하는 단계; 상기 버퍼층 및 비정질 실리콘층이 형성된 기판을 탈가스 처리하는 단계; 상기 탈가스 처리된 기판상에 절연막층을 형성하는 단계; 상기 기판의 타측 표면의 상부에서 레이져 빔을 조사하는 단계; 및 상기 조사된 레이져 빔에 의해 상기 비정질 실리콘층이, 상기 비정질 실리콘층과 버퍼층의 계면상에 형성되고, 상기 버퍼층 방향으로 형성된 돌기를 갖는 다결정 실리콘층으로 결정화하는 단계로 이루어진 반도체 소자 형성 방법에 의해서도 달성된다.In addition, the above object of the present invention comprises the steps of preparing an insulating substrate; Forming a buffer layer and an amorphous silicon layer on one surface of the substrate; Degassing the substrate on which the buffer layer and the amorphous silicon layer are formed; Forming an insulating film layer on the degassed substrate; Irradiating a laser beam on top of the other surface of the substrate; And crystallizing the amorphous silicon layer on the interface between the amorphous silicon layer and the buffer layer by the irradiated laser beam and crystallizing the polycrystalline silicon layer having protrusions formed in the buffer layer direction. Is achieved.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 3a 내지 도 3c는 본 발명에 의한 ELA법으로 비정질 실리콘층을 결정화하는 공정의 단면도이다.3A to 3C are cross-sectional views of a process of crystallizing an amorphous silicon layer by the ELA method according to the present invention.
먼저, 도 3a는 절연 기판상에 버퍼층, 비정질 실리콘층 및 절연막층을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(101)상에 버퍼층(102), 비정질 실리콘층(103) 및 절연막층(104)을 순차적으로 형성한다. First, FIG. 3A is a cross-sectional view of a process of forming a buffer layer, an amorphous silicon layer, and an insulating film layer on an insulating substrate. As shown in the figure, a
상기 버퍼층은 산화막 또는 질화막과 같은 절연막으로 형성한다. 또한 레이져 빔이 손실없이 통과하는 투명도가 높은 것이 바람직하다.The buffer layer is formed of an insulating film such as an oxide film or a nitride film. It is also desirable for the transparency of the laser beam to pass through without loss.
이어서, 상기 버퍼층이 형성된 기판상에 PECVD, LPCVD(Low Pressure Chemical Vapor Deposition), APCVD(Atmospheric Pressure Chemical Vapor Deposition) 또는 ECR-CVD(Electron Cyclotron Resonance Chemical Vapor Deposition)등과 같은 화학적 증착 장치와 스퍼터링(Sputter)과 같은 물리적 증착 장치를 이용하여 비정질 실리콘층을 형성한다. 이때 일반적으로 상기 화학적 증착 장치를 이용하여 비정질 실리콘은 형성하는 것이 바람직하다.Subsequently, sputtering and chemical vapor deposition apparatus such as PECVD, Low Pressure Chemical Vapor Deposition (LPCVD), Atmospheric Pressure Chemical Vapor Deposition (APCVD) or Electro Cyclotron Resonance Chemical Vapor Deposition (ECR-CVD) are performed on the buffer layer. Amorphous silicon layer is formed by using a physical vapor deposition apparatus such as. In this case, it is generally preferable to form amorphous silicon using the chemical vapor deposition apparatus.
상기 화학적 증착 장치로 형성된 비정질 실리콘층은 10 내지 20%의 수소를 함유하고 있고, 상기 물리적 증착 장치로 형성된 비정질 실리콘층의 경우에는 아르곤(Ar) 또는 헬륨(He) 가스 등과 같이 플라즈마를 발생시키는 소오스 가스가 함유된다. 상기 수소, 아르곤 또는 헬륨 가스 등의 비정질 실리콘층 내에 함유된 가스들은 상기 비정질 실리콘층을 ELA법으로 결정화할 때 표면의 거칠기, 다결정 실리콘의 결정립 크기 또는 품질에 나쁜 영향을 미칠 뿐만 아니라, 심한 경우에는 상기 결정화된 다결정 실리콘층이 박리되는 경우도 있다. 따라서, 상기 증착된 비정질 실리콘층은 탈수소처리 또는 탈가스처리를 진행하게 되는데, 상기 탈수소처리는 상기 화학적 증착 장치내에서 비정질 실리콘층을 형성한 후, 연속적으로 진행하거나, 비정질 실리콘층이 형성된 기판을 탈수소처리 장치로 이동시킨 후 진행할 수도 있다. 이때 상기 탈수소처리는 200 내지 500℃의 비교적 낮은 온도에서 30분 내지 120분 동안 진행하는 것이 바람직하다.The amorphous silicon layer formed by the chemical vapor deposition apparatus contains 10 to 20% of hydrogen, and in the case of the amorphous silicon layer formed by the physical vapor deposition apparatus, a source generating plasma such as argon (Ar) or helium (He) gas, etc. Gas is contained. Gases contained in the amorphous silicon layer such as hydrogen, argon or helium gas not only adversely affect the surface roughness, grain size or quality of polycrystalline silicon when the amorphous silicon layer is crystallized by ELA method, but in severe cases The crystallized polycrystalline silicon layer may be peeled off in some cases. Therefore, the deposited amorphous silicon layer is subjected to dehydrogenation or degassing. The dehydrogenation is performed continuously after forming the amorphous silicon layer in the chemical vapor deposition apparatus, or the substrate on which the amorphous silicon layer is formed. It may also proceed after moving to a dehydrogenation apparatus. At this time, the dehydrogenation is preferably carried out for 30 to 120 minutes at a relatively low temperature of 200 to 500 ℃.
이어서, 상기 비정질 실리콘층이 형성된 절연 기판상에 절연막층을 형성한다. 상기 절연막층은 실리콘 산화막 또는 실리콘 질화막으로 형성된다. 또한 상기 절연막층은 이후 공정인 ELA법에 의한 결정화에서 시드층(Seed Layer)의 역활을 하 게 된다. 즉, 레이져 빔에 의해 용융된 비정질 실리콘층이 다시 응고하면서 결정화하게 되는데 상기 시드층인 절연막층에서 결정 성장의 시작하여 상기 비정질 실리콘층이 결정화하게 된다.Subsequently, an insulating film layer is formed on the insulating substrate on which the amorphous silicon layer is formed. The insulating film layer is formed of a silicon oxide film or a silicon nitride film. In addition, the insulating layer serves as a seed layer in the subsequent crystallization by the ELA method. That is, the amorphous silicon layer melted by the laser beam solidifies again and crystallizes. The crystal silicon starts to crystallize in the seed layer, which is the seed layer.
다음, 도 3b는 상기 기판의 타측 표면의 상부에서 레이져 빔을 조사하는 공정의 단면도이다. 도에서 보는 바와 같이 버퍼층, 비정질 실리콘층 및 절연막층이 형성된 절연 기판의 일측 표면의 반대 편인 절연 기판의 타측 표면의 상부에서 ELA법의 레이져 빔(105)을 조사한다. Next, FIG. 3B is a cross-sectional view of the process of irradiating a laser beam on the upper surface of the other side of the substrate. As shown in the figure, the
상기 레이져 빔을 조사하는 방법은 도 3b에서 보는 바와 같이 상기 버퍼층, 비정질 실리콘층 및 절연막층이 형성된 절연 기판을 뒤집은 후, 상기 절연 기판 상부에서 레이져 빔을 조사하는 방법과, 도에는 도시하지 않았지만, 도 3a에서 상기 버퍼층, 비정질 실리콘층 및 절연막층을 형성한 후, 기판의 하부에서 레이져 빔을 조사하는 방법이 있는데, 어느 방법을 사용하여도 무방하다.The method of irradiating the laser beam is a method of irradiating a laser beam from the upper portion of the insulating substrate after flipping the insulating substrate on which the buffer layer, the amorphous silicon layer and the insulating film layer are formed as shown in FIG. In FIG. 3A, after forming the buffer layer, the amorphous silicon layer, and the insulating layer, there is a method of irradiating a laser beam from the lower part of the substrate, which method may be used.
이때 상기 ELA법의 레이져 빔은 30 내지 200 나노초(nano second)동안 레이져 빔이 "on"되어 상기 비정질 실리콘층을 순간적으로 용융(melting) 및 결정화(crystallization)함으로서, 다결정 실리콘층(106)으로 결정화시키게 된다. 또한 상기 레이져 빔은 일정한 방향(107)으로 이동하면서 상기 비정질 실리콘층 전체를 결정화하게 된다.In this case, the laser beam of the ELA method is "on" the laser beam for 30 to 200 nanoseconds to instantaneously melt and crystallize the amorphous silicon layer, thereby crystallizing the
이때 상기 ELA법에 의한 결정화는 크게 세가지 메카니즘(mechanism)으로 구분할 수 있다.At this time, the crystallization by the ELA method can be largely divided into three mechanisms (mechanism).
첫 번째 메카니즘은 도 5a에서 보는 바와 같이 기판(201a)상에 형성된 비정 질 실리콘층(202a)에 레이져 빔(203a)이 조사된 후(도 5a의 a), 상기 비정질 실리콘층의 온도는 순간적으로 고온으로 상승되기는 했지만, 비정질 실리콘층이 용융되지 않은 고체 상태(204)에서 결정화가 진행되어(도 5a의 b), 결정립의 크기가 미세한 다결정 실리콘층(205)을 형성하는 것이다(도 5a의 c).The first mechanism is that after the
두 번째 메카니즘은 도 5b에서 보는 바와 같이 기판(201b)상에 형성된 비정질 실리콘층(202b)에 레이져 빔(203b)이 조사된 후,(도 5b의 a) 상기 비정질 실리콘층의 하부는 용융되지 않는 고체 상태(206)이고, 상부는 용융되어 액체 상태(207)로 부분적으로 용융된 상태에서 결정화가 진행되어(도 5b의 b), 하부의 고체 상태에서 결정화된 경우에는 첫 번째 메카니즘과 같이 아주 결정립이 아주 미세한 다결정 실리콘층(208)을 형성하게 되고, 상부는 하부의 미세한 다결정 실리콘층이 시드층으로 작용하여 결정립의 크기가 작은 다결정 실리콘층(209)을 형성하는 것이다(도 5b의 c).The second mechanism is that after the
세 번째 메카니즘은 도 5c에서 보는 바와 같이 기판(201c)상에 형성되 비정질 실리콘층(202c)에 레이져 빔(203c)이 조사된 후(도 5c의 a), 상기 비정질 실리콘층이 완전히 용융되어 비정질 실리콘층의 전체가 액체 상태(210)에서 결정화가 진행되어(도 5c의 b), 결정립의 크기가 큰 다결정 실리콘층(211)을 형성하게 된다(도 5c의 c). 이때 상기 액체 상태에서 결정화가 진행될 때 상기 기판의 표면에는 결정 성장의 시작점인 핵(nuclear)(212a, 213b, 213c)이 존재하게 되고, 상기 핵을 중심으로 실리콘 원자들이 배열(213)하여 결정이 성장하게 된다. 이때 상기 핵은 고체 상태인 기판(도에는 도시하지 않았지만 기판과 비정질 실리콘층 사이에는 상 기 핵이 생성되는 시드층이 존재한다)의 표면에서 형성되게 되는데 이러한 핵의 숫자가 적을 수록 큰 크기의 결정립을 갖는 다결정 실리콘층을 얻을 수 있다. 즉, 기판상에 핵이 단 하나만 존재하게 되면 비정질 실리콘층은 단결정 실리콘층으로 결정화할 수 있다.The third mechanism is formed on the
그리고 상기 핵에서 성장한 결정립(214a, 214b, 214c)들은 각각의 핵(212a, 212b, 212c)에서 성장하고, 결정립들이 접촉하는 영역에 결정립계(215a, 215b)가 된다. 즉, 도 5c의 b에서 좌측에서 첫 번째 핵(212a)는 결정 성장에 의해 도 5c의 c에서 좌측에서 첫 번째 결정립(214a)을 형성하게 되는데, 도 5c의 b에서 두 번째 핵(212b)에서 성장한 도 5c의 c에서 두 번째 결정립이 서로 만나는 경계 영역이 첫 번째 결정립계(215a)가 되고, 두 번째 결정립(214b)와 세 번째 결정립(214c)의 경계 영역이 두 번째 결정립계(215b)가 된다.The
상기와 같은 세가지 결정 메카니즘을 이용하여 ELA법은 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는데, 결정화 메카니즘은 결정립의 크기를 크게할 수 있는 세 번째 메카니즘이 가장 바람직하다.By using the three crystal mechanisms described above, the ELA method crystallizes the amorphous silicon layer into a polycrystalline silicon layer, and the crystallization mechanism is most preferably a third mechanism capable of increasing the size of crystal grains.
이때, 상기 ELA법은 폭이 0.4㎛이고, 길이가 270mm인 레이져 빔 사이즈를 갖지고 있고, 에너지 밀도는 250 내지 1000mJ/㎤의 에너지 밀도로 조사되는 것이 바람직하다.At this time, the ELA method has a laser beam size of 0.4 mu m in width and 270 mm in length, and the energy density is preferably irradiated at an energy density of 250 to 1000 mJ / cm 3.
다음, 도 3c는 본 발명의 ELA법으로 비정질 실리콘층을 다결정 실리콘층으로 결정화한 뒤의 단면도이다. 도에서 보는 바와 같이 ELA법으로 결정화된 상기 다결정 실리콘층(106)과 버퍼층의 계면상에 버퍼층 방향으로 형성된 돌기(108)를 갖는 다결정 실리콘층이 형성된다.3C is a cross-sectional view after crystallizing an amorphous silicon layer into a polycrystalline silicon layer by the ELA method of the present invention. As shown in the figure, a polycrystalline silicon
상기 돌기는 ELA법으로 비정질 실리콘층을 상기 도 5a 내지 도 5c에서 설명한 바와 같은 메카니즘으로 결정화할 때 형성되는 것으로 특히, 도 5c의 세 번째 메카니즘에서 설명한 바와 같이 시드층인 절연막층상의 핵들에서 결정립들이 성장하기 시작하고(이때 상기 결정립들의 성장 방향은 절연막층과 다결정 실리콘층의 계면에서 다결정 실리콘층과 버퍼층의 계면 방향이다), 상기 용융된 비정질 실리콘층이 완전히 결정화되면서, 상기 결정립들이 서로 만나 형성된 결정립계들이 형성된다. 이때 상기 결정립계는 상기 용융되어 액체 상태인 비정질 실리콘층이 가장 늦게 고상화되어 고체 상태인 다결정 실리콘층이 되는 영역이다. 따라서 상기 결정립계는 가장 늦게 고상화되면서, 실리콘 원자들이 불규칙하게 또는 서로 다른 방향성을 가진 결정립들이 접촉하게 되면서 실리콘 원자들 일부가 다결정 실리콘층 표면으로 밀려 올라가게 되고 상기 밀려 올라간 실리콘들이 다결정 실리콘층과 버퍼층의 계면에서 버퍼층 방향으로 돌기를 형성하게 된다.The protrusions are formed when the amorphous silicon layer is crystallized by the mechanism described in FIGS. 5A to 5C by the ELA method. Particularly, the grains are formed in the nuclei on the insulating layer as the seed layer as described in the third mechanism of FIG. 5C. (The growth direction of the grains is the interface direction of the polycrystalline silicon layer and the buffer layer at the interface between the insulating film layer and the polycrystalline silicon layer), and the crystal grains formed when the molten amorphous silicon layer is completely crystallized, and the grains meet each other. Are formed. At this time, the grain boundary is a region where the molten, amorphous silicon layer in the liquid state is solidified at the latest and becomes a polycrystalline silicon layer in the solid state. Therefore, as the grain boundary is solidified at the latest, some of the silicon atoms are pushed up to the surface of the polycrystalline silicon layer as the silicon atoms are irregularly or differently oriented grains come into contact with each other, and the pushed up silicon is the polycrystalline silicon layer and the buffer layer. At the interface of the protrusions are formed in the buffer layer direction.
종래의 ELA법으로 결정화 공정을 진행하게 되면 상기 돌기는 도 2에서 보는 바와 같이 다결정 실리콘층의 표면에 형성된 이후, 상기 다결정층을 패터닝하여 반도체층을 형성하고, 게이트 절연막, 게이트 전극, 층간절연막 및 소오스/드레인 전극을 형성하여 박막트랜지스터를 형성하게 되면 상기 돌기가 다결정 실리콘층을 패터닝하여 형성된 반도체층과 게이트 절연막사이에 존재하게 되고, 이러한 돌기는 반도체층과 게이트 절연막의 계면 특성에 악영향을 주게된다. 그러나 본 발명에 의한 ELA법의 결정화 공정은 상기 돌기를 다결정 실리콘층과 버퍼층의 계면에 형성함 으로서, 이후 박막트랜지스터를 형성한 후, 반도체층과 게이트 절연막의 계면에는 돌기가 존재하지 않아, 돌기가 존재함으로서 발생하는 문제점을 원천적으로 방지할 수 있게 된다.When the crystallization process is performed by the conventional ELA method, the protrusions are formed on the surface of the polycrystalline silicon layer as shown in FIG. 2, and then the polycrystalline layer is patterned to form a semiconductor layer, and a gate insulating film, a gate electrode, an interlayer insulating film, and the like. When the source / drain electrodes are formed to form a thin film transistor, the protrusions exist between the semiconductor layer and the gate insulating layer formed by patterning the polycrystalline silicon layer, and the protrusions adversely affect the interface characteristics between the semiconductor layer and the gate insulating layer. . However, in the crystallization process of the ELA method according to the present invention, since the projections are formed at the interface between the polycrystalline silicon layer and the buffer layer, after the thin film transistor is formed, no projections exist at the interface between the semiconductor layer and the gate insulating film. Existing problems can be prevented at the source.
도 4는 본 발명의 ELA법에 의해 결정화된 반도체층을 이용하여 형성된 박막트랜지스터의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(151)상에 버퍼층(152)을 형성하고, 상기 버퍼층상에 비정질 실리콘층 및 절연막층을 형성한 후, 도 3a 내지 도 3c에서 상술한 본 발명의 ELA법으로 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하고, 상기 다결정 실리콘층을 패터닝하여 반도체층(153)을 형성한다. 이때 상기 절연막층은 결정화한 후 식각하여 제거하거나, 패터닝 공정 이후에 식각하여 제거해도 무방하다.4 is a cross-sectional view of a thin film transistor formed using a semiconductor layer crystallized by the ELA method of the present invention. As shown in the figure, after the
이때 상기 반도체층에는 ELA법에 의한 결정화로 인해 돌기(154)가 생성되는데, 상기 돌기는 반도체층과 버퍼층의 계면에서 버퍼층 방향으로 형성된 것을 볼 수 있다.In this case,
이어서, 상기 반도체층이 형성된 기판상에 게이트 절연막(155)을 형성하고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 증착한 후, 패터닝하여 게이트 전극(156)을 형성한다. 이때 상기 게이트 전극을 마스크로 이용하여 상기 반도체층의 소정의 영역에 불순물 주입을 진행하여 소오스/드레인 영역을 정의하는 공정을 진행할 수 있다.Subsequently, a
상기 반도체층 및 게이트 절연막을 형성하는 다른 방법들으로는, 상기 퍼퍼층이 형성된 기판상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층을 패터 닝한 후, 절연막층을 형성하고, 본 발명의 ELA법으로 상기 패터닝된 비정질 실리콘층을 결정화하여 다결정 실리콘층으로 형성된 반도체층을 형성하고, 상기 절연막층은 식각하여 제거하지 않고, 게이트 절연막으로 이용하는 방법과 결정화 공정 이후, 절연막층을 식각하여 제거하지 않고, 절연막층과 다결정 실리콘층을 동시에 패터닝하여, 게이트 절연막과 반도체층을 동시에 형성하는 방법이 있을 수 있다.As other methods of forming the semiconductor layer and the gate insulating film, an amorphous silicon layer is formed on a substrate on which the puffer layer is formed, the amorphous silicon layer is patterned, an insulating film layer is formed, and the ELA method of the present invention. The patterned amorphous silicon layer is crystallized to form a semiconductor layer formed of a polycrystalline silicon layer, and the insulating layer is not etched and removed, and the insulating layer is not etched and removed after the crystallization process and the method used as a gate insulating layer. There may be a method of simultaneously forming the gate insulating film and the semiconductor layer by simultaneously patterning the insulating film layer and the polycrystalline silicon layer.
이어서, 상기 게이트 전극이 형성된 기판 전면에 층간절연막(157)을 형성하고, 상기 층간절연막 및 게이트 절연막의 일부를 식각하여 상기 반도체층의 소오스/드레인 영역이 노출되는 콘택홀을 형성한 후, 소오스/드레인 전극 형성 물질을 기판상에 형성하고, 패터닝하여 소오스/드레인 전극(158)을 형성하여 박막트랜지스터를 형성한다.Subsequently, an
상기와 같은 방법으로 형성된 박막트랜지스터는 종래의 ELA법으로 결정화된 반도체층과 게이트 절연막의 계면에 존재하는 돌기에 의한 악영향을 상기와 같이 반도체층과 버퍼층의 계면에서 버퍼층 방향으로 형성된 돌기로 형성하고, 반도체층과 게이트 절연막의 계면에서 존재하지 않게 함으로서, 돌기에 의한 악영향을 원천적으로 제거할 수 있게 된다.The thin film transistor formed by the above-described method is formed by the projection formed in the direction of the buffer layer at the interface between the semiconductor layer and the buffer layer, the adverse effect of the projections present at the interface between the semiconductor layer and the gate insulating film crystallized by the conventional ELA method, By not present at the interface between the semiconductor layer and the gate insulating film, adverse effects caused by the projections can be eliminated at the source.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.The present invention has been shown and described with reference to the preferred embodiments as described above, but is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 반도체 소자 및 그 형성 방법은 ELA법으로 결정화시 기판을 뒤집어서 레이져 빔을 조사하거나, 기판의 하부에서 레이져 빔을 조사하여 돌기가 다결정 실리콘층과 버퍼층의 계면에 형성되도록 함으로서, 상기 다결정 실리콘층으로 형성된 박막트랜지스터의 반도체층과 게이트 절연막 사이에 계면 특성이 우수하고 균일도가 증가하여 박막트랜지스터의 특성이 우수해지는 효과가 있다.Accordingly, the semiconductor device of the present invention and the method of forming the same by irradiating a laser beam by inverting the substrate during crystallization by ELA method, or by irradiating a laser beam from the bottom of the substrate so that the projections are formed at the interface between the polycrystalline silicon layer and the buffer layer. The interfacial characteristics between the semiconductor layer and the gate insulating film of the thin film transistor formed of the polycrystalline silicon layer are excellent and the uniformity is increased, thereby improving the characteristics of the thin film transistor.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040048553A KR100579176B1 (en) | 2004-06-25 | 2004-06-25 | Semiconductor device and method fabricating thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040048553A KR100579176B1 (en) | 2004-06-25 | 2004-06-25 | Semiconductor device and method fabricating thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050122895A KR20050122895A (en) | 2005-12-29 |
KR100579176B1 true KR100579176B1 (en) | 2006-05-11 |
Family
ID=37294654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040048553A KR100579176B1 (en) | 2004-06-25 | 2004-06-25 | Semiconductor device and method fabricating thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100579176B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100700011B1 (en) * | 2004-11-24 | 2007-03-26 | 삼성에스디아이 주식회사 | Fabricating method of TFT and FPD having the TFT |
KR102509260B1 (en) | 2015-11-20 | 2023-03-14 | 삼성디스플레이 주식회사 | Polishing slurry for silicon, method of polishing polysilicon and method of manufacturing a thin film transistor substrate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0955509A (en) * | 1995-08-11 | 1997-02-25 | Sharp Corp | Manufacture of semiconductor device |
JPH09330879A (en) * | 1996-06-10 | 1997-12-22 | Sharp Corp | Production of polycrystalline silicon |
-
2004
- 2004-06-25 KR KR1020040048553A patent/KR100579176B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0955509A (en) * | 1995-08-11 | 1997-02-25 | Sharp Corp | Manufacture of semiconductor device |
JPH09330879A (en) * | 1996-06-10 | 1997-12-22 | Sharp Corp | Production of polycrystalline silicon |
Also Published As
Publication number | Publication date |
---|---|
KR20050122895A (en) | 2005-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100561991B1 (en) | Method for making thin film transistor | |
US5569935A (en) | Semiconductor device and process for fabricating the same | |
KR100426210B1 (en) | Method for crystallizing silicone layer | |
US7091112B2 (en) | Method of forming a polycrystalline silicon layer | |
US20060186415A1 (en) | Thin film semiconductor device, method of manufacturing the same, and display | |
US20070290200A1 (en) | Thin film semiconductor device, method of manufacturing the same and display | |
JPH07221017A (en) | Semiconductor device and manufacturing method | |
TWI322446B (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
US6940143B2 (en) | Semiconductor thin-film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic appliance | |
JP4919546B2 (en) | Method for forming polycrystalline silicon film | |
US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
KR100623690B1 (en) | Flat Panel Display and Method of fabricating thereof | |
KR100579176B1 (en) | Semiconductor device and method fabricating thereof | |
KR20000038822A (en) | Thin film transistor and method for manufacturing the same | |
WO2019037210A1 (en) | Low temperature polysilicon array substrate, manufacturing method therefor, and display panel using same | |
US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
JP2011040594A (en) | Method for manufacturing thin film transistor | |
KR100333269B1 (en) | Thin film transistor, liquid crystal display and the method for fabricating the same | |
KR20070043393A (en) | Method for crystalizing armophous silicon and method of manufacturing thin film transistor using the same | |
JP2001127301A (en) | Semiconductor device and manufacturing method therefor | |
JPH09139502A (en) | Semiconductor device and its manufacture | |
KR101075261B1 (en) | Fabricating method of polycrystalline silicon thin film | |
KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
KR100496138B1 (en) | A method for crystallizing of an amorphous Si | |
KR0175389B1 (en) | Method for making polysilicon tft |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 14 |