KR100697365B1 - Fringe field switching mode lcd - Google Patents

Fringe field switching mode lcd Download PDF

Info

Publication number
KR100697365B1
KR100697365B1 KR1019990063278A KR19990063278A KR100697365B1 KR 100697365 B1 KR100697365 B1 KR 100697365B1 KR 1019990063278 A KR1019990063278 A KR 1019990063278A KR 19990063278 A KR19990063278 A KR 19990063278A KR 100697365 B1 KR100697365 B1 KR 100697365B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
counter electrode
fringe field
crystal layer
layer
Prior art date
Application number
KR1019990063278A
Other languages
Korean (ko)
Other versions
KR20010060835A (en
Inventor
정연학
이승희
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990063278A priority Critical patent/KR100697365B1/en
Publication of KR20010060835A publication Critical patent/KR20010060835A/en
Application granted granted Critical
Publication of KR100697365B1 publication Critical patent/KR100697365B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 잔류 DC를 방지할 수 있는 프린지 필드 구동 액정 표시 장치를 개시한다. 개시된 본 발명은, 소정 거리를 두고 대향하는 상, 하부 기판; 상기 상, 하부 기판 사이에 개재되는 액정층; 하부 기판상에 형성되며, 투명한 물질로 형성된 카운터 전극; 상기 하부 기판상에 상기 카운터 전극과 오버랩되면서, 카운터 전극과 함께 프린지 필드를 형성하도록 다수개의 빗살을 갖는, 투명한 물질로 된 화소 전극; 상기 카운터 전극 및 화소 전극 사이를 절연시키는 절연막; 상기 카운터 전극 및 화소 전극이 형성된 하부 기판 결과물 표면과 액정층 사이에 개재되는 하부 배향막; 및 상기 상부 기판 표면과 액정층 사이에 개재되는 상부 배향막을 포함하며, 상기 액정층과 하부 배향막 및 절연막 각각은 동일한 범위내의 유전 상수와 비저항의 곱을 갖는 것을 특징으로 한다.The present invention discloses a fringe field drive liquid crystal display device capable of preventing residual DC. The present invention discloses an upper and lower substrate facing each other at a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates; A counter electrode formed on the lower substrate and formed of a transparent material; A pixel electrode made of a transparent material, overlapping the counter electrode on the lower substrate, the pixel electrode having a plurality of combs to form a fringe field with the counter electrode; An insulating film insulating between the counter electrode and the pixel electrode; A lower alignment layer interposed between the surface of the lower substrate resultant on which the counter electrode and the pixel electrode are formed and the liquid crystal layer; And an upper alignment layer interposed between the upper substrate surface and the liquid crystal layer, wherein each of the liquid crystal layer, the lower alignment layer, and the insulating layer has a product of a dielectric constant and a specific resistance within the same range.

Description

프린지 필드 구동 액정 표시 장치{FRINGE FIELD SWITCHING MODE LCD}Fringe field drive liquid crystal display device {FRINGE FIELD SWITCHING MODE LCD}

도 1은 종래의 프린지 필드 구동 액정 표시 장치의 단면도.1 is a cross-sectional view of a conventional fringe field driving liquid crystal display device.

도 2는 본 발명에 따른 프린지 필드 구동 액정 표시 장치의 단면도.2 is a cross-sectional view of a fringe field driving liquid crystal display device according to the present invention;

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

21 - 기판 22 - 카운터 전극21-Board 22-Counter Electrode

23 - 제 1 절연막 25 - 제 2 절연막23-first insulating film 25-second insulating film

30 - 화소 전극 31 - 하부 배향막30-pixel electrode 31-lower alignment layer

39 - 액정층39-liquid crystal layer

본 발명은 액정 표시 장치에 관한 것으로, 보다 구체적으로는 잔류 DC(direct current)를 줄일 수 있는 프린지 필드 구동(fringe field switching) 액정 표시 장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a method of manufacturing a fringe field switching liquid crystal display capable of reducing residual direct current (DC).

일반적으로 프린지 필드에 의하여 동작되는 액정 표시 장치는 일반적인 IPS 모드 액정 표시 장치의 낮은 개구율 및 투과율을 개선시키기 위하여, 대한민국 특허출원 98-9243호로 출원되었다.In general, a liquid crystal display device operated by a fringe field has been filed in Korean Patent Application No. 98-9243 to improve the low aperture ratio and transmittance of a general IPS mode liquid crystal display device.

이러한 프린지 필드 구동 액정 표시 장치는 카운터 전극과 화소 전극을 투명 전도체로 형성하면서, 카운터 전극과 화소 전극과의 간격을 상하 기판 사이의 간격보다 좁게 형성하여, 카운터 전극과 화소 전극 상부에 프린지 필드(fringe filed)가 형성되도록 하므로써, 전극들 상부에 존재하는 액정 분자들이 모두 동작되도록 한다. In the fringe field driving liquid crystal display, the counter electrode and the pixel electrode are formed of a transparent conductor, and the gap between the counter electrode and the pixel electrode is formed to be narrower than the gap between the upper and lower substrates, and the fringe field is formed on the counter electrode and the pixel electrode. By forming the filed), all of the liquid crystal molecules present on the electrodes are operated.

도 1은 일반적인 프린지 필드 구동 액정 표시 장치의 단면도이다.1 is a cross-sectional view of a typical fringe field driving liquid crystal display device.

도 1을 참조하여, 단위 화소 영역이 한정된 투명한 하부 기판(1)의 단위 화소 영역 각각에 플레이트 형태로 카운터 전극(2)이 형성된다. 카운터 전극(2)이 형성된 하부 기판(1) 상부에 실리콘 산화막으로 된 제 1 절연막(3)이 형성된 후, 하부 기판의 소정 영역에 게이트 버스 라인(4)이 형성된다. 게이트 버스 라인(4) 및 제 1 절연막(3) 상부에는 게이트 절연막으로서 작용하는 제 2 및 제 3 절연막(5,6) 및 채널층(7)이 순차적으로 적층된다. 이때, 제 1 및 제 2 절연막(3,5)으로는 절연 특성이 우수한 실리콘 질산화막(SiON)이 이용되고, 제 3 절연막(6)은 채널층(7)과의 접착 특성이 우수한 실리콘 질화막(SiN)이 이용된다. 아울러, 채널층(7) 및 제 3 절연막(5)은 게이트 버스 라인(4)의 소정 부분 상부에만 존재하는 액티브의 형태로 형성된다. 게이트 버스 라인(4)을 중심으로, 채널층(7)의 양측에는 소오스, 드레인 전극(9a,9b)가 형성되어, 박막 트랜지스터를 구성한다. 여기서, 소오스, 드레인 전극(9a,9b)과 채널층(7) 사이에는 오믹층으로서의 도핑된 비정질 실리콘층(8)이 각각 배치된다. 제 2 절연막(5) 상부에는 카운터 전극(2)과 오버랩되도록 화소 전극(10)이 배치된다. 이때, 화소 전극(10)은 카운터 전극과 마찬가지로 ITO층으로 형성되며, 빗살 형태로 형성되면서, 박막 트랜지스터의 드레인 전극과 콘택된다. 박막 트랜지스터 및 화소 전극(10)이 형성된 하부 기판(1)의 결과물 표면에는 배향막(12)이 형성된다. Referring to FIG. 1, a counter electrode 2 is formed in a plate shape in each unit pixel region of the transparent lower substrate 1 having a unit pixel region defined therein. After the first insulating film 3 made of a silicon oxide film is formed on the lower substrate 1 on which the counter electrode 2 is formed, the gate bus line 4 is formed in a predetermined region of the lower substrate. On the gate bus line 4 and the first insulating film 3, the second and third insulating films 5 and 6 and the channel layer 7 serving as the gate insulating film are sequentially stacked. In this case, silicon nitride oxide (SiON) having excellent insulating properties is used as the first and second insulating films 3 and 5, and the third insulating film 6 has a silicon nitride film having excellent adhesion property with the channel layer 7 ( SiN) is used. In addition, the channel layer 7 and the third insulating film 5 are formed in an active form existing only on a predetermined portion of the gate bus line 4. Source and drain electrodes 9a and 9b are formed on both sides of the channel layer 7 around the gate bus line 4 to form a thin film transistor. Here, a doped amorphous silicon layer 8 as an ohmic layer is disposed between the source and drain electrodes 9a and 9b and the channel layer 7, respectively. The pixel electrode 10 is disposed on the second insulating layer 5 to overlap the counter electrode 2. In this case, the pixel electrode 10 is formed of an ITO layer similarly to the counter electrode, and is formed in a comb-tooth shape to be in contact with the drain electrode of the thin film transistor. An alignment layer 12 is formed on the resultant surface of the lower substrate 1 on which the thin film transistor and the pixel electrode 10 are formed.

한편, 이러한 하부 기판(1)과 합착되어질 상부 기판(15)의 내측면에는 컬러 필터(도시되지 않음)이 형성되고, 이 컬러 필터 표면에도 역시 배향막(17)이 형성된다.On the other hand, a color filter (not shown) is formed on the inner surface of the upper substrate 15 to be bonded to the lower substrate 1, and the alignment film 17 is also formed on the color filter surface.

하부 기판(1)과 상부 기판(15) 사이의 공간부에는 액정층(19)이 개재된다. The liquid crystal layer 19 is interposed in the space portion between the lower substrate 1 and the upper substrate 15.

이와같이 구성된 프린지 필드 구동 액정 표시 장치는 화소 전극(10)과 카운터 전극(2)사이의 간격 및 폭이 충분히 좁으므로, 프린지 필드가 형성되어, 전극(10,2)들 사이 및 전극들(10,2) 상부에 있는 액정분자들이 모두 동작된다. In the fringe field driving liquid crystal display device configured as described above, since the gap and width between the pixel electrode 10 and the counter electrode 2 are sufficiently narrow, a fringe field is formed to form a gap between the electrodes 10, 2 and the electrodes 10,. 2) All liquid crystal molecules on the top are operated.

이러한 프린지 필드 구동 액정 표시 장치도 일반적인 액정 표시 장치와 마찬가지로, 구동 전력은 교류 성분이며 구동 속도는 수십 ㎲ 수준의 반응 속도를 갖는다. 그러나, 교류 전원을 공급하여 프린지 필드 구동 액정 표시 장치를 구동시킬때, 액정층(19)내의 액정 분자들은 구동 전압의 주파수에 따라 반응하지 못하고 다만 극성만 변하게 된다. 이에따라, 카운터 전극(2)과 화소 전극(10) 사이에 직류 전원에 의한 직류 전류가 발생된다. 이러한 직류 전류를 상쇄시키기 위하여 통상 카운터 전극의 전압을 오프셋 한다. 그러나, 이와같이 오프셋을 진행하여 주어도, 직류 전류 성분을 완전히 제거하지 못하므로, 화소 전극과 카운터 전극 사이에는 잔류 직류 전류(이하, 잔류 DC)가 남게 되며, 이러한 잔류 직류는 시간에 따라 축 적된다.Similar to the general liquid crystal display, the fringe field drive liquid crystal display device has a reaction power of an AC component and a drive speed of several tens of kilowatts. However, when driving an fringe field driving liquid crystal display by supplying AC power, the liquid crystal molecules in the liquid crystal layer 19 do not react according to the frequency of the driving voltage but only change in polarity. Accordingly, a direct current generated by the direct current power source is generated between the counter electrode 2 and the pixel electrode 10. To offset this DC current, the voltage of the counter electrode is usually offset. However, even if the offset is made in this manner, since the DC current component cannot be completely removed, a residual DC current (hereinafter, referred to as residual DC) remains between the pixel electrode and the counter electrode, and the residual DC is accumulated over time.

즉, 잔류 DC는, 예를들어, 카운터 전극(2)과 화소 전극(14) 중 한쪽이 양의 전하 상태를 보일때, 시간이 지남에 따라, 액정층(19)등에 있는 오염 물질중 음의 전하를 가진 입자들이 양의 전하 상태를 나타내는 전극 주변으로 모이게 되어, 전극과 오염 입자간에 기생 전계가 발생되는 현상이다. 이때, 기생 전계는 외부 전원에 의하여 상쇄되는데, 이와같이 외부 전원을 인가하게 되면, 액정층(19)의 전압 보존율이 저하되어, 화면에 잔상이 발생된다. That is, the residual DC is, for example, when one of the counter electrode 2 and the pixel electrode 14 exhibits a positive charge state, and as time passes, the negative charge among contaminants in the liquid crystal layer 19 or the like. Particles with ions gather around the electrode, which exhibits a positive charge state, and a parasitic electric field is generated between the electrode and the contaminated particle. At this time, the parasitic electric field is canceled by the external power source. When the external power source is applied in this way, the voltage retention of the liquid crystal layer 19 is lowered, and afterimages occur on the screen.

여기서, 상기 전하를 띠는 오염 물질들은 제때 불순물들이 제거되지 않아서 발생되는 것이고, 근본적으로는 카운터 전극(2)과 화소 전극(10) 사이에 형성되는 전계(E1,E2) 경로에 위치하는 막들, 즉, 액정층(19), 배향막(12), 제 2 절연막(5) 및 제 1 절연막(3)의 분극 정도의 차이로 인하여 발생된다. Here, the charged contaminants are generated because impurities are not removed in a timely manner, and the films are disposed in the paths of the electric fields E1 and E2 formed between the counter electrode 2 and the pixel electrode 10. That is, it is generated due to the difference in the degree of polarization of the liquid crystal layer 19, the alignment film 12, the second insulating film 5 and the first insulating film (3).

또한, 액정층(19), 배향막(12), 제 2 절연막(5) 및 제 1 절연막(3)의 분극 정도가 상이하므로, 어느 하나의 막의 분극이 해소되었더라도 나머지 막들에서는 계속 분극이 일어나고 있어, 여분의 잔류 DC 성분이 남게 된다. In addition, since the polarization degree of the liquid crystal layer 19, the alignment film 12, the second insulating film 5, and the first insulating film 3 is different, the polarization of the remaining films continues to occur even if the polarization of any one film is eliminated. Excess residual DC components remain.

따라서, 본 발명의 목적은 잔류 DC를 감소시켜, 화면에 잔상을 방지할 수 있는 프린지 필드 구동 액정 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a fringe field driving liquid crystal display device which can reduce residual DC and prevent afterimages on a screen.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 프린지 필드 구동 액정 표시 장치는 소정 거리를 두고 대향하는 상, 하부 기판; 상기 상, 하부 기판 사이에 개재되는 액정층; 하부 기판상에 형성되며, 투명한 물질로 형성된 카운터 전극; 상기 하부 기판상에 상기 카운터 전극과 오버랩되면서, 카운터 전극과 함께 프린지 필드를 형성하도록 다수개의 빗살을 갖는, 투명한 물질로 된 화소 전극; 상기 카운터 전극 및 화소 전극 사이를 절연시키도록 질화실리콘막으로 형성되되 실리콘과 질소 가스의 비율이 변화되는 것에 의해 유전율과 비저항이 조절되는 절연막; 상기 카운터 전극 및 화소 전극이 형성된 하부 기판 결과물 표면과 액정층 사이에 개재되는 하부 배향막; 및 상기 상부 기판 표면과 액정층 사이에 개재되는 상부 배향막을 포함하며, 상기 액정층과 하부 배향막 및 절연막은 동일한 범위내의 유전 상수와 비저항의 곱을 갖는다.A fringe field driving liquid crystal display device according to an exemplary embodiment of the present invention for achieving the above object includes an upper and lower substrates facing each other at a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates; A counter electrode formed on the lower substrate and formed of a transparent material; A pixel electrode made of a transparent material, overlapping the counter electrode on the lower substrate, the pixel electrode having a plurality of combs to form a fringe field with the counter electrode; An insulating film formed of a silicon nitride film to insulate between the counter electrode and the pixel electrode, the dielectric constant and the resistivity of which are controlled by changing a ratio of silicon and nitrogen gas; A lower alignment layer interposed between the surface of the lower substrate resultant on which the counter electrode and the pixel electrode are formed and the liquid crystal layer; And an upper alignment layer interposed between the upper substrate surface and the liquid crystal layer, wherein the liquid crystal layer, the lower alignment layer, and the insulating layer have a product of a dielectric constant and a specific resistance within the same range.

상기 액정층과 하부 배향막 및 절연막 각각의 유전 상수와 비저항의 곱이 2.0×1014 내지 2.5×1014Ω㎝가 되거나, 또는, 6.1×1013 내지 8.1×1013Ω㎝가 되거나, 또는, 1.0×1013 내지 1.5×1013Ω㎝가 된다.The product of the dielectric constant and the specific resistance of each of the liquid crystal layer, the lower alignment layer, and the insulating film is 2.0 × 10 14 to 2.5 × 10 14 Ωcm, or 6.1 × 10 13 to 8.1 × 10 13 Ωcm, or 1.0 × 10 13 to 1.5 × 10 13 Ωcm.

상기 액정층은 5 내지 7.5의 유전 상수(ε)와 2.0×1012 내지 5.0×1013Ω㎝의 비저항(ρ)을 가지며, 상기 하부 배향막 3 내지 5.5의 유전상수(ε)와 2.0×1012 내지 7.0×1013Ω㎝의 비저항(ρ)을 가지며, 상기 절연막은 6.5 내지 10의 유전상수(ε)와 1.1×1013 내지 2.1×1014Ω㎝의 비저항을 갖는데, 상기 절연막은 질화실리콘으로 이루어지되 실리콘의 비율이 증가되고 질소의 비율이 감소되면 막질이 다공성(porous)의 특성을 가지게 되어 상기 유전율 및 비저항이 증가된다.The liquid crystal layer has a dielectric constant (ε) of 5 to 7.5 and a specific resistance (ρ) of 2.0 × 10 12 to 5.0 × 10 13 Ωcm, and a dielectric constant (ε) of the lower alignment layers 3 to 5.5 and 2.0 × 10 12. To 7.0 × 10 13 Ωcm, and the insulating film has a dielectric constant (ε) of 6.5 to 10 and a specific resistance of 1.1 × 10 13 to 2.1 × 10 14 Ωcm, wherein the insulating film is made of silicon nitride. When the proportion of silicon is increased and the proportion of nitrogen is decreased, the membrane quality is porous, and the dielectric constant and resistivity are increased.

본 발명에 의하면, 전계가 형성되는 경로에 형성된 액정층, 배향막, 절연막의 분극 특성을 유사하게 한다. 이에따라, 액정층, 배향막 및 절연막의 분극 특성이 유사해짐에 따라, 전하를 띤 불순물 이온의 발생을 근원적으로 저지할 수 있다.According to the present invention, the polarization characteristics of the liquid crystal layer, the alignment film, and the insulating film formed in the path where the electric field is formed are made similar. Accordingly, as the polarization characteristics of the liquid crystal layer, the alignment film, and the insulating film become similar, generation of charged impurity ions can be fundamentally prevented.

이와같이, 액정층, 배향막 및 절연막의 분극 특성이 유사함에 따라, 분극 해소시점이 거의 유사해져서 추가적인 잔류 DC가 발생되지 않는다.As such, as the polarization characteristics of the liquid crystal layer, the alignment layer, and the insulating film are similar, the polarization canceling point is almost similar, and no additional residual DC is generated.

(실시예)(Example)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도 록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 도 2는 본 발명에 따른 프린지 필드 구동 액정 표시 장치의 단면도이다.2 is a cross-sectional view of a fringe field driving liquid crystal display device according to the present invention.

도 2를 참조하여, 단위 화소가 한정된 투명 절연물로 된 하부 기판(21)의 단위 화소 각각에 ITO층으로 된 카운터 전극(22)이 형성된다. 본 실시예에서 카운터 전극(22)은 예를들어, 사각판 형태 또는 빗살 형태로 형성된다. 그리고나서, 카운터 전극(22)이 형성된 하부 기판(21) 상부에 실리콘 산화막 또는 실리콘 질산화막으로 된 제 1 절연막(23)이 형성된다. 다음, MoW 금속막, Al-Nd 합금막 또는 Mo/Al의 적층막이 제 1 절연막(23) 상부에 증착된다음, 소정 부분 패터닝되어, 게이트 버스 라인(24)이 형성된다. 또한, 게이트 버스 라인(24)을 형성하는 공정과 동시에, 카운터 전극(22)에 공통 신호를 전달하는 공통 전극선(도시되지 않음)이 형성된다.Referring to FIG. 2, a counter electrode 22 made of an ITO layer is formed on each unit pixel of the lower substrate 21 made of a transparent insulator in which unit pixels are defined. In this embodiment, the counter electrode 22 is formed in the form of a square plate or a comb teeth, for example. Then, a first insulating film 23 made of a silicon oxide film or a silicon oxynitride film is formed on the lower substrate 21 on which the counter electrode 22 is formed. Next, a MoW metal film, an Al—Nd alloy film, or a laminated film of Mo / Al is deposited over the first insulating film 23, and then patterned to a predetermined portion to form a gate bus line 24. At the same time as the process of forming the gate bus line 24, a common electrode line (not shown) for transmitting a common signal to the counter electrode 22 is formed.

게이트 버스 라인(24)이 형성된 제 1 절연막(23) 상부에는 실리콘 질산화막으로 된 제 2 절연막(25)과 실리콘 질화막으로 된 제 3 절연막(26), 채널용 비정질 실리콘막(a-Si:27) 및 도핑된 반도체층(n+a-si:28)이 PECVD(plasma enhacned chemical vapor deposition) 방식에 의하여 순차적으로 적층된다. 그다음, 도핑된 반도체층(18)과 비정질 실리콘층(27) 및 제 3 절연막(26)이 게이트 버스 라인(24)의 소정 부분을 감싸도록, 소정 부분 패터닝되어, 액티브 영역이 형성된다. On the first insulating film 23 having the gate bus line 24 formed thereon, the second insulating film 25 made of silicon nitride oxide, the third insulating film 26 made of silicon nitride film, and the amorphous silicon film for channel (a-Si: 27) ) And the doped semiconductor layer (n + a-si: 28) are sequentially deposited by plasma enhacned chemical vapor deposition (PECVD). Then, the doped semiconductor layer 18, the amorphous silicon layer 27, and the third insulating film 26 are patterned to a predetermined portion so as to surround the predetermined portion of the gate bus line 24, thereby forming an active region.

하부 기판(21)의 결과물 상부에, 데이터 버스 라인용 금속막 예를들어, Mo/Al/Mo 적층이나 MoW과 같은 불투명 금속막이 소정 두께로 형성된다. 그다음, 이 금속막이 게이트 버스 라인(24)을 중심으로 양측에 배치되도록 소정 부분 패터닝되어, 소오스, 드레인 전극(29a,29b)과 데이터 버스 라인(도시되지 않음)이 형성된다.On the resulting product of the lower substrate 21, a metal film for data bus lines, for example, an opaque metal film such as Mo / Al / Mo lamination or MoW, is formed to a predetermined thickness. Then, the metal film is partially patterned so as to be disposed on both sides of the gate bus line 24 to form source, drain electrodes 29a and 29b and a data bus line (not shown).

그리고나서, 결과물 상부에 화소 전극용 ITO층이 스퍼터링 방식에 의하여 증착되고, 빗살 형태로 패터닝되어, 화소 전극(30)이 형성된다. 이때, 화소 전극(30)은 제 1 및 제 2 절연막(23,25)을 사이에 두고 카운터 전극(22)과 오버랩된다. 이때, 화소 전극, 도면에서 화소 전극의 빗살들(30)은, 화소 전극의 빗살(30)과 화소 전극 빗살(30) 사이의 공간을 통하여 오픈되는 카운터 전극(22) 부분과 프린지 필드를 형성할 수 있도록 소정 간격 및 소정 폭으로 형성된다. 이러한 하부 기판(21)의 결과물 표면에는 하부 배향막(31)이 도포된다.Then, the ITO layer for the pixel electrode is deposited on the resultant by sputtering, and patterned in the shape of a comb to form the pixel electrode 30. In this case, the pixel electrode 30 overlaps the counter electrode 22 with the first and second insulating layers 23 and 25 interposed therebetween. In this case, the pixel electrode, the comb teeth 30 of the pixel electrode in the drawing, may form a fringe field and a portion of the counter electrode 22 opened through the space between the comb teeth 30 and the pixel electrode comb 30 of the pixel electrode. It is formed at a predetermined interval and a predetermined width so that it can be. The lower alignment layer 31 is coated on the resultant surface of the lower substrate 21.

한편, 상기한 하부 기판(21)과 합착되어질 상부 기판(35)은 내측면에는 컬러 필터(도시되지 않음)를 포함하며, 이 컬러 필터 표면에도 역시 상부 배향막(37)이 도포된다.On the other hand, the upper substrate 35 to be bonded to the lower substrate 21 includes a color filter (not shown) on the inner side, and the upper alignment layer 37 is also coated on the color filter surface.

하부 기판(21)과 상부 기판(35) 사이의 공간부에는 액정층(39)이 개재된다. 이때, 액정층(39)은 5 내지 7.5 정도의 유전 상수(ε)와 2.0×1012 내지 5.0×1013Ω㎝ 정도의 비저항(ρ)을 갖는다. 그러므로, 액정층(39)의 분극 특성, 즉, 유전 상수(ε)와 비저항(ρ)의 곱의 함수는 1.4×1013 내지 2.5×1014Ω㎝ 정도가 된다.The liquid crystal layer 39 is interposed in the space portion between the lower substrate 21 and the upper substrate 35. At this time, the liquid crystal layer 39 has a dielectric constant ε of about 5 to 7.5 and a specific resistance ρ of about 2.0 × 10 12 to 5.0 × 10 13 Ωcm. Therefore, the polarization characteristic of the liquid crystal layer 39, that is, the function of the product of the dielectric constant epsilon and the specific resistance p is about 1.4 x 10 13 to 2.5 x 10 14 Ωcm.

이때, 본 실시예에서는, 잔류 DC 성분을 최소화하기 위하여 하부 배향막(31)과 제 2 및 제 1 절연막(25,23)의 분극 특성을 액정층(39)의 분극 특성과 거의 일치시킨다. 상기에서 하부 배향막(31)의 분극 특성은 1.0×1013 내지 2.1×1014Ω㎝ 정도이고, 제 2 및 제 1 절연막(25,23)의 분극 특성은 1.1×1013 내지 2.1×1014Ω㎝ 정도가 바람직하다.
상기에서 실리콘 질화막으로 형성된 제 2 및 제 1 절연막(25,23)의 경우, 이 제 2 및 제 1 절연막(25,23)의 형성시 실리콘(Si)과 질소(N) 가스의 조성비 변경에 따라 서로 다른 분극 특성의 값을 얻을 수 있었다. 예를 들어, 제 2 및 제 1 절연막(25,23)은 형성시 실리콘(Si)과 질소(N) 가스의 조성비를 3:4로 할 경우 유전율(ε)=6.5, 비저항(ρ)=1.8×1012Ω㎝을 얻을 수 있고, 조성비를 3.5:3.5로 할 경우 유전율(ε)=8, 비저항(ρ)=1.01×1013Ω㎝을 얻을 수 있으며, 또한, 조성비를 4:3으로 할 경우 유전율(ε)=10, 비저항(ρ)=2.1×1013Ω㎝을 얻을 수 있다. 상기에서 제 2 및 제 1 절연막(25,23)은 실리콘(Si)이 증가되면서 질소(N)의 비율이 감소되면 막질이 보다 다공성(porous)의 특성을 가지며, 이에 의해 유전율이 커지고 비저항도 전자가 쉽게 이동하지 못하므로 증가된다. 그러므로, 제 2 및 제 1 절연막(25,23)은 형성시 실리콘(Si)과 질소(N) 가스의 조성비를 선택하는 것에 의해 1.1×1013 내지 2.1×1014Ω㎝ 정도의 비저항을 갖도록 조절하여야 한다.
이와같이, 액정층(39), 배향막(31), 제 2 및 제 1 절연막(25,23)의 유전 상수(ε) 및 비저항(ρ)의 곱이 거의 유사한 값을 갖도록 하므로써, 액정층(39), 배향막(31), 제 2 및 제 1 절연막(25,23)의 분극 특성이 거의 유사해진다. 이에따라, 잔류 DC를 근원적으로 줄일 수 있으며, 분극 해소 시점이 거의 같으므로, 여분의 잔류 DC가 발생되지 않는다.
At this time, in this embodiment, in order to minimize the residual DC component, the polarization characteristics of the lower alignment layer 31 and the second and first insulating layers 25 and 23 substantially match the polarization characteristics of the liquid crystal layer 39. The polarization characteristics of the lower alignment layer 31 are about 1.0 × 10 13 to 2.1 × 10 14 Ωcm, and the polarization characteristics of the second and first insulating layers 25 and 23 are 1.1 × 10 13 to 2.1 × 10 14 Ω. About cm is preferable.
In the case of the second and first insulating layers 25 and 23 formed of the silicon nitride layer, the composition ratio of silicon (Si) and nitrogen (N) gases is changed when the second and first insulating layers 25 and 23 are formed. Different polarization characteristics were obtained. For example, the second and first insulating layers 25 and 23 may have a dielectric constant? Of 6.5 and a specific resistance of 1.8 when the composition ratio of silicon (Si) and nitrogen (N) gases is 3: 4. X 10 12 Ωcm can be obtained, and when the composition ratio is 3.5: 3.5, the dielectric constant (ε) = 8 and the specific resistance (ρ) = 1.01 x 10 13 Ωcm can be obtained, and the composition ratio is 4: 3. In this case, permittivity (ε) = 10 and specific resistance (ρ) = 2.1 × 10 13 Ωcm can be obtained. In the second and first insulating layers 25 and 23, when the silicon (Si) increases and the ratio of nitrogen (N) decreases, the film quality becomes more porous, thereby increasing the dielectric constant and resistivity. Increases because it does not move easily. Therefore, the second and first insulating layers 25 and 23 are adjusted to have a specific resistance of about 1.1 × 10 13 to 2.1 × 10 14 Ωcm by selecting the composition ratio of silicon (Si) and nitrogen (N) gases at the time of formation. shall.
In this way, the product of the dielectric constant ε and the specific resistance ρ of the liquid crystal layer 39, the alignment layer 31, and the second and first insulating layers 25 and 23 has almost similar values, whereby the liquid crystal layer 39, The polarization characteristics of the alignment film 31 and the second and first insulating films 25 and 23 become almost similar. Accordingly, the residual DC can be fundamentally reduced, and since the polarization cancellation point is almost the same, no extra residual DC is generated.

삭제delete

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 전계가 형성되는 경로에 형성된 액정층, 배향막, 절연막의 분극 특성을 유사하게 한다. 이에따라, 액정층, 배향막 및 절연막의 분극 특성이 유사해짐에 따라, 전하를 띤 불순물 이온의 발생을 근원적으로 저지할 수 있다.As described in detail above, according to the present invention, the polarization characteristics of the liquid crystal layer, the alignment film, and the insulating film formed in the path where the electric field is formed are similar. Accordingly, as the polarization characteristics of the liquid crystal layer, the alignment film, and the insulating film become similar, generation of charged impurity ions can be fundamentally prevented.

액정층, 배향막 및 절연막의 분극 특성이 유사함에 따라, 분극 해소시점이 거의 유사해져서 추가적인 잔류 DC가 발생되지 않는다.As the polarization characteristics of the liquid crystal layer, the alignment layer, and the insulating film are similar, the polarization elimination point is almost similar, so that no additional residual DC is generated.

이에따라, 화면에 잔상이 발생됨을 방지할 수 있다.Accordingly, afterimages may be prevented from occurring on the screen.

Claims (6)

소정 거리를 두고 대향하는 상, 하부 기판;Upper and lower substrates facing each other at a predetermined distance; 상기 상, 하부 기판 사이에 개재되는 액정층;A liquid crystal layer interposed between the upper and lower substrates; 하부 기판상에 형성되며, 투명한 물질로 형성된 카운터 전극;A counter electrode formed on the lower substrate and formed of a transparent material; 상기 하부 기판상에 상기 카운터 전극과 오버랩되면서, 카운터 전극과 함께 프린지 필드를 형성하도록 다수개의 빗살을 갖는, 투명한 물질로 된 화소 전극;A pixel electrode made of a transparent material, overlapping the counter electrode on the lower substrate, the pixel electrode having a plurality of combs to form a fringe field with the counter electrode; 상기 카운터 전극 및 화소 전극 사이를 절연시키는 절연막;An insulating film insulating between the counter electrode and the pixel electrode; 상기 카운터 전극 및 화소 전극이 형성된 하부 기판 결과물 표면과 액정층 사이에 개재되는 하부 배향막; 및A lower alignment layer interposed between the surface of the lower substrate resultant on which the counter electrode and the pixel electrode are formed and the liquid crystal layer; And 상기 상부 기판 표면과 액정층 사이에 개재되는 상부 배향막을 포함하며,An upper alignment layer interposed between the upper substrate surface and the liquid crystal layer; 상기 액정층과 상기 하부 배향막 및 상기 절연막 각각의 유전 상수와 비저항의 곱의 차이가 1×1014Ω㎝ 이내인 것을 특징으로 하는 프린지 필드 구동 액정 표시 장치. The difference between the product of the dielectric constant and the specific resistance of each of the liquid crystal layer, the lower alignment layer, and the insulating film is within a 1 × 10 14 Ωcm. 제 1 항에 있어서, 상기 액정층과 하부 배향막 및 절연막 각각의 유전 상수와 비저항의 곱이 2.0×1014 내지 2.5×1014Ω㎝가 되는 것을 특징으로 하는 프린지 필드 구동 액정 표시 장치. The fringe field driving liquid crystal display device according to claim 1, wherein a product of dielectric constant and specific resistance of each of the liquid crystal layer, the lower alignment layer, and the insulating film is 2.0 × 10 14 to 2.5 × 10 14 Ωcm. 제 1 항에 있어서, 상기 액정층과 하부 배향막 및 절연막 각각의 유전 상수와 비저항의 곱이 6.1×1013 내지 8.1×1013Ω㎝가 되는 것을 특징으로 하는 프린지 필드 구동 액정 표시 장치.The fringe field driving liquid crystal display device according to claim 1, wherein a product of dielectric constant and specific resistance of each of the liquid crystal layer, the lower alignment layer, and the insulating film is 6.1 × 10 13 to 8.1 × 10 13 Ωcm. 제 1 항에 있어서, 상기 액정층과 하부 배향막 및 절연막 각각의 유전 상수와 비저항의 곱이 1.0×1013 내지 1.5×1013Ω㎝가 되는 것을 특징으로 하는 프린지 필드 구동 액정 표시 장치.The fringe field drive liquid crystal display device according to claim 1, wherein a product of dielectric constant and specific resistance of each of the liquid crystal layer, the lower alignment layer, and the insulating film is 1.0 × 10 13 to 1.5 × 10 13 Ωcm. 제 1 항에 있어서, 상기 절연막이 유전 상수가 6.5 내지 10이고, 비저항성이 1.1×1013 내지 2.1×1014Ω㎝인 프린지 필드 구동 액정 표시 장치.The fringe field driving liquid crystal display device according to claim 1, wherein the insulating film has a dielectric constant of 6.5 to 10 and a resistivity of 1.1x10 13 to 2.1x10 14 Ωcm . 제 5 항에 있어서 상기 절연막은 질화실리콘으로 이루어지되 실리콘의 비율이 증가되고 질소의 비율이 감소되면 막질이 다공성(porous)의 특성을 가지게 되어 상기 유전율 및 비저항이 증가되는 프린지 필드 구동 액정 표시 장치.The fringe field driving liquid crystal display device of claim 5, wherein the insulating layer is made of silicon nitride, and when the ratio of silicon is increased and the ratio of nitrogen is decreased, the film quality is porous, and the dielectric constant and specific resistance are increased.
KR1019990063278A 1999-12-28 1999-12-28 Fringe field switching mode lcd KR100697365B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063278A KR100697365B1 (en) 1999-12-28 1999-12-28 Fringe field switching mode lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063278A KR100697365B1 (en) 1999-12-28 1999-12-28 Fringe field switching mode lcd

Publications (2)

Publication Number Publication Date
KR20010060835A KR20010060835A (en) 2001-07-07
KR100697365B1 true KR100697365B1 (en) 2007-03-20

Family

ID=19630637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063278A KR100697365B1 (en) 1999-12-28 1999-12-28 Fringe field switching mode lcd

Country Status (1)

Country Link
KR (1) KR100697365B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI444731B (en) 2006-05-16 2014-07-11 Semiconductor Energy Lab Liquid crystal display device and semiconductor device
JP5216204B2 (en) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 Liquid crystal display device and manufacturing method thereof
KR101806351B1 (en) * 2011-02-01 2018-01-11 삼성디스플레이 주식회사 Vertical alignment layer and liquid crystal display including the same
KR102169034B1 (en) * 2014-07-25 2020-10-23 엘지디스플레이 주식회사 Display device and manufacturing for method of the same

Also Published As

Publication number Publication date
KR20010060835A (en) 2001-07-07

Similar Documents

Publication Publication Date Title
KR100710120B1 (en) Active matrix type liquid crystal display apparatus
US6525341B1 (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
JPH1041519A (en) Liquid crystal display device and its manufacture
KR100338125B1 (en) Thin Film Transistor and method for fabricating the same
JP4307582B2 (en) Liquid crystal display
KR920000568B1 (en) Liquid crystal apparatus having structure of storage of electric charge
KR20010038386A (en) Liquid crystal display and method for fabricating the same
KR100697365B1 (en) Fringe field switching mode lcd
CN105870132A (en) TFT (thin film transistor) array substrate and manufacturing method therefor
CN102723365A (en) TFT (Thin Film Transistor), manufacturing method thereof, array substrate and display device
KR101399214B1 (en) Liquid crystal display and method of manufacturing the same
JPH04360583A (en) Thin film transistor
JP2592044B2 (en) Manufacturing method of vertical thin film transistor
US7564511B2 (en) Method of fabricating a circuit array substrate
KR100443829B1 (en) Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof
JPH03185840A (en) Thin film transistor
JP3119233B2 (en) Liquid crystal display device and method of manufacturing the same
KR100692673B1 (en) Fringe field switching mode lcd
JPH03156427A (en) Thin film transistor array
KR100202232B1 (en) Structure and fabrication method of liquid crystal display device
JP2505662B2 (en) Method for manufacturing thin film transistor
KR100658060B1 (en) Liquid crystal display device
JP3089174B2 (en) Method of forming insulating film and electronic device having insulating film
JPH08152650A (en) Liquid crystal display device
JPH05129331A (en) Thin film transistor and its manufacture

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13