KR100692673B1 - Fringe field switching mode lcd - Google Patents
Fringe field switching mode lcd Download PDFInfo
- Publication number
- KR100692673B1 KR100692673B1 KR1019990063274A KR19990063274A KR100692673B1 KR 100692673 B1 KR100692673 B1 KR 100692673B1 KR 1019990063274 A KR1019990063274 A KR 1019990063274A KR 19990063274 A KR19990063274 A KR 19990063274A KR 100692673 B1 KR100692673 B1 KR 100692673B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- fringe field
- counter electrode
- crystal display
- pixel electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Spectroscopy & Molecular Physics (AREA)
Abstract
본 발명은 잔류 DC를 감소시키어 화면의 잔상을 제거할 수 있는 프린지 필드 구동 액정 표시 장치를 개시한다. 개시된 본 발명은, 소정 거리를 두고 대향하는 상, 하부 기판; 상기 상, 하부 기판 사이에 개재되는 액정층; 하부 기판상에 형성되며, 투명한 물질로 형성된 카운터 전극; 상기 하부 기판상에 상기 카운터 전극과 오버랩되면서, 카운터 전극과 함께 프린지 필드를 형성하도록 다수개의 빗살을 갖는, 투명한 물질로 된 화소 전극; 상기 카운터 전극 및 화소 전극 사이를 절연시키는 절연막; 상기 카운터 전극 및 화소 전극이 형성된 하부 기판 결과물 표면과 액정층 사이에 개재되는 하부 배향막; 및 상기 상부 기판 표면과 액정층 사이에 개재되는 상부 배향막을 포함하며, 상기 절연막은 2500 내지 15000Å의 두께로 형성되며, 상기 하부 배향막은 600 내지 1500Å 두께로 형성되는 것을 특징으로 한다.The present invention discloses a fringe field driving liquid crystal display device capable of reducing residual DC to eliminate afterimages on a screen. The present invention discloses an upper and lower substrate facing each other at a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates; A counter electrode formed on the lower substrate and formed of a transparent material; A pixel electrode made of a transparent material, overlapping the counter electrode on the lower substrate, the pixel electrode having a plurality of combs to form a fringe field with the counter electrode; An insulating film insulating between the counter electrode and the pixel electrode; A lower alignment layer interposed between the surface of the lower substrate resultant on which the counter electrode and the pixel electrode are formed and the liquid crystal layer; And an upper alignment layer interposed between the upper substrate surface and the liquid crystal layer, wherein the insulating layer is formed to a thickness of 2500 to 15000 GPa, and the lower alignment layer is formed to a thickness of 600 to 1500 GPa.
Description
도 1은 종래의 프린지 필드 구동 액정 표시 장치의 단면도.1 is a cross-sectional view of a conventional fringe field driving liquid crystal display device.
도 2는 종래의 프린지 필드 구동 액정 표시 장치에서, 기생 저항 및 기생 캐패시턴스에 대한 등가회로도.2 is an equivalent circuit diagram for parasitic resistance and parasitic capacitance in a conventional fringe field driving liquid crystal display device.
도 3은 본 발명에 따른 프린지 필드 구동 액정 표시 장치의 단면도.3 is a cross-sectional view of a fringe field driving liquid crystal display device according to the present invention;
도 4는 본 발명에 따른 액정 표시 장치에 있어서, 기생 저항과 기생 캐패시턴스에 대한 등가회로도.4 is an equivalent circuit diagram of parasitic resistance and parasitic capacitance in the liquid crystal display according to the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
21 - 기판 22 - 카운터 전극21-Board 22-Counter Electrode
23 - 제 1 절연막 25 - 제 2 절연막23-first insulating film 25-second insulating film
30 - 화소 전극 31 - 하부 배향막30-pixel electrode 31-lower alignment layer
39 - 액정층39-liquid crystal layer
본 발명은 액정 표시 장치에 관한 것으로, 보다 구체적으로는 잔류 DC(direct current)를 줄일 수 있는 프린지 필드 구동(fringe field switching) 액 정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a fringe field switching liquid crystal display device capable of reducing residual direct current (DC).
일반적으로 프린지 필드에 의하여 동작되는 액정 표시 장치는 일반적인 IPS 모드 액정 표시 장치의 낮은 개구율 및 투과율을 개선시키기 위하여, 대한민국 특허출원 98-9243호로 출원되었다.In general, a liquid crystal display device operated by a fringe field has been filed in Korean Patent Application No. 98-9243 to improve the low aperture ratio and transmittance of a general IPS mode liquid crystal display device.
이러한 프린지 필드 구동 액정 표시 장치는 카운터 전극과 화소 전극을 투명 전도체로 형성하면서, 카운터 전극과 화소 전극과의 간격을 상하 기판 사이의 간격보다 좁게 형성하여, 카운터 전극과 화소 전극 상부에 프린지 필드(fringe filed)가 형성되도록 하므로써, 전극들 상부에 존재하는 액정 분자들이 모두 동작되도록 한다. In the fringe field driving liquid crystal display, the counter electrode and the pixel electrode are formed of a transparent conductor, and the gap between the counter electrode and the pixel electrode is formed to be narrower than the gap between the upper and lower substrates, and the fringe field is formed on the counter electrode and the pixel electrode. By forming the filed), all of the liquid crystal molecules present on the electrodes are operated.
도 1은 종래의 프린지 필드 구동 액정 표시 장치의 단면도이다.1 is a cross-sectional view of a conventional fringe field driving liquid crystal display device.
도 1을 참조하면, 단위 화소 영역이 한정된 투명한 하부 기판(1)의 단위 화소 영역 각각에 플레이트 형태로 카운터 전극(2)이 형성된다. 카운터 전극(2)이 형성된 하부 기판(1) 상부에 실리콘 산화막으로 된 제 1 절연막(3)이 형성된 후, 상기 제 1 절연막(3)의 소정 영역 상에 게이트 전극을 포함하는 게이트 버스 라인(4)이 형성된다. 게이트 버스 라인(4) 및 제 1 절연막(3) 상에는 게이트 절연막으로서 작용하는 제 2 및 제 3 절연막(5, 6)이 순차적으로 형성되고, 제 3 절연막(6) 상에는 채널층(7)이 형성된다.
이때, 제 2 절연막(5)으로는 절연 특성이 우수한 실리콘 질산화막(SiON)이 이용되고, 제 3 절연막(6)으로는 채널층(7)과의 접착 특성이 우수한 실리콘 질화막(SiN)이 이용된다. 또한, 제 1 및 제 2 절연막(3,5)의 총 두께는 약 1500 내지 2000Å 정도가 되도록 한다. 아울러, 채널층(7) 및 제 3 절연막(6)은 게이트 버스 라인(4)의 소정 부분 상부에만, 즉, 게이트 전극에 해당하는 게이트 버스 라인 부분 상부에만 존재하는 액티브의 형태로 형성된다.
채널층(7)의 양측에는 소오스 및 드레인 전극(9a, 9b)이 형성되어 박막 트랜지스터를 구성한다. 여기서, 소오스 및 드레인 전극(9a,9b)과 채널층(7) 사이에는 도핑된 비정질 실리콘막으로 이루어진 오믹층(8)이 각각 배치된다. 화소 영역에 해당하는 제 2 절연막 부분 상에는 카운터 전극(2)과 오버랩되도록 화소 전극(10)이 배치된다. 이때, 화소 전극(10)은 카운터 전극(2)과 마찬가지로 ITO층으로 형성되며, 빗살 형태로 형성되면서, 박막 트랜지스터의 드레인 전극과 콘택(도시되지 않음)된다. 박막 트랜지스터 및 화소 전극(10)이 형성된 하부 기판(1)의 결과물 표면에는 하부 배향막(12)이 형성된다. 이때, 하부 배향막(10)은 약 400 내지 600Å 정도의 두께로 형성된다.Referring to FIG. 1, a
In this case, a silicon nitride film (SiON) having excellent insulating properties is used as the second insulating film 5, and a silicon nitride film (SiN) having excellent adhesive properties with the
Source and
한편, 이러한 하부 기판(1)과 합착되어질 상부 기판(15)의 내측면에는 컬러 필터(도시되지 않음)가 형성되고, 이 컬러 필터 표면에 상부 배향막(17)이 형성된다.On the other hand, a color filter (not shown) is formed on the inner surface of the
하부 기판(1)과 상부 기판(15) 사이의 공간부에는 액정층(19)이 개재된다. The
이와같이 구성된 프린지 필드 구동 액정 표시 장치는 화소 전극(10)과 카운터 전극(2)사이의 간격 및 폭이 충분히 좁으므로, 프린지 필드가 형성되어, 전극(10,2)들 사이 및 전극들(10,2) 상부에 있는 액정분자들이 모두 동작된다. In the fringe field driving liquid crystal display device configured as described above, since the gap and width between the
그러나, 상기한 종래의 프린지 필드 구동 액정 표시 장치는 종래의 TN(twist nematic) 모드와는 달리 상부 기판(15) 쪽에 전극이 배치되지 않으므로, 하부 기판(1) 쪽에 여러개의 막들이 집중적으로 배치된다. 이로 인하여, 전계가 발생되는 경로에 저항 및 캐패시턴스가 매우 커지게 된다. 이와같이, 저항 및 캐패시턴스가 증가되면, RC 시정수 및 전계가 발생되는 부분의 임피던스(저항 및 캐패시턴스의 총합)가 커지게 되어, 잔류 DC 전압이 용이하게 방전되지 않아, 화면에 잔상이 발생된다. However, in the conventional fringe field driving liquid crystal display, unlike the conventional twist nematic (TN) mode, since no electrode is disposed on the
이를 보다 자세히 설명하면, 카운터 전극(2)과 화소 전극(10) 사이에 전압이 인가되면, 액정층(19)내에는 제 1 전계(E1)가 형성되고, 제 1 및 제 2 절연막(3,5)내에는 제 2 전계(E2)가 형성된다. In more detail, when a voltage is applied between the
이때, 전계(E1,E2)가 형성되는 각 층에서는 기생 캐패시턴스(C)와 기생 저항(R)이 존재하게 되고, 도 2에 도시된 바와 같이, 이들 기생 캐패시턴스와 기생 저항은 등가적으로 서로 병렬 연결된 형태로 나타내어진다. At this time, parasitic capacitance C and parasitic resistance R exist in each layer in which the electric fields E1 and E2 are formed. As shown in FIG. 2, these parasitic capacitances and parasitic resistances are equivalently parallel to each other. It is shown in connected form.
여기서, 제 1 전계(E1)가 형성되는 경로는 전계(E1)가 타원 형태로 형성되므로, 하부 배향막(12), 액정층(19), 하부 배향막(12), 제 2 절연막(5) 및 제 1 절연막(3)에 걸쳐 형성된다. 이에따라, 제 1 전계(E1) 대역의 전체 기생 임피던스는 각각이 직렬 연결된 하부 배향막(12)의 임피던스(R12,C12)와, 액정층(19)의 임피던스(R19,C19), 하부 배향막(12)의 임피던스(R12,C12), 제 2 절연막(5)의 임피던스(R5,C5) 및 제 1 절연막(3)의 임피던스(R3,C3)가 총합으로 나타내어 진다. 한편, 제 2 전계(E2)가 형성되는 경로는 제 2 및 제 1 절연막(5,3) 사이에서 형성된다.
그러므로, 이러한 프린지 필드 구동 액정 표시 장치의 총 임피던스는 제 1 전계(E1)의 임피던스(y1)에 제 2 전계의 임피던스(y2), 즉, 직렬 연결된 제 2 절연막(5)의 임피던스(R5,C5) 및 제 1 절연막(3)의 임피던스(R3,C3)가 병렬로 연결된 값의 정수배(빗살수의 2배)가 되므로, 그 값이 매우 크다. 이와같이, 임피던스가 증가됨에 따라, 전압 성분인 잔류 DC 성분도 이에 상응하여 증가하게 되어, 화면에 심한 잔상이 발생된다.Here, the path in which the first electric field E1 is formed is formed in the elliptical shape of the electric field E1, so that the
Therefore, the total impedance of the fringe field driving liquid crystal display is the impedance y2 of the second electric field to the impedance y1 of the first electric field E1, that is, the impedances R5 and C5 of the second insulating film 5 connected in series. ) And the impedances R3 and C3 of the first insulating film 3 are integer multiples (twice the number of combs) of the values connected in parallel, so the value is very large. As such, as the impedance is increased, the residual DC component, which is a voltage component, is correspondingly increased, resulting in severe afterimages on the screen.
따라서, 본 발명의 목적은 잔류 DC를 감소시키어 화면의 잔상을 제거할 수 있는 프린지 필드 구동 액정 표시 장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a fringe field driving liquid crystal display device capable of reducing residual DC to eliminate afterimages on a screen.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 소정 거리를 두고 대향하는 상, 하부 기판; 상기 상, 하부 기판 사이에 개재되는 액정층; 하부 기판상에 형성되며, 투명한 물질로 형성된 카운터 전극; 상기 하부 기판상에 상기 카운터 전극과 오버랩되면서, 카운터 전극과 함께 프린지 필드를 형성하도록 다수개의 빗살을 갖는, 투명한 물질로 된 화소 전극; 상기 카운터 전극 및 화소 전극 사이를 절연시키는 절연막; 상기 카운터 전극 및 화소 전극이 형성된 하부 기판 결과물 표면과 액정층 사이에 개재되는 하부 배향막; 및 상기 상부 기판 표면과 액정층 사이에 개재되는 상부 배향막을 포함하며, 상기 절연막은 2500 내지 15000Å의 두께로 형성되며, 상기 하부 배향막은 600 내지 1500Å 두께로 형성되는 것을 특징으로 한다.In order to achieve the above object of the present invention, according to an embodiment of the present invention, the upper and lower substrates facing each other at a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates; A counter electrode formed on the lower substrate and formed of a transparent material; A pixel electrode made of a transparent material, overlapping the counter electrode on the lower substrate, the pixel electrode having a plurality of combs to form a fringe field with the counter electrode; An insulating film insulating between the counter electrode and the pixel electrode; A lower alignment layer interposed between the surface of the lower substrate resultant on which the counter electrode and the pixel electrode are formed and the liquid crystal layer; And an upper alignment layer interposed between the upper substrate surface and the liquid crystal layer, wherein the insulating layer is formed to a thickness of 2500 to 15000 GPa, and the lower alignment layer is formed to a thickness of 600 to 1500 GPa.
바람직하게는, 상기 절연막은 4000 내지 7000Å의 두께로 형성되고, 하부 배향막은 700 내지 900Å 두께로 형성되는 것을 특징으로 한다.Preferably, the insulating film is formed to a thickness of 4000 to 7000 Å, the lower alignment layer is characterized in that formed to a thickness of 700 to 900 Å.
또한, 상기 절연막은 적어도 한층 이상으로 형성되며, 2층의 절연막 예를들어,실리콘 산화막 및 실리콘 질산화막의 적층막 또는 두층의 실리콘 질산화막으로 형성될 수 있다. In addition, the insulating film may be formed of at least one layer, and may be formed of two layers of insulating films, for example, a laminated film of a silicon oxide film and a silicon oxynitride film, or a two-layer silicon nitride film.
또한, 카운터 전극과 화소 전극은 ITO 물질로 형성되며, 상기 카운터 전극은 플레이트 형태로 형성되거나, 또는 빗살 형태로 형성된다.In addition, the counter electrode and the pixel electrode are formed of an ITO material, and the counter electrode is formed in the form of a plate or in the form of a comb.
본 발명에 의하면, 전계가 형성되는 경로에 형성된 배향막, 절연막의 두께를 종래에 비하여 증대시켜서, 각각의 막내의 기생 캐패시턴스를 감소시킨다. 이에따라, 전계 발생 대역의 임피던스 및 RC 시정수가 감소하게 되어, 임피던스에 비례하는 잔류 DC 성분 또한 종래에 비하여 감소된다.According to the present invention, the thicknesses of the alignment film and the insulating film formed in the path in which the electric field is formed are increased as compared with the prior art, thereby reducing the parasitic capacitance in each film. Accordingly, the impedance of the field generation band and the RC time constant are reduced, so that the residual DC component proportional to the impedance is also reduced as compared with the prior art.
따라서, 잔류 DC 성분이 감소됨에 따라, 화면에 잔상과 같은 문제점이 발생되지 않는다.Therefore, as the residual DC component is reduced, a problem such as an afterimage on the screen does not occur.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 3은 본 발명에 따른 프린지 필드 구동 액정 표시 장치의 단면도이고, 도 4는 본 발명에 따른 액정 표시 장치에 있어서, 기생 저항과 기생 캐패시턴스에 대한 등가회로도이다.3 is a cross-sectional view of a fringe field driving liquid crystal display according to the present invention, and FIG. 4 is an equivalent circuit diagram of parasitic resistance and parasitic capacitance in the liquid crystal display according to the present invention.
도 3을 참조하면, 투명 절연물로 된 하부 기판(21) 상에 ITO층이 Ar 가스나 O2 가스 및 ITO 타겟을 이용하여 스퍼터링 방식에 의하여 소정 두께만큼 형성된다. 그리고나서, ITO층이 소정 형태로 패터닝되어 사각판 형태 또는 빗살 형태의 카운터 전극(22)이 형성된다. 본 실시예에서 카운터 전극(22)은 사각판 형태로 형성된다. Referring to FIG. 3, an ITO layer is formed on a
그리고나서, SiH4 가스와, O2 가스 및 N2 가스를 이용하여, APCVD 방식으로 절연 기판(21) 상부에 카운터 전극(22)과, 이후 형성될 게이트 버스 라인과의 절연을 위하여, 실리콘 산화막 또는 실리콘 질산화막으로 된 제 1 절연막(23)이 형성된다. Then, using an SiH 4 gas, O 2 gas, and N 2 gas, a silicon oxide film for insulating the
다음, MoW 금속막, Al-Nd 합금막 또는 Mo/Al의 적층막이 제 1 절연막(23) 상부에 증착된다음, 소정 부분 패터닝됨에 의하여, 게이트 전극(도시되지 않음)을 포함한 게이트 버스 라인(24)이 형성됨과 동시에 카운터 전극(22)에 공통 신호를 전달하는 공통 전극선(도시되지 않음)이 형성된다.Next, a MoW metal film, an Al—Nd alloy film, or a stacked film of Mo / Al is deposited on the first
게이트 버스 라인(24)이 형성된 제 1 절연막(23) 상에는 실리콘 질산화막으로 된 제 2 절연막(25)과 실리콘 질화막으로 된 제 3 절연막(26), 채널층용 비정질 실리콘막(a-Si) 및 오믹층용 도핑된 비정질 실리콘막(n+a-si)이 PECVD(plasma enhanced chemical vapor deposition) 방식에 의하여 순차적으로 적층된다. 그다음, 도핑된 비정질 실리콘막이 식각되어 오믹층(28)이 형성되며, 비정질 실리콘막이 식각되어 채널층(27)이 형성되고, 그리고, 제 3 절연막(26)이 식각되며, 이 결과로, 게이트 전극에 해당하는 게이트 버스 라인 부분을 감싸는 액티브 패턴이 형성된다. On the first insulating
하부 기판(21)의 결과물 상부에 데이터 버스 라인용 금속막, 예를들어, Mo/Al/Mo 적층이나 MoW과 같은 불투명 금속막이 소정 두께로 형성된다. 그다음, 이 금속막이 소정 부분 패터닝되어 소오스 및 드레인 전극(29a,29b)과 데이터 버스 라인(도시되지 않음)이 형성된다.A metal film for data bus lines, for example, an opaque metal film such as Mo / Al / Mo stacking or MoW, is formed on the upper portion of the
그리고나서, 결과물 상부에 화소 전극용 ITO층이 스퍼터링 방식에 의하여 증착되고, 빗살 형태로 패터닝되어 화소 전극(30)이 형성된다. 이때, 화소 전극(30)은 제 1 및 제 2 절연막(23,25)을 사이에 두고 카운터 전극(22)과 오버랩된다. 여기서, 화소 전극, 즉, 도면에서 화소 전극의 빗살들(30)은 화소 전극 빗살(30)과 화소 전극 빗살(30) 사이의 공간을 통하여 오픈되는 카운터 전극(22) 부분과 프린지 필드를 형성할 수 있도록 소정 간격 및 소정 폭으로 형성된다. 이러한 하부 기판(21)의 결과물 표면에는 하부 배향막(31)이 도포된다.Then, the ITO layer for the pixel electrode is deposited on the resultant by sputtering, and patterned in the form of a comb to form the
한편, 상기한 하부 기판(21)과 합착되어질 상부 기판(35)은 그 내측면에 컬러 필터(도시되지 않음)가 형성되며, 이 컬러 필터 표면에는 상부 배향막(37)이 도포된다.On the other hand, a color filter (not shown) is formed on an inner surface of the
그리고, 하부 기판(21)과 상부 기판(35) 사이에는 액정층(39)이 개재된다. The
이러한 구성을 갖는 본 발명에 따른 프린지 필드 구동 액정 표시 장치에 있어서, 카운터 전극(22) 및 화소 전극(30)에 소정의 전압이 인가되면, 도 3에 도시된 바와 같이, 화소 전극(30)의 빗살 사이의 공간에는 제 1 전계(E1)가 형성되고, 화소 전극(30)의 빗살 하부에는 제 2 전계(E2)가 형성된다.In the fringe field driving liquid crystal display according to the present invention having such a configuration, when a predetermined voltage is applied to the
제 1 및 제 2 전계(E1,E2)가 형성되는 각 층에서는 기생 캐패시턴스와 기생 저항이 존재하게 되고, 이들 각층에서 발생되는 임피던스(기생 캐패시턴스와 기생 저항의 총합)는, 도 4에 도시된 바와 같이, 기생 캐패시턴스와 기생 저항이 등가적으로 서로 병렬 연결된 형태로 나타내어진다. In each layer in which the first and second electric fields E1 and E2 are formed, parasitic capacitance and parasitic resistance exist, and the impedance (sum of parasitic capacitance and parasitic resistance) generated in each of these layers is as shown in FIG. 4. Similarly, parasitic capacitance and parasitic resistance are shown to be equivalently connected in parallel.
여기서, 제 1 전계(E1)는 도면에서와 같이 타원 형태로 형성되므로, 하부 배향막(31), 액정층(39), 하부 배향막(31), 제 2 절연막(25) 및 제 1 절연막(23)에 걸쳐 형성된다. 이에따라, 제 1 전계(E1)가 형성되는 대역에서의 전체 기생 임피던스는 하부 배향막(31)의 임피던스(R31,C31)와, 액정층(39)의 임피던스(R39,C39), 하부 배향막(31)의 임피던스(R31,C31), 제 2 절연막(25)의 임피던스(R25,C25) 및 제 1 절연막(23)의 임피던스(R23,C23)들이 직렬 연결, 즉 이들의 총합으로 나타내어 진다. 한편, 제 2 전계(E2)는 제 2 및 제 1 절연막(25,23) 사이에서 형성되며, 제 2 전계(E2)가 형성되는 대역에서의 전체 기생 임피던스는 제 2 절연막(25)의 임피던스(R25,C25) 및 제 1 절연막(23)의 임피던스(R23,C23)의 합으로 나타내어 진다. 아울러, 이러한 프린지 필드 구동 액정 표시 장치의 제 1 및 제 2 전계(E1,E2)의 총 임피던스는 제 1 전계(E1)의 임피던스(y1)에 제 2 전계(E)의 임피던스(y2)를 병렬로 연결한 값의 정수배가 된다.Here, since the first electric field E1 is formed in an ellipse shape as shown in the drawing, the
이때, 본 실시예에서는 상기 전계들(E1,E2)의 경로에서 발생되는 임피던스(y1,y2)를 감소시켜서 잔류 DC 전압 성분을 감소시킬 수 있도록, 전계가 형성되는 부분의 절연막들, 예를들어, 제 1 및 제 2 절연막(23,25)의 두께와, 하부 배향막(31)의 두께를 상대적으로 증대시킨다.At this time, in the present embodiment, for example, insulating layers of portions where an electric field is formed, for example, to reduce residual DC voltage components by reducing impedances y1 and y2 generated in the paths of the electric fields E1 and E2. The thicknesses of the first and second insulating
이를 자세히 설명하면, 임피던스는 캐패시턴스와 저항의 함수로서, 캐패시턴스 및 저항을 감소시키면 임피던스가 감소된다. 이때, 캐패시턴스는, 공지된 바와 같이, 막 두께와 반비례하고, 막의 유전 상수에 비례하므로, 본 실시예에서는 이러한 점을 고려하여 전계가 발생되는 부분에 형성된 절연막들의 두께를 증대시킨다. 즉, 셀갭 및 액정 표시 장치의 동작 특성을 변화시키지 않는 범위에서 제 1 및 제 2 절연막(23,25)의 총 두께를 종래 보다 두껍게, 대략 2500 내지 15000Å 정도, 더욱 바람직하게는 4000 내지 7000Å 정도로 증가시키면서, 하부 배향막(31)의 두께 역시 종래 보다 두꺼운 600 내지 1500Å, 바람직하게는 700 내지 900Å 정도로 증가시킨다. 그러면, 제 1, 제 2 절연막 및 하부 배향막(31)의 두께를 종래 보다 증가시킴에 따라 캐패시턴스가 상대적으로 감소하게 되어 전계 발생 부분의 총임피던스 값이 감소된다.To illustrate this in detail, impedance is a function of capacitance and resistance, and reducing the capacitance and resistance reduces the impedance. At this time, the capacitance is inversely proportional to the film thickness, as is known, and is proportional to the dielectric constant of the film, and in this embodiment, in consideration of this point, the thickness of the insulating films formed in the portion where the electric field is generated is increased. In other words, the total thicknesses of the first and second insulating
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 전계가 형성되는 경로에 형성된 배향막, 절연막의 두께를 종래에 비하여 증대시켜서, 각각의 막내의 기생 캐패시턴스를 감소시킨다. 이에따라, 전계 발생 대역의 임피던스 및 RC 시정수가 감소하게 되어, 임피던스에 비례하는 잔류 DC 성분 또한 종래에 비하여 감소된다.As described in detail above, according to the present invention, the thicknesses of the alignment film and the insulating film formed in the path in which the electric field is formed are increased as compared with the prior art, thereby reducing the parasitic capacitance in each film. Accordingly, the impedance of the field generation band and the RC time constant are reduced, so that the residual DC component proportional to the impedance is also reduced as compared with the prior art.
따라서, 잔류 DC 성분이 감소됨에 따라, 화면에 잔상과 같은 문제점이 발생되지 않는다.Therefore, as the residual DC component is reduced, a problem such as an afterimage on the screen does not occur.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990063274A KR100692673B1 (en) | 1999-12-28 | 1999-12-28 | Fringe field switching mode lcd |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990063274A KR100692673B1 (en) | 1999-12-28 | 1999-12-28 | Fringe field switching mode lcd |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010060831A KR20010060831A (en) | 2001-07-07 |
KR100692673B1 true KR100692673B1 (en) | 2007-03-14 |
Family
ID=19630633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990063274A KR100692673B1 (en) | 1999-12-28 | 1999-12-28 | Fringe field switching mode lcd |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100692673B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100507273B1 (en) * | 2000-12-29 | 2005-08-10 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacturing fringe field switching liquid crystal display device |
KR101308534B1 (en) * | 2007-07-18 | 2013-09-23 | 삼성디스플레이 주식회사 | Display substrate and method for manufacturing the same |
KR101419228B1 (en) * | 2007-11-23 | 2014-07-16 | 엘지디스플레이 주식회사 | In-Plane Switching Mode Liquid Crystal Display Device and Method for Manufacturing |
-
1999
- 1999-12-28 KR KR1019990063274A patent/KR100692673B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20010060831A (en) | 2001-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6362032B1 (en) | Method for manufacturing fringe field switching mode liquid crystal display | |
JP3740513B2 (en) | Fringe field drive liquid crystal display device and manufacturing method thereof | |
JP2952744B2 (en) | Thin film transistor integrated device | |
JP4316381B2 (en) | High aperture ratio LCD | |
JP5351388B2 (en) | Display device | |
US20060050220A1 (en) | Liquid crystal display device | |
TW200527679A (en) | Liquid crystal display | |
US6486934B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
CN100462803C (en) | Color filter panel, and liquid crystal display including color filter panel | |
KR102054000B1 (en) | Thin film transistor substrate and manufacturing method therrof | |
EP1795950A1 (en) | Liquid crystal display and manufacturing method therefor | |
US8203678B2 (en) | Liquid crystal display with protruding sub-pixel electrode | |
CN101071243A (en) | Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel | |
US7773165B2 (en) | Liquid crystal display | |
KR101389923B1 (en) | Array substrate having high aperture ratio, liquid crystal display, and method of manufacturing the same | |
JP4731869B2 (en) | Thin film transistor display panel | |
KR100692673B1 (en) | Fringe field switching mode lcd | |
KR101100878B1 (en) | Liquid crystal display having multi domain and panel for the same | |
KR20050023961A (en) | Thin film transistor array panel | |
KR100697365B1 (en) | Fringe field switching mode lcd | |
KR100443829B1 (en) | Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof | |
KR100311213B1 (en) | LCD having high aperture ratio and high transmittance and method for manufacturing the same | |
KR100635945B1 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
KR100652219B1 (en) | In-plain switching mode liquid crystal display device | |
KR101323421B1 (en) | Array substrate for liquid crystal display and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 13 |