KR100696856B1 - 평판표시장치의 ｔｃｐ 출력핀 접속 오류 테스트 장치 및방법과 평판표시장치의 오류 테스트 시스템 - Google Patents

평판표시장치의 ｔｃｐ 출력핀 접속 오류 테스트 장치 및방법과 평판표시장치의 오류 테스트 시스템 Download PDF

Info

Publication number
KR100696856B1
KR100696856B1 KR1020040077990A KR20040077990A KR100696856B1 KR 100696856 B1 KR100696856 B1 KR 100696856B1 KR 1020040077990 A KR1020040077990 A KR 1020040077990A KR 20040077990 A KR20040077990 A KR 20040077990A KR 100696856 B1 KR100696856 B1 KR 100696856B1
Authority
KR
South Korea
Prior art keywords
output pin
flat panel
panel display
tcp
ref
Prior art date
Application number
KR1020040077990A
Other languages
English (en)
Other versions
KR20060029024A (ko
Inventor
송왕규
Original Assignee
주식회사 디이엔티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디이엔티 filed Critical 주식회사 디이엔티
Priority to KR1020040077990A priority Critical patent/KR100696856B1/ko
Priority to TW093136304A priority patent/TWI262465B/zh
Publication of KR20060029024A publication Critical patent/KR20060029024A/ko
Application granted granted Critical
Publication of KR100696856B1 publication Critical patent/KR100696856B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Abstract

본 발명은 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치 및 방법과 평판표시장치의 오류 테스트 시스템에 관한 것으로, TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로 중 선택된 인버터 회로와 입력전원(Vpp)간에 기준 저항(RREF)을 연결하고, 이 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, TCP 출력핀과 평판표시장치의 전극에 연결되는 본딩 패드의 연결 상태가 개방(Open)/단락(Short)/정상(Normal) 상태인지 평판표시장치를 점등하지 않고도 간접적으로 판별할 수 있도록 한 것이다.
평판표시장치, TCP(Tape Carrier Package), 개방/단락 테스트

Description

평판표시장치의 ＴＣＰ 출력핀 접속 오류 테스트 장치 및 방법과 평판표시장치의 오류 테스트 시스템 {Contact error testing apparatus and method for the TCP output pin of a Flat Panel Display and error testing system for a Flat Panel Display}
도 1 은 평판표시장치에 TCP가 연결되는 통상적인 구조를 도시한 도면
도 2 는 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치의 일실시예의 구성을 도시한 블럭도
도 3 은 본 발명에 따른 평판표시장치의 오류 테스트 시스템의 일 실시예에 따른 블럭도
도 4a 는 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 방법의 일실시예에 따른 흐름도
도 4b 는 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 방법의 또다른 실시예에 따른 흐름도
도 5a 는 TCP 출력핀이 개방 상태일 경우의 기준 저항(RREF) 양단의 전압 변화도
도 5b 는 TCP 출력핀이 정상 상태일 경우의 기준 저항(RREF) 양단의 전압 변 화도
도 5c 는 두 TCP 출력핀간이 단락 상태일 경우의 기준 저항(RREF) 양단의 전압 변화도
도 5d 는 도 5c 의 파형을 반전시킨 도면
<도면의 주요 부분에 대한 부호의 설명>
10 : 평판표시장치의 오류 테스트 시스템 11 : 메인 제어부
12a, ···, 12n : 테스트 모듈 13 : 스위칭부
14 : 접속부 15 : 전원공급부
16 : 통신부 100: TCP
110 : 인버터 회로 120 : TCP 출력핀
120a : 제 1 출력핀 120b : 제 2 출력핀
200 : 평판표시장치 210 : 본딩 패드
300 : 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치
310 : 개방 테스트부 311 : 하이 패스 필터
312 : 충방전 검출부 313 : 신호 발생부
320 : 단락 테스트부 321 : A/D 컨버터
322 : 레벨 컨버터 330 : 아날로그 버퍼
340 : 차동증폭기
본 발명은 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치 및 방법과 평판표시장치의 오류 테스트 시스템에 관한 것으로, 특히 평판표시장치의 본딩 패드에 접속되되, 다수의 인버터 회로가 내장되는 TCP(Tape Carrier Package)의 출력핀의 이상 여부를 검출하는 기술에 관련된다.
평판표시장치(FPD : Flat Panel Display)로는 PDP(Plasma Display Panel), LCD(Liquid Crystal Display) 등이 있다.
PDP(Plasma Display Panel)는 상판 글래스(Glass)와 하판 글래스(Glass) 사이의 밀폐된 공간에 네온(Ne), 아르곤(Ar), 크세논(Xe) 등의 불활성 기체 혼합 가스를 주입하고, 전극에 전압을 인가하여 방전 현상을 유도함으로써 발광되도록 한 전자표시장치로, 마주보는 상판 글래스(Glass)와 하판 글래스(Glass)의 세로 전극 패턴과 가로 전극 패턴에 의한 구성 교차점을 방전셀로 형성하고, 각 방전셀들을 온/오프 제어함으로써 화상이 표시되게 된다.
이러한 PDP에는 상기 방전셀들을 온/오프 제어하기 위한 회로가 필요하며, 이들 회로는 TCP(Tape Carrier Package)에 내장되어 평판표시장치에 다수개 접속된다.
상기 TCP(Tape Carrier Package)는 한장의 기판상에 복수의 직접회로 소자를 고밀도로 탑재하고, 소자 상호간의 배선 길이를 극단화하기 위한 멀티칩 패키징(Multi Chip Packaging)에서 많이 이용되는 고집적 반도체칩의 조립 및 실장 기술 중 와이어리스 본딩(Wireless Bonding) 방식의 하나로, 테이프 필름(Tape Film) 회로에 IC칩을 접속하고 수지(Resin)로 밀봉한 것이다.
도 1 은 평판표시장치에 TCP가 연결되는 통상적인 구조를 도시한 도면이다.
도면에 도시한 바와 같이, TCP(100)에는 다수의 인버터 회로(110)가 모듈되어 있으며, 각 인버터 회로(110)는 P채널 트랜지스터(T1)과 N채널 트랜지스터(T2)를 포함한다.
상기 P채널 트랜지스터(T1)의 소스(Source)는 입력전원(Vpp)에 연결되고, N채널 트랜지스터(T2)의 소스는 접지전원에 연결되며, P채널 트랜지스터(T1)의 드레인(Drain)과 N채널 트랜지스터(T2)의 드레인이 연결된 연결선에서 TCP 출력핀(120)을 인출하여, 이를 평판표시장치(200)의 각 전극에 연결된 본딩 패드(Bonding Pad)(210)에 접속함으로써 상기 P채널 트랜지스터(T1)와 N채널 트랜지스터(T2)의 게이트(Gate)에 인가되는 제어신호에 따라 평판표시장치(200)의 각 전극에 입력전원(Vpp)을 인가하게 된다.
그런데, 종래의 경우 평판표시장치에 TCP가 접속된 상태로 평판표시장치가 출하되었을 경우 평판표시장치를 점등하기 전까지는 평판표시장치와 TCP간의 접속 불량 여부를 알 수 없는 문제가 있었으며, 평판표시장치의 각 전극에 연결된 본딩 패드(Bonding Pad)와 연결되는 TCP 출력핀의 크기가 마이크로 또는 나노 단위로 매우 작으므로 평판표시장치와 TCP간의 접속 불량 여부를 직접 테스트하는 것도 불가능하였다.
따라서, 본 발명자는 TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로 중 선택된 인버터 회로와 입력전원(Vpp)간에 기준 저항(RREF)을 연결하고, 이 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 평판표시장치를 점등하지 않고도 TCP 출력핀과 평판표시장치의 전극에 연결되는 본딩 패드의 연결 상태가 개방(Open)/단락(Short)/정상(Normal) 상태인지 판별할 수 있도록 한 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치 및 방법과 평판표시장치의 오류 테스트 시스템에 관한 연구를 하게 되었다.
본 발명은 상기한 취지하에 발명된 것으로, TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로 중 선택된 인버터 회로와 입력전원(Vpp)간에 기준 저항(RREF)을 연결하고, 이 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, TCP 출력핀과 평판표시장치의 전극에 연결되는 본딩 패드의 연결 상태가 개방(Open)/단락(Short)/정상(Normal) 상태인지 판별할 수 있도록 한 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치 및 방법과 평판표시장치의 오류 테스트 시스템을 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 일 양상에 따르면, 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치 및 방법과 평판표시장치의 오류 테스트 시스템은 TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로 중 선택 된 인버터 회로와 입력전원(Vpp)간에 기준 저항(RREF)을 연결하고, 상기 본딩 패드로 입력전원(Vpp)이 인가된 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단하되, 상기 본딩 패드로 입력전원(Vpp)이 인가되는 순간 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출함으로써 TCP 출력핀의 접속 오류 여부를 판단하는 것을 특징으로 한다.
본 발명의 또 다른 양상에 따르면, 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치 및 방법과 평판표시장치의 오류 테스트 시스템은 TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로 중 선택된 하나의 인버터 회로와 입력전원(Vpp)간에 기준 저항(RREF)을 연결하고, 상기 하나의 인버터 회로에 연결되는 제 1 출력핀에는 입력전원(Vpp)을 인가하고 다른 하나의 인버터 회로에 연결되는 제 2 출력핀에는 접지전원을 인가한 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하되, 상기 제 1 출력핀 및 제 2 출력핀에 전원을 인가하는 순간 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극이 순간적으로 충/방전된 후, 상기 기준 저항(RREF) 양단에 인가되는 전압이 상기 제 1 출력핀과 제 2 출력핀간의 단락 저항(RSHORT)과 상기 기준 저항(RREF)에 의한 분압에 의해 결정되는 전압 레벨로 유지되는 현상을 검출함으로써, 상기 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하는 것을 특징으로 한다.
따라서, 본 발명은 평판표시장치를 점등하지 않고도 간접적으로 TCP 출력핀과 평판표시장치의 전극에 연결되는 본딩 패드의 연결 상태가 개방(Open)/단락(Short)/정상(Normal) 상태인지 판별할 수 있게 된다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다.
도 2 는 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치의 일실시예의 구성을 도시한 블럭도이다.
도면에 도시한 바와같이, TCP(100)에는 다수의 인버터 회로(110)가 모듈되어 있으며, 각 인버터 회로(110)는 P채널 트랜지스터(T1)과 N채널 트랜지스터(T2)를 포함한다.
상기 P채널 트랜지스터(T1)의 소스(Source)는 입력전원(Vpp)에 연결되고, N채널 트랜지스터(T2)의 소스는 접지전원에 연결되며, P채널 트랜지스터(T1)의 드레인(Drain)과 N채널 트랜지스터(T2)의 드레인이 연결된 연결선에서 TCP 출력핀(120)을 인출하여, 이를 평판표시장치(200)의 각 전극에 연결된 본딩 패드(Bonding Pad)(210)에 접속함으로써 상기 P채널 트랜지스터(T1)와 N채널 트랜지스터(T2)의 게이트(Gate)에 인가되는 제어신호에 따라 평판표시장치(200)의 각 전극에 입력전 원(Vpp)을 인가하게 된다.
본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)는 기준 저항(RREF)과, 개방 테스트부(310)와, 단락 테스트부(320)를 포함한다.
상기 기준 저항(RREF)은 TCP(Tape Carrier Package)(100)에 내장된 다수의 인버터 회로(110) 중 선택된 하나의 인버터 회로와 입력전원(Vpp)간에 연결된다.
상기 개방 테스트부(310)는 평판표시장치(200)의 각 전극에 연결된 본딩 패드(Bonding Pad)(210)로 입력전원(Vpp)이 인가된 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단한다.
이 때, 상기 개방 테스트부(310)는 상기 본딩 패드(210)로 입력전원(Vpp)이 인가되는 순간 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출함으로써 TCP 출력핀(120)의 접속 오류 여부를 판단하게 된다.
즉, 각 인버터 회로(110)의 출력(TCP 출력핀)이 본딩 패드(210)에 정상적으로 연결되었는지 아니면, 개방(Open)되었는지를 검출하기 위해서는 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)는 입력전원(Vpp)과 각 인버터 회로(110)의 P채널 트랜지스터(T1)의 소스(Source)간에 기준 저항(RREF)을 연결 하고, 각각 P채널 트랜지스터(T1) 및 N채널 트랜지스터(T2)의 게이트(Gate)에 제어신호를 인가해 P채널 트랜지스터(T1)는 턴온시키고, N채널 트랜지스터(T2)는 턴오프시켜 입력전원(Vpp)이 평판표시장치(200)에 인가되도록 한다.
이 때, 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)는 상기 개방 테스트부(310)를 통해 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단한다.
만일, TCP 출력핀(120)이 개방(Open)된 경우에는 상기 개방 테스트부(310)에 의해 검출되는 상기 기준 저항(RREF) 양단의 전압 변화는 도 5a 에 도시한 바와같이 없다.
만일, 인버터 회로의 출력(TCP 출력핀)과 상기 본딩 패드의 연결이 정상적으로 연결되었다면, 평판표시장치(200) 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나게 되므로, 상기 개방 테스트부(310)에 의해 검출되는 상기 기준 저항(RREF) 양단의 전압 변화는 도 5b 에 도시한 바와같이, 상기 본딩 패드(210)로 입력전원(Vpp)이 인가되는 순간 피크(Peak)가 되고, 상기 기생캐패시터(CPDP)가 충전하는 동안 서서히 감소하여 방전이 이루어지면 일정하게 유지된다.
따라서, 위의 현상을 검출함으로써, 인버터 회로의 출력과 상기 본딩 패드의 연결 상태가 정상(Normal) 상태인지 개방(Open) 상태인지 판단하게 된다.
상기 단락 테스트부(320)는 상기 하나의 인버터 회로(110)에 연결되는 제 1 출력핀(120a)에는 입력전원(Vpp)을 인가하고, 다른 하나의 인버터 회로에 연결되는 제 2 출력핀(120b)에는 접지전원을 인가한 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 두 인버터 회로에 각각 연결된 제 1 출력핀(120a) 및 제 2 출력핀(120b)간의 단락(Short) 여부를 판단한다.
이 때, 상기 단락 테스트부(320)는 상기 제 1 출력핀(120a) 및 제 2 출력핀(120b)에 전원을 인가하는 순간 평판표시장치(200) 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극이 순간적으로 충/방전된 후, 상기 기준 저항(RREF) 양단에 인가되는 전압이 상기 제 1 출력핀(120a)과 제 2 출력핀(120b)간의 단락 저항(RSHORT)과 상기 기준 저항(RREF)에 의한 분압에 의해 결정되는 전압 레벨로 유지되는 현상을 검출함으로써, 상기 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하게 된다.
즉, 평판표시장치(200)의 본딩 패드(210) 각각에 연결되는 인버터 회로(110)의 두 출력(TCP 출력핀)간에 단락(Short)이 발생했는지 여부를 판단하기 위해서는 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)는 하나의 인버터 회로(110)의 P채널 트랜지스터(T1)의 소스(Source)와 입력전원(Vpp)간에는 기준 저항(RREF)을 연결하고, 다른 하나의 인버터 회로(110)의 N채널 트랜지스터(T2)의 소스(Source)에는 접지전원을 연결하고, 상기 하나의 인버터 회로(110)의 P 채널 트랜지스터(T1) 및 N채널 트랜지스터(T2)의 게이트(Gate)에 제어신호를 인가해 P채널 트랜지스터(T1)는 턴온시키고, N채널 트랜지스터(T2)는 턴오프시켜 입력전원(Vpp)이 평판표시장치(200)에 인가되도록하고, 상기 다른 하나의 인버터 회로(110)의 P채널 트랜지스터(T1) 및 N채널 트랜지스터(T2)의 게이트(Gate)에 제어신호를 인가해 P채널 트랜지스터(T1)는 턴오프시키고, N채널 트랜지스터(T2)는 턴온시킨다.
만일, 두 인버터 회로(110)의 출력인 제 1 출력핀과 제 2 출력핀간에 단락이 발생하면, 이 사이에는 단락 저항(RSHORT)이 형성되어 상기 평판표시장치(200) 패널 전극의 기생캐패시터(CPDP)와 병렬회로를 이루게 된다.
그러므로, 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)는 상기 단락 테스트부(320)를 통해 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단한다.
만일, 상기 제 1 출력핀 및 제 2 출력핀간에 단락(Short)이 발생했다면, 평판표시장치(200) 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나게 되므로, 상기 개방 테스트부(310)에 의해 검출되는 상기 기준 저항(RREF) 양단의 전압 변화는 상기 본딩 패드(210)로 입력전원(Vpp)이 인가되는 순간 피크(Peak)가 되고, 상기 기생캐패시터(CPDP)가 충전하는 동안 서서히 감소하여 방 전이 이루어지면 일정하게 유지되게 되는데, 이 때, 도 5c 에 도시한 바와 같이 상기 제 1 출력핀(120a)과 제 2 출력핀(120b)간의 단락 저항(RSHORT)과 상기 기준 저항(RREF)에 의한 분압에 의해 결정되는 전압 레벨로 유지되게 된다.
따라서, 이 현상을 검출함으로써, 상기 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하게 된다.
한편, 본 발명의 부가적인 양상에 따르면, 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)가 아날로그 버퍼(330)와, 차동증폭기(340)를 더 포함할 수 있다.
상기 아날로그 버퍼(Analog Buffer)(330)는 상기 기준 저항(RREF) 양단에 연결되고, 그 양단의 출력 전압 변화를 버퍼링(Buffering)한다.
즉, 상기 기준 저항(RREF) 양단에 인가되는 전압은 아날로그 버퍼(330)를 통해 소정 시간 주기로 검출되어 버퍼링(Buffering)된다.
상기 차동증폭기(Differential Amplifier)(340)는 상기 아날로그 버퍼(330)에 의해 버퍼링된 전압 변화값을 차동 증폭하여 상기 개방 테스트부(310) 및 단락 테스트부로 출력한다.
즉, 상기 아날로그 버퍼(330)에 의해 소정 시간 주기로 검출되어 버퍼링된 전압값은 상기 차동증폭기(340)를 통해 차동 증폭되어 미분 파형이 얻어지게 된다.
따라서, 이 미분 파형을 상기 개방 테스트부(310) 및 단락 테스트부(320)를 통해 분석하여 평판표시장치의 TCP 출력핀 접속 상태가 개방(Open)/단락(Short)/정 상(Normal) 상태인지 알 수 있게 된다.
한편, 본 발명의 부가적인 양상에 따르면, 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)의 개방 테스트부(310)가 하이 패스 필터(311)와, 충방전 검출부(312)와, 신호 발생부(313)를 포함한다.
상기 하이 패스 필터(311)는 상기 차동증폭기(340)로부터 출력되는 신호의 고주파 성분을 통과시킨다.
상기 충방전 검출부(312)는 상기 하이 패스 필터(311)를 통해 필터링된 신호로부터 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출한다.
상기 신호 발생부(313)는 상기 충방전 검출부(312)에 의해 순간 충/방전 현상 검출시에는 정상(Normal) 신호를 발생하고, 미검출시에는 개방(Open) 신호를 발생한다.
즉, 상기 차동증폭기(340)를 통해 차동 증폭되어 얻어진 미분 파형에 포함된 잡음을 상기 하이 패스 필터(311)를 통해 고주파 성분만 통과시켜 제거하고, 이 필터링된 신호를 상기 충방전 검출부(312)를 통해 도 5b 에 도시한 바와같은 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출하여 상기 신호 발생부(313)를 통해 순간 충/방전 현상 검출시에는 정상(Normal) 신호를 발생하고, 미검출시에는 개방(Open) 신호를 발생함으로써, 평판표시장치의 TCP 출력핀 접속 상태가 개방(Open) 상태인지, 정상(Normal) 상태 인지 알 수 있도록 한다.
한편, 본 발명의 부가적인 양상에 따르면, 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)의 상기 단락 테스트부(310)가 A/D 컨버터(321)를 포함한다.
상기 A/D 컨버터(321)는 상기 차동증폭기(340)로부터 출력되는 아날로그 신호를 디지탈 신호로 변환하여 출력한다.
즉, 상기 차동증폭기(340)를 통해 차동 증폭되어 얻어진 미분 파형 즉, 아날로그 신호는 상기 A/D 컨버터(321)를 통해 디지탈 신호로 변환되어 출력되고, 이 디지탈 신호로부터 TCP의 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간의 단락(Short)에 의해 발생하는 단락 저항(RSHORT)값을 알 수 있게 된다.
한편, 본 발명의 부가적인 양상에 따르면, 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)의 상기 단락 테스트부(310)가 레벨 컨버터(322)를 더 포함할 수 도 있다.
상기 레벨 컨버터(322)는 상기 차동증폭기(340)로부터 출력되는 신호의 레벨(Level)을 반전시켜 상기 A/D 컨버터(321)로 출력한다.
즉, 이 레벨 컨버터(322)는 TCP의 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간이 단락(Short)되어 도 5c 에 도시한 파형이 얻어질 경우, 이를 반전시켜 도 5d 에 도시한 파형으로 출력함으로써 단락(Short) 여부 판정이 용이하도록 한다.
한편, 본 발명의 부가적인 양상에 따르면 상기한 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)를 여러가지 테스트 기능을 가진 평판표시장치의 오류 테스트 시스템에 포함되는 하나의 모듈로 구현할 수 도 있다.
도 3 은 본 발명에 따른 평판표시장치의 오류 테스트 시스템의 일 실시예에 따른 블럭도이다.
도면에 도시한 바와같이, 본 발명에 따른 평판표시장치의 오류 테스트 시스템(10)은 메인 제어부(11)와, 다수의 테스트 모듈(12a, ···, 12n)과, 스위칭부(13)와, 접속부(14)와, 전원공급부(15)를 포함한다.
상기 메인 제어부(11)는 시스템 전반을 제어한다.
상기 다수의 테스트 모듈(12a, ···, 12n)은 평판표시장치의 테스트를 수행하는 것으로, 평판표시장치 글래스(Glass)에 TCP 본딩(Bonding)시의 정렬(Align) 에러를 검사하는 기능, TCP 내부에 모듈된 IC칩을 테스트하는 기능, 본 발명에서 제시하는 TCP 출력핀의 개방/단락 여부를 테스트하는 기능, 시스템에 대한 자가 테스트(Self Test) 기능 등을 포함할 수 있다.
즉, 위와같이 여러가지 테스트 기능을 가진 평판표시장치의 오류 테스트 시스템에 포함되는 하나의 모듈로 본 발명에서 제시한 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치(300)를 구현함으로써 편의성을 향상시킬 수 있게 된다.
상기 스위칭부(13)는 상기 메인 제어부(11)의 제어하에 상기 테스트 모듈(12a, ···, 12n) 선택을 위해 스위칭한다.
예컨데, TCP 출력핀의 개방/단락 여부를 테스트하기를 원할 경우 사용자가 키조작을 하면, 상기 메인 제어부(11)는 이 키조작 명령에 따라 스위칭 제어명령을 발생하고, 이 스위칭 제어명령에 따라 상기 스위칭부(13)가 TCP 출력핀의 개방/단락 여부를 테스트하는 테스트 모듈로 스위칭함으로써 TCP 출력핀의 개방/단락 여부를 테스트 할 수 있도록 한다.
상기 접속부(14)는 평판표시장치의 TCP에 시스템을 접속한다.
즉, 이 접속부(14)는 여러가지 테스트를 수행하기 위하여 평판표시장치에 연결된 TCP의 입력단에 본 발명에 따른 평판표시장치의 오류 테스트 시스템을 접속시키는 인터페이스(Interface) 기능을 수행한다.
상기 전원공급부(15)는 시스템 전반에 전원을 공급한다.
따라서, 여러가지 테스트 기능을 가진 평판표시장치의 오류 테스트 시스템에 포함되는 하나의 모듈로 본 발명에서 제시한 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치를 구현함으로써 하나의 시스템을 이용해 평판표시장치에 대한 다양한 테스트가 가능한 장점을 가지게 된다.
한편, 본 발명의 부가적인 양상에 따르면, 본 발명에 따른 평판표시장치의 오류 테스트 시스템(10)이 통신부(16)를 더 포함할 수 도 있다.
상기 통신부(16)는 상기 테스트 모듈(12a, ···, 12n)로부터 출력된 신호를 외부의 컴퓨터(Computer) 장치(20)로 출력한다.
상기 컴퓨터 장치(20)는 상기 통신부(16)를 통해 상기 테스트 모듈(12a, ···, 12n)로부터 출력된 신호를 수신하고, 이 수신한 신호로부터 평판표시장치의 오류정보를 화면 출력하는 등의 처리를 수행하여 사용자가 상기 평판표시장치의 오 류 테스트 시스템(10)에 의해 수행된 테스트 결과를 알 수 있도록 한다.
상기와 같은 구성을 갖는 본 발명의 동작 효과를 도 4a 및 도 4b 를 참조하여 알아보자.
도 4a 는 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 방법의 일실시예에 따른 흐름도로, TCP에 내장된 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단하는 경우를 도시한 도면이다.
도 4b 는 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 방법의 또다른 실시예에 따른 흐름도로, TCP에 내장된 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간의 단락 여부를 판단하는 경우를 도시한 도면이다.
도 4a 에 도시한 바와같이, TCP에 내장된 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단하는 경우에는 먼저, 전원인가단계(S110)에서 TCP에 내장된 다수의 인버터 회로 중 선택된 하나의 인버터 회로와 접속되는 본딩 패드로 입력전원(Vpp)을 인가한다.
그 후, 측정단계(S120)에서 상기 하나의 인버터 회로와 입력전원(Vpp)간에 연결된 기준 저항(RREF) 양단의 전압 변화를 측정한다.
그 다음, 개방판단단계(S130)에서 상기 측정단계(S120)에 의해 측정된 전압 변화를 분석하여 상기 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단한다.
이 때, 상기 본딩 패드로 입력전원(Vpp)이 인가되는 순간 평판표시장치의 패 널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출함으로써 TCP 출력핀의 접속 오류 여부를 판단한다.
따라서, TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로 중 선택된 인버터 회로와 입력전원(Vpp)간에 기준 저항(RREF)을 연결하고, 이 기준 저항(RREF ) 양단의 전압 변화를 측정함으로써, TCP 출력핀과 평판표시장치의 전극에 연결되는 본딩 패드의 연결 상태가 정상(Normal) 상태인지 개방(Open) 상태인지 판별할 수 있게 된다.
한편, 도 4b 에 도시한 바와같이, TCP에 내장된 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간의 단락 여부를 판단하는 경우에는 먼저, 전원인가단계(S210)에서 TCP에 내장된 다수의 인버터 회로 중 선택된 하나의 인버터 회로에 연결되는 제 1 출력핀에는 입력전원(Vpp)을, 다른 하나의 인버터 회로에 연결되는 제 2 출력핀에는 접지전원을 각각 인가한다.
그 후, 측정단계(S220)에서 상기 하나의 인버터 회로와 입력전원(Vpp)간에 연결된 기준 저항(RREF) 양단의 전압 변화를 측정한다.
그 다음, 단락판단단계(S230)에서 상기 측정단계(S220)에 의해 측정된 전압 변화를 분석하여 상기 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단한다.
이 때, 상기 제 1 출력핀 및 제 2 출력핀에 전원을 인가하는 순간 평판표시 장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극이 순간적으로 충/방전된 후, 상기 기준 저항(RREF) 양단에 인가되는 전압이 상기 제 1 출력핀과 제 2 출력핀간의 단락 저항(RSHORT)과 상기 기준 저항(RREF)에 의한 분압에 의해 결정되는 전압 레벨로 유지되는 현상을 검출함으로써, 상기 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단한다.
그러므로, TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로 중 선택된 인버터 회로와 입력전원(Vpp)간에 기준 저항(RREF)을 연결하고, 이 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 두 TCP 출력핀간에 단락(Short)이 발생했는지 여부를 판별할 수 있게 된다.
따라서, 위와같이 함에 의해 상기에서 제시한 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치 및 방법과 평판표시장치의 오류 테스트 시스템의 목적을 달성할 수 있게 된다.
이상에서 설명한 바와같은 본 발명에 따른 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치 및 방법과 평판표시장치의 오류 테스트 시스템은 TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로 중 선택된 인버터 회로와 입력전원(Vpp)간에 기준 저항(RREF)을 연결하고, 이 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, TCP 출력핀과 평판표시장치의 전극에 연결되는 본딩 패드의 연결 상태가 개방(Open)/단락(Short)/정상(Normal) 상태인지 평판표시장치를 점등하지 않고도 간접적으로 판별할 수 있는 유용한 효과를 가진다.
본 발명은 첨부된 도면에 의해 참조되는 바람직한 실시예를 중심으로 기술되었지만, 이러한 기재로부터 후술하는 특허청구범위에 의해 포괄되는 범위내에서 본 발명의 범주를 벗어남이 없이 다양한 변형이 가능하다는 것은 명백하다.

Claims (29)

  1. 삭제
  2. TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로의 출력이 평판표시장치의 본딩 패드에 접속되는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치에 있어서,
    상기 다수의 인버터 회로 중 선택된 인버터 회로와 입력전원(Vpp)간에 연결되는 기준 저항(RREF)과;
    상기 본딩 패드로 입력전원이 인가된 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단하되, 상기 본딩 패드로 입력전원이 인가되는 순간, 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출함으로써 TCP 출력핀의 접속 오류 여부를 판단하는 개방 테스트부를;
    포함하여 이루어지는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  3. 제 2 항에 있어서,
    상기 기준 저항(RREF) 양단에 연결되고, 그 양단의 출력 전압 변화를 버퍼링하는 아날로그 버퍼와;
    상기 아날로그 버퍼에 의해 버퍼링된 전압 변화값을 차동 증폭하여 상기 개방 테스트부로 출력하는 차동증폭기를;
    더 포함하는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  4. 제 3 항에 있어서,
    상기 개방 테스트부는:
    상기 차동증폭기로부터 출력되는 신호의 고주파 성분을 통과시키는 하이 패스 필터와;
    상기 하이 패스 필터를 통해 필터링된 신호로부터 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출하는 충방전 검출부와;
    상기 충방전 검출부에 의해 순간 충/방전 현상 검출시에는 정상(Normal) 신호를 발생하고, 미검출시에는 개방(Open) 신호를 발생하는 신호 발생부를;
    포함하는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  5. 삭제
  6. TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로의 출력이 평판표시장치의 본딩 패드에 접속되는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치에 있어서,
    상기 다수의 인버터 회로 중 선택된 하나의 인버터 회로와 입력전원(Vpp)간에 연결되는 기준 저항(RREF)과;
    상기 하나의 인버터 회로에 연결되는 제 1 출력핀에는 입력전원을 인가하고, 다른 하나의 인버터 회로에 연결되는 제 2 출력핀에는 접지전원을 인가한 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하되, 상기 제 1 출력핀 및 제 2 출력핀에 전원을 인가하는 순간, 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극이 순간적으로 충/방전된 후, 상기 기준 저항(RREF) 양단에 인가되는 전압이 상기 제 1 출력핀과 제 2 출력핀간의 단락 저항(RSHORT)과 상기 기준 저항(RREF)에 의한 분압에 의해 결정되는 전압 레벨로 유지되는 현상을 검출함으로써, 상기 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하는 단락 테스트부를;
    포함하여 이루어지는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  7. 제 6 항에 있어서,
    상기 기준 저항(RREF) 양단에 연결되고, 그 양단의 출력 전압 변화를 버퍼링하는 아날로그 버퍼와;
    상기 아날로그 버퍼에 의해 버퍼링된 전압 변화값을 차동 증폭하여 상기 단락 테스트부로 출력하는 차동증폭기를;
    더 포함하는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  8. 제 7 항에 있어서
    상기 단락 테스트부는:
    상기 차동증폭기로부터 출력되는 아날로그 신호를 디지탈 신호로 변환하여 출력하는 A/D 컨버터를;
    포함하는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  9. 제 8 항에 있어서,
    상기 단락 테스트부는:
    상기 차동증폭기로부터 출력되는 신호의 레벨(Level)을 반전시켜 상기 A/D 컨버터로 출력하는 레벨 컨버터를;
    더 포함하는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  10. 삭제
  11. 삭제
  12. TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로의 출력이 평판표시장치의 본딩 패드에 접속되는 평판표시장치의 TCP(Tape Carrier Package) 출력핀 접속 오류 테스트 장치에 있어서,
    상기 다수의 인버터 회로 중 선택된 하나의 인버터 회로와 입력전원(Vpp)간에 연결되는 기준 저항(RREF)과;
    상기 본딩 패드로 입력전원(Vpp)이 인가된 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단하되, 상기 본딩 패드로 입력전원(Vpp)이 인가되는 순간 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출함으로써 TCP 출력핀의 접속 오류 여부를 판단하는 개방 테스트부와;
    상기 하나의 인버터 회로에 연결되는 제 1 출력핀에는 입력전원(Vpp)을 인가하고, 다른 하나의 인버터 회로에 연결되는 제 2 출력핀에는 접지전원을 인가한 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하되, 상기 제 1 출력핀 및 제 2 출력핀에 전원을 인가하는 순간 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극이 순간적으로 충/방전된 후, 상기 기준 저항(RREF) 양단에 인가되는 전압이 상기 제 1 출력핀과 제 2 출력핀간의 단락 저항(RSHORT)과 상기 기준 저항(RREF)에 의한 분압에 의해 결정되는 전압 레벨로 유지되는 현상을 검출함으로써, 상기 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하는 단락 테스트부를;
    포함하여 이루어지는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  13. 제 12 항에 있어서,
    상기 기준 저항(RREF) 양단에 연결되고, 그 양단의 출력 전압 변화를 버퍼링하는 아날로그 버퍼와;
    상기 아날로그 버퍼에 의해 버퍼링된 전압 변화값을 차동 증폭하여 상기 개방 테스트부 및 단락 테스트부로 출력하는 차동증폭기를;
    더 포함하는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  14. 제 13 항에 있어서,
    상기 개방 테스트부는:
    상기 차동증폭기로부터 출력되는 신호의 고주파 성분을 통과시키는 하이 패스 필터와;
    상기 하이 패스 필터를 통해 필터링된 신호로부터 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출하 는 충방전 검출부와;
    상기 충방전 검출부에 의해 순간 충/방전 현상 검출시에는 정상(Normal) 신호를 발생하고, 미검출시에는 개방(Open) 신호를 발생하는 신호 발생부를;
    포함하는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  15. 제 13 항에 있어서,
    상기 단락 테스트부는:
    상기 차동증폭기로부터 출력되는 아날로그 신호를 디지탈 신호로 변환하여 출력하는 A/D 컨버터를;
    포함하는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  16. 제 15 항에 있어서,
    상기 단락 테스트부는:
    상기 차동증폭기로부터 출력되는 신호의 레벨(Level)을 반전시켜 상기 A/D 컨버터로 출력하는 레벨 컨버터를;
    더 포함하는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치.
  17. 삭제
  18. 삭제
  19. 시스템 전반을 제어하는 메인 제어부와; 평판표시장치의 테스트를 위한 적어도 1 이상의 테스트 모듈과; 상기 메인 제어부의 제어하에 상기 테스트 모듈 선택을 위해 스위칭하는 스위칭부과; 평판표시장치의 TCP에 시스템을 접속하기 위한 접속부와; 시스템 전반에 전원을 공급하는 전원공급부를 포함하는 평판표시장치의 오류 테스트 시스템에 있어서,
    상기 테스트 모듈은:
    TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로 중 선택된 하나의 인버터 회로와 입력전원(Vpp)간에 연결되는 기준 저항(RREF)과;
    상기 인버터 회로의 출력이 접속되는 본딩 패드로 입력전원이 인가된 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단하되, 상기 본딩 패드로 입력전원(Vpp)이 인가되는 순간 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출함으로써 TCP 출력핀의 접속 오류 여부를 판단하는 개방 테스트부와;
    상기 하나의 인버터 회로에 연결되는 제 1 출력핀에는 입력전원을 인가하고, 다른 하나의 인버터 회로에 연결되는 제 2 출력핀에는 접지전원을 인가한 상태에서 상기 기준 저항(RREF) 양단의 전압 변화를 측정함으로써, 상기 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하되, 상기 제 1 출력핀 및 제 2 출력핀에 전원을 인가하는 순간 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극이 순간적으로 충/방전된 후, 상기 기준 저항(RREF) 양단에 인가되는 전압이 상기 제 1 출력핀과 제 2 출력핀간의 단락 저항(RSHORT)과 상기 기준 저항(RREF)에 의한 분압에 의해 결정되는 전압 레벨로 유지되는 현상을 검출함으로써, 상기 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하는 단락 테스트부를;
    포함하여 이루어지는 평판표시장치의 TCP 출력핀 접속 오류 테스트 장치인 것을 특징으로 하는 평판표시장치의 오류 테스트 시스템.
  20. 제 19 항에 있어서,
    상기 기준 저항(RREF) 양단에 연결되고, 그 양단의 출력 전압 변화를 버퍼링하는 아날로그 버퍼와;
    상기 아날로그 버퍼에 의해 버퍼링된 전압 변화값을 차동 증폭하여 상기 개방 테스트부 및 단락 테스트부로 출력하는 차동증폭기를;
    더 포함하는 것을 특징으로 하는 평판표시장치의 오류 테스트 시스템.
  21. 제 20 항에 있어서,
    상기 개방 테스트부는:
    상기 차동증폭기로부터 출력되는 신호의 고주파 성분을 통과시키는 하이 패스 필터와;
    상기 하이 패스 필터를 통해 필터링된 신호로부터 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출하는 충방전 검출부와;
    상기 충방전 검출부에 의해 순간 충/방전 현상 검출시에는 정상(Normal) 신호를 발생하고, 미검출시에는 개방(Open) 신호를 발생하는 신호 발생부를;
    포함하는 것을 특징으로 하는 평판표시장치의 오류 테스트 시스템.
  22. 제 20 항에 있어서,
    상기 단락 테스트부는:
    상기 차동증폭기로부터 출력되는 아날로그 신호를 디지탈 신호로 변환하여 출력하는 A/D 컨버터를;
    포함하는 것을 특징으로 하는 특징으로 하는 평판표시장치의 오류 테스트 시스템.
  23. 제 22 항에 있어서,
    상기 단락 테스트부는:
    상기 차동증폭기로부터 출력되는 신호의 레벨(Level)을 반전시켜 상기 A/D 컨버터로 출력하는 레벨 컨버터를;
    더 포함하는 것을 특징으로 하는 특징으로 하는 평판표시장치의 오류 테스트 시스템.
  24. 제 19 항에 있어서,
    상기 테스트 모듈로부터 출력된 신호를 외부의 컴퓨터(Computer) 장치로 출력하기 위한 통신부를;
    더 포함하는 것을 특징으로 하는 평판표시장치의 오류 테스트 시스템.
  25. 제 24 항에 있어서,
    상기 컴퓨터 장치는:
    상기 테스트 모듈로부터 수신한 신호로부터 평판표시장치의 오류정보를 화면 출력하는 것을 특징으로 하는 평판표시장치의 오류 테스트 시스템.
  26. 삭제
  27. TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로의 출력이 평판표시장치의 본딩 패드에 접속되는 평판표시장치의 TCP 출력핀 접속 오류 테스트 방법에 있어서,
    상기 다수의 인버터 회로 중 선택된 하나의 인버터 회로와 접속되는 본딩 패드로 입력전원(Vpp)을 인가하는 전원인가단계와;
    상기 하나의 인버터 회로와 입력전원(Vpp)간에 연결된 기준 저항(RREF) 양단의 전압 변화를 측정하는 측정단계와;
    상기 측정단계에 의해 측정된 전압 변화를 분석하여 상기 인버터 회로의 출력과 상기 본딩 패드의 연결 여부를 판단하되, 상기 본딩 패드로 입력전원(Vpp)이 인가되는 순간 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극에 순간 충/방전이 일어나는 현상을 검출함으로써 TCP 출력핀의 접속 오류 여부를 판단하는 개방판단단계를;
    를 포함하여 이루어지는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 방법.
  28. 삭제
  29. TCP(Tape Carrier Package)에 내장된 다수의 인버터 회로의 출력이 평판표시장치의 본딩 패드에 접속되는 평판표시장치의 TCP 출력핀 접속 오류 테스트 방법에 있어서,
    상기 다수의 인버터 회로 중 선택된 하나의 인버터 회로에 연결되는 제 1 출력핀에는 입력전원(Vpp)을, 다른 하나의 인버터 회로에 연결되는 제 2 출력핀에는 접지전원을 각각 인가하는 전원인가단계와;
    상기 하나의 인버터 회로와 입력전원(Vpp)간에 연결된 기준 저항(RREF) 양단의 전압 변화를 측정하는 측정단계와;
    상기 측정단계에 의해 측정된 전압 변화를 분석하여 상기 두 인버터 회로에 각각 연결된 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하되, 상기 제 1 출력핀 및 제 2 출력핀에 전원을 인가하는 순간 평판표시장치의 패널 전극의 기생캐패시터(CPDP)에 의해 상기 전극이 순간적으로 충/방전된 후, 상기 기준 저항(RREF) 양단에 인가되는 전압이 상기 제 1 출력핀과 제 2 출력핀간의 단락 저항(RSHORT)과 상기 기준 저항(RREF)에 의한 분압에 의해 결정되는 전압 레벨로 유지되는 현상을 검출함으로써, 상기 제 1 출력핀 및 제 2 출력핀간의 단락(Short) 여부를 판단하는 단락판단단계를;
    를 포함하여 이루어지는 것을 특징으로 하는 평판표시장치의 TCP 출력핀 접속 오류 테스트 방법.
KR1020040077990A 2004-09-30 2004-09-30 평판표시장치의 ｔｃｐ 출력핀 접속 오류 테스트 장치 및방법과 평판표시장치의 오류 테스트 시스템 KR100696856B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040077990A KR100696856B1 (ko) 2004-09-30 2004-09-30 평판표시장치의 ｔｃｐ 출력핀 접속 오류 테스트 장치 및방법과 평판표시장치의 오류 테스트 시스템
TW093136304A TWI262465B (en) 2004-09-30 2004-11-25 Contact error testing apparatus and method for TCP output pin of flat panel display, and error testing system for flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040077990A KR100696856B1 (ko) 2004-09-30 2004-09-30 평판표시장치의 ｔｃｐ 출력핀 접속 오류 테스트 장치 및방법과 평판표시장치의 오류 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20060029024A KR20060029024A (ko) 2006-04-04
KR100696856B1 true KR100696856B1 (ko) 2007-03-20

Family

ID=37139538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077990A KR100696856B1 (ko) 2004-09-30 2004-09-30 평판표시장치의 ｔｃｐ 출력핀 접속 오류 테스트 장치 및방법과 평판표시장치의 오류 테스트 시스템

Country Status (2)

Country Link
KR (1) KR100696856B1 (ko)
TW (1) TWI262465B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707401B1 (ko) * 2004-10-01 2007-04-13 마이크로 인스펙션 주식회사 평판 디스플레이 패널에 장착되는 드라이버 ｉｃ 또는ｔｃｐ의 장착결함 검사장치
CN102798787B (zh) * 2011-05-24 2014-12-10 宸鸿光电科技股份有限公司 电子设备及其断路检测系统与断路检测方法
DE102016100561A1 (de) * 2016-01-14 2017-07-20 Pac Tech - Packaging Technologies Gmbh Verfahren zur Platzierung und Kontaktierung eines Prüfkontakts
CN109342840A (zh) * 2018-11-16 2019-02-15 东莞市博展机械科技有限公司 带针脚接触检测功能的共模测试治具以及共模测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935208A (ja) 1982-08-20 1984-02-25 Mitsubishi Electric Corp シ−ケンサ−の過負荷チエツク装置
JPH06331674A (ja) * 1993-05-19 1994-12-02 Nippon Inter Electronics Corp ソリッド・ステート・リレーの特性試験回路
KR960018603A (ko) * 1994-11-10 1996-06-17 이희종 피씨비(pcb) 검사장치
KR19980067096A (ko) * 1997-01-31 1998-10-15 이대원 와이어 끊어짐 검출 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935208A (ja) 1982-08-20 1984-02-25 Mitsubishi Electric Corp シ−ケンサ−の過負荷チエツク装置
JPH06331674A (ja) * 1993-05-19 1994-12-02 Nippon Inter Electronics Corp ソリッド・ステート・リレーの特性試験回路
KR960018603A (ko) * 1994-11-10 1996-06-17 이희종 피씨비(pcb) 검사장치
KR19980067096A (ko) * 1997-01-31 1998-10-15 이대원 와이어 끊어짐 검출 장치

Also Published As

Publication number Publication date
TWI262465B (en) 2006-09-21
TW200611226A (en) 2006-04-01
KR20060029024A (ko) 2006-04-04

Similar Documents

Publication Publication Date Title
US5057774A (en) Apparatus for measuring the quiescent current of an integrated monolithic digital circuit
US7076385B2 (en) System and method for calibrating signal paths connecting a device under test to a test system
US7733164B2 (en) Semiconductor device with decoupling capacitance controlled and control method for the same
US20170300148A1 (en) Capacitance measurement circuit
CN101551986A (zh) 显示装置的驱动电路和驱动电路的测试电路以及测试方法
US5959463A (en) Semiconductor test apparatus for measuring power supply current of semiconductor device
CN107229301B (zh) 电压调节器
US20060279321A1 (en) Control system and control method for checking the function of liquid crystal displays
KR100696856B1 (ko) 평판표시장치의 ｔｃｐ 출력핀 접속 오류 테스트 장치 및방법과 평판표시장치의 오류 테스트 시스템
US6262585B1 (en) Apparatus for I/O leakage self-test in an integrated circuit
TW428103B (en) A circuit and method for fully on-chip wafer level burn-in test
US20140125419A1 (en) Method and system for testing oscillator circuit
US6470466B1 (en) Integration type input circuit and method of testing it
US20090146981A1 (en) Light detection system and related method
US6400650B1 (en) Pulse width detection
US8228384B2 (en) Circuit testing apparatus
US20090212760A1 (en) Supply current based testing of CMOS output stages
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
US7489153B2 (en) Semiconductor memory device
US20070216395A1 (en) Method and Circuit Arrangement for the Self-Testing of a Reference Voltage in Electronic Components
JP2002300013A (ja) 遅延回路
US6898543B2 (en) In-system testing of an oscillator
US7646206B2 (en) Apparatus and method for measuring the current consumption and the capacitance of a semiconductor device
KR100707401B1 (ko) 평판 디스플레이 패널에 장착되는 드라이버 ｉｃ 또는ｔｃｐ의 장착결함 검사장치
KR100933804B1 (ko) 다중 모드 반도체 메모리에서 모드 선택 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130312

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140312

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee