KR100696774B1 - A method for forming a capacitor of a semiconductor device - Google Patents

A method for forming a capacitor of a semiconductor device Download PDF

Info

Publication number
KR100696774B1
KR100696774B1 KR1020000081773A KR20000081773A KR100696774B1 KR 100696774 B1 KR100696774 B1 KR 100696774B1 KR 1020000081773 A KR1020000081773 A KR 1020000081773A KR 20000081773 A KR20000081773 A KR 20000081773A KR 100696774 B1 KR100696774 B1 KR 100696774B1
Authority
KR
South Korea
Prior art keywords
storage electrode
forming
etching
etching process
contact plug
Prior art date
Application number
KR1020000081773A
Other languages
Korean (ko)
Other versions
KR20020052483A (en
Inventor
이상도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000081773A priority Critical patent/KR100696774B1/en
Publication of KR20020052483A publication Critical patent/KR20020052483A/en
Application granted granted Critical
Publication of KR100696774B1 publication Critical patent/KR100696774B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 고집적화된 소자의 정전용량을 충분히 확보할 수 있는 콘케이브형 ( concave type ) 캐패시터를 형성하기 위하여 콘택플러그로 사용되는 폴리실리콘과 하부전극용 도전층으로 사용되는 금속층의 전기적 저항 특성을 향상시키고 상기 금속층의 불순물이 확산되는 현상을 방지하는 장벽금속층을 형성하기 위하여, 반도체기판 상에 비트라인 및 저장전극 콘택플러그를 형성하고 전체표면상부에 평탄화된 절연막을 형성한 다음, 상기 절연막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 영역을 정의하되, 상기 절연막 식각공정을 수직하게 식각하는 제1차 식각공정과 경사지게 식각하는 제2차 식각공정으로 나누어 실시하고 상기 노출된 저장전극 콘택플러그 표면에만 장벽금속층을 형성한 다음, 상기 전체표면상부에 저장전극용 도전층을 형성하고 전면식각 공정을 이용하여 각각의 저장전극 영역에 격리된 저장전극을 형성하는 공정으로 반도체소자의 제조 공정을 단축시키며 특성 열화를 방지하여 그에 따른 반도체소자의 생산성을 향상시키고 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a capacitor of a semiconductor device, wherein a conductive layer for polysilicon and a lower electrode used as a contact plug to form a concave type capacitor capable of sufficiently securing the capacitance of a highly integrated device. In order to improve the electrical resistance characteristics of the metal layer used as a barrier and to form a barrier metal layer to prevent the diffusion of impurities in the metal layer, bit lines and storage electrode contact plugs are formed on the semiconductor substrate and the insulating film is flattened over the entire surface. Next, the storage layer may be formed by etching the insulating layer to expose the storage electrode contact plug, and the insulating layer may be divided into a first etching process of vertically etching the insulating layer and a second etching process of obliquely etching. The barrier metal layer only on the exposed storage electrode contact plug surface. After the formation, forming a conductive layer for the storage electrode on the entire surface and forming a storage electrode isolated in each storage electrode region by using a front etching process to shorten the manufacturing process of the semiconductor device and to prevent deterioration of characteristics As a result, the productivity of the semiconductor device is improved and the characteristics and reliability of the semiconductor device are improved.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}A method for forming a capacitor of a semiconductor device

도 1a 내지 도 1c 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.1A to 1C are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

11 : 비트라인 13 : 저장전극 콘택플러그11: bit line 13: storage electrode contact plug

15 : 질화막 17 : 저장전극용 산화막15 nitride film 17 oxide film for storage electrode

21 : 감광막패턴 23 : 티타늄실리사이드층21: photosensitive film pattern 23: titanium silicide layer

25 : 저장전극용 도전층 27 : 유전체막25 conductive layer for storage electrode 27 dielectric film

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 고집적화된 소자의 정전용량을 충분히 확보할 수 있는 콘케이브형 ( concave type ) 캐패시터를 형성하기 위하여 콘택플러그로 사용되는 폴리실리콘과 하부전극용 도전층으로 사용되는 금속층의 전기적 저항 특성을 향상시키고 상기 금속층의 불순물이 확산되는 현상을 방지하는 장벽금속층을 형성하는 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a capacitor of a semiconductor device, and in particular, to conducting a conductive plug for a polysilicon and a lower electrode used as a contact plug to form a concave type capacitor capable of sufficiently securing the capacitance of a highly integrated device. The present invention relates to a technique for forming a barrier metal layer to improve the electrical resistance characteristics of the metal layer used as the layer and to prevent the diffusion of impurities in the metal layer.

반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.As semiconductor devices are highly integrated and cell size is reduced, it is difficult to secure a capacitance that is proportional to the surface area of the storage electrode.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.In particular, in a DRAM device having a unit cell composed of one MOS transistor and a capacitor, it is important to reduce the area while increasing the capacitance of a capacitor, which occupies a large area on a chip, which is an important factor for high integration of the DRAM device.

그래서, ( εo × εr × A ) / T ( 단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 저장전극의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.Thus, the capacitance C of the capacitor represented by (εo × εr × A) / T (where, εo is the dielectric constant of the dielectric, εr is the dielectric constant of the dielectric film, A is the area of the storage electrode and T is the thickness of the dielectric film). In order to increase the dielectric constant, a material having a high dielectric constant was used as the dielectric film, a thin dielectric film was formed, or the surface area of the storage electrode was increased.

기존 콘케이브 형태의 캐패시터 형성공정은 저장전극을 형성하고 이들을 분리시키는 CMP 공정을 실시한다. In the conventional concave-type capacitor forming process, a CMP process for forming storage electrodes and separating them is performed.

그러나, 상기 CMP 공정은 고가이며 공정 균일성 확보가 어렵다. However, the CMP process is expensive and difficult to secure process uniformity.

다시말하면, 웨이퍼의 전체 다이(die)를 분리시키기 위한 CMP 공정시 특정 지역의 저장전극용 산화막 손실이 증가되어 저장전극의 높이를 감소시키는 결과를 초래한다. In other words, in the CMP process for separating the entire die of the wafer, oxide loss for the storage electrode in a specific region is increased, resulting in a decrease in the height of the storage electrode.

도시되지않았으나, 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다. Although not shown, it is a cross-sectional view showing a capacitor forming method of a semiconductor device according to the prior art.

먼저, 반도체기판 상에 소자분리막, 불순물 접합영역, 워드라인, 비트라인 및 저장전극 콘택플러그를 형성하고 그 상부를 평탄화시키는 층간절연막을 형성한 다.First, an isolation layer, an impurity junction region, a word line, a bit line, and a storage electrode contact plug are formed on a semiconductor substrate, and an interlayer insulating layer is formed to planarize an upper portion thereof.

이때, 상기 저장전극용 콘택플러그는 폴리실리콘으로 형성한다. In this case, the contact plug for the storage electrode is formed of polysilicon.

그 다음, 전체표면상부에 티타늄막을 증착하고 열처리하여 상기 콘택플러그와 반응시켜 티타늄실리사이드층을 형성하고 남은 티타늄막을 제거한다. Then, a titanium film is deposited on the entire surface and heat treated to react with the contact plug to form a titanium silicide layer and remove the remaining titanium film.

그리고, 전체표면상부에 티타늄질화막을 형성함으로써 장벽금속층을 형성한다. Then, a barrier metal layer is formed by forming a titanium nitride film on the entire surface.

그 다음, 전체표면상부에 질화막과 저장전극용 산화막을 순차적으로 형성한다. Then, a nitride film and an oxide film for a storage electrode are sequentially formed on the entire surface.

그리고, 저장전극 마스크를 이용한 사진식각공정으로 상기 질화막과 저장전극용 산화막을 패터닝하여 상기 저장전극 콘택플러그(도시안됨)를 노출시켜 저장전극 영역을 정의한다. The nitride electrode and the oxide layer for the storage electrode are patterned by a photolithography process using a storage electrode mask to expose the storage electrode contact plug (not shown) to define a storage electrode region.

그 다음, 상기 저장전극 영역의 표면에 저장전극용 도전층을 형성하되, 상기 저장전극 콘택플러그 상측에 구비되는 장벽금속층을 통하여 상기 콘택플러그에 접속되도록 형성한다. Next, a conductive layer for a storage electrode is formed on a surface of the storage electrode region, and is formed to be connected to the contact plug through a barrier metal layer provided on the storage electrode contact plug.

그리고, 상기 저장전극 영역을 매립하는 감광막을 도포하고 후속 평탄화공정으로 상기 감광막을 전면식각하고, 상기 저장전극용 산화막 상부의 저장전극용 도전층을 식각하여 각각의 저장전극 영역에 저장전극용 도전층을 격리시켜 형성한다. In addition, the photoresist layer filling the storage electrode region is coated and the photoresist layer is etched by a subsequent planarization process, and the storage electrode conductive layer on the oxide layer for the storage electrode is etched to etch the storage electrode conductive layer in each storage electrode region. To isolate.

그리고, 상기 저장전극 영역에 남은 감광막을 제거하고 전체표면상부에 유전체막과 플레이트전극을 형성하여 캐패시터를 형성한다. Then, the photoresist film remaining in the storage electrode region is removed, and a dielectric film and a plate electrode are formed on the entire surface to form a capacitor.

상기한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 장벽 금속층으로 사용되는 티타늄질화막의 증착공정시 상기 티타늄질화막에 크랙 ( crack ) 이 유발되거나 저장전극용 콘택홀을 매립하는 콘택플러그 형성공정시 보이드가 유발될 수 있는 문제점이 있다. 그리고, 상기 문제점을 해결하기 위하여 평탄화식각공정을 과도하기 실시하는 경우 비트라인이 손상될 수 있는 문제점이 있다. As described above, the method of forming a capacitor of a semiconductor device according to the related art includes a process of forming a contact plug in which a crack is caused in the titanium nitride film or a contact hole for a storage electrode is filled during the deposition process of a titanium nitride film used as a barrier metal layer. There is a problem that can cause sea voids. In addition, when excessively performing the planarization etching process to solve the above problem, there is a problem that the bit line may be damaged.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해소시키기 위하여, 콘택 식각 공정 및 티타늄질화막 증착공정후 평탄화식각공정을 실시하지 않고 장벽금속층을 형성하여 소자의 특성 열화를 방지할 수 있는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다. In order to solve the problems of the prior art as described above, a capacitor of a semiconductor device capable of preventing the deterioration of device characteristics by forming a barrier metal layer without performing a planar etching process after a contact etching process and a titanium nitride film deposition process. The purpose is to provide a formation method.

상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
반도체기판 상에 비트라인 및 저장전극 콘택플러그가 형성된 층간절연막을 형성하는 공정과,
전체표면상부에 평탄화된 절연막을 형성하는 공정과,
상기 절연막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 영역을 정의하되, 상기 절연막 식각공정을 수직하게 식각하는 제1차 식각공정과 경사지게 식각하는 제2차 식각공정으로 나누어 실시하는 공정과,
상기 노출된 저장전극 콘택플러그 표면에만 장벽금속층을 형성하는 공정과,
전체표면상부에 저장전극용 도전층을 형성하고 전면식각 공정을 이용하여 각각의 저장전극 영역에 격리된 저장전극을 형성하는 공정과,
전체표면상부에 유전체막과 플레이트전극을 형성하는 공정을 포함하는 것과,
상기 저장전극 콘택플러그는 폴리실리콘으로 형성하는 것과,
상기 절연막은 질화막과 저장전극용 산화막의 적층구조로 구비되는 것과,
상기 제1차 식각공정은 CO, Ar, C4F8, O2 가스를 소오스 가스로 사용하는 1011∼1013/㎤ 의 고밀도 플라즈마를 이용하여 실시하되, 상기 제1차 식각공정은 30∼70 mTorr 의 압력, 1300∼1900 와트의 전력, 30∼80 ℃ 의 전극 온도를 갖는 조건으로 실시하는 것과,
상기 제2차 식각공정은 Ar,C4F8,O2 가스를 소오스 가스로 사용하는 1011∼1013/㎤ 의 고밀도 플라즈마를 이용하여 상기 절연막을 경사지게 식각하여 실시하되, 상기 제2차 식각공정은 30∼70 mTorr 의 압력, 1300∼1900 와트의 전력, 30∼80 ℃ 의 전극 온도를 갖는 조건에서 실시하는 것과,
상기 장벽금속층은 노출된 콘택플러그를 포함한 전체표면상부에 티타늄막을 증착하고 열처리공정을 실시하여 상기 콘택플러그 표면에 티타늄실리사이드층을 형성하고 다른 부분에 남은 티타늄막을 제거하여 형성하되, 상기 티타늄막의 제거공정은 스핀 회전수를 3000∼6000 RPM 으로 하는 스핀 식각장치 ( spin etcher )에서 HF : ( NH3F + H2O ) 의 비율을 1 : 250∼350 정도로 하는 용액을 이용하여 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
Capacitor forming method of a semiconductor device according to the present invention for achieving the above object,
Forming an interlayer insulating film having bit lines and storage electrode contact plugs formed on the semiconductor substrate;
Forming a planarized insulating film over the entire surface;
Defining a storage electrode region to expose the storage electrode contact plug by etching the insulating layer, wherein the insulating layer is divided into a first etching process of vertically etching the insulating layer and a second etching process of etching obliquely;
Forming a barrier metal layer only on the exposed storage electrode contact plug surface;
Forming a storage electrode conductive layer on the entire surface and forming a storage electrode isolated in each storage electrode region by using a front etching process;
Forming a dielectric film and a plate electrode over the entire surface thereof;
The storage electrode contact plug is formed of polysilicon,
The insulating film is provided with a stacked structure of a nitride film and an oxide film for a storage electrode,
The first etching process is performed using a high density plasma of 10 11 ~ 10 13 / cm 3 using CO, Ar, C 4 F 8 , O 2 gas as the source gas, the first etching process is 30 ~ Performing at a condition having a pressure of 70 mTorr, a power of 1300 to 1900 watts, and an electrode temperature of 30 to 80 캜;
The second etching process is performed by inclining the insulating film using a high density plasma of 10 11 to 10 13 / cm 3 using Ar, C 4 F 8 , O 2 gas as the source gas, but the second etching is performed. The step is carried out under conditions having a pressure of 30 to 70 mTorr, a power of 1300 to 1900 watts, and an electrode temperature of 30 to 80 ° C,
The barrier metal layer is formed by depositing a titanium film on the entire surface including the exposed contact plug and performing a heat treatment process to form a titanium silicide layer on the contact plug surface and to remove the remaining titanium film on the other part, wherein the titanium film is removed. Is characterized in that it is carried out using a solution such that the ratio of HF: (NH 3 F + H 2 O) is about 1: 250 to 350 in a spin etcher having a spin rotational speed of 3000 to 6000 RPM. .
Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

도 1a 내지 도 1c 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다. 1A to 1C are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 1a를 참조하면, 상기 반도체기판(도시안됨) 상에 소자분리막, 불순물 접합영역, 워드라인, 비트라인(11) 및 저장전극 콘택플러그(13)가 구비되는 평탄화된 층간절연막(도시안됨)을 형성한다. Referring to FIG. 1A, a planarized interlayer insulating film (not shown) including an isolation layer, an impurity junction region, a word line, a bit line 11, and a storage electrode contact plug 13 is formed on the semiconductor substrate (not shown). Form.

이때, 상기 콘택플러그(13)는 폴리실리콘으로 형성한 것이다. In this case, the contact plug 13 is formed of polysilicon.

그 다음, 전체표면상부에 질화막(15) 및 저장전극용 산화막(17)을 형성한다. Then, a nitride film 15 and an oxide film 17 for a storage electrode are formed over the entire surface.

그리고, 상기 저장전극용 산화막(17) 상부에 감광막패턴(21)을 형성한다. The photoresist pattern 21 is formed on the storage electrode oxide layer 17.

이때, 상기 감광막패턴(21)은 저장전극 영역을 정의할 수 있도록 저장전극 마스크를 이용한 노광 및 현상공정으로 형성한 것이다. In this case, the photoresist pattern 21 is formed by an exposure and development process using a storage electrode mask to define a storage electrode region.

도 1b를 참조하면, 상기 감광막패턴(21)을 마스크로하여 상기 저장전극용 산화막(17) 및 질화막(15)을 식각하여 상기 콘택플러그(13)를 노출시키는 저장전극 영역을 형성한다. 여기서, 상기 식각공정은 과도식각공정을 수반하여 상기 콘택플러그(13) 표면을 부분식각한다. 그리고, 상기 콘택플러그(13)와 저장전극용 산화막(17)의 식각선택비 차이를 20 ∼ 1 정도로 하여 실시한다. Referring to FIG. 1B, the storage electrode oxide layer 17 and the nitride layer 15 are etched using the photoresist pattern 21 as a mask to form a storage electrode region exposing the contact plug 13. In this case, the etching process may partially etch the surface of the contact plug 13 in accordance with the transient etching process. Then, the etching selectivity difference between the contact plug 13 and the storage electrode oxide film 17 is about 20 to 1.

한편, 상기 저장전극용 산화막(17) 및 질화막(15)의 식각공정은 다음과 같다. The etching process of the oxide layer 17 and the nitride layer 15 for the storage electrode is as follows.                     

먼저, CO, Ar, C4F8, O2 가스를 소오스 가스로 사용하는 1011∼1013/㎤ 의 고밀도 플라즈마를 이용하여 상기 저장전극용 산화막(17)을 수직하게 제1차 식각공정을 실시한다. 이때, 상기 제1차 식각공정은 30∼70 mTorr 의 압력, 1300∼1900 와트의 전력, 30∼80 ℃ 의 전극 온도를 갖는 조건으로 실시한다. First, the first etching process is performed vertically on the oxide layer 17 of the storage electrode using a high density plasma of 10 11 to 10 13 / cm 3 using CO, Ar, C 4 F 8 and O 2 gas as the source gas. Conduct. In this case, the first etching process is carried out under the conditions having a pressure of 30 to 70 mTorr, power of 1300 to 1900 watts, electrode temperature of 30 to 80 ℃.

그리고, Ar,C4F8,O2 가스를 소오스 가스로 사용하는 1011∼1013/㎤ 의 고밀도 플라즈마를 이용하여 상기 저장전극용 산화막(17)을 경사지게 제2차 식각공정을 실시한다. 이때, 상기 제2차 식각공정은 30∼70 mTorr 의 압력, 1300∼1900 와트의 전력, 30∼80 ℃ 의 전극 온도를 갖는 조건으로 실시한다. Then, the secondary etching process is performed to incline the oxide film 17 for the storage electrode using a high density plasma of 10 11 to 10 13 / cm 3 using Ar, C 4 F 8 , O 2 gas as the source gas. In this case, the second etching process is carried out under the conditions having a pressure of 30 to 70 mTorr, a power of 1300 to 1900 watts, and an electrode temperature of 30 to 80 ℃.

그 다음, 상기 노출된 콘택플러그(13)를 포함한 전체표면상부에 티타늄막을 증착하고 열처리공정을 실시하여 상기 콘택플러그(13) 표면에 티타늄실리사이드층(23)을 형성하고 다른 부분에 남은 티타늄막을 제거한다. Then, a titanium film is deposited on the entire surface including the exposed contact plug 13 and a heat treatment is performed to form a titanium silicide layer 23 on the surface of the contact plug 13 and to remove the remaining titanium film on the other portion. do.

이때, 상기 티타늄막의 제거공정은 스핀 회전수를 3000∼6000 RPM 으로 하는 스핀 식각장치 ( spin etcher )에서 HF : ( NH3F + H2O ) 의 비율을 1 : 250∼350 정도로 하는 용액을 이용하여 실시함으로써 저장전극용 산화막(17)의 손상을 최소화하여 실시한 것이다. In this case, the titanium film removal process uses a solution having a ratio of HF: (NH 3 F + H 2 O) of about 1: 250 to 350 in a spin etcher having a spin rotational speed of 3000 to 6000 RPM. This is done by minimizing damage to the oxide film 17 for the storage electrode.

도 1c를 참조하면, 상기 티타늄실리사이드층(23)을 포함한 전체표면상부에 하부전극인 저장전극용 도전층(25)을 형성한다. 이때, 상기 저장전극용 도전층(25)은 이리듐, 루테늄, 백금 등과 같은 금속으로 형성한다. Referring to FIG. 1C, a conductive layer 25 for a storage electrode, which is a lower electrode, is formed on an entire surface including the titanium silicide layer 23. In this case, the storage electrode conductive layer 25 is formed of a metal such as iridium, ruthenium, platinum, or the like.                     

그리고, 전체표면상부에 감광막(도시안됨)을 도포하고 전면식각 공정으로 상기 저장전극용 산화막(17) 상부의 저장전극용 도전층(25)을 식각하여 각각의 저장전극 영역에만 저장전극용 도전층(25)을 패터닝하여 저장전극을 형성한다.Then, a photoresist (not shown) is applied on the entire surface, and the conductive layer 25 for the storage electrode on the storage electrode oxide layer 17 is etched by the entire surface etching process, so that only the storage electrode conductive layer is formed in each storage electrode region. (25) is patterned to form a storage electrode.

그 다음, 전체표면상부에 유전체막(27)과 상부전극인 플레이트전극(도시안됨)을 형성하여 캐패시터를 형성한다. Next, a capacitor is formed by forming a dielectric film 27 and a plate electrode (not shown) which is an upper electrode on the entire surface.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 저장전극용 콘택플러그 형성공정시 필요없는 평탄화식각공정, 즉 CMP 공정을 생략할 수 있어 공정을 단축시키고 그에 따른 특성 열화를 방지하여 반도체소자의 특성을 향상시키고 생산성을 향상시킬 수 있는 효과를 제공한다. As described above, the method for forming a capacitor of a semiconductor device according to the present invention can eliminate a planar etching process, that is, a CMP process, which is unnecessary in the process of forming a contact plug for a storage electrode, thereby shortening the process and preventing deterioration of characteristics. It provides an effect that can improve the characteristics of the semiconductor device and improve the productivity.

Claims (9)

반도체기판 상에 비트라인 및 저장전극 콘택플러그가 형성된 층간절연막을 형성하는 공정과,Forming an interlayer insulating film having bit lines and storage electrode contact plugs formed on the semiconductor substrate; 전체표면상부에 평탄화된 절연막을 형성하는 공정과,Forming a planarized insulating film over the entire surface; 상기 절연막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 영역을 정의하되, 상기 절연막 식각공정을 수직하게 식각하는 제1차 식각공정과 경사지게 식각하는 제2차 식각공정으로 나누어 실시하는 공정과,Defining a storage electrode region to expose the storage electrode contact plug by etching the insulating layer, wherein the insulating layer is divided into a first etching process of vertically etching the insulating layer and a second etching process of etching obliquely; 상기 노출된 저장전극 콘택플러그 표면에만 장벽금속층을 형성하는 공정과,Forming a barrier metal layer only on the exposed storage electrode contact plug surface; 전체표면상부에 저장전극용 도전층을 형성하고 전면식각 공정을 이용하여 각각의 저장전극 영역에 격리된 저장전극을 형성하는 공정과,Forming a storage electrode conductive layer on the entire surface and forming a storage electrode isolated in each storage electrode region by using a front etching process; 전체표면상부에 유전체막과 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.A method of forming a capacitor of a semiconductor device comprising the step of forming a dielectric film and a plate electrode on the entire surface. 제 1 항에 있어서, The method of claim 1, 상기 저장전극 콘택플러그는 폴리실리콘으로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.And the storage electrode contact plug is formed of polysilicon. 제 1 항에 있어서, The method of claim 1, 상기 절연막은 질화막과 저장전극용 산화막의 적층구조로 구비되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.And the insulating film has a laminated structure of a nitride film and an oxide film for a storage electrode. 제 1 항에 있어서, The method of claim 1, 상기 제1차 식각공정은 CO, Ar, C4F8 및 O2 가스를 소오스 가스로 사용하는 1011∼1013/㎤ 의 고밀도 플라즈마를 이용하여 실시하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.The first etching process is a capacitor forming method of a semiconductor device, characterized in that using a high density plasma of 10 11 ~ 10 13 / cm 3 using CO, Ar, C 4 F 8 and O 2 gas as the source gas . 제 4 항에 있어서, The method of claim 4, wherein 상기 제1차 식각공정은 30∼70 mTorr 의 압력, 1300∼1900 와트의 전력, 30∼80 ℃ 의 전극 온도를 갖는 조건으로 실시하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.Wherein the first etching process is performed under conditions having a pressure of 30 to 70 mTorr, a power of 1300 to 1900 watts, and an electrode temperature of 30 to 80 ° C. 제 1 항에 있어서, The method of claim 1, 상기 제2차 식각공정은 Ar,C4F8 및 O2 가스를 소오스 가스로 사용하는 1011∼1013/㎤ 의 고밀도 플라즈마를 이용하여 상기 절연막을 경사지게 식각하여 실시하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.The second etching process is a semiconductor device characterized in that the inclined etching of the insulating film using a high density plasma of 10 11 ~ 10 13 / cm 3 using Ar, C 4 F 8 and O 2 gas as the source gas Capacitor formation method. 제 6 항에 있어서, The method of claim 6, 상기 제2차 식각공정은 30∼70 mTorr 의 압력, 1300∼1900 와트의 전력, 30∼80 ℃ 의 전극 온도를 갖는 조건에서 실시하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.Wherein the second etching process is performed under conditions having a pressure of 30 to 70 mTorr, a power of 1300 to 1900 watts, and an electrode temperature of 30 to 80 ° C. 제 1 항에 있어서, The method of claim 1, 상기 장벽금속층은 노출된 콘택플러그를 포함한 전체표면상부에 티타늄막을 증착하고 열처리공정을 실시하여 상기 콘택플러그 표면에 티타늄실리사이드층을 형성하고 다른 부분에 남은 티타늄막을 제거하여 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.The barrier metal layer is formed by depositing a titanium film on the entire surface including an exposed contact plug and performing a heat treatment process to form a titanium silicide layer on the contact plug surface and to remove the remaining titanium film on other portions. Capacitor formation method. 제 8 항에 있어서, The method of claim 8, 상기 티타늄막의 제거공정은 스핀 회전수를 3000∼6000 RPM 으로 하는 스핀 식각장치 ( spin etcher )에서 HF : ( NH3F + H2O ) 의 비율을 1 : 250∼350 인 용액을 이용하여 실시하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.The removal process of the titanium film is carried out using a solution having a ratio of HF: (NH 3 F + H 2 O) of 1: 250 to 350 in a spin etcher having a spin rotational speed of 3000 to 6000 RPM. A method of forming a capacitor of a semiconductor device, characterized in that.
KR1020000081773A 2000-12-26 2000-12-26 A method for forming a capacitor of a semiconductor device KR100696774B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000081773A KR100696774B1 (en) 2000-12-26 2000-12-26 A method for forming a capacitor of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000081773A KR100696774B1 (en) 2000-12-26 2000-12-26 A method for forming a capacitor of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20020052483A KR20020052483A (en) 2002-07-04
KR100696774B1 true KR100696774B1 (en) 2007-03-19

Family

ID=27685792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000081773A KR100696774B1 (en) 2000-12-26 2000-12-26 A method for forming a capacitor of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100696774B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630695B1 (en) 2004-08-04 2006-10-02 삼성전자주식회사 Method of manufacturing semiconductor memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000012028A (en) * 1998-07-28 2000-02-25 칼 하인쯔 호르닝어 Tapered electrode for stacked capacitors
KR20000038672A (en) * 1998-12-08 2000-07-05 김영환 Method for manufacturing capacitor
KR20000048374A (en) * 1998-12-28 2000-07-25 마찌다 가쯔히꼬 Method of fabricating semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000012028A (en) * 1998-07-28 2000-02-25 칼 하인쯔 호르닝어 Tapered electrode for stacked capacitors
KR20000038672A (en) * 1998-12-08 2000-07-05 김영환 Method for manufacturing capacitor
KR20000048374A (en) * 1998-12-28 2000-07-25 마찌다 가쯔히꼬 Method of fabricating semiconductor memory device

Also Published As

Publication number Publication date
KR20020052483A (en) 2002-07-04

Similar Documents

Publication Publication Date Title
KR100533971B1 (en) Method of manufacturing capacitor for semiconductor device
US6716756B2 (en) Method for forming capacitor of semiconductor device
KR100696774B1 (en) A method for forming a capacitor of a semiconductor device
KR100370131B1 (en) Metal-Insulator-Metal Capacitor and Method for Fabricating the Same
KR100403329B1 (en) A method for forming a bit line of a semiconductor device
JPH09129730A (en) Manufacture of semiconductor device
US20020119618A1 (en) Method for forming contacts of memory devices using an etch stop layer
KR100487915B1 (en) Capacitor Formation Method of Semiconductor Device
KR100338814B1 (en) Method for manufacturing a semiconductor device
KR20010008589A (en) Method of forming bit-line of semiconductor device utilized damascene process
KR100305401B1 (en) Method for forming capacitor of semiconductor device
KR100235960B1 (en) Method of forming conducting line in semiconductor device
KR100361515B1 (en) Method of fabricating a contact in a semiconductor device
KR0166030B1 (en) Capacitor fabrication method of semiconductor device
KR19990055813A (en) Method for forming charge storage electrode of semiconductor device
KR100609531B1 (en) A method for forming a capacitor of a semiconductor device
KR100431815B1 (en) Manufacturing method of semiconductor device
KR20050038469A (en) Method for high selective sac process using a poly silicon as ild film
KR100390846B1 (en) Method for fabricating semiconductor device
KR20020002172A (en) Method for manufacturing capacitor of semiconductor device
KR0158905B1 (en) Manufacture of semiconductor memory device
KR100709448B1 (en) Method for manufacturing storage node of semiconductor device
KR0147636B1 (en) A semiconductor apparatus with wiring structure protecting shallow junction and manufacturing method thereof
KR20020025351A (en) method for manufacturing of semiconductor device
KR19990003042A (en) Capacitor Formation Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee