KR100695914B1 - System for converting format of video signal - Google Patents

System for converting format of video signal Download PDF

Info

Publication number
KR100695914B1
KR100695914B1 KR1020000032048A KR20000032048A KR100695914B1 KR 100695914 B1 KR100695914 B1 KR 100695914B1 KR 1020000032048 A KR1020000032048 A KR 1020000032048A KR 20000032048 A KR20000032048 A KR 20000032048A KR 100695914 B1 KR100695914 B1 KR 100695914B1
Authority
KR
South Korea
Prior art keywords
signal
image data
input
video signal
format
Prior art date
Application number
KR1020000032048A
Other languages
Korean (ko)
Other versions
KR20010112692A (en
Inventor
장준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000032048A priority Critical patent/KR100695914B1/en
Publication of KR20010112692A publication Critical patent/KR20010112692A/en
Application granted granted Critical
Publication of KR100695914B1 publication Critical patent/KR100695914B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)

Abstract

개시된 내용은 영상신호의 포맷변환장치에 관한 것이다. 이 장치는 별도의 프레임메모리를 사용하지 않고, 라인메모리를 이용하여 실시간으로 입력되는 영상신호를 포맷변환하기 위한 것이다. 본 발명의 장치는 입력동기신호에 따라 입력되는 영상데이터를 수평방향필터링하여 복수개의 라인메모리에 저장하고 출력동기신호에 따라 수직필터링하여 포맷변환된 영상신호를 출력하는 것이다. The disclosed content relates to an apparatus for converting a format of a video signal. This apparatus is for format conversion of a video signal input in real time using a line memory without using a separate frame memory. The apparatus of the present invention horizontally filters the input image data according to the input synchronous signal, stores them in a plurality of line memories, and outputs the format-converted image signal by vertical filtering according to the output synchronous signal.

Description

영상신호의 포맷변환장치{System for converting format of video signal}System for converting format of video signal

도 1은 종래의 포맷변환장치를 나타내는 블록도,1 is a block diagram showing a conventional format conversion apparatus;

도 2는 본 발명의 일실시예에 따른 포맷변환장치를 나타내는 블록도,2 is a block diagram showing a format conversion apparatus according to an embodiment of the present invention;

도 3은 도 2의 클럭발생부로 입력되는 입출력동기신호의 타이밍도.3 is a timing diagram of an input / output synchronous signal input to the clock generator of FIG. 2;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20 : 포맷변환기 21 : 클럭발생부20: format converter 21: clock generator

22 : 수평필터 23 : 멀티플렉서 및 가산기22 horizontal filter 23 multiplexer and adder

24 : 제 1라인메모리 25 : 제 2라인메모리24: first line memory 25: second line memory

26 : 제 3라인메모리 27 : 수직필터26: third line memory 27: vertical filter

본 발명은 영상신호의 포맷을 변환하는 장치에 관한 것으로, 특히, 별도의 프레임메모리를 사용하지 않고, 실시간으로 입력되는 영상신호를 포맷변환하는 포맷변환장치에 관한 것이다. The present invention relates to an apparatus for converting a format of a video signal, and more particularly, to a format converting apparatus for converting a video signal input in real time without using a separate frame memory.

일반적인 영상신호의 포맷변환은 별도의 프레임메모리를 구비하며, 입력되는 영상신호를 프레임메모리에 저장하고, 이후 다시 독출하여 포맷변환하였다. 이러 한 영상신호의 포맷변환장치를 도 1에 도시하였다. In general, the format conversion of a video signal includes a separate frame memory, and the input video signal is stored in the frame memory, and then read and reformatted. A format conversion apparatus for such a video signal is shown in FIG.

도 1장치는 입력되는 영상신호를 포맷변환하기 위한 포맷변환기(12)와 입력되는 영상신호를 저장하기 위한 프레임메모리(11)를 포함한다. 또한, 프레임메모리(11)와 연결되어 프레임메모리(11)에 영상신호를 저장하도록 하며, 포맷변환을 위해 영상신호를 독출하여 포맷변환기(12)로 출력하도록 하는 메모리관리부(10)를 포함한다. 1 includes a format converter 12 for format converting an input video signal and a frame memory 11 for storing the input video signal. In addition, it is connected to the frame memory 11 to store the video signal in the frame memory 11, and includes a memory management unit 10 for reading out the video signal for format conversion and output to the format converter 12.

도 1에서, 메모리관리부(10)는 입력되는 영상신호를 프레임메모리(11)에 저장한다. 그런다음, 포맷변환을 하기 위해 메모리관리부(10)는 프레임메모리(11)에 저장된 영상신호를 독출하여 포맷변환기(12)로 출력한다. 그러면, 포맷변환기(12)는 입력되는 영상신호를 원하는 포맷으로 포맷변환하여 출력한다. In FIG. 1, the memory manager 10 stores an input video signal in the frame memory 11. Then, in order to perform the format conversion, the memory management unit 10 reads an image signal stored in the frame memory 11 and outputs it to the format converter 12. Then, the format converter 12 converts the input video signal into a desired format and outputs it.

프레임메모리를 사용하는 종래의 포맷변환장치는 한국특허공개 99-015526호(1999. 3. 5)에 개시하고 있다. 선행특허에 개시된 포맷변환장치는 영상신호를 샘플링하여 이미지크기변환에 따라 가변된 선형보간계수들을 룩업테이블로 저장한다. 저장된 룩업테이블을 참조하여 수평스케일링을 하고, 수평스케일링된 신호를 라인메모리에 저장한다. 라인메모리에 저장된 수평스케일링된 신호는 독출되어 수직스케일링을 거쳐 프레임메모리에 저장된다. 프레임메모리로부터 독출된 포맷변환된 영상신호는 디스플레이제어부를 통해 화면출력된다. A conventional format conversion apparatus using a frame memory is disclosed in Korean Patent Laid-Open No. 99-015526 (1999. 3. 5). The format conversion apparatus disclosed in the prior patent stores a linear interpolation coefficients varied according to image size conversion by sampling an image signal as a lookup table. Horizontal scaling is performed by referring to the stored lookup table, and the horizontal scaled signal is stored in the line memory. The horizontal scaled signal stored in the line memory is read out and stored in the frame memory through vertical scaling. The format-converted video signal read out from the frame memory is output to the screen through the display controller.

하지만, 이러한 종래의 포맷변환장치는 별도의 프레임메모리를 구비해야하므로 시스템의 비용상승을 초래하며, 프레임메모리를 포맷변환장치에 외장하는 경우 는 프레임메모리에 영상신호를 저장하거나 독출하는 데이터양이 많아지므로 시스템의 성능에 영향을 미치는 문제점이 있었다. However, such a conventional format conversion apparatus must have a separate frame memory, resulting in an increase in the cost of the system. When the frame memory is external to the format conversion apparatus, the amount of data for storing or reading video signals in the frame memory is increased. There was a problem affecting the performance of the system as it increases.

따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 별도의 프레임메모리를 사용하지 않고 영상신호를 포맷변환할 수 있는 영상신호의 포맷변환장치를 제공함에 있다. Accordingly, an object of the present invention is to provide an apparatus for converting a video signal which can convert the video signal without using a separate frame memory to solve the above problems.

이와 같은 목적을 달성하기 위한 본 발명에 따른 영상신호의 포맷변환장치는 입력동기신호와 출력동기신호를 입력받아 영상신호의 포맷변환하도록 하는 클럭신호를 발생하는 클럭발생부와, 복수의 라인메모리와, 포맷변환을 위한 영상데이터를 입력받아 수평방향필터링하여 출력하는 수평필터와, 복수의 라인메모리중의 하나로부터 입력되는 영상데이터를 피드백하고, 클럭발생부의 제 1클럭신호에 따라 수직방향필터링하여 출력하는 수직필터와, 클럭발생부의 제 2클럭신호에 따라 수평방향필터링된 영상데이터와, 수직필터로부터 피드백된 영상데이터를 가산한 영상데이터를 복수의 라인메모리중의 하나로 각각 출력하는 멀티플렉서를 포함한다. In order to achieve the above object, an apparatus for converting a video signal according to the present invention includes a clock generator for generating a clock signal for receiving an input synchronous signal and an output synchronous signal for format conversion of the video signal, and a plurality of line memories; A horizontal filter that receives image data for format conversion and horizontally filters the image data for output, and feeds the image data input from one of the plurality of line memories, and vertically filters the image data according to the first clock signal of the clock generator. And a multiplexer for outputting image data, which is horizontally filtered according to the second clock signal of the clock generator, and image data obtained by adding image data fed back from the vertical filter, to one of a plurality of line memories.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 포맷변환장치를 나타내는 블록도로서, 영상신호를 입력받아 별도의 프레임메모리를 이용하지 않고 포맷변환하여 출력하는 포맷변환기(20)를 도시하였다.FIG. 2 is a block diagram illustrating a format conversion apparatus according to an embodiment of the present invention, and illustrates a format converter 20 that receives an image signal and performs format conversion without using a separate frame memory.

도 2장치의 포맷변환기(20)는 포맷변환될 영상신호를 입력받아 수평방향필터 링을 수행하는 수평필터(22)와, 수평방향필터링된 영상데이터를 멀티플렉싱 및 가산하는 멀티플렉서 및 가산기(23)와, 멀티플렉싱 및 가산된 영상데이터를 저장하기 위한 제 1 내지 제 3라인메모리(24, 25, 26), 및 제 1 내지 제 3라인메모리(24, 25, 26)중 하나로부터 출력되는 영상데이터를 입력받아 수직방향필터링을 수행하는 수직필터(27)를 포함한다. 또한, 도 2장치의 포맷변환기(20)는 입력되는 영상신호의 입력동기신호와 출력동기신호를 입력받아 클럭신호를 발생하는 클럭발생부(21)를 포함한다. The format converter 20 of the apparatus shown in FIG. 2 includes a horizontal filter 22 which receives a video signal to be formatted and performs horizontal filtering, a multiplexer and adder 23 which multiplexes and adds horizontally filtered image data. Image data output from one of the first to third line memories 24, 25 and 26, and the first to third line memories 24, 25 and 26 for storing multiplexed and added image data. And a vertical filter 27 for performing vertical filtering. In addition, the format converter 20 of the apparatus of FIG. 2 includes a clock generator 21 which receives an input synchronous signal and an output synchronous signal of an input video signal and generates a clock signal.

이러한 구성을 갖는 영상신호의 포맷변환장치를 도 3을 참조하여 상세히 설명한다. An apparatus for converting a video signal having such a configuration will be described in detail with reference to FIG.

도 3은 도 2의 클럭발생부로 입력되는 입출력동기신호의 타이밍도이다. 3 is a timing diagram of an input / output synchronization signal input to the clock generator of FIG. 2.

도 2에서, 포맷변환기(20)는 영상신호를 입력받는다. 이때, 입력되는 영상신호중 입력동기신호와 출력동기신호는 별도의 동기신호분리부(미도시)에서 분리되어 클럭발생부(21)로 입력된다. 이러한 입력동기신호 및 출력동기신호는 도 3에 도시된 바와 같은 타이밍을 갖는다. 따라서, 본 실시예에서는 설명의 편이를 위해 3개의 수평라인의 영상데이터를 입력받아 하나의 수평라인의 영상데이터로 출력하는 예로 한다. In FIG. 2, the format converter 20 receives an image signal. At this time, the input synchronous signal and the output synchronous signal among the input image signals are separated by a separate synchronous signal separator (not shown) and input to the clock generator 21. The input synchronous signal and the output synchronous signal have timing as shown in FIG. Therefore, in the present embodiment, for convenience of description, the image data of three horizontal lines is received and output as image data of one horizontal line.

먼저, 제 1라인 화소들의 영상데이터가 수평필터(22)로 입력된다. 수평필터(22)는 입력되는 제 1라인의 영상데이터의 수평크기와 출력되는 영상데이터의 수평크기에 따른 수평방향으로의 필터링을 수행한다. 수평방향필터링이 완료되면, 수평필터(22)는 필터링된 제 1라인의 영상데이터를 멀티플렉서 및 가산기(23)로 출력한다. 멀티플렉서 및 가산기(23)는 제 1라인의 영상데이터를 클럭발생부(21)로부터 발생되는 제 1클럭신호에 의해 제 1라인메모리(24)로 출력한다. 여기서, 제 1클럭신호는 도 3의 입력동기신호에 동기되어 입력되는 영상데이터를 멀티플렉싱하기 위한 신호이다. 제 1라인메모리(24)에 저장된 제 1라인의 영상데이터는 수직필터(27)로 출력되어 수직필터링을 거치지않고, 피드백되어 멀티플렉서 및 가산기(23)로 출력된다.First, image data of the first line pixels is input to the horizontal filter 22. The horizontal filter 22 performs filtering in the horizontal direction according to the horizontal size of the input image data and the horizontal size of the output image data. When the horizontal filtering is completed, the horizontal filter 22 outputs the filtered image data of the first line to the multiplexer and the adder 23. The multiplexer and adder 23 outputs the image data of the first line to the first line memory 24 by the first clock signal generated from the clock generator 21. Here, the first clock signal is a signal for multiplexing the image data input in synchronization with the input synchronization signal of FIG. 3. The image data of the first line stored in the first line memory 24 is output to the vertical filter 27 and fed back to the multiplexer and the adder 23 without undergoing vertical filtering.

한편, 수평필터(22)는 연속적으로 제 2라인 화소들의 영상데이터를 입력받는다. 수평필터(22)는 입력되는 제 2라인의 영상데이터의 수평크기와 출력되는 영상데이터의 수평크기에 따른 수평방향으로의 필터링을 수행한다. 수평방향필터링이 완료되면, 수평필터(22)는 필터링된 제 2라인의 영상데이터를 멀티플렉서 및 가산기(23)로 출력한다. 멀티플렉서 및 가산기(23)는 제 2라인의 영상데이터와 수직필터(27)로부터 피트백된 영상데이터를 가산하여 클럭발생부(21)로부터 발생되는 제 2클럭신호에 의해 제 2라인메모리(25)로 출력한다. 여기서, 제 2클럭신호는 도 3의 입력동기신호에 동기되어 입력되는 영상데이터를 멀티플렉싱하기위한 신호이다. 제 2라인메모리(25)에 저장된 영상데이터는 수직필터(27)로 출력되어 수직필터링을 거치지않고, 피드백되어 멀티플렉서 및 가산기(23)로 출력된다. Meanwhile, the horizontal filter 22 continuously receives image data of the second line pixels. The horizontal filter 22 performs filtering in the horizontal direction according to the horizontal size of the input image data and the horizontal size of the output image data. When the horizontal filtering is completed, the horizontal filter 22 outputs the filtered image data of the second line to the multiplexer and the adder 23. The multiplexer and adder 23 adds the image data of the second line and the image data pitbacked from the vertical filter 27 to form the second line memory 25 by the second clock signal generated from the clock generator 21. Will output Here, the second clock signal is a signal for multiplexing the image data input in synchronization with the input synchronization signal of FIG. 3. The image data stored in the second line memory 25 is output to the vertical filter 27 and fed back to the multiplexer and the adder 23 without undergoing vertical filtering.

다음으로, 수평필터(22)는 연속적으로 제 3라인 화소들의 영상데이터를 입력받는다. 수평필터(22)는 제 3라인의 영상데이터의 수평크기와 출력되는 영상데이터의 수평크기에 따른 수평방향으로의 필터링을 수행한다. 수평방향필터링이 완료되면, 수평필터(22)는 필터링된 제 3라인의 영상데이터를 멀티플렉서 및 가산기(23)로 출력한다. 멀티플렉서 및 가산기(23)는 입력되는 제 3라인의 영상데이터와 수직필터(27)로부터 피트백된 영상데이터를 가산하여 클럭발생부(21)로부터 발생되는 제 3클럭신호에 의해 제 3라인메모리(26)로 출력한다. 여기서, 제 3클럭신호는 도 3의 입력동기신호에 동기되어 입력되는 영상데이터를 멀티플렉싱하기위한 신호이다. 제 3라인메모리(26)에 저장된 영상데이터는 수직필터(27)로 출력되어 제 4클럭신호에 의해 수직방향 필터링을 수행한다. 여기서 제 4클럭신호는 도 3의 출력동기신호에 동기되어 영상신호를 출력하기 위한 신호이다. 수직필터(27)는 클럭발생부(21)의 제 4클럭신호에 의해 입력되는 영상데이터를 수직라인수를 맞추기 위해 수직방향으로 필터링하여 포맷변환된 영상신호를 출력한다. Next, the horizontal filter 22 continuously receives the image data of the third line pixels. The horizontal filter 22 performs filtering in the horizontal direction according to the horizontal size of the image data of the third line and the horizontal size of the output image data. When the horizontal filtering is completed, the horizontal filter 22 outputs the filtered image data of the third line to the multiplexer and the adder 23. The multiplexer and adder 23 adds the input image data of the third line and the image data pitbacked from the vertical filter 27 and adds the third line memory by the third clock signal generated from the clock generator 21. 26). Here, the third clock signal is a signal for multiplexing the image data input in synchronization with the input synchronization signal of FIG. The image data stored in the third line memory 26 is output to the vertical filter 27 to perform vertical filtering by the fourth clock signal. The fourth clock signal is a signal for outputting a video signal in synchronization with the output synchronization signal of FIG. 3. The vertical filter 27 filters the image data input by the fourth clock signal of the clock generator 21 in the vertical direction to match the number of vertical lines, and outputs a format converted image signal.

본 실시예에서는 3개의 수평라인의 영상데이터를 입력받아 하나의 수평라인의 영상데이터로 출력하는 예로 입력된 영상을 축소하여 출력하였으나, 반대의 경우로 영상의 확대도 가능하다. 또한, 전술한 실시예를 응용하면, 입력동기신호와 출력동기신호에 따라 축소 또는 확대하여 다양한 비율로 영상신호를 포맷변환할 수 있다. In the present embodiment, an example of receiving image data of three horizontal lines and outputting the image data of one horizontal line is reduced and outputted. However, the image can be enlarged in the opposite case. In addition, by applying the above-described embodiment, it is possible to reduce or enlarge according to the input synchronous signal and the output synchronous signal to format conversion of the video signal at various ratios.

따라서, 본 발명은 프레임메모리를 사용하지 않고도 라인메모리를 사용하여 영상신호를 포맷변환할 수 있는 효과를 제공한다. Accordingly, the present invention provides an effect of format conversion of an image signal using a line memory without using a frame memory.

Claims (5)

영상신호를 입력받아 포맷변환하는 장치에 있어서,In the device for receiving a video signal format conversion, 입력동기신호와 출력동기신호를 입력받아 영상신호의 포맷변환하도록 하는 클럭신호를 발생하는 클럭발생부;A clock generator which receives an input synchronous signal and an output synchronous signal and generates a clock signal for format conversion of the video signal; 복수의 라인메모리;A plurality of line memories; 포맷변환을 위한 영상데이터를 입력받아, 입력 영상데이터의 수평 크기가 출력 영상데이터의 수평 크기가 되도록, 수평방향으로의 필터링을 수행하기 위한 수평필터;A horizontal filter configured to receive image data for format conversion and perform filtering in a horizontal direction such that a horizontal size of the input image data becomes a horizontal size of the output image data; 상기 복수의 라인메모리중의 하나로부터 입력되는 영상데이터를 피드백하고 상기 클럭발생부의 제 1클럭신호에 따라 입력 영상데이터와 출력 영상데이터의 수직 라인수를 맞추기 위해 수직방향으로 필터링하여 포맷 변환된 영상신호를 출력하는 수직필터;A video signal which is converted in a vertical direction by feeding back image data input from one of the plurality of line memories and filtering in a vertical direction to match the number of vertical lines of the input image data and the output image data according to the first clock signal of the clock generator; A vertical filter outputting the; 상기 클럭발생부의 제 2클럭신호에 따라 수평방향필터링된 영상데이터와, 상기 수직필터로부터 피드백된 영상데이터를 가산한 영상데이터를 상기 복수의 라인메모리중의 하나로 각각 출력하는 멀티플렉서를 포함하는 영상신호의 포맷변환장치.A video signal including a multiplexer for outputting video data filtered horizontally according to the second clock signal of the clock generator and video data including video data fed back from the vertical filter to one of the plurality of line memories. Format converter. 제 1항에 있어서, 상기 제 1클럭신호는 The method of claim 1, wherein the first clock signal is 상기 클럭발생부로 입력되는 출력동기신호에 근거하여 발생하는 것을 특징으로 하는 영상신호의 포맷변환장치.And an output synchronization signal input to the clock generator. 제 1항에 있어서, 상기 제 2클럭신호는 The method of claim 1, wherein the second clock signal is 상기 클럭발생부로 입력되는 입력동기신호에 근거하여 발생하는 것을 특징으로 하는 영상신호의 포맷변환장치. And a video signal format conversion device based on an input synchronization signal input to the clock generator. 제 1항에 있어서, 상기 멀티플렉서는 The method of claim 1, wherein the multiplexer 상기 제 2클럭신호에 근거하여 수평방향필터링된 영상데이터와, 상기 수직필터로부터 피드백된 영상데이터를 가산한 영상데이터를 출력할 상기 복수의 라인메모리를 선택하는 것을 특징으로 하는 영상신호의 포맷변환장치.And a plurality of line memories for outputting image data filtered horizontally based on the second clock signal and image data obtained by adding image data fed back from the vertical filter. . 제 1항에 있어서, 상기 수직필터는 The method of claim 1, wherein the vertical filter 제 1클럭신호가 입력되면, 상기 복수의 라인메모리중의 하나로부터 입력되는 영상데이터를 수직방향필터링하여 포맷변환된 영상신호를 출력하는 것을 특징으로 하는 영상신호의 포맷변환장치.And a first clock signal is input, and outputs a video signal which is format-converted by vertically filtering video data input from one of the plurality of line memories.
KR1020000032048A 2000-06-12 2000-06-12 System for converting format of video signal KR100695914B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000032048A KR100695914B1 (en) 2000-06-12 2000-06-12 System for converting format of video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000032048A KR100695914B1 (en) 2000-06-12 2000-06-12 System for converting format of video signal

Publications (2)

Publication Number Publication Date
KR20010112692A KR20010112692A (en) 2001-12-21
KR100695914B1 true KR100695914B1 (en) 2007-03-20

Family

ID=19671667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000032048A KR100695914B1 (en) 2000-06-12 2000-06-12 System for converting format of video signal

Country Status (1)

Country Link
KR (1) KR100695914B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10152766B2 (en) 2014-12-04 2018-12-11 Samsung Electronics Co., Ltd Image processor, method, and chipset for increasing intergration and performance of image processing

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837467B1 (en) * 2006-11-27 2008-06-12 현대자동차주식회사 Proportional solenoid valve
KR100819203B1 (en) * 2007-06-25 2008-04-03 주식회사 유니크 Solenoid valve

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015526A (en) * 1997-08-07 1999-03-05 윤종용 Apparatus and method for converting image format in video signal processing system
KR20000013928A (en) * 1998-08-14 2000-03-06 윤종용 Apparatus and method for controlling image size in image processing system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015526A (en) * 1997-08-07 1999-03-05 윤종용 Apparatus and method for converting image format in video signal processing system
KR20000013928A (en) * 1998-08-14 2000-03-06 윤종용 Apparatus and method for controlling image size in image processing system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1019990015526
1020000013928

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10152766B2 (en) 2014-12-04 2018-12-11 Samsung Electronics Co., Ltd Image processor, method, and chipset for increasing intergration and performance of image processing

Also Published As

Publication number Publication date
KR20010112692A (en) 2001-12-21

Similar Documents

Publication Publication Date Title
JP5317825B2 (en) Image processing apparatus and image processing method
KR100311478B1 (en) apparatus for converting format in digital TV
KR940005134A (en) Picture and Picture Method and Apparatus for High Definition Television
KR950001562B1 (en) Tv screen length and breadth ratio change method and apparatus
KR100287728B1 (en) System and method for synchronizing video frames
KR100695914B1 (en) System for converting format of video signal
JPH0817008B2 (en) Video signal time axis correction device
JPH04299687A (en) Television system conversion device
KR20030091804A (en) Video signal processing device
KR100403692B1 (en) Image display device
KR920015857A (en) Video signal recording device of electronic camera
US5396298A (en) Video signal processing apparatus for performing magnification processing
KR100241443B1 (en) Interlace mode and non-interlace mode conversion circuit
RU2003137844A (en) METHOD FOR IMPLEMENTING MULTI-SETS OF MULTI-DIGITAL DIGITAL IMAGES COMBINING AND TIRE INTERFACE EQUIPMENT
KR200283945Y1 (en) Multi-screen splitter with picture quality protection
KR970064216A (en) NTSC / PAL conversion method and apparatus for digital video signal
KR0172491B1 (en) Parallel management method and apparatus of image signal
EP1126718A3 (en) Image decoding apparatus and image decoding method
JPH10341415A (en) Picture processor
KR0147152B1 (en) Multi-picture division and still picture embodiment method by using the memory address
JP3587595B2 (en) Image conversion device
KR950002685B1 (en) Memory control circuit of video phone
KR100348444B1 (en) Television standard signal converter
JP2666726B2 (en) Analog image signal conversion method and apparatus
JP3271443B2 (en) Imaging device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee