KR100692840B1 - Organic Electro Luminescence Display And Fabricating Method Thereof - Google Patents

Organic Electro Luminescence Display And Fabricating Method Thereof Download PDF

Info

Publication number
KR100692840B1
KR100692840B1 KR1020030032199A KR20030032199A KR100692840B1 KR 100692840 B1 KR100692840 B1 KR 100692840B1 KR 1020030032199 A KR1020030032199 A KR 1020030032199A KR 20030032199 A KR20030032199 A KR 20030032199A KR 100692840 B1 KR100692840 B1 KR 100692840B1
Authority
KR
South Korea
Prior art keywords
metal layer
base voltage
thin film
film transistor
supply line
Prior art date
Application number
KR1020030032199A
Other languages
Korean (ko)
Other versions
KR20040100006A (en
Inventor
강민수
한윤수
탁윤흥
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030032199A priority Critical patent/KR100692840B1/en
Publication of KR20040100006A publication Critical patent/KR20040100006A/en
Application granted granted Critical
Publication of KR100692840B1 publication Critical patent/KR100692840B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Abstract

본 발명은 기전전압 공급라인의 불량을 방지함과 아울러 소비전력을 절감시킬 수 있는 유기 전계발광소자 및 그 제조방법에 관한 것이다. The present invention relates to an organic electroluminescent device and a method of manufacturing the same, which can prevent a failure of a voltage supply line and reduce power consumption.

본 발명은 전계발광 셀 어레이와; 상기 전계방광 셀 어레이에 기저전압을 공급하며 세 층의 불투명 금속층들만으로 형성되는 기저전압 공급라인을 구비하는 것을 특징으로 한다.The present invention provides an electroluminescent cell array; And a base voltage supply line for supplying a base voltage to the electroluminescent cell array and having only three opaque metal layers.

Description

유기 전계발광표시장치 및 그 제조방법{Organic Electro Luminescence Display And Fabricating Method Thereof} Organic Electroluminescent Display and Manufacturing Method thereof {Organic Electro Luminescence Display And Fabricating Method Thereof}             

도 1은 종래의 능동형 유기 전계발광표시장치의 전체적인 구조를 나타내는 단면도. 1 is a cross-sectional view showing the overall structure of a conventional active organic electroluminescent display.

도 2는 도 1에 도시된 능동형 유기 전계발광표시장치의 서브화소를 나타내는 회로도이다. FIG. 2 is a circuit diagram illustrating a subpixel of the active organic light emitting display device illustrated in FIG. 1.

도 3a 및 도 3b는 종래의 능동형 유기 전계발광표시장치의 기저전압 공급부를 나타내는 평면도 및 단면도.3A and 3B are a plan view and a cross-sectional view showing a base voltage supply unit of a conventional active organic electroluminescent display.

도 4a 내지 도 4e는 도 3b에 도시된 기저전압 공급라인의 제조방법을 나타내는 도면. 4A to 4E are views showing a method of manufacturing the base voltage supply line shown in FIG. 3B.

도 5은 본 발명의 실시예에 따른 능동형 유기 전계발광표시장치의 기저전압 공급라인를 나타내는 단면도. 5 is a cross-sectional view illustrating a base voltage supply line of an active organic light emitting display device according to an exemplary embodiment of the present invention.

도 6a 및 도 6e는 도 5에 도시된 능동형 유기 전계발광표시장치의 기저전압 공급라인의 제조방법을 나타내는 단면도. 6A and 6E are cross-sectional views illustrating a method of manufacturing a base voltage supply line of the active organic light emitting display device shown in FIG. 5.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

9 : 데이터 드라이버 13 : 기저전압공급라인9: Data Driver 13: Base Voltage Supply Line

51,151 : 기판 59, 159 : 제1 불투명금속층51,151: substrate 59, 159: first opaque metal layer

77,177 : 제3 불투명금속층 52,152 : 버퍼층77,177: third opaque metal layer 52,152: buffer layer

58,158 : 소스전극 60,160 : 드레인 전극58,158 source electrode 60,160 drain electrode

10,110 : 유기 발광층10,110: organic light emitting layer

본 발명은 전계 발광표시장치에 관한 것으로, 특히 기전전압 공급라인의 불량을 방지함과 아울러 소비전력을 절감시킬 수 있는 유기 전계발광표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electroluminescent display, and more particularly, to an organic electroluminescent display and a method of manufacturing the same, which can prevent power supply failure and reduce power consumption.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치로는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 전계발광표시장치(Electro Luminescence Display : 이하 "ELD"라 함) 등이 있다. 특히 ELD는 기본적으로 정공수송층, 발광층, 전자수송층으로 이루어진 EL층의 양면에 전극을 붙인 형태의 것으로서, 넓은 시야각, 고개구율, 고색도 등의 특징 때문에 차세대 평판표시장치로서 주목받고 있다. Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include liquid crystal displays, field emission displays, plasma display panels, and electroluminescent displays (hereinafter referred to as "ELDs"). Etc. In particular, ELD is basically formed by attaching electrodes to both sides of an EL layer including a hole transport layer, a light emitting layer, and an electron transport layer, and is attracting attention as a next-generation flat panel display because of its wide viewing angle, high opening ratio, and high color.

이러한 ELD는 사용하는 재료에 따라 크게 무기 ELD와 유기 ELD로 나뉘어진다. 이 중 유기 ELD는 정공 주입 전극과 전자 주입 전극 사이에 형성된 유기 EL 층에 전하를 주입하면 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내기 때문에 무기 ELD에 비해 낮은 전압으로 구동 가능하다는 장점이 있다. 또한, 유기 ELD는 플라스틱같이 휠 수 있는(Flexible) 투명기판 위에도 소자를 형성할 수 있을 뿐 아니라, PDP나 무기 ELD에 비해 10V 이하의 낮은 전압에서 구동이 가능하고, 전력 소모가 비교적 작으며, 색감이 뛰어나다. Such ELDs are largely divided into inorganic ELDs and organic ELDs depending on the materials used. Among them, the organic ELD has the advantage of being able to be driven at a lower voltage than the inorganic ELD because when the charge is injected into the organic EL layer formed between the hole injection electrode and the electron injection electrode, electrons and holes are paired up and extinguished to emit light. . In addition, organic ELDs can form devices on flexible flexible substrates, such as plastics, and can be driven at lower voltages of 10V or less than PDPs or inorganic ELDs, and have a relatively low power consumption. This is excellent.

도 1은 능동형 유기 ELD의 전체적인 구조를 개략적으로 나타내는 평면도이고, 도 2는 도 1에 도시된 능동형 유기 ELD의 서브화소를 나타내는 회로도이다. FIG. 1 is a plan view schematically showing the overall structure of an active organic ELD, and FIG. 2 is a circuit diagram showing a subpixel of the active organic ELD shown in FIG.

도 1에 도시된 유기 ELD의 기판은 화소매트릭스를 갖는 표시영역(50)과, 표시영역(50)을 제외한 비표시영역(40)으로 나뉜다. The substrate of the organic ELD shown in FIG. 1 is divided into a display area 50 having a pixel matrix and a non-display area 40 except for the display area 50.

유기 ELD의 기판의 표시영역(50)에는 도 2에 도시된 바와 같이 게이트라인(GL)과 데이터라인(DL)의 교차로 정의된 영역에 각각 배열되어진 서브화소(150)를 구비한다. 서브화소(150)들 각각은 게이트라인(GL)에 게이트펄스가 공급될 때 데이터라인(DL)으로부터의 데이터신호를 공급받아 그 데이터신호에 상응하는 빛을 발생하게 된다.As shown in FIG. 2, the display area 50 of the substrate of the organic ELD includes sub-pixels 150 arranged in regions defined by intersections of the gate line GL and the data line DL. Each of the subpixels 150 receives a data signal from the data line DL when the gate pulse is supplied to the gate line GL, and generates light corresponding to the data signal.

이를 위하여, 서브화소들(150) 각각은 기저전압(GND)공급라인(13)에 음극이 접속된 EL 셀(0EL)과, 게이트라인(GL) 및 데이터 라인(DL)과 접속되고, 구동전압(VDD)공급라인(11)과 EL 셀(OEL)의 양극 사이에 셀 구동부(152)를 구비한다. 셀구동부(152)는 스위칭용 박막트랜지스터(T1), 구동용 박막트랜지스터(T2) 및 캐패시터(C)를 구비한다.To this end, each of the subpixels 150 is connected to an EL cell 0EL having a cathode connected to a base voltage GND supply line 13, a gate line GL, and a data line DL, and a driving voltage. A cell driver 152 is provided between the (VDD) supply line 11 and the anode of the EL cell OEL. The cell driver 152 includes a switching thin film transistor T1, a driving thin film transistor T2, and a capacitor C.

스위칭용 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 제1 노드(N1)에 공급한다. 제1 노드(N1)에 공급된 데이터 신호는 캐패시터(C)에 충전됨과 아울러 구동용 박막 트랜지스터(T2)의 게이트 단자로 공급된다. 구동용 박막 트랜지스터(T2)는 게이트 단자로 공급되는 데이터 신호에 응답하여 공급 전압원(VDD)으로부터 EL 셀(OEL)로 공급되는 전류량(I)을 제어함으로써 EL 셀(OEL)의 발광량을 조절하게 된다. 그리고, 스위칭용 박막 트랜지스터(T1)가 턴-오프되더라도 캐패시터(C)에서 데이터 신호가 방전되므로 구동용 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 구동전압공급라인으로부터의 전류(I)를 EL 셀(OEL)에 공급하여 EL 셀(OEL)이 발광을 유지하게 한다. The switching thin film transistor T1 is turned on when a scan pulse is supplied to the gate line GL, and supplies the data signal supplied to the data line DL to the first node N1. The data signal supplied to the first node N1 is charged to the capacitor C and supplied to the gate terminal of the driving thin film transistor T2. The driving thin film transistor T2 controls the amount of light emitted from the EL cell OEL by controlling the amount of current I supplied from the supply voltage source VDD to the EL cell OEL in response to the data signal supplied to the gate terminal. . In addition, since the data signal is discharged from the capacitor C even when the switching thin film transistor T1 is turned off, the driving thin film transistor T2 maintains the current from the driving voltage supply line until the data signal of the next frame is supplied. I) is supplied to the EL cell OEL so that the EL cell OEL maintains light emission.

유기 ELD의 기판의 비표시영역(40)에는 표시영역(50)의 게이트 라인(GL)과 접속된 게이트 드라이버(9), 데이터 라인(DL)과 접속된 데이터 드라이버(19), 구동전압공급라인(11), 기저전압공급라인(13), 제어신호공급패드(3) 및 에이징 패드(5)를 구비한다. In the non-display area 40 of the substrate of the organic ELD, the gate driver 9 connected to the gate line GL of the display area 50, the data driver 19 connected to the data line DL, and the driving voltage supply line (11), a base voltage supply line (13), a control signal supply pad (3) and an aging pad (5).

게이터 드라이버(9)는 게이터 라인(GL)에 스캔신호를 순차적으로 공급하고, 데이터 드라이버(19)는 데이터 라인(DL)을 통해 공급된 화소신호를 각 서브화소(150)들에 공급하게 한다. The gator driver 9 sequentially supplies scan signals to the gator line GL, and the data driver 19 causes the pixel signals supplied through the data line DL to be supplied to each subpixel 150.

구동전압공급라인(11)은 구동용 박막 트랜지스터(T2)에 접속되어 공통전압을 공급한다. The driving voltage supply line 11 is connected to the driving thin film transistor T2 to supply a common voltage.

제어신호공급패드(3)는 PCB(Printed circuit Board)에 실장된 타이밍 콘트롤러(미도시)로 부터 생성된 게이트 제어신호 및 데이터 제어신호를 게이트 드라이버(9) 및 데이터 드라이버(19)에 공급한다. The control signal supply pad 3 supplies a gate control signal and a data control signal generated from a timing controller (not shown) mounted on a printed circuit board (PCB) to the gate driver 9 and the data driver 19.

에이징 패드(5)는 EL셀(OEL)의 특성을 안정화시키는 에이징 공정시 표시영역(50)의 EL셀(OEL)에 에이징 신호를 공급한다. The aging pad 5 supplies an aging signal to the EL cell OEL of the display area 50 during the aging process of stabilizing the characteristics of the EL cell OEL.

기저전압공급라인(13)는 별도의 전압원에서 생성된 EL셀을 구동하기 위한 기저전압을 EL셀의 음극에 공급한다.The base voltage supply line 13 supplies a base voltage for driving an EL cell generated from a separate voltage source to the cathode of the EL cell.

도 3a는 종래의 능동형 유기 전계발광표시장치의 기저전압 공급라인를 나타내는 평면도이고, 도 3b는 도 3a에 도시된 기저전압 공급부를 Ⅰ-Ⅰ' 선을 따라 절단하여 도시된 단면도이다. 3A is a plan view illustrating a base voltage supply line of a conventional active organic light emitting display device, and FIG. 3B is a cross-sectional view of the base voltage supply unit illustrated in FIG. 3A taken along line II ′.

도 3a 및 도 3b에 도시된 기저전압공급라인(13)는 기판(51) 상에 순차적으로 형성된 제1 금속층(59) 및 제2 금속층(57)과, 제1 금속층(59) 및 제2 금속층(57)을 덮도록 형성되고 접촉홀(85)을 갖는 보호막(69)과, 보호막(69)위에 형성되고 그의 접촉홀(85)을 통해 제2 금속층(57)과 접촉된 투명도전층(73)과, 투명금속층(73) 상에 형성된 제3 금속층(77)을 구비한다.The base voltage supply line 13 shown in FIGS. 3A and 3B includes a first metal layer 59 and a second metal layer 57 and a first metal layer 59 and a second metal layer sequentially formed on the substrate 51. A protective film 69 formed to cover the 57 and having a contact hole 85, and a transparent conductive layer 73 formed on the protective film 69 and in contact with the second metal layer 57 through the contact hole 85 thereof. And a third metal layer 77 formed on the transparent metal layer 73.

이러한 기저전압 공급라인(13)는 전원공급부에서 생성된 기저전압을 EL셀과 접속된 캐소드전극(미도시)에 공급한다. The base voltage supply line 13 supplies the base voltage generated by the power supply to a cathode electrode (not shown) connected to the EL cell.

도 4a 내지 도 4f는 도 3b에 도시된 기저전압공급라인의 제조방법을 박막 트랜지스터와 결부하여 설명하기 위한 단면도이다.4A to 4F are cross-sectional views illustrating a method of manufacturing the base voltage supply line illustrated in FIG. 3B in conjunction with a thin film transistor.

먼저, 기판(51)상에 버퍼층(52)이 증착된 후 패터닝됨으로써 기판(51)의 표 시영역(50) 상에 버퍼층(52)이 형성된다. 이 후, 아몰퍼스 실리콘막이 증착된 후 패터닝됨으로써 박막 트랜지스터의 액티브층(64)이 형성된다. 이 후, 액티브층(64)이 형성된 기판(51) 상에 게이트 절연막(62)이 전면 증착되고 패터닝됨으로써 게이트 절연막(62)이 형성된다. 게이트 절연막(62)이 형성된 기판(51) 상에 게이트 금속층이 전면 증착된 후 패터닝됨으로써 도 4a에 도시된 바와 같이 박막 트랜지스터의 게이트 전극(56)이 형성된다. 이와 동시에 기판의 비표시영역(40)에 상에 기저전압공급라인(13)의 제1 금속층(59)이 형성된다. 여기서, 게이트금속물질로는 알루미늄네오듐(AlNd)등이 이용된다. First, the buffer layer 52 is deposited on the substrate 51 and then patterned to form the buffer layer 52 on the display area 50 of the substrate 51. Thereafter, an amorphous silicon film is deposited and then patterned to form an active layer 64 of the thin film transistor. Thereafter, the gate insulating film 62 is entirely deposited and patterned on the substrate 51 on which the active layer 64 is formed, thereby forming the gate insulating film 62. As the gate metal layer is entirely deposited on the substrate 51 on which the gate insulating layer 62 is formed, and then patterned, the gate electrode 56 of the thin film transistor is formed as shown in FIG. 4A. At the same time, the first metal layer 59 of the base voltage supply line 13 is formed on the non-display area 40 of the substrate. Here, aluminum neodium (AlNd) or the like is used as the gate metal material.

게이트 전극(56)과 제1 금속층(59)이 형성된 기판(51)상에 절연물질이 증착됨으로써 층간절연막(66)이 형성된다. 층간절연막(66)은 질화실리콘(SiNx)을 포함하는 무기절연 물질 또는 BCB, 아크릴계 수지를 포함하는 유기절연물질이 이용된다. 이후 층간절연막(66)의 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 액티브층(64)을 노출시키는 소스접촉홀(44S)과 드레인 접촉홀(44D)이 형성됨과 아울러 게이트 전극(56)이 노출된다. An interlayer insulating film 66 is formed by depositing an insulating material on the substrate 51 on which the gate electrode 56 and the first metal layer 59 are formed. As the interlayer insulating film 66, an inorganic insulating material containing silicon nitride (SiNx) or an organic insulating material containing BCB or acrylic resin is used. Thereafter, the interlayer insulating layer 66 is patterned by a photolithography process and an etching process to form a source contact hole 44S and a drain contact hole 44D exposing the active layer 64, and the gate electrode 56 is exposed. do.

층간절연막(66)이 형성된 기판(51)상에 소스/드레인 금속물질이 증착된 후 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로 도 4b에 도시된 바와 같이 소스/드레인 전극(58,60,61) 및 제2 금속층(57)이 동시에 형성된다. 소스/드레인 전극(58,60,61)은 액티브층(64)과 각각 접촉되며, 제2 금속층(57)은 제1 금속층(59)과 접촉된다. 여기서, 소스/드레인 금속물질로는 몰리브덴(Mo)등이 이용된다. After the source / drain metal material is deposited on the substrate 51 on which the interlayer insulating layer 66 is formed, the source / drain electrodes 58, 60, and 61 are patterned by a photolithography process and an etching process. ) And the second metal layer 57 are formed at the same time. The source / drain electrodes 58, 60, 61 are in contact with the active layer 64, respectively, and the second metal layer 57 is in contact with the first metal layer 59. Here, molybdenum (Mo) or the like is used as the source / drain metal material.

소스/드레인 전극(58,60,61) 및 제2 금속층(57)이 각각 형성된 기판(51) 상 에 보호막물질이 전면 증착됨으로써 보호막이 형성된다. 보호막물질로는 질화실리콘(SiNx)을 포함하는 무기절연 물질 또는 BCB, 아크릴계 수지를 포함하는 유기절연물질이 이용된다. 이 후 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 도 4c에 도시된 바와 같이 박막 트랜지스터의 드레인 전극(60)을 노출시키기 위한 화소접촉홀(70)과 기저전압 공급라인(13)의 제2 금속층(57)을 노출시키시 위한 관통홀(53)이 형성된 보호막(69)이 형성된다. The passivation layer is deposited on the substrate 51 on which the source / drain electrodes 58, 60, 61 and the second metal layer 57 are formed, respectively, thereby forming a passivation layer. As the protective film material, an inorganic insulating material containing silicon nitride (SiNx) or an organic insulating material containing BCB or acrylic resin is used. After that, by patterning by a photolithography process and an etching process, as shown in FIG. 4C, the second metal layer of the pixel contact hole 70 and the base voltage supply line 13 for exposing the drain electrode 60 of the thin film transistor are exposed. A protective film 69 having a through hole 53 for exposing the 57 is formed.

보호막(69)이 형성된 기판(51)상에 투명도전성 물질이 증착된 후 포토리쏘그래피공정과 습식식각공정에 의해 패터닝됨으로써 도 4d에 도시된 바와 같이 박막 트랜지스터의 드레인 전극(60)과 접속되는 애노드전극(72)이 형성된다. 이와 동시에 기판의 비표시영역(40)에 상에 기저전압공급라인(13)의 보호막(69) 및 제2 금속층(57) 상에 투명도전층(73)이 형성된다. 여기서, 투명도전성물질로는 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO) 등이 이용된다. After the transparent conductive material is deposited on the substrate 51 on which the passivation layer 69 is formed and patterned by a photolithography process and a wet etching process, the anode is connected to the drain electrode 60 of the thin film transistor as shown in FIG. 4D. An electrode 72 is formed. At the same time, a transparent conductive layer 73 is formed on the passivation layer 69 of the base voltage supply line 13 and the second metal layer 57 on the non-display area 40 of the substrate. In this case, as the transparent conductive material, Indium-Tin-Oxide (ITO) Etc. are used.

이 후, 애노드전극(72)이 형성된 기판(51)의 표시영역상(50)에 순차적으로 절연막(88)과 유기발광층(74)이 형성된다.  Thereafter, the insulating film 88 and the organic light emitting layer 74 are sequentially formed on the display area 50 of the substrate 51 on which the anode electrode 72 is formed.

박막 트랜지스터의 절연막(88) 및 유기발광층(74)과 기저전압 공급라인(13)의 투명도전층(73) 상에 도전성금속물질이 증착된후 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 도 4e에 도시된 바와 같이 캐소드전극(76)과 기저전압공급라인(13)의 제3 금속층(177)이 동시에 형성된다. 여기서, 도전성금속물질로는 알루미늄(Al)등이 이용된다. A conductive metal material is deposited on the insulating film 88 of the thin film transistor, the organic light emitting layer 74, and the transparent conductive layer 73 of the base voltage supply line 13, and then patterned by a photolithography process and an etching process. As shown, the cathode electrode 76 and the third metal layer 177 of the ground voltage supply line 13 are simultaneously formed. Here, aluminum (Al) or the like is used as the conductive metal material.

이와 같이 종래의 기저전압 공급라인(13)는 투명도전층(73)과 제3 금속층(77)이 접촉된다. 이에 따라, 투명도전층(73)에 포함된 옥사이드(Oxide)와 제3 금속층(7)의 알루미늄(Al)이 반응하여 투명도전층(73)과 제2 금속층(77) 사이에 저항성이 큰 산화알루미늄(AlOx)층이 형성된다. 이 저항성이 큰 산화알루미늄(AlOx)층에 의해 전류주입이 용이하지 않게 됨으로써 소비전력이 상승되는 문제가 있다. As described above, the conventional base voltage supply line 13 is in contact with the transparent conductive layer 73 and the third metal layer 77. Accordingly, the oxide (Oxide) included in the transparent conductive layer 73 and aluminum (Al) of the third metal layer 7 react to form aluminum oxide having a high resistance between the transparent conductive layer 73 and the second metal layer 77 ( AlOx) layer is formed. Since the current injection is not easy by the aluminum oxide (AlOx) layer having high resistance, there is a problem that power consumption is increased.

또한, 기전력의 차이가 큰 제3 금속층(77)과 투명도전층(73)이 서로 접촉되면, 제3 금속층(77)과 투명도전층(73) 사이에서 상대적으로 큰 전위차가 발생되어 갈바닉(galvanic) 부식이 일어나게 된다. 즉, 상대적으로 내식성이 큰 투명도전층(73)의 부식은 억제되고 상대적으로 내식성이 약한 제3 금속층(77)은 상대적으로 빠르게 부식된다. In addition, when the third metal layer 77 and the transparent conductive layer 73 which have a large difference in electromotive force are in contact with each other, a relatively large potential difference is generated between the third metal layer 77 and the transparent conductive layer 73 to cause galvanic corrosion. This will happen. That is, the corrosion of the transparent conductive layer 73 having a relatively high corrosion resistance is suppressed and the third metal layer 77 having a relatively low corrosion resistance is corroded relatively quickly.

따라서, 본 발명의 목적은 기전전압 공급라인의 불량을 방지함과 아울러 소비전력을 절감시킬 수 있는 유기 전계발광표시장치 및 그 제조방법에 관한 것이다.
Accordingly, an object of the present invention relates to an organic light emitting display device and a method of manufacturing the same, which can prevent a failure of a voltage supply line and reduce power consumption.

상기 목적을 달성하기 위하여, 본 발명에 따른 유기 전계발광장치는 전계발광 셀 어레이와; 상기 전계방광 셀 어레이에 기저전압을 공급하며 세 층의 불투명 금속층들만으로 형성되는 기저전압 공급라인을 구비하는 것을 특징으로 한다.In order to achieve the above object, the organic electroluminescent device according to the present invention comprises an electroluminescent cell array; And a base voltage supply line for supplying a base voltage to the electroluminescent cell array and having only three opaque metal layers.

상기 세 층의 불투명금속층은 상기 전계방출 셀 어레이에 포함되는 박막 트랜지스터의 게이트 전극과 동일물질로 형성된 제1 금속층과; 상기 제1 금속층 상에 형성되고 상기 박막 트랜지스터의 소스/드레인 전극과 동일 물질로 형성된 제2 금속층과; 상기 제2 금속층 상에 형성되고 상기 박막 트랜지스터이 캐소드전극과 동일 물질로 형성된 제3 금속층을 포함하는 것을 특징으로 한다.The three opaque metal layers may include a first metal layer formed of the same material as the gate electrode of the thin film transistor included in the field emission cell array; A second metal layer formed on the first metal layer and formed of the same material as the source / drain electrodes of the thin film transistor; The thin film transistor may be formed on the second metal layer, and the thin film transistor may include a third metal layer formed of the same material as the cathode electrode.

상기 제1 금속층은 알루미늄네오듐을 포함하고; 상기 제2 금속층은 몰리브덴을 포함하고; 상기 제3 금속층은 알루미늄을 포함하는 것을 특징으로 한다.The first metal layer comprises aluminum neodium; The second metal layer comprises molybdenum; The third metal layer is characterized in that it comprises aluminum.

상기 제1 및 제2 금속층을 덮도록 형성됨과 아울러 상기 제2 금속층과 상기 제3 금속층을 접촉시키기 위한 홀을 갖도록 형성된 보호막을 추가로 구비하는 것을 특징으로 한다. And a protective film formed to cover the first and second metal layers and having a hole for contacting the second metal layer and the third metal layer.

본 발명에 따른 유기 전계발광장치의 제조방법은 전계방출 셀과 전계방출 셀을 구비하기 위한 박막 트랜지스터를 구비하는 다수개의 화소들을 갖는 전계방출표시장치에 있어서, 상기 박막 트랜지스터의 게이트 전극과 함께 상기 전계방출 셀에 기저전압을 공급하는 기저전압 공급라인의 제1 금속층을 형성하는 단계와; 상기 박막 트랜지스터의 소스/드레인 전극과 함께 상기 기저전압 공급라인의 제2 금속층을 형성하는 단계와; 상기 전계방출 셀의 양극과 함께 상기 기저전압 공급라인의 제3 금속층을 형성하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing an organic electroluminescent device according to the present invention is a field emission display device having a plurality of pixels including a field emission cell and a thin film transistor having a field emission cell, wherein the electric field is formed together with a gate electrode of the thin film transistor. Forming a first metal layer of a base voltage supply line for supplying a base voltage to the emission cell; Forming a second metal layer of the base voltage supply line together with a source / drain electrode of the thin film transistor; And forming a third metal layer of the base voltage supply line together with the anode of the field emission cell.

상기 제1 금속층은 알루미늄네오듐을 포함하고; 상기 제2 금속층은 몰리브덴을 포함하고; 상기 제3 금속층은 알루미늄을 포함하는 것을 특징으로 한다.The first metal layer comprises aluminum neodium; The second metal layer comprises molybdenum; The third metal layer is characterized in that it comprises aluminum.

상기 박막 트랜지스터와 상기 제1 및 제2 금속층을 덮도록 형성됨과 아울러 상기 제2 금속층과 상기 제3 금속층을 접촉시키기 위한 홀을 갖는 보호막을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.And forming a passivation layer covering the thin film transistor and the first and second metal layers and having a hole for contacting the second metal layer and the third metal layer.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. Other objects and features of the present invention in addition to the above object will be apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 5 내지 도 6e를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 6E.

도 5는 본 발명의 실시 예에 따른 능동형 유기 ELD의 기저전압 공급라인을 도시한 단면도이다.5 is a cross-sectional view illustrating a base voltage supply line of an active organic ELD according to an embodiment of the present invention.

도 5에 도시된 기저전압공급라인은 기판(151) 상의 비표시영역 상에 순차적으로 형성되는 제1 내지 제3 금속층(159,157,177)을 구비한다. 제3 금속층(177)은 캐소드전극과 동일물질로 형성되어 캐소드전극에 기저전압을 공급한다. 제1 금속층(159)은 제2 구동용 박막 트랜지스터의 게이트 전극과 동일물질로 형성되며, 제2 금속층(157)은 제2 구동용 박막 트랜지스터의 소스/드레인 전극과 동일 물질로 형성된다. 제1 및 제2 금속층(159,157)은 제3 금속층(177)의 도전율을 높이는 역할을 한다. 여기서, 제1 금속층(159) 위에 제2 금속층(157)이 적층되고 제2 금속층(157) 위에 제3 금속층(177)이 적층된다. 제3 금속층(177)은 보호막(169)을 관통하는 관통홀에 의해 제2 금속층(157)과 접촉된다.The base voltage supply line illustrated in FIG. 5 includes first to third metal layers 159, 157, and 177 sequentially formed on the non-display area on the substrate 151. The third metal layer 177 is formed of the same material as the cathode electrode to supply the base voltage to the cathode electrode. The first metal layer 159 is formed of the same material as the gate electrode of the second driving thin film transistor, and the second metal layer 157 is formed of the same material as the source / drain electrode of the second driving thin film transistor. The first and second metal layers 159 and 157 increase the conductivity of the third metal layer 177. Here, the second metal layer 157 is stacked on the first metal layer 159, and the third metal layer 177 is stacked on the second metal layer 157. The third metal layer 177 is in contact with the second metal layer 157 by a through hole penetrating through the passivation layer 169.

이러한 기저전압 공급라인는 전원공급부에서 생성된 기저전압을 EL셀과 접속된 캐소드전극에 공급한다. The base voltage supply line supplies the base voltage generated by the power supply to the cathode electrode connected to the EL cell.

이에 따라, 기저전압공급라인는 몰리브덴(Mo)과 알루미늄(Al)등의 기전력차 이가 작은 제2 금속층(157)과 제3 금속층(177)을 접촉시킴으로써 접촉저항을 줄임과 아울러 알루미늄(Al)의 부식을 방지할 수 있다. Accordingly, the base voltage supply line contacts the second metal layer 157 and the third metal layer 177 having a small electromotive force difference such as molybdenum (Mo) and aluminum (Al) to reduce contact resistance and to corrode aluminum (Al). Can be prevented.

도 6a 내지 도 6f는 도 5에 도시된 지저전압공급라인의 제조방법을 박막 트랜지스터와 결부하여 설명하기 위한 단면도이다.6A through 6F are cross-sectional views illustrating a method of manufacturing the ground voltage supply line illustrated in FIG. 5 in conjunction with a thin film transistor.

먼저, 기판(151)상에 버퍼층(152)이 증착된 후 패터닝됨으로써 기판(151)의 표시영역 상에 버퍼층(152)이 형성된다. 이 후, 아몰퍼스 실리콘막이 증착된 후 패터닝됨으로써 박막 트랜지스터의 액티브층(164)이 형성된다. 이 후, 액티브층(164)이 형성된 기판(151) 상에 게이트 절연막(162)이 전면 증착되고 패터닝됨으로써 박막 트랜지스터의 게이트 절연막(162)이 형성된다. 게이트 절연막(162)이 형성된 기판(151) 상에 게이트 금속층이 전면 증착된 후 패터닝됨으로써 도 6a에 도시된 바와 같이 박막 트랜지스터의 게이트 전극(156)이 형성된다. 이와 동시에 기판(51)의 비표시영역 상에 기저전압공급라인의 제1 금속층(59)이 형성된다. 여기서, 게이트금속물질로는 알루미늄네오듐(AlNd)등이 이용된다. First, the buffer layer 152 is deposited on the substrate 151 and then patterned to form the buffer layer 152 on the display area of the substrate 151. Thereafter, an amorphous silicon film is deposited and then patterned to form an active layer 164 of the thin film transistor. Thereafter, the gate insulating film 162 is entirely deposited and patterned on the substrate 151 on which the active layer 164 is formed, thereby forming the gate insulating film 162 of the thin film transistor. A gate metal layer is deposited on the substrate 151 on which the gate insulating layer 162 is formed, and then patterned, thereby forming the gate electrode 156 of the thin film transistor as shown in FIG. 6A. At the same time, the first metal layer 59 of the base voltage supply line is formed on the non-display area of the substrate 51. Here, aluminum neodium (AlNd) or the like is used as the gate metal material.

게이트 전극(156)과 제1 금속층(159)이 형성된 기판(151)상에 절연물질이 증착됨으로써 층간절연막(166)이 형성된다. 층간절연막(166)은 질화실리콘(SiNx)을 포함하는 무기절연 물질 또는 BCB, 아크릴계 수지를 포함하는 유기절연물질이 이용된다. 이후 층간절연막(166)의 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 액티브층(164)을 노출시키는 소스접촉홀(144S)과 드레인 접촉홀(144D)이 형성됨과 아울러 게이트 전극(156)이 노출된다. An interlayer insulating film 166 is formed by depositing an insulating material on the substrate 151 on which the gate electrode 156 and the first metal layer 159 are formed. The interlayer insulating layer 166 may be formed of an inorganic insulating material containing silicon nitride (SiNx) or an organic insulating material containing BCB or an acrylic resin. Afterwards, the interlayer insulating layer 166 is patterned by a photolithography process and an etching process to form a source contact hole 144S and a drain contact hole 144D that expose the active layer 164, and expose the gate electrode 156. do.

층간절연막(166)이 형성된 기판(151)상에 소스/드레인 금속물질이 증착된 후 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로 도 6b에 도시된 바와 같이 소스/드레인 전극(158,160,161) 및 제2 금속층(157)이 동시에 형성된다. 소스/드레인 전극(158,160,161)은 액티브층(164)과 각각 접촉되며, 제2 금속층(157)은 제1 금속층(159)과 접촉된다. 여기서, 소스/드레인 금속물질로는 몰리브덴(Mo)등이 이용된다. After the source / drain metal material is deposited on the substrate 151 on which the interlayer insulating film 166 is formed, the source / drain electrodes 158, 160, 161 and the second are patterned by a photolithography process and an etching process, as shown in FIG. 6B. The metal layer 157 is formed at the same time. The source / drain electrodes 158, 160, and 161 are in contact with the active layer 164, and the second metal layer 157 is in contact with the first metal layer 159. Here, molybdenum (Mo) or the like is used as the source / drain metal material.

소스/드레인 전극(158,160,161) 및 제2 금속층(157)이 각각 형성된 기판(151) 상에 보호막물질이 전면 증착됨으로써 보호막이 형성된다. 보호막물질로는 질화실리콘(SiNx)을 포함하는 무기절연 물질 또는 BCB, 아크릴계 수지를 포함하는 유기절연물질이 이용된다. 이 후 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 도 6c에 도시된 바와 같이 박막 트랜지스터의 드레인 전극(160)을 노출시키기 위한 화소접촉홀(170)과 기저전압 공급부의 제2 금속층(157)을 노출시키시 위한 관통홀(153)이 형성된 보호막(169)이 형성된다. A passivation layer is deposited on the substrate 151 on which the source / drain electrodes 158, 160, 161 and the second metal layer 157 are formed, respectively, thereby forming a passivation layer. As the protective film material, an inorganic insulating material containing silicon nitride (SiNx) or an organic insulating material containing BCB or acrylic resin is used. After that, by patterning by a photolithography process and an etching process, as illustrated in FIG. 6C, the pixel contact hole 170 and the second metal layer 157 of the base voltage supply unit for exposing the drain electrode 160 of the thin film transistor are exposed. The passivation layer 169 having the through hole 153 for exposure is formed.

보호막(169)이 형성된 기판(151)상에 투명도전성 물질이 증착된 후 포토리쏘그래피공정과 습식식각공정에 의해 패터닝됨으로써 도 6d에 도시된 바와 같이 박막 트랜지스터의 드레인 전극(160)과 접속되는 애노드전극(172)이 형성된다. 이때, 기저전압공급라인에 증착된 투명도전성물질은 제1 금속층(159)이 노출되도록 습식식각 공정에 의해 선택적으로 식각된다. 여기서, 투명도전성물질로는 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO) 등이 이용된다. After the transparent conductive material is deposited on the substrate 151 on which the passivation layer 169 is formed and patterned by a photolithography process and a wet etching process, the anode is connected to the drain electrode 160 of the thin film transistor as shown in FIG. 6D. The electrode 172 is formed. In this case, the transparent conductive material deposited on the base voltage supply line is selectively etched by a wet etching process to expose the first metal layer 159. In this case, as the transparent conductive material, Indium-Tin-Oxide (ITO) Etc. are used.

이 후, 애노드전극(172)이 형성된 기판(151)의 표시영역상에 순차적으로 절 연막(188)과 유기발광층(174)이 형성된다.  Thereafter, the insulating film 188 and the organic light emitting layer 174 are sequentially formed on the display area of the substrate 151 on which the anode electrode 172 is formed.

박막 트랜지스터의 절연막(188) 및 유기발광층(174)과 기저전압 공급라인의 제2 금속층(157) 상에 도전성금속물질이 증착된 후 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 도 6e에 도시된 바와 같이 캐소드전극(176)과 기저전압공급라인의 제3 금속층(177)이 동시에 형성된다. 제3 금속층(177)은 관통홀(153)을 통해 제2 금속층(157)과 접촉된다. 여기서, 도전성금속물질로는 알루미늄(Al)등이 이용된다. The conductive metal material is deposited on the insulating film 188 and the organic light emitting layer 174 of the thin film transistor and the second metal layer 157 of the base voltage supply line, and then patterned by a photolithography process and an etching process, as shown in FIG. 6E. As described above, the cathode electrode 176 and the third metal layer 177 of the ground voltage supply line are simultaneously formed. The third metal layer 177 is in contact with the second metal layer 157 through the through hole 153. Here, aluminum (Al) or the like is used as the conductive metal material.

이와 같이 본 발명의 실시예에 따른 유기 전계발광표시장치의 기저전압공급라인은 몰리브덴(Mo)을 포함하는 제2 금속층(157)상에 알루미늄을 포함하는 제3 금속층(177)이 형성된다. 제2 금속층(157)에 포함된 몰리브덴(Mo)과 제3 금속층(177)에 포함된 알루미늄은 기전력차가 작기 때문에 기저전압공급라인이 부식환경에 노출되는 경우 알루미늄의 부식을 방지할 수 있다. As such, in the base voltage supply line of the organic light emitting display device according to the exemplary embodiment, a third metal layer 177 including aluminum is formed on the second metal layer 157 including molybdenum (Mo). Molybdenum (Mo) included in the second metal layer 157 and aluminum included in the third metal layer 177 may prevent corrosion of aluminum when the base voltage supply line is exposed to a corrosive environment because the electromotive force difference is small.

또한, 기저전압공급라인에 증착되는 투명도전성물질이 습식식각에 의해 제거됨으로써 투명도전성물질에 포함된 옥사이드와 알루미늄의 반응에 의해 형성된 저항성이 큰 산화알루미늄의 생성이 방지된다. 이로써, 전류주입이 용이하여 소비전력이 절감된다. In addition, the transparent conductive material deposited on the base voltage supply line is removed by wet etching, thereby preventing the formation of highly resistant aluminum oxide formed by the reaction of the oxide and aluminum included in the transparent conductive material. As a result, current injection is easy and power consumption is reduced.

상술한 바와 같이, 본 발명에 따른 유기 전계발광소자 및 그 제조방법은 기저전압공급부이 기전력차이가 작은 금속을 포함하는 불투명금속층만으로 형성됨으 로써 접촉저항을 줄일수 있게 된다. 이로써, 전류 주입이 용이하여 소비전력이 절감된다.As described above, the organic electroluminescent device and the method of manufacturing the same according to the present invention can reduce the contact resistance because the base voltage supply part is formed of only an opaque metal layer including a metal having a small electromotive force difference. As a result, current injection is easy and power consumption is reduced.

또한, 기전력차이가 작은 금속을 포함하는 금속층만이 접촉되므로써 금속의 부식에 의한 기저전압공라인의 불량을 방지할 수 있다. In addition, since only a metal layer including a metal having a small electromotive force difference is in contact, it is possible to prevent a failure of the ground voltage line due to corrosion of the metal.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (7)

전계발광 셀 어레이와; An electroluminescent cell array; 상기 전계발광 셀 어레이에 기저전압을 공급하며 세 층의 불투명한 금속층들만으로 형성되는 기저전압 공급라인 구비하는 것을 특징으로 하는 유기 전계발광표시장치. And a base voltage supply line for supplying a base voltage to the electroluminescent cell array and formed of only three opaque metal layers. 제 1 항에 있어서, The method of claim 1, 상기 세 층의 불투명한 금속층은 The three opaque metal layers 상기 전계발광 셀 어레이에 포함되는 박막 트랜지스터의 게이트 전극과 동일물질로 형성된 제1 금속층과;A first metal layer formed of the same material as the gate electrode of the thin film transistor included in the electroluminescent cell array; 상기 제1 금속층 상에 형성되고 상기 박막 트랜지스터의 소스/드레인 전극과 동일 물질로 형성된 제2 금속층과;A second metal layer formed on the first metal layer and formed of the same material as the source / drain electrodes of the thin film transistor; 상기 제2 금속층 상에 형성되고 상기 박막 트랜지스터의 캐소드전극과 동일 물질로 형성된 제3 금속층을 포함하는 것을 특징으로 하는 유기 전계발광표시장치. And a third metal layer formed on the second metal layer and formed of the same material as the cathode electrode of the thin film transistor. 제 2 항에 있어서, The method of claim 2, 상기 제1 금속층은 알루미늄네오듐을 포함하고;The first metal layer comprises aluminum neodium; 상기 제2 금속층은 몰리브덴을 포함하고;The second metal layer comprises molybdenum; 상기 제3 금속층은 알루미늄을 포함하는 것을 특징으로 하는 유기 전계발광 표시장치. And the third metal layer comprises aluminum. 제 2 항에 있어서, The method of claim 2, 상기 제1 및 제2 금속층을 덮도록 형성됨과 아울러 상기 제2 금속층과 상기 제3 금속층을 접촉시키기 위한 홀을 갖도록 형성된 보호막을 추가로 구비하는 것을 특징으로 하는 유기 전계발광표시장치. And a protective layer formed to cover the first and second metal layers and having a hole for contacting the second metal layer and the third metal layer. 전계발광 셀과 전계발광 셀을 구비하기 위한 박막 트랜지스터를 구비하는 다수개의 화소들을 갖는 유기 전계발광표시장치에 있어서,An organic electroluminescent display device having a plurality of pixels including an electroluminescent cell and a thin film transistor for providing an electroluminescent cell, 상기 박막 트랜지스터의 게이트 전극과 함께 상기 전계발광 셀에 기저전압을 공급하는 기저전압 공급라인의 제1 금속층을 형성하는 단계와; Forming a first metal layer of a base voltage supply line for supplying a base voltage to the electroluminescent cell together with a gate electrode of the thin film transistor; 상기 박막 트랜지스터의 소스/드레인 전극과 함께 상기 기저전압 공급라인의 제2 금속층을 형성하는 단계와; Forming a second metal layer of the base voltage supply line together with a source / drain electrode of the thin film transistor; 상기 전계발광 셀의 양극과 함께 상기 기저전압 공급라인의 제3 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계발광표시장치의 제조방법.And forming a third metal layer of the base voltage supply line together with an anode of the electroluminescent cell. 제 5 항에 있어서,The method of claim 5, wherein 상기 제1 금속층은 알루미늄네오듐을 포함하고;The first metal layer comprises aluminum neodium; 상기 제2 금속층은 몰리브덴을 포함하고;The second metal layer comprises molybdenum; 상기 제3 금속층은 알루미늄을 포함하는 것을 특징으로 하는 유기 전계발광 표시장치의 제조방법. And the third metal layer comprises aluminum. 제 5 항에 있어서, The method of claim 5, wherein 상기 박막 트랜지스터와 상기 제1 및 제2 금속층을 덮도록 형성됨과 아울러 상기 제2 금속층과 상기 제3 금속층을 접촉시키기 위한 홀을 갖는 보호막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 전계발광표시장치의 제조방법.And forming a passivation layer formed to cover the thin film transistor and the first and second metal layers, and having a hole for contacting the second metal layer and the third metal layer. Method for manufacturing a display device.
KR1020030032199A 2003-05-21 2003-05-21 Organic Electro Luminescence Display And Fabricating Method Thereof KR100692840B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030032199A KR100692840B1 (en) 2003-05-21 2003-05-21 Organic Electro Luminescence Display And Fabricating Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030032199A KR100692840B1 (en) 2003-05-21 2003-05-21 Organic Electro Luminescence Display And Fabricating Method Thereof

Publications (2)

Publication Number Publication Date
KR20040100006A KR20040100006A (en) 2004-12-02
KR100692840B1 true KR100692840B1 (en) 2007-03-09

Family

ID=37377455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030032199A KR100692840B1 (en) 2003-05-21 2003-05-21 Organic Electro Luminescence Display And Fabricating Method Thereof

Country Status (1)

Country Link
KR (1) KR100692840B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016349A (en) * 2014-08-05 2016-02-15 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696579B1 (en) * 2005-06-15 2007-03-20 엘지전자 주식회사 Organic electroluminescent device
US7633086B2 (en) 2005-06-15 2009-12-15 Lg Display Co., Ltd. Light emitting device
KR100696584B1 (en) * 2005-06-15 2007-03-20 엘지전자 주식회사 Organic electroluminescent device
KR100696587B1 (en) * 2005-06-15 2007-03-20 엘지전자 주식회사 Organic electroluminescent device
KR100696580B1 (en) * 2005-06-15 2007-03-20 엘지전자 주식회사 Organic electroluminescent device
KR101116824B1 (en) * 2005-07-08 2012-02-29 엘지디스플레이 주식회사 Organic electroluminescent device for preventing peeling of an insulating film
KR100716283B1 (en) * 2006-08-11 2007-05-09 삼성전자주식회사 Display device
CN111584501B (en) 2020-05-07 2021-12-28 武汉华星光电技术有限公司 Contact resistance monitoring device, manufacturing method thereof and display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016349A (en) * 2014-08-05 2016-02-15 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR102230575B1 (en) * 2014-08-05 2021-03-19 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20040100006A (en) 2004-12-02

Similar Documents

Publication Publication Date Title
US7173371B2 (en) Transmissive-type organic electroluminescent display device and fabricating method of the same
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
JP2004111369A (en) Organic electroluminescent display device and its manufacturing method
US7342249B2 (en) Organic electroluminescent device and fabricating method thereof
US20070012926A1 (en) Display device with reduced number of wires and manufacturing method thereof
KR20050111163A (en) Organic electro-luminescence display device and method for fabricating thereof
KR101294844B1 (en) Fabricating method for organic electro-luminescence display device and organic electro-luminescence display device using the same
KR100692840B1 (en) Organic Electro Luminescence Display And Fabricating Method Thereof
KR20170080242A (en) Organic light emitting diode display device
JP2006098654A (en) Display panel
KR101148720B1 (en) Organic field light emitted device and and method for fabricating the same
JP4848767B2 (en) Display device and manufacturing method thereof
KR101928407B1 (en) Organic electro-luminescence display and manufacturing method thereof
KR100590255B1 (en) Organic electroluminescence display device and method for fabricating thereof
KR101782165B1 (en) Organic electro-luminescence display and manufacturing method thereof
KR20080108743A (en) Organic electro-luminescence display device and method for fabricating thereof
KR100607517B1 (en) Organic Electro Luminescence Display And Fabricating Method Thereof
KR100489166B1 (en) Amoled
JP2006091119A (en) Transistor array substrate and display panel
JP4192879B2 (en) Display panel
KR100899158B1 (en) Active Matrix Organic Electro-Luminescence Display Panel And Method Of Fabricating The Same
KR100721945B1 (en) Organic Electro Luminescence Display Device
KR100631121B1 (en) Organic Electro Luminescence Display Device And Method For Fabricating Thereof
KR20070071904A (en) Organic electro-luminescence display device and fabricating method thereof
JP4379285B2 (en) Display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 12