KR100690003B1 - Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same - Google Patents

Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same Download PDF

Info

Publication number
KR100690003B1
KR100690003B1 KR1020000048431A KR20000048431A KR100690003B1 KR 100690003 B1 KR100690003 B1 KR 100690003B1 KR 1020000048431 A KR1020000048431 A KR 1020000048431A KR 20000048431 A KR20000048431 A KR 20000048431A KR 100690003 B1 KR100690003 B1 KR 100690003B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
liquid crystal
crystal display
etching
transparent conductive
Prior art date
Application number
KR1020000048431A
Other languages
Korean (ko)
Other versions
KR20020015237A (en
Inventor
류순성
곽동영
김후성
정유호
김용완
이우채
박덕진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000048431A priority Critical patent/KR100690003B1/en
Publication of KR20020015237A publication Critical patent/KR20020015237A/en
Application granted granted Critical
Publication of KR100690003B1 publication Critical patent/KR100690003B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 화소전극 패터닝시 금속배선의 부식이나 손상을 방지하기에 적합한 화소전극재료 및 그 에칭방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pixel electrode material suitable for preventing corrosion or damage to metal wiring during pixel electrode patterning and an etching method thereof.

본 발명에 따른 액정표시소자의 화소전극재료는 옥살릭계산을 포함한 약산의 에천트로 에칭되는 비정질 구조의 투명 전도성 재료로 이루어지는 것을 특징으로 한다. The pixel electrode material of the liquid crystal display device according to the present invention is characterized by being made of a transparent conductive material having an amorphous structure which is etched with an etchant of weak acid including oxalic calculation.

Description

액정표시소자의 화소전극재료 및 그 에칭방법{Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same} Pixel electrode material and liquid crystal etching method of liquid crystal display device {Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same}             

도 1은 종래의 4 마스크 공정기술에서 화소전극이 패터닝된 상태를 나타내는 하부 투명기판의 단면도. 1 is a cross-sectional view of a lower transparent substrate showing a state in which a pixel electrode is patterned in a conventional four mask process technology.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 액정표시소자의 하부 투명기판 패터닝방법을 단계적으로 나타내는 하부 투명기판의 단면도.
2A through 2D are cross-sectional views of lower transparent substrates showing stepwise methods of patterning lower transparent substrates of liquid crystal display devices according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1,31 : 투명기판 2a,32a : 게이트전극1,31: transparent substrate 2a, 32a: gate electrode

2b,32b : 게이트라인 2c,32c : 게이트패드2b and 32b: Gate lines 2c and 32c: Gate pad

3,33 : 게이트절연막 4,34 : 활성층3,33 gate insulating film 4,34 active layer

5,35 : 오믹접촉층 6a,36a : 소오스전극5,35 ohmic contact layer 6a, 36a source electrode

6b,36b : 드레인전극 7,37 : 패시베이션층6b, 36b: drain electrode 7, 37: passivation layer

8,9,38,39 : 콘택홀 10a,40a : 화소전극8,9,38,39: contact hole 10a, 40a: pixel electrode

10b,40b : 보호전극
10b, 40b: Protective electrode

본 발명은 액정표시소자의 제조방법에 관한 것으로서, 특히 화소전극 패터닝시 금속배선의 부식이나 손상을 방지하기에 적합한 화소전극재료 및 그 에칭방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a pixel electrode material suitable for preventing corrosion or damage to metal wiring during pixel electrode patterning and an etching method thereof.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시소자는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시소자는 브라운관에 비하여 소형화가 가능하여 퍼스널 컴퓨터(Personal Computer)와 노트북 컴퓨터(Note Book Computer)는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다. The liquid crystal display of an active matrix driving method displays a natural moving image using a thin film transistor (hereinafter referred to as TFT) as a switching element. Such liquid crystal display devices can be miniaturized compared to CRTs, and are widely used in personal computers and notebook computers, as well as office automation devices such as photocopiers, portable devices such as cell phones and pagers. .

이러한 액정표시소자의 제조공정은 기판 세정과, 기판 패터닝, 배향막형성, 기판합착/액정주입, 실장 공정으로 나뉘어진다. 기판세정 공정에서는 상/하부기판의 패터닝 전후에 기판들의 이물질을 세정제를 이용하여 제거하게 된다. 기판 패터닝 공정에서는 상부기판의 패터닝과 하부기판의 패터닝으로 나뉘어진다. 상부기판에는 칼라필터, 공통전극, 블랙 매트릭스 등이 형성된다. 그리고 하부기판에는 데이터라인과 게이트라인 등의 신호배선이 형성되고, 데이터라인과 게이트라인의 교차부에 TFT가 형성되며, TFT의 소오스전극에 접속되도록 데이터라인과 게이트라인 사이의 화소영역에 화소전극이 형성된다. 기판합착/액정주입 공정에서는 하부 기판 상에 배향막을 도포하고 러빙하는 공정에 이어서, 실(Seal)재를 이용한 상/하부기판 합착공정, 액정주입, 주입구 봉지공정이 순차적으로 이루어진다. 실장공정에서는 게이트 드라이브 집적회로 및 데이터 드라이브 집적회로 등의 집적회로가 실장된 테이프 케리어 패키지(Tape Carrier Package : TCP)를 기판 상의 패드부에 접속시키게 된다. The manufacturing process of such a liquid crystal display device is divided into substrate cleaning, substrate patterning, alignment film formation, substrate bonding / liquid crystal injection, and mounting process. In the substrate cleaning process, foreign substances on the substrates before and after the upper and lower substrates are patterned are removed using a cleaning agent. In the substrate patterning process, the upper substrate is patterned and the lower substrate is patterned. A color filter, a common electrode, a black matrix, and the like are formed on the upper substrate. Signal lines such as data lines and gate lines are formed on the lower substrate, and TFTs are formed at intersections of the data lines and gate lines, and pixel electrodes are formed in the pixel region between the data lines and the gate lines so as to be connected to the source electrodes of the TFTs. Is formed. In the substrate bonding / liquid crystal injection process, an alignment film is coated on the lower substrate and rubbed, followed by an upper / lower substrate bonding process using a seal material, liquid crystal injection, and an injection hole encapsulation process. In the mounting process, a tape carrier package (TCP) in which integrated circuits such as a gate drive integrated circuit and a data drive integrated circuit are mounted is connected to a pad portion on a substrate.

하부기판의 패터닝 공정에 있어서, TFT의 전극들과 활성층 및 오믹접촉층, 절연층의 콘택홀, 화소전극을 패터닝하기 위해서는 다수의 마스크(mask)가 필요하다. 마스크의 수는 공정수와 생산원가에 직결되기 때문에 마스크의 수를 줄이기 위한 연구가 각 제조업체와 연구소 등에서 활발히 진행되고 있다. 그 결과, 4 마스크를 이용하여 하부기판을 패터닝하는 방법이 제안되고 있다. 실제로, 4 마스크를 이용하여 하부기판을 패터닝하는 공정에는 게이트금속층을 패터닝하기 위한 마스크, 오믹접촉층과 소오스/드레인금속층을 동시에 패터닝하기 위한 마스크, 패시베이션(Passivation)층과 반도체층 및 게이트절연막을 동시에 패터닝하기 위한 마스크 그리고 화소전극을 패터닝하기 위한 마스크가 필요하다. In the patterning process of the lower substrate, a plurality of masks are required to pattern the electrodes of the TFT, the active layer and the ohmic contact layer, the contact hole of the insulating layer, and the pixel electrode. Since the number of masks is directly related to the number of processes and production cost, researches to reduce the number of masks are actively conducted in each manufacturer and research institute. As a result, a method of patterning a lower substrate using four masks has been proposed. In practice, the lower substrate is patterned using four masks, a mask for patterning a gate metal layer, a mask for patterning an ohmic contact layer and a source / drain metal layer simultaneously, a passivation layer, a semiconductor layer, and a gate insulating film simultaneously. A mask for patterning and a mask for patterning the pixel electrode are required.

도 1을 참조하면, 종래의 4 마스크를 이용한 하부 투명기판의 패터닝 공정에 있어서 화소전극 패터닝시에는 게이트라인(32b)이 노출되게끔 투명기판(31) 상에 전면 증착된 투명전도층이 습식 에칭된다. 이 투명전도층의 에칭에 의해 투명기판(31) 에는 화소전극(40a)과 콘택홀(39)을 통하여 게이트 패드(32c)에 접속된 보호전극(40b)이 남게 된다. 어레이영역에 있어서, TFT와 화소영역에는 게이트전극(32a), 게이트절연막(33), 활성층(34), 오믹접촉층(35), 소오스/드레인전극(36a,36b) 및 패시베이션층(37)이 적층된다. 화소전극(40a)은 콘택홀(38)을 통하여 드레인전극(36b)에 접속된다. 화소전극의 패터닝시 게이트라인(32b) 상의 투명전도층은 제거되기 때문에 게이트라인(32b)은 대기 중에 노출된다. 패드영역에는 게이트패드(32c)를 덮게끔 게이트절연막(33), 활성층(34) 및 패시베이션층(37)이 적층되며, 보호전극(40b)이 콘택홀(39)을 통하여 게이트패드(32c)에 접속된다. Referring to FIG. 1, the transparent conductive layer deposited on the transparent substrate 31 is wet-etched so that the gate line 32b is exposed during the patterning of the lower transparent substrate using the conventional four masks. do. The etching of the transparent conductive layer leaves the protective electrode 40b connected to the gate pad 32c through the pixel electrode 40a and the contact hole 39 in the transparent substrate 31. In the array region, the gate electrode 32a, the gate insulating film 33, the active layer 34, the ohmic contact layer 35, the source / drain electrodes 36a and 36b and the passivation layer 37 are formed in the TFT and the pixel region. Are stacked. The pixel electrode 40a is connected to the drain electrode 36b through the contact hole 38. Since the transparent conductive layer on the gate line 32b is removed during the patterning of the pixel electrode, the gate line 32b is exposed to the atmosphere. In the pad region, the gate insulating layer 33, the active layer 34, and the passivation layer 37 are stacked to cover the gate pad 32c, and the protective electrode 40b is formed on the gate pad 32c through the contact hole 39. Connected.

종래의 4 마스크를 이용한 하부 투명기판의 패터닝 공정은 화소전극의 패터닝시 게이트금속층이 부식되거나 손상되는 문제점이 있다. 이를 상세히 하면, 투명전도층의 재료로는 통상, 다결정 구조의 인듐틴옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함)가 사용되며 아래의 화학식 1과 같은 조성비로 혼합된다. The conventional patterning process of the lower transparent substrate using four masks has a problem that the gate metal layer is corroded or damaged during the patterning of the pixel electrode. In detail, as the material of the transparent conductive layer, indium tin oxide (hereinafter referred to as "ITO") of a polycrystalline structure is generally used and mixed in a composition ratio as shown in Chemical Formula 1 below.

ITO=InO3(90%)+SnO2(10%)ITO = InO 3 (90%) + SnO 2 (10%)

ITO는 HCl과 같은 강산의 에천트(Etchant)에 디핑(Deeping)되어 습식에칭된다. 이러한 강산의 에천트는 아래의 화학식 2 내지 4와 같이 인듐(In) 및 주석(Sn)과 반응하여 ITO를 제거한다. ITO is deep etched and wet etched into an etchant of a strong acid such as HCl. An etchant of such a strong acid is reacted with indium (In) and tin (Sn) to remove ITO as shown in Chemical Formulas 2 to 4 below.

InO3+6HCl→2InCl3+3H2OInO 3 + 6HCl → 2InCl 3 + 3H 2 O

SnO2+4HCl→SnCl4+2H2OSnO 2 + 4HCl → SnCl 4 + 2H 2 O

InxSnyOz+nHCl→AInCl3+BSnCl4 In x Sn y O z + nHCl → AInCl 3 + BSnCl 4

그런데 게이트금속층이 알루미늄(Al) 또는 알루미늄계 화합물로 이루어지면 화소전극 패터닝시 노출되는 게이트금속층 즉, 게이트라인(32b)이 ITO 에천트와 반응하여 부식된다.
However, when the gate metal layer is made of aluminum (Al) or an aluminum compound, the gate metal layer, that is, the gate line 32b exposed during the pixel electrode patterning, is corroded by reacting with the ITO etchant.

따라서, 본 발명의 목적은 화소전극 패터닝시 금속배선의 부식이나 손상을 방지하기에 적합하도록 한 액정표시소자의 화소전극재료 및 그 에칭방법을 제공함에 있다.
Accordingly, it is an object of the present invention to provide a pixel electrode material of a liquid crystal display device and an etching method thereof, which are suitable for preventing corrosion or damage of metal wiring during pixel electrode patterning.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 화소전극재료는 옥살릭계산을 포함한 약산의 에천트로 에칭되는 비정질 구조의 투명 전도성 재료로 이루어지는 것을 특징으로 한다.
상기 비정질 구조의 투명 전도성 재료는 인듐징크옥사이드(Indium Zinc Oxide), 인듐틴징크옥사이드(Indium Tin Zinc Oxide), 비정질 인듐틴옥사이드(Amorpous Indium Tin Oxide) 중 어느 하나인 것을 특징으로 한다.
상기 에천트는 (COOH)2를 포함하는 것을 특징으로 한다.
In order to achieve the above object, the pixel electrode material of the liquid crystal display device according to the present invention is characterized by consisting of a transparent conductive material of an amorphous structure which is etched with an etchant of weak acid including oxalic calculation.
The amorphous transparent conductive material may be any one of indium zinc oxide, indium tin zinc oxide, and amorphous indium tin oxide.
The etchant is characterized in that it comprises (COOH) 2 .

본 발명에 따른 액정표시소자의 화소전극재료 에칭방법은 비정질 구조의 투명 전도성 재료를 게이트금속층 상에 형성하는 단계와, 상기 비정질 구조의 투명 전도성 재료층을 옥살릭계산을 포함한 약산의 에천트로 에칭하여 화소전극패턴을 형성하는 단계를 포함한다.
상기 투명 전도성 재료는 인듐징크옥사이드(Indium Zinc Oxide), 인듐틴징크옥사이드(Indium Tin Zinc Oxide), 비정질 인듐틴옥사이드(Amorpous Indium Tin Oxide) 중 어느 하나인 것을 특징으로 한다.
상기 에천트는 (COOH)2를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
The pixel electrode material etching method of the liquid crystal display device according to the present invention comprises the steps of forming an amorphous transparent conductive material on the gate metal layer, and etching the transparent conductive material layer of the amorphous structure with an etchant of a weak acid including an oxalic calculation Forming a pixel electrode pattern.
The transparent conductive material is characterized in that any one of indium zinc oxide (Indium Zinc Oxide), indium tin zinc oxide (Indium Tin Zinc Oxide), amorphous Indium Tin Oxide (Amorpous Indium Tin Oxide).
The etchant is characterized in that it comprises (COOH) 2 .
Other objects and features of the present invention in addition to the above objects will become apparent from the following description of the embodiments with reference to the accompanying drawings.

삭제delete

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a를 참조하면, TFT 및 화소전극이 형성되는 어레이영역과 게이트/데이트라인에 연결된 패드가 형성되는 패드영역을 포함하는 투명기판(1) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 알루미늄계 화합물 등의 게이트 금속재료를 증착하여 금속박막을 형성한다. 금속박막은 포토리쏘그래피 공정에 의해 패터닝된다. 이렇게 금속박막이 패터닝되면 투명기판(1)의 어레이영역에는 게이트전극(2a)과 게이트라인(2b)이 잔류하며, 패드영역에는 게이트패드(2c)가 잔류한다. Referring to FIG. 2A, aluminum (Al) may be sputtered on a transparent substrate 1 including an array region in which TFTs and pixel electrodes are formed and a pad region in which pads connected to gates / drains are formed. Alternatively, a gate metal material such as an aluminum compound is deposited to form a metal thin film. The metal thin film is patterned by a photolithography process. When the metal thin film is patterned, the gate electrode 2a and the gate line 2b remain in the array region of the transparent substrate 1, and the gate pad 2c remains in the pad region.

도 2b를 참조하면, 게이트전극(2a), 게이트라인(2b) 및 게이트패드(2c)가 덮여지도록 게이트절연막(3)이 투명기판(1) 상에 전면 증착되며, 그 위에 활성층(4) 및 오믹접촉층(5)이 적층된다. 게이트절연막(3)은 산화실리콘(SiOx) 또는 질화실리콘(SiNX) 등의 무기 절연재료 또는 유기 절연재료로 이루어지며, 활성층(4)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 이루어진다. 오믹접촉층(5)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.Referring to FIG. 2B, a gate insulating film 3 is entirely deposited on the transparent substrate 1 to cover the gate electrode 2a, the gate line 2b, and the gate pad 2c, and the active layer 4 and The ohmic contact layer 5 is laminated. The gate insulating film 3 is made of an inorganic insulating material or an organic insulating material such as silicon oxide (SiO x ) or silicon nitride (SiN X ), and the active layer 4 is made of amorphous silicon or polycrystalline silicon which is not doped with impurities. The ohmic contact layer 5 is formed of amorphous silicon or polycrystalline silicon doped with N-type or P-type impurities at a high concentration.

도 2c를 참조하면, 소오스/드레인금속으로서 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나 MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy) 등의 금속합금이 오믹접촉층(5)을 덮도록 화학기상증착(Chemical Vapor Deposition : CVD) 방법 또는 스퍼터링(sputtering) 방법으로 투명기판(1) 상에 증착된다. 이렇게 증 착된 소오스/드레인금속층은 오믹접촉층(5)과 오믹 접촉을 이룬다. 이 소오스/드레인금속층과 오믹접촉층(5)은 포토리소그래피 방법으로 동시에 패터닝된다. 그러면 어레이영역에는 소오스전극(6a)과 드레인전극(6b) 및 도시하지 않은 데이터라인이 형성되며, 패드영역에는 데이터라인과 연결된 데이터패드가 형성된다. Referring to FIG. 2C, a metal alloy such as molybdenum (Mo), titanium or tantalum, or a metal alloy such as molybdenum alloy (Mo alloy) such as MoW, MoTa, or MoNb as the source / drain metal may cover the ohmic contact layer 5. It is deposited on the transparent substrate 1 by a chemical vapor deposition (CVD) method or a sputtering method. The source / drain metal layer thus deposited makes ohmic contact with the ohmic contact layer 5. The source / drain metal layer and the ohmic contact layer 5 are simultaneously patterned by a photolithography method. The source electrode 6a and the drain electrode 6b and a data line (not shown) are formed in the array region, and a data pad connected to the data line is formed in the pad region.

도 2d를 참조하면, 패시베이션층 재료로서 산화실리콘 또는 질화실리콘 등의 무기절연재료 또는 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene), PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연재료를 투명기판(1) 상에 형성한다. 그리고 패시베이션층(7), 활성층(4) 및 게이트절연막(3)은 포토리쏘그래피 방법으로 동시에 패터닝되어 TFT와 화소영역 및 패드영역에만 잔류된다. 이 때, 게이트라인(2b)은 노출된다. 이와 동시에, 패시베이션층(7)에는 드레인전극(6b)을 노출시키기 위한 콘택홀(8)과 게이트패드(2c)를 노출시키기 위한 콘택홀(9) 그리고 데이터패드를 노출시키기 위한 콘택홀(도시하지 않음)이 형성된다. 이렇게 패시베이션층(7), 활성층(4) 및 게이트절연막(3)이 동시에 패터닝된 후, 화소전극 재료로서 비정질 구조의 투명 전도성재료인 인듐징크옥사이드(Indium Zinc Oxide : IZO), 인듐틴징크옥사이드(Indium Tin Zinc Oxide : ITZO), 비정질 인듐틴옥사이드(Amorpous Indium Tin Oxide : a-ITO)를 투명기판(1) 상에 전면 증착된다. 여기서, 비정질 인듐틴옥사이드(a-ITO)는 인듐틴옥사이드(ITO)의 스퍼터링시 챔버 내에 H2O를 주입함으로써 비정질 구조를 가질 수 있다. 이어서, 화소전극(10a) 및 보호전극(10b)은 전면 증착된 화소전극층 위에 마스크가 놓여진 후, 노광 및 현상 공정을 거친 다음, 습식에칭됨으로써 패터닝된다. 패터닝된 화소전극(10a)은 콘택홀(8)을 통하여 드레인전극(6b)에 접속되며, 보호전극(10b)은 콘택홀(9)을 통하여 게이트패드(2c)와 도시하지 않은 데이터패드에 접속된다. 여기서, 화소전극층이 비정질 구조의 투명 전도성재료이기 때문에 약산에도 쉽게 그리고 빠르게 에칭된다. 에천트로는 옥살릭계산 예를 들면, (COOH)2가 사용될 수 있다. Referring to FIG. 2D, a passivation layer material includes an inorganic insulating material such as silicon oxide or silicon nitride, or an organic insulating material having a low dielectric constant such as acrylic organic compound, BCB (benzocyclobutene), or PFCB (perfluorocyclobutane) as a transparent substrate. It forms on (1). The passivation layer 7, the active layer 4 and the gate insulating film 3 are simultaneously patterned by the photolithography method and remain only in the TFT, the pixel region and the pad region. At this time, the gate line 2b is exposed. At the same time, the passivation layer 7 has a contact hole 8 for exposing the drain electrode 6b, a contact hole 9 for exposing the gate pad 2c, and a contact hole for exposing the data pad (not shown). Not formed). After the passivation layer 7, the active layer 4, and the gate insulating film 3 are simultaneously patterned, indium zinc oxide (IZO), indium zinc oxide (IZO), which is a transparent conductive material having an amorphous structure, is used as the pixel electrode material. Indium Tin Zinc Oxide (ITZO) and Amorphous Indium Tin Oxide (a-ITO) are deposited on the transparent substrate 1. Here, amorphous indium tin oxide (a-ITO) may have an amorphous structure by injecting H 2 O into the chamber during sputtering of indium tin oxide (ITO). Subsequently, the pixel electrode 10a and the protective electrode 10b are patterned by placing a mask on the pixel electrode layer deposited on the entire surface, undergoing an exposure and development process, and then wet etching. The patterned pixel electrode 10a is connected to the drain electrode 6b through the contact hole 8, and the protective electrode 10b is connected to the gate pad 2c and the data pad (not shown) through the contact hole 9. do. Here, since the pixel electrode layer is a transparent conductive material of amorphous structure, it is easily and quickly etched even in weak acid. An oxalic acid such as (COOH) 2 may be used as the etchant.

상술한 바와 같이, 본 발명에 따른 액정표시소자의 화소전극재료 및 그 에칭방법은 화소전극재료로서 약산에도 쉽게 에칭되는 비정질 구조의 투명 전도성재료를 화소전극 재료로 선택하게 된다. 그 결과, 본 발명에 따른 액정표시소자의 화소전극재료 및 그 에칭방법은 화소전극재료를 약산으로 에칭함으로써 4 마스크 공정에서 게이트금속층과 화소전극이 직접 접촉한 상태에서 화소전극재료를 제거하기 위한 강산의 에천트에 의해 게이트금속층이 부식되거나 손상되는 것을 방지할 수 있다. As described above, the pixel electrode material of the liquid crystal display device and the etching method thereof according to the present invention select the transparent conductive material having an amorphous structure which is easily etched even in weak acid as the pixel electrode material as the pixel electrode material. As a result, the pixel electrode material of the liquid crystal display device and the etching method thereof according to the present invention are strong acids for removing the pixel electrode material in a state in which the gate metal layer and the pixel electrode are in direct contact with each other by etching the pixel electrode material with weak acid. The etchant of can prevent the gate metal layer from corroding or damaging.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (8)

게이트금속층 상의 화소전극재료를 에칭함으로써 화소전극패턴이 형성된 액정표시소자에 있어서,A liquid crystal display device in which a pixel electrode pattern is formed by etching a pixel electrode material on a gate metal layer, 상기 화소전극은 옥살릭계산을 포함한 약산의 에천트로 에칭되는 비정질 구조의 투명 전도성 재료로 이루어지는 것을 특징으로 하는 액정표시소자의 화소전극재료.And the pixel electrode is made of a transparent conductive material having an amorphous structure which is etched with an etchant of weak acid including oxalic calculation. 제 1 항에 있어서,The method of claim 1, 상기 비정질 구조의 투명 전도성 재료는 인듐징크옥사이드(Indium Zinc Oxide), 인듐틴징크옥사이드(Indium Tin Zinc Oxide), 비정질 인듐틴옥사이드(Amorpous Indium Tin Oxide) 중 어느 하나인 것을 특징으로 하는 액정표시소자의 화소전극재료.The amorphous transparent conductive material may be any one of indium zinc oxide, indium tin zinc oxide, and amorphous indium tin oxide. Pixel electrode material. 삭제delete 제 2 항에 있어서,The method of claim 2, 상기 에천트는 (COOH)2를 포함하는 것을 특징으로 하는 액정표시소자의 화소전극재료.The etchant comprises (COOH) 2. The pixel electrode material of the liquid crystal display device. 게이트금속층의 화소전극재료를 에칭함으로써 화소전극패턴을 형성하는 액정표시소자의 제조방법에 있어서,In the method for manufacturing a liquid crystal display device in which a pixel electrode pattern is formed by etching the pixel electrode material of the gate metal layer, 비정질 구조의 투명 전도성 재료를 상기 게이트금속층 상에 형성하는 단계와,Forming a transparent conductive material of amorphous structure on the gate metal layer; 상기 비정질 구조의 투명 전도성 재료층을 옥살릭계산을 포함한 약산의 에천트로 에칭하여 화소전극패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 화소전극재료 에칭방법.And etching the transparent conductive material layer of the amorphous structure with an etchant of a weak acid including an oxalic calculation to form a pixel electrode pattern. 제 5 항에 있어서,The method of claim 5, wherein 상기 투명 전도성 재료는 인듐징크옥사이드(Indium Zinc Oxide), 인듐틴징크옥사이드(Indium Tin Zinc Oxide), 비정질 인듐틴옥사이드(Amorpous Indium Tin Oxide) 중 어느 하나인 것을 특징으로 하는 액정표시소자의 화소전극재료 에칭방법.The transparent conductive material may be any one of indium zinc oxide, indium tin zinc oxide, and amorphous indium tin oxide. Etching method. 삭제delete 제 6 항에 있어서,The method of claim 6, 상기 에천트는 (COOH)2를 포함하는 것을 특징으로 하는 액정표시소자의 화소전극재료 에칭방법.And the etchant comprises (COOH) 2 .
KR1020000048431A 2000-08-21 2000-08-21 Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same KR100690003B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000048431A KR100690003B1 (en) 2000-08-21 2000-08-21 Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000048431A KR100690003B1 (en) 2000-08-21 2000-08-21 Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same

Publications (2)

Publication Number Publication Date
KR20020015237A KR20020015237A (en) 2002-02-27
KR100690003B1 true KR100690003B1 (en) 2007-03-08

Family

ID=19684291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000048431A KR100690003B1 (en) 2000-08-21 2000-08-21 Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same

Country Status (1)

Country Link
KR (1) KR100690003B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519368B1 (en) 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 Liquid Crystal Display devices and method for manufacturing the same
KR100504536B1 (en) * 2002-03-29 2005-08-04 엘지.필립스 엘시디 주식회사 Method for Manufacturing Liquid Crystal Display devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06122094A (en) * 1992-10-14 1994-05-06 Sumitomo Metal Ind Ltd Mig welding flux cored wire for ferritic stainless steel
JPH07333656A (en) * 1994-06-03 1995-12-22 Citizen Watch Co Ltd Transparent conductive film and its production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06122094A (en) * 1992-10-14 1994-05-06 Sumitomo Metal Ind Ltd Mig welding flux cored wire for ferritic stainless steel
JPH07333656A (en) * 1994-06-03 1995-12-22 Citizen Watch Co Ltd Transparent conductive film and its production

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
07333656 *

Also Published As

Publication number Publication date
KR20020015237A (en) 2002-02-27

Similar Documents

Publication Publication Date Title
KR100799464B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
KR101002338B1 (en) method for forming metal line and method for manufacturing liquid crystal display device using the same
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
US11187949B2 (en) Array substrate and manufacturing method thereof, display panel, and display device
US6853405B2 (en) Method of fabricating liquid crystal display
US20060261335A1 (en) Liquid crystal display device
US7479415B2 (en) Fabrication method of polycrystalline silicon liquid crystal display device
KR20020074701A (en) Liquid crystal display device and fabricating method thereof
US7474372B2 (en) Liquid crystal display having a protective alignment film and fabricating method thereof
US7927899B2 (en) Liquid crystal display panel and fabricating method thereof
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
US20050133787A1 (en) Thin film transistor array substrate and fabricating method thereof
KR100690003B1 (en) Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same
KR20020056077A (en) Liquid Crystal Display Device And Method Of Fabricating The Same
KR20070088886A (en) Display substrate and method of manufacturing the same
KR101374959B1 (en) Display substrate and method of manufactruing the same
KR20020074302A (en) Liquid crystal display and fabricating method thereof
KR101057235B1 (en) Etchant and manufacturing method of thin film transistor using same
KR20020056075A (en) Apparatus Liquid Crystal Display and Fabricating Method Thereof
KR100799465B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
KR100433208B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
KR100854590B1 (en) Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same
KR101165843B1 (en) Etchant, forming method of metal line using the same and fabrication method of LCD using the same
KR100769173B1 (en) Method For Forming Metal Line Layer And Method For Fabricating Liquid Crystal Display Device By Said Method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee