KR100854590B1 - Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same - Google Patents

Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same Download PDF

Info

Publication number
KR100854590B1
KR100854590B1 KR1020010081637A KR20010081637A KR100854590B1 KR 100854590 B1 KR100854590 B1 KR 100854590B1 KR 1020010081637 A KR1020010081637 A KR 1020010081637A KR 20010081637 A KR20010081637 A KR 20010081637A KR 100854590 B1 KR100854590 B1 KR 100854590B1
Authority
KR
South Korea
Prior art keywords
copper
liquid crystal
crystal display
wiring
copper alloy
Prior art date
Application number
KR1020010081637A
Other languages
Korean (ko)
Other versions
KR20030051962A (en
Inventor
황용섭
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020010081637A priority Critical patent/KR100854590B1/en
Priority to US10/308,118 priority patent/US6961101B2/en
Publication of KR20030051962A publication Critical patent/KR20030051962A/en
Application granted granted Critical
Publication of KR100854590B1 publication Critical patent/KR100854590B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명에서는, 금속 배선을 이루는 재질로써, 순수 구리(Cu) 금속물질에 인듐(In)이 일정 함량 포함된 구리-인듐으로 이루어진 금속 배선용 구리 합금을 제공하므로써, 첫째, 기존의 구리 합금에 비해 보다 낮은 비저항값을 가지며, 열처리 중에도 비저항값이 일정하게 유지되므로 신뢰성 있는 액정표시장치용 배선 재료로 이용할 수 있고, 둘째, 순수 금속에 비해 내화학성이 향상되어, 패터닝을 위한 사진식각 공정을 용이하게 진행할 수 있으며, 세째, 액정표시장치이외의 전자기기 제품에도 다양하게 적용하여, 제품 경쟁력을 높일 수 있는 장점을 가진다.
In the present invention, as a material for forming a metal wiring, by providing a copper alloy for metal wiring made of copper-indium containing a certain amount of indium (In) in the pure copper (Cu) metal material, first, compared to the conventional copper alloy It has a low resistivity and maintains a constant resistivity even during heat treatment, so it can be used as a wiring material for a reliable liquid crystal display device. Third, it can be applied to various electronic device products other than the liquid crystal display device, has the advantage of increasing the product competitiveness.

Description

금속 배선용 구리 합금과 이를 포함하는 액정표시장치용 어레이기판 및 그 제조방법{Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same} Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same}

도 1은 일반적인 액정표시장치용 어레이 기판의 일부 영역에 대한 평면도. 1 is a plan view of a portion of a general array substrate for a liquid crystal display device;

도 2는 상기 도 1의 절단선 II-II에 따라 절단된 단면을 나타낸 도면. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 3은 일반적인 순수 구리금속을 이용한 사진식각 공정을 단계별로 나타낸 공정흐름도. Figure 3 is a process flow chart showing the step of the photo etching process using a general pure copper metal.

도 4a, 4b는 증착단계 후 구리 표면 및 박리제 처리 후 구리 표면에 대한 그림을 각각 나타낸 도면. Figures 4a, 4b is a diagram showing the copper surface after the deposition step and the copper surface after the release agent treatment, respectively.

도 5는 기존의 구리 합금의 함량별 비저항 특성을 종류별로 나타낸 그래프에 대한 도면. 5 is a view of a graph showing the resistivity characteristics of each type of conventional copper alloy by type.

도 6은 본 발명에 따른 구리-인듐으로 이루어진 구리합금 배선에 대한 열처리 온도별 비저항 특성을 나타낸 그래프. Figure 6 is a graph showing the specific resistance characteristics according to the heat treatment temperature for the copper alloy wiring made of copper-indium according to the present invention.

도 7a, 7b는 본 발명에 따른 구리-인듐 금속물질에 대한 도면으로서, 상기 도 7a는 구리-인듐의 증착 후 표면 특성을 나타낸 도면이고, 도 7b는 박리제 처리 후 구리-인듐의 표면 특성을 나타낸 도면. 7A and 7B are views of a copper-indium metal material according to the present invention, and FIG. 7A is a view showing surface properties after deposition of copper-indium, and FIG. 7B is a view showing surface properties of copper-indium after a release agent treatment. drawing.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

VI : 액정표시장치용 박막트랜지스터의 열처리 온도 영역VI: Heat treatment temperature range of thin film transistor for liquid crystal display

본 발명은 전자기기 제품용 금속 배선과 이를 이용하는 액정표시장치용에 관한 것이며, 특히 액정표시장치용 어레이기판에 있어 금속 배선 재료로 이용되는 구리 합금에 대한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to metal wiring for electronic device products and liquid crystal display devices using the same, and more particularly, to copper alloys used as metal wiring materials in array substrates for liquid crystal display devices.

액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 가장 각광받고 있다. The liquid crystal display device is most popular as a next generation advanced display device device having low power consumption, good portability, technology-intensive and high added value.

상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하여, 상기 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 방식으로 구동한다.The liquid crystal display device injects a liquid crystal between two substrates on which a transparent electrode is formed, and drives the liquid crystal display to obtain an image effect by using a difference in refractive index of light due to the anisotropy of the liquid crystal.

현재에는, 각 화소를 개폐하는 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 위치하고, 이 박막트랜지스터가 스위치 역할을 하여, 제 1 전극은 화소 단위로 온/오프되고, 제 2 전극은 공통 전극으로 사용되는 능동행렬 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, a thin film transistor (TFT) for opening and closing each pixel is positioned for each pixel, and the thin film transistor serves as a switch so that the first electrode is turned on and off in units of pixels, and the second electrode is a common electrode. The active matrix liquid crystal display (AM-LCD) used has attracted the most attention because of its excellent resolution and video performance.

이러한 액정표시장치에서 신호 중개 역할을 하는 금속배선을 이루는 물질은 비저항(resistivity)값이 낮고 내식성이 강한 금속에서 선택될 수록 제품의 신뢰성 및 가격 경쟁력을 높일 수 있다. 이러한 금속 배선물질로는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)이 주로 이용됐었다. The material forming the metal wiring, which serves as a signal intermediary in such a liquid crystal display device, can be improved in reliability and price competitiveness as it is selected from a metal having low resistivity and high corrosion resistance. As the metal wiring material, aluminum (Al) or aluminum alloy (Al alloy) was mainly used.

이하, 도면을 참조하여 액정표시장치용 어레이 기판의 기본 구조에 대해서 설명한다. Hereinafter, a basic structure of an array substrate for a liquid crystal display device will be described with reference to the drawings.

도 1은 일반적인 액정표시장치용 어레이 기판의 일부 영역에 대한 평면도이다. 1 is a plan view of a portion of a general array substrate for a liquid crystal display device.

도시한 바와 같이, 가로방향으로 게이트 배선(14)이 형성되어 있고, 이 게이트 배선(14)과 교차되는 세로 방향으로 데이터 배선(20)이 형성되어 있고, 이 게이트 및 데이터 배선(14, 20)이 교차되는 지점에는 스위칭 소자인 박막트랜지스터(T)가 형성되어 있고, 이 게이트 및 데이터 배선(14, 20)이 교차되는 영역으로 정의되는 화소 영역에는 상기 박막트랜지스터(T)와 연결되어 화소 전극(30)이 형성되어 있다. As shown in the drawing, the gate wiring 14 is formed in the horizontal direction, and the data wiring 20 is formed in the vertical direction crossing the gate wiring 14. The gate and data wirings 14 and 20 are formed. The thin film transistor T, which is a switching element, is formed at the intersection point, and the pixel electrode defined as an area where the gate and the data lines 14 and 20 intersect with the thin film transistor T is connected to the pixel electrode ( 30) is formed.

상기 박막트랜지스터(T)는 게이트 배선(14)에서 분기된 게이트 전극(12)과, 게이트 전극(12)을 덮는 섬모양의 반도체층(18)과, 반도체층(18)의 양단과 일정간격 중첩되며 데이터 배선(20)에서 분기된 소스 전극(22) 및 이 소스 전극(22)과 이격되며, 상기 화소 전극(30)과 박막트랜지스터(T)를 연결하는 드레인 전극(24)으로 구성된다. The thin film transistor T overlaps the gate electrode 12 branched from the gate wiring 14, an island-like semiconductor layer 18 covering the gate electrode 12, and both ends of the semiconductor layer 18 at predetermined intervals. And a source electrode 22 branched from the data line 20 and a drain electrode 24 spaced apart from the source electrode 22 and connecting the pixel electrode 30 and the thin film transistor T.

도 2는 상기 도 1의 절단선 II-II에 따라 절단된 단면을 나타낸 도면이다. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도시한 바와 같이, 투명 기판(1) 상부에 게이트 전극(12)이 형성되어 있고, 이 게이트 전극(12) 상부 및 기판 전면에는 게이트 절연막(16)이 형성되어 있고, 이 게이트 절연막(16) 상부의 게이트 전극(12)을 덮는 위치에는 반도체층(18)이 형성되어 있고, 이 반도체층(18) 상부에는 서로 일정간격 이격된 소스 및 드레인 전극(22, 24)이 형성되어 있고, 이 소스 및 드레인 전극(22, 24) 사이의 이격구간에 는 채널(ch)이 형성되어 있다. As illustrated, a gate electrode 12 is formed on the transparent substrate 1, and a gate insulating film 16 is formed on the gate electrode 12 and on the entire surface of the substrate, and the upper portion of the gate insulating film 16 is formed. The semiconductor layer 18 is formed in the position which covers the gate electrode 12 of the said semiconductor layer 18, The source and drain electrodes 22 and 24 which are spaced at predetermined intervals from each other are formed on this semiconductor layer 18, and this source and A channel ch is formed in the separation section between the drain electrodes 22 and 24.

상기 반도체층(18)은 순수 비정질 실리콘(a-Si)으로 이루어진 액티브층(18a)과, 이 액티브층(18a) 상부에 위치하는 불순물 비정질 실리콘(n+ a-Si)으로 이루어진 오믹 콘택층(18b)로 구성된다. 이러한 박막트랜지스터(T) 상부에는 드레인 전극(24)을 일부 노출시키는 드레인 콘택홀(28)을 가지는 보호층(26)이 형성되어 있고, 이 보호층(26) 상부의 화소 영역(P)에는 드레인 콘택홀(28)을 통해 드레인 전극(24)과 연결된 화소 전극(30)이 형성되어 있다. The semiconductor layer 18 includes an active layer 18a made of pure amorphous silicon (a-Si), and an ohmic contact layer 18b made of impurity amorphous silicon (n + a-Si) positioned on the active layer 18a. It is composed of A passivation layer 26 having a drain contact hole 28 exposing a part of the drain electrode 24 is formed on the thin film transistor T, and a drain is formed in the pixel region P above the passivation layer 26. The pixel electrode 30 connected to the drain electrode 24 is formed through the contact hole 28.

한편, 외부 회로에서의 주사 신호 및 데이터 신호를 액정패널로 전달하기 위한 작동원리를 살펴보면, 주사 신호는 게이트 배선을 통해 각 화소별 박막트랜지스터가 순차적으로 온/오프되도록 하고, 데이터 신호는 데이터 배선을 통해 온 상태의 박막트랜지스터와 연결된 화소 전극에 인가된다. 이에 따라, 대면적화 및 해상도가 SVGA, XGA, SXGA, VXGA 등으로 높아지게 되면, 주사시간이 짧아지며 신호처리 속도가 빨라지게 되므로 이에 대응할 수 있도록 게이트 및 데이터 배선을 저저항 금속물질로 구성하는 것이 불가피하다. Meanwhile, referring to an operation principle of transferring scan signals and data signals from an external circuit to the liquid crystal panel, the scan signals cause the thin film transistors of each pixel to be sequentially turned on and off through the gate wirings. It is applied to the pixel electrode connected to the thin film transistor in the on state. As a result, when the area and resolution are increased to SVGA, XGA, SXGA, VXGA, etc., the scanning time is shortened and the signal processing speed is increased. Do.

이에 따라, 최근에는 기존의 금속 배선물질보다 낮은 비저항 특성 및 전자이동(Electromigration) 특성을 가지는 구리(Cu)로의 대체가 적극적으로 제안되고 있다. 그러나, 순수 구리금속은 유리 기판과의 접착력이 약하고, 비교적 저온(대략 200°)에서도 실리콘 물질층(절연층, 반도체층)로의 확산력이 강하게 작용하여 단일 금속 배선물질로 적용하기에는 실질적으로 어렵다. Accordingly, in recent years, the replacement of copper (Cu) with lower resistivity and electromigration (Electromigration) than the existing metal wiring material has been actively proposed. However, pure copper metal has a weak adhesive strength with a glass substrate, and even a relatively low temperature (approximately 200 °) has a strong diffusion force on the silicon material layer (insulation layer, semiconductor layer), which is substantially difficult to apply as a single metal wiring material.

이하, 순수 구리금속을 이용한 구리 배선의 제작 공정에 대해서 설명한다. Hereinafter, the manufacturing process of the copper wiring using pure copper metal is demonstrated.                         

도 3은 일반적인 순수 구리금속을 이용한 사진 식각 공정을 단계별로 나타낸 공정흐름도이다. Figure 3 is a process flow chart showing the step of the photo etching process using a general pure copper metal.

ST1에서는, 기판 상에 구리 금속을 증착하는 단계로서, 통상적으로 금속물질은 스퍼터링(sputtering)를 이용하여 증착된다. In ST1, a step of depositing a copper metal on a substrate, typically a metal material is deposited using sputtering.

ST2에서는, 구리 금속층 상부에 포토레지스트(photoresist)를 도포하는 단계이다. 포토레지스트는 빛에 감응하는 유기 고분자 또는 감광제와 고분자의 혼합물로 이루어지며, 빛조사받은 부분이 제거되는 포지티브(positive)형과, 그외 부분이 제거되는 네가티브(negative)형으로 나뉘어진다. In ST2, a photoresist is applied on the copper metal layer. The photoresist is composed of a light-sensitive organic polymer or a mixture of a photosensitive agent and a polymer, and is divided into a positive type in which the irradiated part is removed and a negative type in which other parts are removed.

이하, 네가티브형 포토레지스트를 일 예로 하여 설명한다. Hereinafter, the negative photoresist will be described as an example.

ST3에서는, 포토레지스트층 상부에 오픈 영역을 가지는 마스크를 대향시킨 후, 노광, 현상처리하여 포토레지스트층을 패터닝(patterning)하는 단계이다. In ST3, a mask having an open area on the photoresist layer is opposed to each other, followed by exposure and development to pattern the photoresist layer.

ST4에서는, 패터닝된 포토레지스트층을 마스크로 하여, 그 하부층을 이루는 구리 금속층을 식각하여, 포토레지스트층과 대응되는 구리 금속층을 패터닝하는 단계이다. In ST4, the patterned photoresist layer is used as a mask, and the copper metal layer forming the lower layer is etched to pattern the copper metal layer corresponding to the photoresist layer.

ST5에서는, 포토레지스트층 패턴을 스트립(strip)하여, 구리 배선을 완성하는 단계이다. In ST5, the photoresist layer pattern is stripped to complete the copper wiring.

좀 더 상세히 설명하면, 상기 ST4 단계를 거친 기판을 박리제(stripper) 용액에 디핑(dipping)하여, 상기 포토레지스트층 패턴을 스트립하는 단계와, 상기 포토레지스트 패턴을 스트립하여, 그 하부의 구리 금속층 패턴을 구리 배선으로 완성하는 단계를 거친다. In more detail, the substrate having passed through the ST4 step is dipped in a stripper solution to strip the photoresist layer pattern, the photoresist pattern is stripped, and a lower copper metal layer pattern The process is completed by the copper wiring.                         

그러나, 상기 순수 구리금속은 박리제에 대하여 낮은 내화학성을 가지기 때문에, 상기 스트립 단계에서 박리제 용액과 접촉하는 순수 구리금속층 표면이 박리제 용액에 의해 불균일하게 식각되는 결함이 발생되게 된다. However, since the pure copper metal has a low chemical resistance to the release agent, a defect occurs in which the surface of the pure copper metal layer in contact with the release agent solution is unevenly etched by the release agent solution in the stripping step.

도 4a, 4b는 증착단계 후 구리 표면 및 박리제 처리 후 구리 표면에 대한 그림을 각각 나타낸 도면이다. Figures 4a, 4b is a view showing the copper surface after the deposition step and the copper surface after the release agent treatment, respectively.

도시한 바와 같이, 도 4a에서는, 기판 상에 구리 금속층을 증착한 다음, 구리 표면 균일도를 나타낸 것으로, 전반적으로 표면 균일도가 높지만, 도 4b에서와 같이 포토레지스트층의 스트립을 위한 박리제 처리 후에는 구리 금속층 표면이 불균일하게 균열되어 있다. As shown, in FIG. 4A, a copper metal layer is deposited on the substrate, followed by copper surface uniformity, which is generally high in surface uniformity, but after the release agent treatment for the strip of photoresist layer as shown in FIG. 4B. The metal layer surface is unevenly cracked.

이렇게 구리 표면의 불균일한 균열은 구리 배선의 전기적 특성을 저하시키고, 상부층에 형성되는 소자들의 패턴 불량을 유발하게 되므로, 신뢰성 있는 금속 배선 재료로 이용되기 어렵다. This uneven crack of the copper surface lowers the electrical properties of the copper wiring and causes pattern defects of the elements formed in the upper layer, and thus is difficult to be used as a reliable metal wiring material.

순수 구리금속의 비저항값은 2.3 μΩ·㎝으로, 알루미늄 네이디뮴(AlNd), 크롬(Cr), 몰리브덴(Mo) 등의 일반적인 배선 재료 금속에 비해 낮은 비저항 특성을 가지지만, 전술한 바와 같이 박리제에 의해 표면에 손상이 생기므로, 이를 개선하기 위하여 구리-니켈(Ni), 구리-알루미늄(Al), 구리-탄탈(Ta), 구리-주석(Sn)과 같은 구리합금에 대한 연구/개발이 이루어지고 있다. The specific resistance of pure copper metal is 2.3 μΩ · cm, which is lower than that of general wiring material metals such as aluminum nitride (AlNd), chromium (Cr), and molybdenum (Mo). Due to the damage to the surface, research and development of copper alloys such as copper-nickel (Ni), copper-aluminum (Al), copper-tantalum (Ta), and copper-tin (Sn) have been made. ought.

도 5는 기존의 구리 합금의 함량별 비저항 특성을 종류별로 나타낸 그래프를 나타낸 도면으로서, 구리 합금에서의 함량은 주 금속물질인 구리에 첨가되는 타 금속의 함량에 대한 것이다. 5 is a graph showing the specific resistance characteristics by type of the conventional copper alloy, the content in the copper alloy is for the content of other metals added to the main metal material copper.                         

도시한 바와 같이, 구리 합금에서 구리에 첨가되는 타 금속(예를 들어, 니켈, 알루미늄, 탄탈, 주석)의 함량이 커질 수록 구리 합금의 비저항값도 비례하여 커지는 것을 알 수 있으며, 예를 들어 타 금속이 1 중량% 미만이더라도 4 μΩ·㎝ 이상의 비저항값을 가지는 것을 알 수 있다. As shown, it can be seen that as the content of other metals (eg, nickel, aluminum, tantalum, tin) added to copper in the copper alloy increases, the specific resistance of the copper alloy also increases proportionally. It can be seen that even if the metal is less than 1% by weight, it has a specific resistance of 4 μΩ · cm or more.

그리고, 비교적 비저항값이 낮은 구리-니켈은 다른 종류의 구리 합금과 비교시 박리제에 대한 내화학성이 낮은 단점이 있다.
In addition, copper-nickel having a relatively low specific resistance has a disadvantage in that chemical resistance to a releasing agent is low as compared with other types of copper alloys.

상기 문제점을 해결하기 위하여, 본 발명에서는 낮은 비저항값을 가짐과 동시에 박리제에 대한 내화학성이 높은 구리 합금을 제공하는 것을 목적으로 한다. In order to solve the above problems, it is an object of the present invention to provide a copper alloy having a low specific resistance and high chemical resistance to the release agent.

즉, 본 발명에서는 기존의 박리제를 이용한 사진 식각 공정에 대해서도 신뢰성이 높은 구리 배선을 제공하고자 한다.
That is, the present invention is to provide a highly reliable copper wiring also for the photolithography process using a conventional release agent.

상기 목적을 달성하기 위하여, 본 발명의 하나의 특징에서는 액정표시장치용 금속 배선을 이루는 재질로써, 순수 구리(Cu) 금속물질과 일정량의 인듐(In)을 포함하는 금속 배선용 구리 합금을 제공한다.
상기 인듐의 함량은 0.1 ~ 2.0 중량%이고, 상기 구리 합금은 300 ℃ 온도에서 3 ~ 4 μΩ·㎝를 가지는 것을 특징으로 한다.
다른 관점에서, 본 발명은 기판과 상기 기판 상에 형성되며, 서로 교차하는 게이트 배선 및 데이터 배선과 상기 게이트 배선 및 데이터 배선에 전기적으로 연결된 박막트랜지스터와 상기 박막트랜지스터에 전기적으로 연결된 화소전극을 포함하고, 상기 게이트 배선은 순수 구리 금속물질과 일정 함량의 인듐을 포함하는 구리합금으로 이루어지는 액정표시장치용 어레이기판을 제공한다.
여기서, 상기 인듐의 함량은 약 0.1 ~ 2.0 중량%이고, 상기 구리 합금은 300 ℃ 온도에서 3 ~ 4 μΩ·㎝를 가지는 것을 특징으로 한다.
또한, 상기 데이터 배선은 순수 구리 금속물질과 일정 함량의 인듐을 포함하는 구리합금으로 이루어지고, 상기 인듐의 함량은 약 0.1 ~ 2.0 중량%이며, 상기 구리 합금은 300 ℃ 온도에서 3 ~ 4 μΩ·㎝를 가지는 것을 특징으로 한다.
또한, 상기 박막트랜지스터는 소스 전극 및 드레인 전극을 포함하고, 상기 소스 전극 및 드레인 전극 각각은 순수 구리 금속물질과 일정 함량의 인듐을 포함하는 구리합금으로 이루어지며, 상기 인듐의 함량은 약 0.1 ~ 2.0 중량%이고, 상기 구리 합금은 300 ℃ 온도에서 3 ~ 4 μΩ·㎝를 가지는 것을 특징으로 한다.
또 다른 관점에서, 본 발명은 기판과 상기 기판 상에 형성되며, 서로 교차하는 게이트 배선 및 데이터 배선과 상기 게이트 배선 및 데이터 배선에 전기적으로 연결된 박막트랜지스터와 상기 박막트랜지스터에 전기적으로 연결된 화소전극을 포함하고, 상기 데이터 배선은 순수 구리 금속물질과 일정 함량의 인듐을 포함하는 구리합금으로 이루어지는 액정표시장치용 어레이기판을 제공한다.
또 다른 관점에서 본 발명은 기판과 상기 기판 상에 형성되며, 서로 교차하는 게이트 배선 및 데이터 배선과 상기 게이트 배선 및 데이터 배선에 전기적으로 연결되고, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와 상기 박막트랜지스터에 전기적으로 연결된 화소전극을 포함하고, 상기 게이트 배선, 데이터 배선, 게이트 전극, 소스 전극 및 드레인 전극 각각은 순수 구리 금속물질과 일정 함량의 인듐을 포함하는 구리합금으로 이루어지는 액정표시장치용 어레이기판을 제공한다.
또 다른 관점에서, 본 발명은 기판 상에, 서로 교차하는 게이트 배선 및 데이터 배선을 형성하는 단계와 상기 게이트 배선 및 데이터 배선에 전기적으로 연결되는 박막트랜지스터를 형성하는 단계와 상기 박막트랜지스터에 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하고, 상기 게이트 배선은 순수 구리 금속물질과 일정 함량의 인듐을 포함하는 구리합금으로 이루어지는 액정표시장치용 어레이기판의 제조방법을 제공한다.
In order to achieve the above object, one feature of the present invention provides a metal alloy copper wiring for a metal wiring including a pure copper (Cu) metal material and a predetermined amount of indium (In) as a material forming the metal wiring for the liquid crystal display device.
The indium content is 0.1 to 2.0% by weight, the copper alloy is characterized in that it has a 3 ~ 4 μΩ · cm at 300 ℃ temperature.
In another aspect, the present invention includes a substrate formed on the substrate and the substrate, the gate wiring and data wiring crossing each other, a thin film transistor electrically connected to the gate wiring and the data wiring, and a pixel electrode electrically connected to the thin film transistor. The gate wiring provides an array substrate for a liquid crystal display device comprising a copper alloy including a pure copper metal material and a predetermined amount of indium.
Here, the indium content is about 0.1 to 2.0% by weight, the copper alloy is characterized in that it has a 3 ~ 4 μΩ · cm at 300 ℃ temperature.
In addition, the data wiring is made of a pure copper metal material and a copper alloy containing a predetermined amount of indium, the indium content is about 0.1 to 2.0% by weight, the copper alloy is 3 ~ 4 μΩ at 300 ℃ temperature It has a cm.
In addition, the thin film transistor includes a source electrode and a drain electrode, each of the source electrode and the drain electrode is made of a copper alloy containing a pure copper metal material and a predetermined amount of indium, the indium content of about 0.1 ~ 2.0 % By weight, the copper alloy is characterized by having a 3 ~ 4 μΩ · cm at 300 ℃ temperature.
In another aspect, the present invention includes a thin film transistor formed on the substrate and the substrate, the gate wiring and the data wiring crossing each other, the thin film transistor electrically connected to the gate wiring and the data wiring, and the pixel electrode electrically connected to the thin film transistor. The data line provides an array substrate for a liquid crystal display device comprising a copper alloy containing a pure copper metal material and a predetermined amount of indium.
In another aspect, the present invention is a thin film transistor formed on the substrate and the substrate, and electrically connected to the gate wiring and the data wiring and the gate wiring and the data wiring which cross each other, and comprising a gate electrode, a source electrode and a drain electrode. And a pixel electrode electrically connected to the thin film transistor, wherein the gate wiring, the data wiring, the gate electrode, the source electrode, and the drain electrode are each made of a pure copper metal material and a copper alloy containing a predetermined amount of indium. An array substrate is provided.
In still another aspect, the present invention provides a method of forming a thin film transistor on a substrate, the method comprising: forming a gate wiring and a data wiring crossing each other, forming a thin film transistor electrically connected to the gate wiring and the data wiring, and electrically connecting the thin film transistor to the thin film transistor. And forming a pixel electrode, wherein the gate wiring is made of a pure copper metal material and a copper alloy containing a predetermined amount of indium.

삭제delete

삭제delete

본 발명에 따른 구리 합금으로는, 알루미늄 네이디뮴, 크롬, 몰리브덴과 같은 금속에 비해 낮은 비저항값을 가지면서, 기존에 알려진 구리합금 중 비교적 비저항값이 낮은 구리-니켈에 비해 내화학성이 향상된 구리-인듐(In)을 이용하는 것을 특징으로 한다. The copper alloy according to the present invention has a lower resistivity compared to metals such as aluminum, e.g., aluminum, chromium, and molybdenum, and has improved chemical resistance compared to copper-nickel having a relatively low resistivity among known copper alloys. It is characterized by using indium (In).

더욱이, 본 발명에 따른 구리-인듐으로 이루어진 구리 합금은 순수 구리금속이 가지는 유리 기판과의 접착력 문제 및 실리콘 물질로의 확산 문제를 해결함과 동시에, 보다 낮은 비저항 특성을 가지면서 내화학성이 향상된 구리 합금인 것을 특징으로 한다. Furthermore, the copper alloy made of copper-indium according to the present invention solves the problem of adhesion to the glass substrate and the diffusion problem into the silicon material of pure copper metal, and at the same time has a lower specific resistance and improved chemical resistance It is characterized by an alloy.

이하, 본 발명에 따른 구리-인듐으로 이루어진 구리 합금의 비저항 특성에 대해서 도면을 참조하여 설명한다. Hereinafter, the resistivity characteristics of the copper alloy made of copper-indium according to the present invention will be described with reference to the drawings.

도 6은 본 발명에 따른 구리-인듐으로 이루어진 구리합금 배선에 대한 열처리 온도별 비저항 특성을 나타낸 그래프이다. Figure 6 is a graph showing the specific resistance characteristics of the heat treatment temperature for the copper alloy wiring made of copper-indium according to the present invention.

도시한 바와 같이, 상기 구리합금 배선은 인듐을 2 중량%으로 포함하는 구리-인듐에 대한 열처리 온도별 비저항 특성을 나타낸 것으로, 일반적인 액정표시장치용 박막트랜지스터의 열처리 온도 영역(VI)(약 300℃)에서 구리-인듐으로 이루어진 구리 배선의 비저항값이 대략 3 ~ 4 μΩ·㎝으로 낮게 나타나는 것을 알 수 있다. As shown in the drawing, the copper alloy wire shows a specific resistance characteristic according to the heat treatment temperature for copper-indium containing 2 wt% of indium, and the heat treatment temperature region VI of a thin film transistor for a liquid crystal display device (about 300 ° C.) is shown. It can be seen that the specific resistance value of the copper wiring made of copper-indium is low as approximately 3 to 4 μΩ · cm.

즉, 기존에 이용된 구리 합금 물질들과 동일 중량 조건에서 보다 낮은 비저항값을 가지며, 더욱이 실제 박막트랜지스터용 열처리 공정 온도 조건에서도 낮은 비저항 특성을 가지는 것을 알 수 있다. That is, it can be seen that it has a lower resistivity value at the same weight condition as the conventional copper alloy materials, and further has a low resistivity even under the actual heat treatment process temperature conditions for the thin film transistor.

도 7a, 7b는 본 발명에 따른 구리-인듐 금속물질에 대한 도면으로서, 도 7a는 구리-인듐의 증착 후 표면 특성을 나타낸 것이고, 도 7b는 박리제 처리 후 구리-인듐의 표면 특성을 나타낸 것이다. Figure 7a, 7b is a view of the copper-indium metal material according to the present invention, Figure 7a shows the surface properties after the deposition of copper-indium, Figure 7b shows the surface properties of copper-indium after the release agent treatment.

도시한 바와 같이, 도 7a에서는 증착 후 균일한 표면 특성을 나타내고, 도 7b의 박리제 처리 후에도 구리-인듐의 표면이 도 7a에서와 같이 균일하게 유지되는 것을 알 수 있다. As shown, in Fig. 7a, it shows a uniform surface property after deposition, and even after the release agent treatment of Fig. 7b, the surface of the copper-indium remains uniform as in Fig. 7a.

본 발명에서는 구리-인듐으로 이루어진 구리 합금을 금속배선 재료로 이용하는 것을 특징으로 하며, 특히 상기 구리 합금을 이루는 인듐의 함량을 0.1 ~ 2.0 중량%로 하는 것이 바람직하다. In the present invention, a copper alloy made of copper-indium is used as a metal wiring material, and in particular, the content of indium constituting the copper alloy is preferably 0.1 to 2.0% by weight.

이와 같이, 본 발명에 따른 구리-인듐 금속물질에 의하면, 기존의 배선 재료 및 구리 합금 물질에 비하여 낮은 비저항값을 가지면서 높은 내화학성에 의해 박리제와 같은 사진식각 공정에서도 안정적이며 신뢰성 높은 액정표시장치용 금속배선 재료로 이용할 수 있다. As described above, according to the copper-indium metal material according to the present invention, the liquid crystal display device is stable and reliable even in a photolithography process such as a release agent due to high chemical resistance while having a low specific resistance compared to conventional wiring materials and copper alloy materials. It can be used as a metal wiring material.

본 발명에 따른 구리-인듐으로 이루어진 구리 합금을 배선 물질로 하는 액정표시장치는 상기 도 1에 의한 액정표시장치를 적용할 수 있다. In the liquid crystal display device using a copper alloy made of copper-indium according to the present invention as a wiring material, the liquid crystal display device shown in FIG. 1 may be applied.

좀 더 상세하게 설명하면, 본 발명의 실시예에 따른 액정표시장치용 어레이기판은 기판 상에 가로 방향으로 게이트 배선이 형성되고, 게이트 배선과 교차하면서 데이터 배선이 형성되어 화소영역을 정의하게 된다. 그리고 상기 화소영역에는 상기 게이트 배선 및 데이터 배선과 연결된 박막트랜지스터가 형성된다. 상기 박막트랜지스터는 게이트 전극, 반도체층, 소스 및 드레인 전극을 포함한다. 상기 게이트 전극은 상기 게이트 배선으로부터 연장되어 형성될 수 있으며, 상기 반도체층은 상기 게이트 배선 상부에 형성된다. 상기 게이트 배선과 반도체층 사이에는 게이트 절연막이 개재될 수 있다. 상기 소스 및 드레인 전극은 상기 반도체층 상부에, 상기 게이트 전극과 대응하여 형성된다. 상기 소스 및 드레인 전극은 서로 이격되어 있다.
그리고 상기 박막트랜지스터와 연결되는 화소전극이 화소영역에 형성된다. 특히, 상기 화소전극은 상기 드레인 전극과 연결될 수 있다.
위와 같은 액정표시장치용 어레이기판에 있어서, 본 발명은 상기 게이트 배선, 게이트 전극, 데이터 배선, 소스 및 드레인 전극 중 적어도 어느 하나가 상술한 인듐-구리의 구리합금으로 이루어지는 것을 특징으로 한다.
In more detail, in the liquid crystal display array substrate according to the exemplary embodiment of the present invention, gate wirings are formed in the horizontal direction on the substrate, and data wirings are formed while crossing the gate wirings to define the pixel region. A thin film transistor connected to the gate line and the data line is formed in the pixel area. The thin film transistor includes a gate electrode, a semiconductor layer, a source and a drain electrode. The gate electrode may extend from the gate line, and the semiconductor layer may be formed on the gate line. A gate insulating layer may be interposed between the gate line and the semiconductor layer. The source and drain electrodes are formed on the semiconductor layer to correspond to the gate electrodes. The source and drain electrodes are spaced apart from each other.
A pixel electrode connected to the thin film transistor is formed in the pixel region. In particular, the pixel electrode may be connected to the drain electrode.
In the above array substrate for a liquid crystal display device, the present invention is characterized in that at least one of the gate wiring, the gate electrode, the data wiring, the source and the drain electrode is made of the above-described indium-copper copper alloy.

또한, 본 발명에 따른 구리-인듐으로 이루어진 구리 합금은 액정표시장치 이외에도 관련 전자기기 제품에 폭넓게 적용할 수 있다. In addition, the copper alloy made of copper-indium according to the present invention can be widely applied to related electronic products in addition to the liquid crystal display device.

그러나, 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지에 어긋나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.

이와 같이, 본 발명에 따른 구리-인듐으로 이루어진 구리 합금에 의하면 다음과 같은 장점을 가진다. Thus, according to the copper alloy made of copper-indium according to the present invention has the following advantages.

첫째, 기존의 구리 합금에 비해 보다 낮은 비저항값을 가지며, 열처리 중에도 비저항값이 일정하게 유지되므로 신뢰성 있는 액정표시장치용 배선 재료로 이용할 수 있다.  First, since it has a lower resistivity compared to the conventional copper alloy and the resistivity is kept constant even during heat treatment, it can be used as a reliable wiring material for liquid crystal display devices.

둘째, 순수 금속에 비해 내화학성이 향상되어, 패터닝을 위한 사진식각 공정을 용이하게 진행할 수 있다. Second, the chemical resistance is improved compared to the pure metal, so that a photolithography process for patterning can be easily performed.

세째, 액정표시장치이외의 전자기기 제품에도 다양하게 적용하여, 제품 경쟁력을 높일 수 있다.
Third, it can be applied to various electronic device products other than the liquid crystal display device, thereby enhancing product competitiveness.

Claims (27)

액정표시장치용 금속 배선을 이루는 재질로써, 2.0 중량%의 인듐(In)과 잔량의 순수 구리(Cu) 금속물질로 이루어지며, 300 ℃의 소성온도에서 3 ~ 3.5 μΩ·㎝의 비저항 값을 갖는 금속 배선용 구리 합금.A metal wiring material for liquid crystal display devices, which is composed of 2.0 wt% of indium (In) and remaining pure copper (Cu) metal materials, and has a resistivity of 3 to 3.5 μΩ · cm at a firing temperature of 300 ° C. Copper alloy for metal wiring. 삭제delete 삭제delete 기판과 Substrate 상기 기판 상에 형성되며, 서로 교차하는 게이트 배선 및 데이터 배선과; A gate wiring and a data wiring formed on the substrate and crossing each other; 상기 게이트 배선 및 데이터 배선에 전기적으로 연결된 박막트랜지스터와; A thin film transistor electrically connected to the gate line and the data line; 상기 박막트랜지스터에 전기적으로 연결된 화소전극을 포함하고, A pixel electrode electrically connected to the thin film transistor, 상기 게이트 배선은 2.0 중량%의 인듐(In)과 잔량의 순수 구리(Cu) 금속물질로 이루어지며, 300 ℃의 소성온도에서 3 ~ 3.5 μΩ·㎝의 비저항 값을 갖는 구리합금으로 이루어지는 액정표시장치용 어레이기판. The gate wiring is made of 2.0 wt% of indium (In) and the residual amount of pure copper (Cu) metal material, and a liquid crystal display device made of a copper alloy having a resistivity of 3 to 3.5 μΩ · cm at a firing temperature of 300 ° C. Array substrate. 삭제delete 삭제delete 제 4 항에 있어서,The method of claim 4, wherein 상기 데이터 배선은 0.1 ~ 2.0 중량%의 인듐(In)과 잔량의 순수 구리(Cu) 금속물질을 포함하는 구리합금으로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이기판.And the data line is formed of a copper alloy containing 0.1 to 2.0 wt% of indium (In) and a residual amount of pure copper (Cu) metal material. 삭제delete 제 7 항에 있어서,The method of claim 7, wherein 상기 데이터 배선을 이루는 구리 합금은 300 ℃의 소성온도에서 3 ~ 4 μΩ·㎝의 비저항 값을 가지는 것을 특징으로 하는 액정표시장치용 어레이기판.The copper alloy constituting the data line has a specific resistance value of 3 to 4 μΩ · cm at a firing temperature of 300 ° C. The array substrate for a liquid crystal display device. 제 4 항에 있어서,The method of claim 4, wherein 상기 박막트랜지스터는 소스 전극 및 드레인 전극을 포함하고, 상기 소스 전극 및 드레인 전극 각각은 0.1 ~ 2.0 중량%의 인듐(In)과 잔량의 순수 구리(Cu) 금속물질을 포함하는 구리합금으로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이기판.The thin film transistor may include a source electrode and a drain electrode, and each of the source electrode and the drain electrode may be formed of a copper alloy including 0.1 to 2.0 wt% of indium (In) and a balance of pure copper (Cu) metal material. Array substrate for liquid crystal display device. 삭제delete 제 10 항에 있어서,The method of claim 10, 상기 소스 및 드레인 전극을 이루는 구리 합금은 300 ℃의 소성온도에서 3 ~ 4 μΩ·㎝의 비저항 값을 가지는 것을 특징으로 하는 액정표시장치용 어레이기판.The copper alloy constituting the source and drain electrodes has a specific resistance value of 3 ~ 4 μΩ · cm at a firing temperature of 300 ℃. 기판과;A substrate; 상기 기판 상에 형성되며, 서로 교차하는 게이트 배선 및 데이터 배선과;A gate wiring and a data wiring formed on the substrate and crossing each other; 상기 게이트 배선 및 데이터 배선에 전기적으로 연결된 박막트랜지스터와;A thin film transistor electrically connected to the gate line and the data line; 상기 박막트랜지스터에 전기적으로 연결된 화소전극을 포함하고, A pixel electrode electrically connected to the thin film transistor, 상기 데이터 배선은 2.0 중량%의 인듐(In)과 잔량의 순수 구리(Cu) 금속물질로 이루어지며, 300 ℃의 소성온도에서 3 ~ 3.5 μΩ·㎝의 비저항 값을 갖는 구리합금으로 이루어지는 액정표시장치용 어레이기판.The data line is made of 2.0 weight% of indium (In) and the remaining amount of pure copper (Cu) metal material, and a liquid crystal display device made of a copper alloy having a resistivity of 3 to 3.5 μΩ · cm at a firing temperature of 300 ° C. Array substrate. 삭제delete 삭제delete 기판과;A substrate; 상기 기판 상에 형성되며, 서로 교차하는 게이트 배선 및 데이터 배선과;A gate wiring and a data wiring formed on the substrate and crossing each other; 상기 게이트 배선 및 데이터 배선에 전기적으로 연결되고, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와;A thin film transistor electrically connected to the gate line and the data line and including a gate electrode, a source electrode, and a drain electrode; 상기 박막트랜지스터에 전기적으로 연결된 화소전극을 포함하고, A pixel electrode electrically connected to the thin film transistor, 상기 게이트 배선, 데이터 배선, 게이트 전극, 소스 전극 및 드레인 전극 각각은 2.0 중량%의 인듐(In)과 잔량의 순수 구리(Cu) 금속물질로 이루어지며, 300 ℃의 소성온도에서 3 ~ 3.5 μΩ·㎝의 비저항 값을 갖는 구리합금으로 이루어지는 액정표시장치용 어레이기판.The gate wiring, the data wiring, the gate electrode, the source electrode, and the drain electrode are each made of 2.0 wt% of indium (In) and the remaining amount of pure copper (Cu) metal material, and have a baking temperature of 3 to 3.5 μΩ at a firing temperature of 300 ° C. An array substrate for liquid crystal display devices comprising a copper alloy having a resistivity value of cm. 삭제delete 삭제delete 기판 상에, 서로 교차하는 게이트 배선 및 데이터 배선을 형성하는 단계와;Forming a gate wiring and a data wiring crossing each other on the substrate; 상기 게이트 배선 및 데이터 배선에 전기적으로 연결되는 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor electrically connected to the gate line and the data line; 상기 박막트랜지스터에 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하고,Forming a pixel electrode electrically connected to the thin film transistor, 상기 게이트 배선은 2.0 중량%의 인듐(In)과 잔량의 순수 구리(Cu) 금속물질로 이루어지며, 300 ℃의 소성온도에서 3 ~ 3.5 μΩ·㎝의 비저항 값을 갖는 구리합금으로 이루어지는 액정표시장치용 어레이기판의 제조방법.The gate wiring is made of 2.0 wt% of indium (In) and the residual amount of pure copper (Cu) metal material, and a liquid crystal display device made of a copper alloy having a resistivity of 3 to 3.5 μΩ · cm at a firing temperature of 300 ° C. Method for manufacturing an array substrate for use. 삭제delete 삭제delete 제 19 항에 있어서,The method of claim 19, 상기 데이터 배선은 0.1 ~ 2.0 중량%의 인듐(In)과 잔량의 순수 구리(Cu) 금속물질을 포함하는 구리합금으로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.The data line is a manufacturing method of an array substrate for a liquid crystal display device, characterized in that the copper alloy containing 0.1 to 2.0% by weight of indium (In) and the remaining amount of pure copper (Cu) metal material. 삭제delete 제 22 항에 있어서,The method of claim 22, 상기 데이터 배선을 이루는 구리 합금은 300 ℃의 소성 온도에서 3 ~ 4 μΩ·㎝ 비저항값을 가지는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.The copper alloy constituting the data wiring has a resistivity value of 3 to 4 占 · m at a firing temperature of 300 ° C. A method of manufacturing an array substrate for a liquid crystal display device. 제 19 항에 있어서,The method of claim 19, 상기 박막트랜지스터의 형성단계는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고, 상기 소스 전극 및 드레인 전극 각각은 0.1 ~ 2.0 중량%의 인듐(In)과 잔량의 순수 구리(Cu) 금속물질을 포함하는 구리합금으로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.The forming of the thin film transistor may include forming a source electrode and a drain electrode, each of the source electrode and the drain electrode including 0.1 to 2.0 wt% of indium (In) and the remaining amount of pure copper (Cu) metal material. A method of manufacturing an array substrate for a liquid crystal display device, comprising a copper alloy. 삭제delete 제 25 항에 있어서,The method of claim 25, 상기 소스 및 드레인 전극을 이루는 구리 합금은 300 ℃ 의 소성온도에서 3 ~ 4 μΩ·㎝ 비저항값을 가지는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.The copper alloy constituting the source and drain electrodes has a resistivity of 3 to 4 μΩ · cm at a firing temperature of 300 ° C. The manufacturing method of an array substrate for a liquid crystal display device.
KR1020010081637A 2001-10-25 2001-12-20 Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same KR100854590B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010081637A KR100854590B1 (en) 2001-12-20 2001-12-20 Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same
US10/308,118 US6961101B2 (en) 2001-10-25 2002-12-03 Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081637A KR100854590B1 (en) 2001-12-20 2001-12-20 Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20030051962A KR20030051962A (en) 2003-06-26
KR100854590B1 true KR100854590B1 (en) 2008-08-27

Family

ID=19717291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081637A KR100854590B1 (en) 2001-10-25 2001-12-20 Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100854590B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017039A (en) * 1983-07-05 1985-01-28 Tatsuta Electric Wire & Cable Co Ltd Copper alloy with superior heat resistance, mechanical characteristic, workability and electric conductivity
JPS60114543A (en) * 1983-11-22 1985-06-21 Tatsuta Electric Wire & Cable Co Ltd Copper alloy having superior heat resistance, mechanical characteristic, workability and electric conductivity
JPS63266032A (en) * 1988-01-14 1988-11-02 Tatsuta Electric Wire & Cable Co Ltd Thin plate material and foil consisting of copper alloy having excellent heat resistance, mechanical, characteristics, workability and electroconductivity
JPH04290290A (en) * 1991-03-19 1992-10-14 Tatsuta Electric Wire & Cable Co Ltd Flexible printed circuit board with electromagnetic wave shield
KR20010039692A (en) * 1999-10-15 2001-05-15 구본준 Copper alloy line, Thin Film Transistor and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017039A (en) * 1983-07-05 1985-01-28 Tatsuta Electric Wire & Cable Co Ltd Copper alloy with superior heat resistance, mechanical characteristic, workability and electric conductivity
JPS60114543A (en) * 1983-11-22 1985-06-21 Tatsuta Electric Wire & Cable Co Ltd Copper alloy having superior heat resistance, mechanical characteristic, workability and electric conductivity
JPS63266032A (en) * 1988-01-14 1988-11-02 Tatsuta Electric Wire & Cable Co Ltd Thin plate material and foil consisting of copper alloy having excellent heat resistance, mechanical, characteristics, workability and electroconductivity
JPH04290290A (en) * 1991-03-19 1992-10-14 Tatsuta Electric Wire & Cable Co Ltd Flexible printed circuit board with electromagnetic wave shield
KR20010039692A (en) * 1999-10-15 2001-05-15 구본준 Copper alloy line, Thin Film Transistor and method for fabricating the same

Also Published As

Publication number Publication date
KR20030051962A (en) 2003-06-26

Similar Documents

Publication Publication Date Title
US7492420B2 (en) Array substrate for LCD device having metal-diffusion film and manufacturing method thereof
US7652740B2 (en) Array substrate for LCD device having dual metal-layer gate and data lines and manufacturing method thereof
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
US20100203687A1 (en) Method of manufacturing an array substrate for lcd device having double-layered metal structure
KR20030056254A (en) Method for Manufacturing of Array Panel for Liquid Crystal Display Device
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
US7277138B2 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
KR101002338B1 (en) method for forming metal line and method for manufacturing liquid crystal display device using the same
US7705925B2 (en) Method of manufacturing an array substrate for use in a LCD device
JP2004515045A (en) Method for increasing conductivity of transparent conductive layer
US20010019375A1 (en) Liquid crystal display device and fabricating method thereof
US6618110B2 (en) Liquid crystal display and fabricating method thereof
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
JPH10209463A (en) Method for wiring formation of display device, manufacture of display device, and display device
KR100854590B1 (en) Cu alloy for Metal Line, Array Substrate for Liquid Crystal Display Device using the same and Method of fabricating the same
KR100242109B1 (en) Manufacturing method and structure of liquid crystal display device
KR101281901B1 (en) Liquid crystal display and method for manufacturing lcd
KR20020054848A (en) Method of Manufacturing of Liquid Crystal Display
KR100789074B1 (en) Method for fabricating liquid crystal display device
KR100737642B1 (en) Apparatus for fringe field switching liquid crystal display device and method for manufacturing the same
KR20080047166A (en) Method of manufacturing thin film transistor substrate
KR20050112975A (en) Lcd and method for manufacturing lcd
KR20050068186A (en) Method for manufacturing lcd
KR20020055999A (en) Method for Fabricating of Liquid Crystal Display

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 12