KR20020055999A - Method for Fabricating of Liquid Crystal Display - Google Patents

Method for Fabricating of Liquid Crystal Display Download PDF

Info

Publication number
KR20020055999A
KR20020055999A KR1020000085279A KR20000085279A KR20020055999A KR 20020055999 A KR20020055999 A KR 20020055999A KR 1020000085279 A KR1020000085279 A KR 1020000085279A KR 20000085279 A KR20000085279 A KR 20000085279A KR 20020055999 A KR20020055999 A KR 20020055999A
Authority
KR
South Korea
Prior art keywords
negative photoresist
layer
photoresist
gate insulating
liquid crystal
Prior art date
Application number
KR1020000085279A
Other languages
Korean (ko)
Other versions
KR100794470B1 (en
Inventor
박덕진
김성희
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000085279A priority Critical patent/KR100794470B1/en
Publication of KR20020055999A publication Critical patent/KR20020055999A/en
Application granted granted Critical
Publication of KR100794470B1 publication Critical patent/KR100794470B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

PURPOSE: A method of fabricating a liquid crystal display is provided to prevent electrical interference of a pixel electrode according to a semiconductor material by employing an exposure process using negative photoresist. CONSTITUTION: A gate insulating layer(27) is formed on a transparent substrate(21). A semiconductor layer(29) is formed on the gate insulating layer. Negative photoresist(26) is coated on the semiconductor layer and selectively exposed using a predetermined mask pattern(24). The transparent substrate on which the negative photoresist is coated is heat-treated. Negative photoresist including impurities is removed using a developer and, simultaneously, the exposed negative photoresist is developed to form a photoresist pattern. The semiconductor layer is patterned using the photoresist pattern.

Description

액정표시장치의 제조방법{Method for Fabricating of Liquid Crystal Display}Method for manufacturing a liquid crystal display {Method for Fabricating of Liquid Crystal Display}

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 반도체물질에 의한 화소전극의 결함을 방지하기 위한 액정표시장치의 제조방법에 관한 것이다BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly to a method for manufacturing a liquid crystal display device for preventing a defect of a pixel electrode caused by a semiconductor material.

통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.In general, a liquid crystal display (LCD) displays an image by adjusting light transmittance of liquid crystal cells according to a video signal. Among the liquid crystal display devices, an active matrix type in which switching elements are provided for each liquid crystal cell is suitable for displaying a moving image. In the active matrix liquid crystal display device, a thin film transistor (hereinafter referred to as TFT) is mainly used as a switching element.

도 1은 종래의 액정표시장치를 도시한 평면도이다.1 is a plan view illustrating a conventional liquid crystal display device.

도 1을 참조하면, 종래의 액정표시장치는 기판(1) 상에 형성된 게이트전극(5), 게이트절연막(7), 활성층(9)과, 컨택홀(10)을 통해 활성층(9)과 전기적으로 연결되게 형성된 소스 및 드레인전극(15,17)으로 구성된 박막트랜지스터(Thin Film Transistor;이하 "TFT"라 함)를 구비한다.Referring to FIG. 1, the liquid crystal display according to the related art is electrically connected to the active layer 9 through the gate electrode 5, the gate insulating layer 7, the active layer 9, and the contact hole 10 formed on the substrate 1. Thin Film Transistors (hereinafter referred to as TFTs) including source and drain electrodes 15 and 17 formed to be connected to each other are provided.

이러한, TFT는 게이트전극(5)에 인가되는 스캔펄스 기간동안 데이터라인(13)상의 데이터신호를 화소전극(18)에 공급하게 된다. 게이트전극(5)은 게이트라인(3)과 연결되며, 소스전극(15)은 데이터라인(13)과 연결된다. 드레인전극(17)은 컨택홀(10)을 통하여 전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하"ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하"IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하"ITZO"라 함)로 증착된 화소전극(18)과 접속된다. 소스전극(15) 및 데이터라인(13)위에는 무기절연물질로 증착된 게이트절연막(7)이 형성되고 그 위에 활성층(9)이 증착된다. 이와 같은 TFT위에는 무기절연재료 또는 유기절연재료로 된 보호층(16)이 형성된다.The TFT supplies the data signal on the data line 13 to the pixel electrode 18 during the scan pulse period applied to the gate electrode 5. The gate electrode 5 is connected to the gate line 3, and the source electrode 15 is connected to the data line 13. The drain electrode 17 has an indium tin oxide (hereinafter referred to as "ITO") and an indium zinc oxide (hereinafter referred to as "ITO") as a conductive material through the contact hole 10. IZO ") and indium-tin-zinc-oxide (hereinafter referred to as " ITZO "). A gate insulating film 7 formed of an inorganic insulating material is formed on the source electrode 15 and the data line 13, and an active layer 9 is deposited thereon. On this TFT, a protective layer 16 made of an inorganic insulating material or an organic insulating material is formed.

도 2a 내지 도 2f는 도 1에 도시된 액정표시장치의 제조방법을 선 "A,A'"을 따라 절취하여 단계적으로 도시한 도면으로서, 특히 박막트랜지스터부와 데이터라인부만을 도시한 것이다.2A to 2F are cutaway views illustrating a method of manufacturing the liquid crystal display device shown in FIG. 1 along a line "A, A '". In particular, only the thin film transistor unit and the data line unit are illustrated.

도 2a를 참조하면, 투명기판(1) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(1)상에 게이트전극(5)을 형성한다. 투명기판(1)상에 게이트전극(5)을 덮도록 게이트절연막(7)을 형성시킨다. 게이트절연막(7)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성된다.Referring to FIG. 2A, aluminum (Al), copper (Cu), or the like is deposited on the transparent substrate 1 by a method such as sputtering to form a metal thin film. The metal thin film is patterned by a photolithography method including a wet method to form a gate electrode 5 on the transparent substrate 1. The gate insulating film 7 is formed on the transparent substrate 1 so as to cover the gate electrode 5. The gate insulating film 7 is formed by depositing an insulating material with silicon nitride or silicon oxide.

도 2b 및 도 2c를 참조하면, TFT와 데이터라인(13) 영역에 활성층(9) 및 오믹접촉층(11)을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)으로 순차적으로 형성한다. 활성층(9)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(11)은 N형 또는 P형의 불순물이고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.2B and 2C, the active layer 9 and the ohmic contact layer 11 are sequentially formed in the TFT and data line 13 regions by chemical vapor deposition (hereinafter referred to as “CVD”). . The active layer 9 is formed of amorphous silicon or polycrystalline silicon that is not doped with impurities. In addition, the ohmic contact layer 11 is formed of amorphous silicon or polycrystalline silicon doped with N-type or P-type impurities.

TFT의 오믹접촉층(11) 및 활성층(9)을 게이트전극(5)과 대응하는 부분에만 잔류되도록 이방식각을 포함하는 포토리쏘그래피방법으로 게이트절연막(7)이 노출되도록 패터닝한다. 이 때, 활성층(9) 및 오믹접촉층(11)은 게이트전극(5)과 대응하는 부분에만 잔류되도록 한다.The ohmic contact layer 11 and the active layer 9 of the TFT are patterned so that the gate insulating film 7 is exposed by a photolithography method including this method angle so that only the portion corresponding to the gate electrode 5 remains. At this time, the active layer 9 and the ohmic contact layer 11 are allowed to remain only in the portion corresponding to the gate electrode 5.

데이터라인(13) 영역의 활성층(12) 및 오믹접촉층(14) 상에 포지티브(Positive) 포토레지스터(6)를 코팅한다. 포지티브 포토레지스터(6)는 평탄하고 균일한 두께를 얻기 위하여 보통 회전 도포(spin coating) 방식으로 코팅된다. 데이터라인(13) 영역의 활성층(12) 및 오믹접촉층(14)은 크롬 패턴이 형성된 포지티브형 포토마스크(4)에 의해서 크롬 패턴에 대응되는 영역을 제외한 영역에 자외선을 노광시킨다. 자외선에 노광된 영역의 활성층(12)과 오믹접촉층(14)은 식각 공정에 의해 제거된다. 크롬 패턴에 대응되는 영역의 포토레지스터(6)는 자외선에 노출되지 않으므로 광화학 반응을 하지 않아 크롬 패턴에 대응되는 활성층(12)과 오믹접촉층(14)이 잔류된다.A positive photoresist 6 is coated on the active layer 12 and the ohmic contact layer 14 in the data line 13 region. The positive photoresist 6 is usually coated by spin coating in order to obtain a flat and uniform thickness. The active layer 12 and the ohmic contact layer 14 in the region of the data line 13 are exposed to ultraviolet rays in a region other than the region corresponding to the chromium pattern by the positive photomask 4 having the chromium pattern. The active layer 12 and the ohmic contact layer 14 in the region exposed to ultraviolet rays are removed by an etching process. Since the photoresist 6 in the region corresponding to the chromium pattern is not exposed to ultraviolet rays, the photoresist 6 does not undergo a photochemical reaction, and thus the active layer 12 and the ohmic contact layer 14 corresponding to the chromium pattern remain.

도 2d를 참조하면, 게이트절연막(7) 상에 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(11)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(11)과 오믹접촉을 이룬다.Referring to FIG. 2D, a molybdenum alloy such as molybdenum (Mo), MoW, MoTa, or MoNb is covered by the CVD method or the sputtering method on the gate insulating film 7 to cover the ohmic contact layer 11. Deposit. The deposited metal or metal alloy is in ohmic contact with the ohmic contact layer 11.

그리고, 금속 또는 금속합금을 게이트절연막(7)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인(3)과 수직되는 데이터라인(13)과 소스 및 드레인전극(15,17)을 형성한다.The metal or metal alloy is patterned by a photolithography method so that the gate insulating film 7 is exposed to form data lines 13 perpendicular to the gate lines 3 and source and drain electrodes 15 and 17.

상기에서 소스 및 드레인전극(15,17) 패터닝시 사이의 게이트전극(5)과 대응하는 부분의 오믹접촉층(11)도 패터닝되도록 하여 활성층(9)을 노출시킨다. 상기에서 활성층(9)의 소스 및 드레인전극(15,17)사이의 게이트전극과 대응하는 부분은 채널이 된다.In the above, the ohmic contact layer 11 of the portion corresponding to the gate electrode 5 between the source and drain electrodes 15 and 17 is also patterned to expose the active layer 9. The portion corresponding to the gate electrode between the source and drain electrodes 15 and 17 of the active layer 9 becomes a channel.

도 2e를 참조하면, 게이트절연층(7)상에 소스 및 드레인전극(15,17)을 덮도록 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 증착하여 보호층(16)을 형성한다.Referring to FIG. 2E, an inorganic insulating material such as silicon nitride or silicon oxide or an acrylic organic compound such as silicon nitride or silicon oxide, Teflon, BCB so as to cover the source and drain electrodes 15 and 17 on the gate insulating layer 7 is illustrated. A protective layer 16 is formed by depositing an organic insulator having a low dielectric constant such as (benzocyclobutene), cytotope, or perfluorocyclobutane (PFCB).

도 2f를 참고하면, 보호층(16)상에 ITO, IZO, ITZO 등의 투명한 도전성물질을 콘택홀(10)을 통해 증착하여 화소전극(18)을 형성한다. 화소전극(18)은 드레인전극(17)과 콘택홀(10)을 통해 전기적으로 접촉한다.Referring to FIG. 2F, a transparent conductive material such as ITO, IZO, or ITZO is deposited on the protective layer 16 through the contact hole 10 to form the pixel electrode 18. The pixel electrode 18 is in electrical contact with the drain electrode 17 through the contact hole 10.

그러나, 도 2b 및 도 2c에서 보듯이 데이터라인에 활성층 및 오믹접촉층을 형성하여 노광시킬 때, 활성층 및 오믹접촉층에 이물질이 형성되어 있으면, 이물질에 의하여 활성층 및 오믹접촉층이 노광되지 않는 영역이 커진다. 따라서, 활성층 및 오믹접촉층이 데이터라인보다 크게 형성되어 TFT 소자의 화소전극에 전기적 영향을 줌으로써 전기적 간섭현상이 발생되고, 공정 패턴의 결함를 유발시킨다.However, as shown in FIGS. 2B and 2C, when the active layer and the ohmic contact layer are exposed by forming the active layer and the ohmic contact layer on the data line, the foreign material does not expose the active layer and the ohmic contact layer by the foreign matter. Will grow. Accordingly, the active layer and the ohmic contact layer are formed larger than the data lines, thereby causing electrical influence on the pixel electrode of the TFT element, thereby causing electrical interference, and causing defects in the process pattern.

따라서, 본 발명의 목적은 화학 증폭형 네거티브(Negative) 포토마스크를 이용한 노광공정을 함으로써 반도체물질에 의한 화소전극의 전기적 간섭현상의 결함을 방지하기 위한 액정표시장치의 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a liquid crystal display device for preventing defects in the electrical interference of a pixel electrode by a semiconductor material by performing an exposure process using a chemically amplified negative photomask.

도 1은 종래의 액정표시장치를 도시한 평면도.1 is a plan view showing a conventional liquid crystal display device.

도 2a 내지 도 2f는 도 1에 도시된 액정표시장치의 제조방법을 선 "A,A'"을 따라 절취하여 단계적으로 도시한 단면도.2A through 2F are cross-sectional views illustrating a method of manufacturing the liquid crystal display shown in FIG. 1, taken along a line "A, A '".

도 3은 본 발명의 실시예에 따른 액정표시장치를 도시한 평면도.3 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 4a 내지 도 4f는 도 3에 도시된 액정표시장치의 제조방법을 선 "B,B'"을 따라 절취하여 단계적으로 도시한 단면도.4A to 4F are cross-sectional views illustrating a method of manufacturing the liquid crystal display shown in FIG. 3, taken along the lines " B, B '"

<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

1,21 : 투명기판 3,23 : 게이트라인1,21: transparent substrate 3,23: gate line

5,25, : 게이트전극 7,27 : 게이트절연막5,25, gate electrode 7,27 gate insulating film

9,12,29,32 : 활성층 10,30 : 컨택홀9,12,29,32: Active layer 10,30: Contact hole

11,14,34,31 : 오믹접촉층 13,20,33,40 : 데이터라인11,14,34,31: Ohmic contact layer 13,20,33,40: Data line

15,35 : 소스전극 16,36 : 보호층15,35 source electrode 16,36 protective layer

17,37 : 드레인전극 18,38 : 화소전극17,37: drain electrode 18,38: pixel electrode

4 : 포지티브 포토마스크 24 : 네거티브형 포토마스크4: positive photomask 24: negative photomask

6 : 포지티브 포토레지스트 26 : 네거티브형 포토레지스트6: positive photoresist 26: negative photoresist

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 데이터라인 영역에 해당하는 액정표시장치의 제조방법에 있어서, 투명기판 상에 게이트절연막을 전면 형성시키는 단계와, 상기 게이트절연막 상에 반도체층을 전면 형성시키는 단계와, 상기 반도체층 상에 네거티브 포토레지스트를 전면 형성하는 단계와, 상기 네거티브 포토레지스트 상에 마스크 패턴을 정렬하는 단계와, 상기 마스크 패턴을 통하여 상기 네거티브 포토레지스트를 노광하는 단계와, 상기 노광된 네거티브 포토레지스트를 소정 온도로 열처리하는 단계와, 이물질이 포함된 네거티브 포토레지스트를 현상액으로 제거함과 동시에 노광된 네거티브 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용하여 상기 반도체층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including: forming a gate insulating film on a transparent substrate and forming a gate insulating film on the transparent substrate; Forming an entire surface of the semiconductor layer, forming an entire surface of a negative photoresist on the semiconductor layer, aligning a mask pattern on the negative photoresist, and exposing the negative photoresist through the mask pattern. And heat treating the exposed negative photoresist to a predetermined temperature, removing the negative photoresist containing foreign matter with a developer, and simultaneously developing the exposed negative photoresist to form a photoresist pattern; The semiconductor using a resist pattern A characterized in that it comprises the step of patterning.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description of the accompanying examples.

이하, 도 3 내지 도 4f를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 4F.

도 3을 참조하면, 본 발명에 따른 액정표시장치는 기판(21) 상에 형성된 게이트전극(25), 게이트절연막(27), 활성층(29)과, 컨택홀(30)을 통해 활성층(29)과 전기적으로 연결되게 형성된 소스 및 드레인전극(35,37)으로 구성된 박막트랜지스터(Thin Film Transistor;이하 "TFT"라 함)를 구비한다.Referring to FIG. 3, in the liquid crystal display according to the present invention, the active layer 29 is formed through the gate electrode 25, the gate insulating layer 27, the active layer 29, and the contact hole 30 formed on the substrate 21. And a thin film transistor (hereinafter referred to as "TFT") including source and drain electrodes 35 and 37 formed to be electrically connected to each other.

이러한, TFT는 게이트전극(25)에 인가되는 스캔펄스 기간동안 데이터라인(33)상의 데이터신호를 화소전극(38)에 공급하게 된다. 게이트전극(25)은 게이트라인(23)과 연결되며, 소스전극(35)은 데이터라인(33)과 연결된다. 드레인전극(37)은 컨택홀(30)을 통하여 전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하"ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하"IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하"ITZO"라 함)로 증착된 화소전극(38)과 접속된다. 소스전극(35) 및 데이터라인(33)위에는 무기절연물질로 증착된 게이트절연막(27)이 형성되고 그 위에 활성층(29)이 증착된다. 이와 같은 TFT위에는 무기절연재료 또는 유기절연재료로 된 보호층(36)이 형성된다.The TFT supplies the data signal on the data line 33 to the pixel electrode 38 during the scan pulse period applied to the gate electrode 25. The gate electrode 25 is connected to the gate line 23, and the source electrode 35 is connected to the data line 33. The drain electrode 37 has an indium tin oxide (hereinafter referred to as "ITO") and an indium zinc oxide (hereinafter referred to as "ITO") as a conductive material through the contact hole 30. IZO ") and indium-tin-zinc-oxide (hereinafter referred to as " ITZO &quot;). A gate insulating layer 27 formed of an inorganic insulating material is formed on the source electrode 35 and the data line 33, and an active layer 29 is deposited thereon. On this TFT, a protective layer 36 made of an inorganic insulating material or an organic insulating material is formed.

도 4a 내지 도 4f는 도 3에 도시된 액정표시장치의 제조방법을 선 "B,B'"을 따라 절취하여 단계적으로 도시한 도면으로서, 특히 박막트랜지스터부와 데이터라인부만을 도시한 것이다.4A to 4F are cutaway views illustrating a method of manufacturing the liquid crystal display shown in FIG. 3 along the lines " B, B '", specifically showing only the thin film transistor portion and the data line portion.

도 4a를 참조하면, 투명기판(21) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(21)상에 게이트전극(25)을 형성한다. 투명기판(21)상에 게이트전극(25)을 덮도록 게이트절연막(27)을 형성시킨다. 게이트절연막(27)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성된다.Referring to FIG. 4A, a metal thin film is formed by depositing aluminum (Al), copper (Cu), or the like on the transparent substrate 21 by sputtering or the like. The metal thin film is patterned by a photolithography method including a wet method to form the gate electrode 25 on the transparent substrate 21. The gate insulating film 27 is formed on the transparent substrate 21 to cover the gate electrode 25. The gate insulating film 27 is formed by depositing an insulating material with silicon nitride or silicon oxide.

도 4b 및 도 4c를 참조하면, TFT와 데이터라인(33) 영역에 활성층(29) 및 오믹접촉층(31)을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)으로 순차적으로 형성한다. 활성층(29)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(31)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.4B and 4C, the active layer 29 and the ohmic contact layer 31 are sequentially formed in the TFT and data line 33 regions by chemical vapor deposition (hereinafter referred to as “CVD”). . The active layer 29 is formed of amorphous silicon or polycrystalline silicon that is not doped with impurities. In addition, the ohmic contact layer 31 is formed of amorphous silicon or polycrystalline silicon doped with N-type or P-type impurities at a high concentration.

TFT의 오믹접촉층(31) 및 활성층(29)을 게이트전극(25)과 대응하는 부분에만 잔류되도록 이방식각을 포함하는 포토리쏘그래피방법으로 게이트절연막(27)이 노출되도록 패터닝한다. 이 때, 활성층(29) 및 오믹접촉층(31)은 게이트전극(25)과 대응하는 부분에만 잔류되도록 한다.The ohmic contact layer 31 and the active layer 29 of the TFT are patterned so that the gate insulating film 27 is exposed by a photolithography method including this method angle so that only the portion corresponding to the gate electrode 25 remains. At this time, the active layer 29 and the ohmic contact layer 31 are allowed to remain only in the portion corresponding to the gate electrode 25.

데이터라인(33) 영역의 활성층(29) 및 오믹접촉층(31) 상에 이물질이 형성되어 있는 경우에 이물질을 포함한 활성층 및 오믹접촉층에 네거티브(Negative) 포토레지스터(26)를 코팅한다. 네거티브 포토레지스터(26)는 평탄하고 균일한 두께를 얻기 위하여 보통 스핀코팅(spin coating) 방식으로 코팅된다. 네거티브 포토레지스터(26)는 PAG(Poto Acid Generator ; 이하, "PAG"라 함), 수지(Resin), 가교제(Cross-Linker)와 소량의 첨가제로 구성다. 데이터라인(33) 영역의 활성층(29) 및 오믹접촉층(31)은 크롬패턴의 네거티브형 포토 마스크에 의해서 크롬 패턴에 대응되는 영역은 자외선이 차단되고, 크롬 패턴 외 영역의 포토레지스터는 자외선에 노광된다. 자외선에 노광된 이물질을 포함한 포토레지스터는 자외선에 노광이 되지만, 이물질에 의한 초점(Focus) 불량과 포토 레지스트의 두께 증가로인해 충분한 에너지를 받지 못하므로 이물질을 포함한 포토레지스터는 PAG성분에 의한 산(H+)이 발생이 되지 않는다. 따라서, PEB(Post-Exposure Baking) 공정에서 기판을 100도에서 150도 사이의 온도로 가열하여도 포토 레지스트 내에서 가교제가 가교 반응을 하지 못하므로 이물질이 포함된 포토레지스터는 2.38% 테트라 메틸 암모늄 하이드로 옥사이드(Tetra Methly Ammonium Hydro-Oxide : TMAH) 현상액에 용해되어 제거가 되어 포지티브 포토레지스트를 사용할 경우 발생하는 이물질에 의한 패턴불량이 발생하지 않고, 단지 단선(Short)를 유발한다. 또한 상기 효과는 반도체층 패턴을 형성하는 주변에 이물이 존재 할 경우에도 동일하게 적용되어 효과가 나타난다.When foreign matter is formed on the active layer 29 and the ohmic contact layer 31 in the data line 33 region, a negative photoresist 26 is coated on the active layer and the ohmic contact layer including the foreign matter. The negative photoresist 26 is usually coated by spin coating in order to obtain a flat and uniform thickness. The negative photoresist 26 is composed of a PAG (Poto Acid Generator; hereinafter referred to as "PAG"), a resin, a cross-linker, and a small amount of additives. The active layer 29 and the ohmic contact layer 31 of the data line 33 region are blocked by ultraviolet rays in a region corresponding to the chromium pattern by a negative photo mask of a chromium pattern, and the photoresist of the region outside the chromium pattern is exposed to ultraviolet rays. Exposed. Photoresists containing foreign substances exposed to ultraviolet rays are exposed to ultraviolet rays, but they do not receive sufficient energy due to poor focus and increased thickness of the photoresist. H +) does not occur. Therefore, the cross-linker does not crosslink in the photoresist even when the substrate is heated to a temperature between 100 and 150 degrees in the PEB process, so that the photoresist containing the foreign matter is 2.38% tetramethyl ammonium hydro It is dissolved in the developer of Tetra Methly Ammonium Hydro-Oxide (TMAH) and removed, so it does not cause pattern defects caused by foreign substances when using positive photoresist, and causes short circuit. In addition, the effect is applied to the same effect even if there is a foreign material in the periphery forming the semiconductor layer pattern appears.

그리고,이물이 존재하지 않는 정상부는 PAG 성분에 의하여 산을 형성시키고,In addition, the top portion where no foreign matter exists forms an acid by the PAG component,

PEB(Post Exposure Baking) 공정을 한다. 즉, 100도에서 150도 사이의 열을 가하면 Cross Link 성분이 산과 결합하여 2.38% TMAH에 용해가 되지 않는 분자구조가 변화된다. UV가 조사되지 않은 영역에서는 2.38% TMAH의 현상액(developer)에 의해 용해되어 제거된며, UV가 조사 된 영역에서는 용해되지 않고 패턴을 형성한다.PEB (Post Exposure Baking) process. In other words, when heat is applied between 100 and 150 degrees, the cross-link component is combined with acid to change the molecular structure which is not dissolved in 2.38% TMAH. In the unirradiated area, it is dissolved and removed by a developer of 2.38% TMAH, and in the irradiated area, UV is not dissolved and forms a pattern.

도 4d를 참조하면, 게이트절연막(27) 상에 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(31)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(31)과 오믹접촉을 이룬다.Referring to FIG. 4D, a molybdenum alloy such as molybdenum (Mo), MoW, MoTa, or MoNb is covered on the gate insulating layer 27 by a CVD method or a sputtering method to cover the ohmic contact layer 31. Deposit. The metal or metal alloy deposited above is in ohmic contact with the ohmic contact layer 31.

그리고, 금속 또는 금속합금을 게이트절연막(27)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인(23)과 수직되는 데이터라인(33)과 소스 및 드레인전극(35,37)을 형성한다.The metal or metal alloy is patterned by a photolithography method so that the gate insulating layer 27 is exposed to form data lines 33 and source and drain electrodes 35 and 37 perpendicular to the gate lines 23.

상기에서 소스 및 드레인전극(35,37) 패터닝시 사이의 게이트전극(25)과 대응하는 부분의 오믹접촉층(31)도 패터닝되도록 하여 활성층(29)을 노출시킨다. 상기에서 활성층(29)의 소스 및 드레인전극(35,37)사이의 게이트전극과 대응하는 부분은 채널이 된다.The ohmic contact layer 31 of the portion corresponding to the gate electrode 25 between the source and drain electrodes 35 and 37 is also patterned to expose the active layer 29. The portion corresponding to the gate electrode between the source and drain electrodes 35 and 37 of the active layer 29 becomes a channel.

도 4e를 참조하면, 게이트절연층(27)상에 소스 및 드레인전극(35,37)을 덮도록 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 증착하여 보호층(36)을 형성한다.Referring to FIG. 4E, an inorganic insulating material such as silicon nitride or silicon oxide or an acrylic organic compound such as silicon nitride or silicon oxide, Teflon, BCB is formed to cover the source and drain electrodes 35 and 37 on the gate insulating layer 27. A protective layer 36 is formed by depositing an organic insulator having a low dielectric constant such as (benzocyclobutene), cytotope, or perfluorocyclobutane (PFCB).

도 4f를 참고하면, 보호층(36)상에 ITO, IZO, ITZO 등의 투명한 도전성물질을 콘택홀(30)을 통해 증착하여 화소전극(38)을 형성한다. 화소전극(38)은 드레인전극(37)과 콘택홀(30)을 통해 전기적으로 접촉한다.Referring to FIG. 4F, a transparent conductive material such as ITO, IZO, or ITZO is deposited on the protective layer 36 through the contact hole 30 to form the pixel electrode 38. The pixel electrode 38 is in electrical contact with the drain electrode 37 through the contact hole 30.

이와 같은 공정과정에 의해 본 발명에 따른 액정표시장치는 이물질이 형성된 반도체층을 네거티브형 포토마스크를 이용하여 식각함으로써 반도체층이 단선된다. 그러나, 단선된 반도체층은 전기적인 신호에 영향을 끼치지 않으므로 공정의 결함을 발생하지 않으며, 화소전극과의 전기적인 간섭현상을 제거할 수 있다.In this process, the liquid crystal display according to the present invention etches the semiconductor layer on which the foreign matter is formed by using a negative photomask to disconnect the semiconductor layer. However, the disconnected semiconductor layer does not affect the electrical signal and thus does not cause defects in the process, and may eliminate electrical interference with the pixel electrode.

상술한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법은 노광 공정에서 발생한 이물질에 의한 패턴 불량을 방지함으로써 화소전극과 채널층 간의 간섭으로 인한 공정 결함의 발생을 방지할 수 있으며, 수율이 향상될 수 있다. 또한, 불필요한 재작업률을 감소시킬 수 있다.As described above, the manufacturing method of the liquid crystal display device according to the present invention can prevent the process defect due to the interference between the pixel electrode and the channel layer by preventing the pattern defect caused by the foreign matter generated in the exposure process, the yield is improved Can be. In addition, unnecessary rework rate can be reduced.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (8)

투명기판 상에 게이트절연막을 전면 형성시키는 단계와,Forming an entire gate insulating film on the transparent substrate; 상기 게이트절연막 상에 반도체층을 전면 형성시키는 단계와,Forming an entire semiconductor layer on the gate insulating film; 상기 반도체층 상에 네거티브 포토레지스트를 전면 형성하여 마스크 패턴을 이용하여 네거티브 포토레지스트를 노광하는 단계와,Exposing a negative photoresist on the semiconductor layer to expose the negative photoresist using a mask pattern; 상기 네거티브 포토레지스트가 형성된 투명기판을 열처리하는 단계와,Heat-treating the transparent substrate on which the negative photoresist is formed; 이물질이 포함된 네거티브 포토레지스트를 현상액으로 제거함과 동시에 노광된 네거티브 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계와,Removing the negative photoresist containing foreign matter with a developer and simultaneously developing the exposed negative photoresist to form a photoresist pattern; 상기 포토레지스트 패턴을 이용하여 상기 반도체층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.And patterning the semiconductor layer using the photoresist pattern. 제 1 항에 있어서,The method of claim 1, 상기 노광된 네거티브 포토레지스트의 열처리는 100도에서 150도 사이의 온도로 가열하는 것을 특징으로 하는 액정표시장치의 제조방법.The heat treatment of the exposed negative photoresist is heated to a temperature of 100 to 150 degrees. 제 1 항에 있어서,The method of claim 1, 상기 현상액은 2.38% 테트라 메틸 암모늄 하이드로 옥사이드(Tetra Methly Ammonium Hydro-Oxide : TMAH)의 현상액을 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.The developer is a manufacturing method of a liquid crystal display device using a developer of 2.38% Tetra Methly Ammonium Hydro-Oxide (TMAH). 제 1 항에 있어서,The method of claim 1, 상기 투명기판과 게이트절연막 사이에 게이트라인이 형성되는 것을 특징으로 하는 액정표시장치.And a gate line is formed between the transparent substrate and the gate insulating layer. 제 1 항에 있어서,The method of claim 1, 상기 반도체층 상에 데이터라인을 전면 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 액정표시장치.And forming a data line entirely on the semiconductor layer. 제 5 항에 있어서,The method of claim 5, 상기 데이터라인 상에 보호층을 전면 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 액정표시장치.And forming an entire protective layer on the data line. 제 6 항에 있어서,The method of claim 6, 상기 데이터라인이 노출되도록 보호층 상에 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치.And forming a contact hole on the passivation layer to expose the data line. 제 7 항에 있어서,The method of claim 7, wherein 상기 콘택홀을 경유하여 상기 데이터라인과 접촉하도록 상기 보호층 상에 형성되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치.And forming a pixel electrode on the passivation layer so as to contact the data line via the contact hole.
KR1020000085279A 2000-12-29 2000-12-29 Method for Fabricating of Liquid Crystal Display KR100794470B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085279A KR100794470B1 (en) 2000-12-29 2000-12-29 Method for Fabricating of Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085279A KR100794470B1 (en) 2000-12-29 2000-12-29 Method for Fabricating of Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20020055999A true KR20020055999A (en) 2002-07-10
KR100794470B1 KR100794470B1 (en) 2008-01-17

Family

ID=27688513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085279A KR100794470B1 (en) 2000-12-29 2000-12-29 Method for Fabricating of Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR100794470B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358219B1 (en) * 2006-12-29 2014-02-05 엘지디스플레이 주식회사 Method of fabricating liquid crystal display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560974B1 (en) * 1998-11-26 2006-09-06 삼성전자주식회사 Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR100590749B1 (en) * 1998-12-24 2006-09-12 삼성전자주식회사 Thin Film Transistor Board for Liquid Crystal Display and Manufacturing Method
KR100312757B1 (en) * 1999-02-08 2001-11-03 윤종용 A manuraturing method of thin film transistor and a photolithography method of thin films
KR100309925B1 (en) * 1999-07-08 2001-11-01 윤종용 Thin film transistor array panel for liquid crystal display and manufacturing method thereof, and photomasks used thereto

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358219B1 (en) * 2006-12-29 2014-02-05 엘지디스플레이 주식회사 Method of fabricating liquid crystal display device

Also Published As

Publication number Publication date
KR100794470B1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
US7646442B2 (en) Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same
US9523895B2 (en) TFT-LCD array substrate and manufacturing method thereof
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
US6337284B1 (en) Liquid crystal display device and method of manufacturing the same
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
KR101002338B1 (en) method for forming metal line and method for manufacturing liquid crystal display device using the same
US6999152B2 (en) Method of fabricating liquid crystal display
KR100870522B1 (en) Liquid Crystal Display Device and Method of Fabricating The same
KR100874643B1 (en) LCD and its manufacturing method
US8125585B2 (en) Liquid crystal display device and fabricating method thereof
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
KR100754125B1 (en) Fabricating Method of Liquid Crystal Display
KR100794470B1 (en) Method for Fabricating of Liquid Crystal Display
KR100789074B1 (en) Method for fabricating liquid crystal display device
KR100417915B1 (en) Array Panel for Liquid Crystal Display Device and Method for Fabricating the same
KR101369257B1 (en) Method for fabricating thin film transistor- liquid crystal display device using half-tone mask
KR100625030B1 (en) Method Of Fabricating Liquid Crystal Display Device
KR100811643B1 (en) 1-step etching method for insulated layer having multi-layer structure
KR20050066589A (en) Method of fabricating array substrate having high aperture ratio for liquid crystal display device
KR20080001990A (en) Liquid crystal display panel and fabricating method thereof
KR20050067802A (en) Array substrate for liquid crystal display device and manufacturing method of the same
KR20030051962A (en) Cu alloy for Metal Line

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee