KR100690000B1 - Liquid Crystal Display Device And Method for Fabricating the same - Google Patents

Liquid Crystal Display Device And Method for Fabricating the same Download PDF

Info

Publication number
KR100690000B1
KR100690000B1 KR1020000008304A KR20000008304A KR100690000B1 KR 100690000 B1 KR100690000 B1 KR 100690000B1 KR 1020000008304 A KR1020000008304 A KR 1020000008304A KR 20000008304 A KR20000008304 A KR 20000008304A KR 100690000 B1 KR100690000 B1 KR 100690000B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
data line
gate
metal pattern
Prior art date
Application number
KR1020000008304A
Other languages
Korean (ko)
Other versions
KR20010082828A (en
Inventor
권오남
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000008304A priority Critical patent/KR100690000B1/en
Publication of KR20010082828A publication Critical patent/KR20010082828A/en
Application granted granted Critical
Publication of KR100690000B1 publication Critical patent/KR100690000B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B25HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25BTOOLS OR BENCH DEVICES NOT OTHERWISE PROVIDED FOR, FOR FASTENING, CONNECTING, DISENGAGING OR HOLDING
    • B25B23/00Details of, or accessories for, spanners, wrenches, screwdrivers
    • B25B23/02Arrangements for handling screws or nuts
    • B25B23/08Arrangements for handling screws or nuts for holding or positioning screw or nut prior to or during its rotation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B25HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25BTOOLS OR BENCH DEVICES NOT OTHERWISE PROVIDED FOR, FOR FASTENING, CONNECTING, DISENGAGING OR HOLDING
    • B25B15/00Screwdrivers
    • B25B15/02Screwdrivers operated by rotating the handle

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트라인의 단차에 의한 데이터라인의 단선을 방지할 수 있는 액정표시소자와 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device capable of preventing disconnection of a data line due to a step difference in a gate line, and a method of manufacturing the same.

본 발명의 액정표시소자는 신호배선이 형성되어질 홈부가 마련된 투명기판과, 투명기판의 홈부에 형성되며 데이터라인 및 게이트라인과 박막트랜지스터의 게이트전극을 이루는 제1 금속패턴과, 데이터라인과 중첩되게 형성되어진 박막트랜지스터의 소스 및 드레인 전극을 포함하는 제2 금속패턴과, 제1 금속패턴과 제2 금속패턴 사이에 위치하는 게이트절연막과, 게이트절연막 표면에 형성되며 소스 및 드레인 전극에 접촉되는 활성층과, 박막트랜지스터를 보호하기 위한 보호막과, 보호막에 형성되어진 제1 컨택홀을 통해 드레인 전극에 전기적으로 접촉된 화소전극과, 상기 보호막의 표면에 형성되며 제2 컨택홀을 통해 상기 데이터라인과 상기 소스 전극을 전기적으로 접속시키기 위한 링크전극을 구비한다.The liquid crystal display device of the present invention includes a transparent substrate having a groove portion in which signal wiring is to be formed, a first metal pattern formed in the groove portion of the transparent substrate and forming a data line, a gate line, and a gate electrode of a thin film transistor, and overlapping the data line. A second metal pattern including source and drain electrodes of the formed thin film transistor, a gate insulating layer positioned between the first metal pattern and the second metal pattern, an active layer formed on the surface of the gate insulating layer and in contact with the source and drain electrodes; And a passivation layer for protecting the thin film transistor, a pixel electrode electrically contacting the drain electrode through a first contact hole formed in the passivation layer, and a surface of the passivation layer and formed through the second contact hole. A link electrode for electrically connecting the electrode is provided.

본 발명에 의하면, 투명기판에 형성되어진 트렌치에 데이터라인과 게이트라인을 단차없이 형성함으로써 종래의 게이트라인 단차에 의한 데이터라인의 단선을 방지할 수 있게 된다.According to the present invention, the data line and the gate line are formed in the trench formed on the transparent substrate without the step, thereby preventing the disconnection of the data line due to the conventional gate line step.

Description

액정표시소자 및 그 제조 방법{Liquid Crystal Display Device And Method for Fabricating the same} Liquid crystal display device and its manufacturing method {Liquid Crystal Display Device And Method for Fabricating the same}             

도 1은 종래의 액정표시소자에 대한 평면도.1 is a plan view of a conventional liquid crystal display device.

도 2는 도 1에 도시된 박막트랜지스터부를 A-A'선을 따라 절단하여 도시한 단면도.FIG. 2 is a cross-sectional view of the thin film transistor unit illustrated in FIG. 1 taken along a line A-A '.

도 3은 도 1에 도시된 게이트라인과 데이터라인의 교차부를 B-B'선을 따라 절단하여 도시한 단면도.3 is a cross-sectional view of the intersection of the gate line and the data line shown in FIG. 1 taken along the line BB ′;

도 4a 내지 도 4e는 본 발명의 실시예에 따른 액정표시소자에 제조방법 중에서 제1 마스크 공정을 단계적으로 도시한 단면도.4A through 4E are cross-sectional views illustrating a first mask process in a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention.

도 5는 상기 제1 마스크 공정에 의해 형성된 게이트라인과 데이터라인의 평면도.5 is a plan view of a gate line and a data line formed by the first mask process;

도 6은 본 발명의 실시예에 따른 액정표시소자에 제조방법 중에서 제2 마스크 공정을 도시한 단면도.6 is a cross-sectional view showing a second mask process in a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.

도 7은 상기 제2 마스크 공정이 수행되어진 하판에 대한 평면도.7 is a plan view of a lower plate on which the second mask process is performed.

도 8은 본 발명의 실시예에 따른 액정표시소자에 제조방법 중에서 제3 마스크 공정을 도시한 단면도.8 is a cross-sectional view showing a third mask process in a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.

도 9는 상기 제3 마스크 공정이 수행되어진 하판에 대한 평면도.9 is a plan view of a lower plate on which the third mask process is performed.

도 10은 본 발명의 실시예에 따른 액정표시소자에 제조방법 중에서 제4 마스크 공정을 도시한 단면도.10 is a cross-sectional view showing a fourth mask process in a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.

도 11은 상기 제4 마스크 공정이 수행되어진 하판에 대한 평면도.11 is a plan view of a lower plate on which the fourth mask process is performed;

도 12는 도 11에 도시된 데이터라인과 소스전극의 접촉부를 나타낸 단면도.FIG. 12 is a cross-sectional view illustrating a contact portion between a data line and a source electrode illustrated in FIG. 11.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2, 44 : 게이트라인 4, 42 : 데이터라인2, 44: gate line 4, 42: data line

6, 40 : 게이트전극 8, 52 : 소스전극6, 40 gate electrode 8, 52 source electrode

10, 54 : 드레인전극 12 : 박막트랜지스터10, 54: drain electrode 12: thin film transistor

11, 13, 62, 64, 66 : 컨택홀 14, 68 : 화소전극11, 13, 62, 64, 66: contact hole 14, 68: pixel electrode

15, 56 : 스토리지 전극 16, 32 : 투명기판15, 56: storage electrode 16, 32: transparent substrate

18, 46 : 게이트절연막 20, 48 : 활성층18, 46: gate insulating film 20, 48: active layer

22, 50 : 오믹콘택층 24, 60 : 보호막22, 50: ohmic contact layer 24, 60: protective film

30 : 스토리지 캐패시터 34 : 포토레지스트 패턴30: storage capacitor 34: photoresist pattern

36 : 트렌치 38 : 금속시드층36: trench 38: metal seed layer

70 : 링크전극70: link electrode

본 발명은 액정표시소자에 관한 것으로, 특히 게이트라인의 단차에 의한 데이터라인의 단선을 방지할 수 있는 액정표시소자와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of preventing disconnection of a data line due to a step difference in a gate line, and a manufacturing method thereof.

통상, 액정표시(Liquid Crystal Display; LCD) 장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; TFT)가 이용되고 있다. In general, a liquid crystal display (LCD) device displays an image by adjusting light transmittance of liquid crystal cells according to a video signal. Among the liquid crystal display devices, an active matrix type in which switching elements are provided for each liquid crystal cell is suitable for displaying a moving image. In an active matrix liquid crystal display device, a thin film transistor (TFT) is mainly used as a switching element.

도 1을 참조하면, 종래의 액정표시소자에 대한 평면도가 도시되어 있다. 도 1에 도시된 액정표시소자는 데이터라인(2)과 게이트라인(4)의 교차부에 위치하는 박막트랜지스터(12)와, 박막트랜지스터(6)의 드레인전극(10)에 접속된 화소전극(6)을 구비한다. 박막트랜지스터(12)는 게이트라인(4)에서 돌출된 게이트전극(6), 데이터라인(2)에서 돌출된 소오스전극(8)과, 드레인콘택홀(11)을 통해 화소전극(14)에 접속된 드레인전극(10)으로 이루어진다. 또한, 박막트랜지스터(12)는 게이트전극(12)에 공급되는 게이트전압에 의해 소오스전극(8)과 드레인전극(10)간에 도통채널을 형성하기 위한 활성층(도시하지 않음)을 더 구비한다. 이러한 박막트랜지스터(12)는 게이트라인(2)으로부터의 게이트신호에 응답하여 데이터라인(4)으로부터의 데이터신호를 선택적으로 화소전극(14)에 공급한다. 화소전극(14)은 데이터라인(4)과 게이트라인(2)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 ITO(Indium Tin Oxide) 물질로 이루어진다. 이 화소전극(14)은 드레인전극(10)으로부터 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 박막트랜지스터 기판과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 되며 광원으로부터 화소전극(14)을 경유하여 공급되는 광을 상부 유리기판 쪽으로 투과시키게 된다. 화소전극(14)과 이전단의 게이트라인(2) 사이에 형성되는 스토리지 캐패시터(30)는 이전단 게이트라인(2)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(14)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(14)의 전압변동을 방지하는 역할을 하게 된다. 스토리지 캐패시터(30)는 보호막에 형성된 컨택홀(13)을 통해 화소전극(14)과 전기적으로 접속되어진 스토리지전극(15)과, 게이트절연층을 사이에 둔 게이트라인(2)에 의해 마련되어진다. Referring to FIG. 1, a plan view of a conventional liquid crystal display device is shown. The liquid crystal display shown in FIG. 1 includes a thin film transistor 12 positioned at an intersection of the data line 2 and the gate line 4, and a pixel electrode connected to the drain electrode 10 of the thin film transistor 6. 6). The thin film transistor 12 is connected to the pixel electrode 14 through the gate electrode 6 protruding from the gate line 4, the source electrode 8 protruding from the data line 2, and the drain contact hole 11. Consisting of a drain electrode 10. In addition, the thin film transistor 12 further includes an active layer (not shown) for forming a conductive channel between the source electrode 8 and the drain electrode 10 by the gate voltage supplied to the gate electrode 12. The thin film transistor 12 selectively supplies the data signal from the data line 4 to the pixel electrode 14 in response to the gate signal from the gate line 2. The pixel electrode 14 is positioned in a cell region divided by the data line 4 and the gate line 2 and is made of indium tin oxide (ITO) material having high light transmittance. The pixel electrode 14 generates a potential difference from a common transparent electrode (not shown) formed on the upper substrate by a data signal supplied from the drain electrode 10. Due to this potential difference, the liquid crystal positioned between the thin film transistor substrate and the upper substrate is rotated by dielectric anisotropy and transmits light supplied from the light source via the pixel electrode 14 toward the upper glass substrate. The storage capacitor 30 formed between the pixel electrode 14 and the gate line 2 of the previous stage charges a voltage in a period where a gate high voltage is applied to the gate line 2 of the previous stage, and the pixel electrode 14 The voltage charged in the period during which the data signal is supplied is discharged to prevent the voltage variation of the pixel electrode 14. The storage capacitor 30 is provided by a storage electrode 15 electrically connected to the pixel electrode 14 through a contact hole 13 formed in the passivation layer, and a gate line 2 having a gate insulating layer interposed therebetween.

도 2는 도 1에 도시된 박막트랜지스터부를 A-A'선을 따라 절단한 단면을 도시한 것이고, 도 3은 도 1에 도시된 데이터라인(2)과 게이트라인(4)의 교차부를 B-B'선을 따라 절단한 단면을 도시한 것이다. 도 2 및 도 3을 참조하여 도 1에 도시된 액정표시소자 제조방법을 살펴보면, 투명기판(16) 상에 금속물질을 증착한 후 패터닝함으로써 게이트라인(2) 및 게이트전극(6)을 형성하게 된다. 게이트라인(2) 및 게이트전극(6)이 형성되어진 투명기판(16)의 상부에 게이트절연막(18)을 형성한 후 비정질실리콘층과 불순물이 도핑된 비정질실리콘층을 순차적으로 형성한 후 패터닝하여 활성층(20)과 오믹콘택층(22)을 형성하게 된다. 그 다음, 금속물질을 증착한 후 패터닝함으로써 데이터라인(4), 소스 및 드레인전극(8, 10)과, 스토리지전극(15)을 형성하게 된다. 이어서, 소스전극(8) 및 드레인전극(10) 사이로 노출된 오믹콘택층(22)을 식각하여 활성층(20)이 노출되게 한다. 그리고, 절연물질을 전 면 증착하여 보호막(24)을 형성한 후 패터닝하여 컨택홀을 형성하게 된다. 그 다음, 투명전극물질을 전면 증착한 후 패터닝하여 화소전극(14)을 형성하게 된다.FIG. 2 is a cross-sectional view of the thin film transistor unit illustrated in FIG. 1 taken along the line A-A ', and FIG. 3 is a cross-sectional view of the intersection of the data line 2 and the gate line 4 illustrated in FIG. The cross section cut along the line B 'is shown. Referring to FIGS. 2 and 3, the method of manufacturing the liquid crystal display shown in FIG. 1 forms a gate line 2 and a gate electrode 6 by depositing and patterning a metal material on the transparent substrate 16. do. After the gate insulating film 18 is formed on the transparent substrate 16 on which the gate line 2 and the gate electrode 6 are formed, an amorphous silicon layer and an amorphous silicon layer doped with impurities are sequentially formed and then patterned. The active layer 20 and the ohmic contact layer 22 are formed. Next, the data line 4, the source and drain electrodes 8 and 10, and the storage electrode 15 are formed by depositing and patterning a metal material. Subsequently, the ohmic contact layer 22 exposed between the source electrode 8 and the drain electrode 10 is etched to expose the active layer 20. Then, the insulating material is deposited on the entire surface to form a protective film 24, and then patterned to form a contact hole. Next, the transparent electrode material is deposited on the entire surface and then patterned to form the pixel electrode 14.

이러한 액정표시소자에서 게이트라인(2) 및 데이터라인(4)은 패널이 대형화 될수록 양호한 신호전달을 위해 저저항물질을 사용함과 아울러 배선의 두께가 두꺼워지게 된다. 그런데, 게이트라인(2)의 두께가 두꺼워지게 되면 그 단차가 커지게 됨에 따라 그 위에 형성되는 게이트절연막(18)의 스텝 커버리지(Step Coverage)가 나빠지게 된다. 게이트절연막(18)의 스텝 커버리지가 나빠지는 경우 도 3에 도시된 바와 같이 게이트라인(2)과 데이터라인(4)의 교차부에서 게이트절연막(18) 위에 형성되는 데이터라인(4)이 단차부에서 단선되는 문제점이 발생하게 된다. 이에 따라, 액정패널이 대형화 될수록 게이트 단차에 의한 데이터라인의 단선으로 불량율이 높아지게 되었다. In the liquid crystal display, the gate line 2 and the data line 4 use a low resistance material for good signal transmission as the panel becomes larger, and the thickness of the wiring becomes thicker. However, as the thickness of the gate line 2 becomes thicker, the step coverage of the gate insulating film 18 formed thereon becomes worse as the step becomes larger. When the step coverage of the gate insulating film 18 is deteriorated, as shown in FIG. 3, the data line 4 formed on the gate insulating film 18 at the intersection of the gate line 2 and the data line 4 is a stepped portion. The problem of disconnection will occur. As a result, the larger the size of the liquid crystal panel, the higher the defective rate is due to disconnection of the data line due to the gate step.

따라서, 본 발명의 목적은 게이트단차에 의한 데이터라인의 단선을 방지할 수 있는 액정표시소자 및 그 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can prevent disconnection of a data line due to a gate step.

본 발명의 다른 목적은 대형화에 적합한 액정표시소자 및 그 제조방법을 제공하는 것이다.
Another object of the present invention is to provide a liquid crystal display device suitable for large size and a manufacturing method thereof.

상기 목적들을 달성하기 위하여, 본 발명에 따른 액정표시소자는 신호배선이 형성되어질 홈부가 마련된 투명기판과, 투명기판의 홈부에 형성되며 데이터라인 및 게이트라인과 박막트랜지스터의 게이트전극을 이루는 제1 금속패턴과, 데이터라인과 중첩되게 형성되어진 박막트랜지스터의 소스 및 드레인전극을 포함하는 제2 금속패턴과, 제1 금속패턴과 제2 금속패턴 사이에 위치하는 게이트절연막과, 게이트절연막 표면에 형성되며 소스 및 드레인전극에 접촉되는 활성층과, 박막트랜지스터를 보호하기 위한 보호막과, 보호막에 형성되어진 제1 컨택홀을 통해 드레인전극에 전기적으로 접촉된 화소전극과, 상기 보호막의 표면에 형성되며 제2 컨택홀을 통해 상기 데이터라인과 상기 소스전극을 전기적으로 접속시키기 위한 링크전극을 구비하는 것을 특징으로 한다.In order to achieve the above objects, a liquid crystal display device according to the present invention includes a transparent substrate having a groove portion in which signal wiring is formed, a first metal formed in a groove portion of the transparent substrate and forming a data electrode, a gate line, and a gate electrode of a thin film transistor. A second metal pattern including a pattern, a source and a drain electrode of the thin film transistor formed to overlap the data line, a gate insulating layer positioned between the first metal pattern and the second metal pattern, and formed on the surface of the gate insulating layer. And an active layer in contact with the drain electrode, a passivation layer for protecting the thin film transistor, a pixel electrode electrically contacting the drain electrode through the first contact hole formed in the passivation layer, and a second contact hole formed on a surface of the passivation layer. It is provided with a link electrode for electrically connecting the data line and the source electrode through the It features.

본 발명에 따른 액정표시소자의 제조방법은 투명기판 상에 신호배선이 형성되어질 홈부를 마련하는 단계와, 투명기판의 홈부에 데이터라인 및 게이트라인과 박막트랜지스터의 게이트전극을 이루는 제1 금속패턴을 형성하는 단계와, 투명기판 상에 게이트절연막과 활성층을 순차적으로 형성하는 단계와, 활성층 상에 박막트랜지스터의 소스 및 드레인전극을 상기 데이터라인과 중첩되게 형성하는 단계와, 투명기판 상에 보호막을 형성하여 활성층 및 게이트절연막과 함께 패터닝함과 아울러 컨택홀들을 형성하는 단계와, 컨택홀들 중 제1 컨택홀을 통해 상기 드레인전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method comprising: providing a groove in which signal wiring is to be formed on a transparent substrate; Forming a gate insulating film and an active layer sequentially on the transparent substrate; forming a source and a drain electrode of the thin film transistor on the active layer so as to overlap the data line; and forming a protective film on the transparent substrate. And forming contact holes together with the active layer and the gate insulating layer, and forming a pixel electrode contacting the drain electrode through the first contact hole among the contact holes.

상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예를 도 4a 내지 도 12를 참조하여 상세히 설 명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 4A to 12.

도 4a 내지 도 11은 본 발명의 실시예에 따른 액정표시소자의 제조방법을 단계적으로 나타내는 단면도 및 평면도이다.4A through 11 are cross-sectional views and plan views illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention.

도 4a 내지 도 4e를 참조하면, 투명기판(32) 상에 트렌치(36)를 형성하여 도 5에 도시된 바와 같은 게이트전극(40)과 데이터라인(42) 및 게이트라인(44)을 동시에 형성하게 된다. 상세히 하면, 도 4a에 도시된 바와 같이 투명기판(32) 상에 포토레지스터를 도포한 후 제1 마스크를 이용하여 패터닝하여 포토레지스터 패턴(34)을 형성하게 된다. 포토레지스터패턴(34)을 통해 노출된 투명기판(32)을 식각함으로써 도 4b에 도시된 바와 같이 트렌치(Trench)(36)를 형성하게 된다. 그 다음, 도 4c에 도시된 바와 같이 Mo, Cu, Pd, Au 등과 같은 금속물질을 스퍼터링 방법으로 도포하여 금속시드층(38)을 형성하게 된다. 여기서, 상기 트렌치(36)를 습식에칭방법으로 형성하는 경우 스퍼터링 방법을 이용하여 금속시드층(38)을 형성하는 반면에, 건식에칭방법으로 형성하는 경우 촉매금속층을 형성할 수도 있다. 금속시드층(38)이 형성되면 도 4d에 도시된 바와 같이 투명기판(32) 상부의 포토레지스터 패턴(34)을 제거하게 된다. 이어서, 무전해도금방법을 이용하여 금속시드층(38)이 형성되어진 투명기판(32)의 트렌치(36) 부분에만 Cu, Ag, Au 등과 같은 저저항 금속물질을 도금하여 게이트전극(40)과 게이트라인(42) 및 데이터라인(44)을 형성하게 된다. 이러한 게이트전극(40)과 게이트라인(42) 및 데이터라인(44)은 투명기판(32)과 동일한 표면을 가지게끔 형성된다. 다시 말하여, 게이트라인(44) 및 게이트전극(40)과 데이터라인(42)은 단차부없이 투명기판(32)에 형성되게 된다. 게이트라인(44)과 데이터라인(42)은 도 5에 도시된 바와 같이 쇼트되지 않게 형성된다. 4A through 4E, the trench 36 is formed on the transparent substrate 32 to simultaneously form the gate electrode 40, the data line 42, and the gate line 44 as illustrated in FIG. 5. Done. In detail, as shown in FIG. 4A, the photoresist is coated on the transparent substrate 32 and then patterned using a first mask to form the photoresist pattern 34. By etching the transparent substrate 32 exposed through the photoresist pattern 34, a trench 36 is formed as shown in FIG. 4B. Next, as shown in FIG. 4C, a metal material such as Mo, Cu, Pd, Au, or the like is applied by sputtering to form the metal seed layer 38. In this case, when the trench 36 is formed by the wet etching method, the metal seed layer 38 is formed by the sputtering method, whereas the catalyst metal layer may be formed by the dry etching method. When the metal seed layer 38 is formed, the photoresist pattern 34 on the transparent substrate 32 is removed as shown in FIG. 4D. Subsequently, a low resistance metal material such as Cu, Ag, Au, or the like is plated only on the trench 36 of the transparent substrate 32 on which the metal seed layer 38 is formed by using an electroless plating method. The gate line 42 and the data line 44 are formed. The gate electrode 40, the gate line 42, and the data line 44 are formed to have the same surface as the transparent substrate 32. In other words, the gate line 44, the gate electrode 40, and the data line 42 are formed on the transparent substrate 32 without the stepped portion. The gate line 44 and the data line 42 are not shorted as shown in FIG. 5.

도 6 및 도 7을 참조하면, 상기 게이트전극(40) 및 게이트라인(42)과 데이터라인(44)이 형성되어진 투명기판(32) 상에 순차적으로 게이트절연막(46), 활성층(48), 오믹콘택층(50), 소스 및 드레인 전극(52, 54)을 형성하게 된다. 상세히 하면, 상기 게이트전극(40) 및 게이트라인(42)과 데이터라인(44)이 형성되어진 투명기판(32)의 표면에 게이트절연막(46), 활성층(48), 오믹콘택층(50)을 순차적으로 형성하게 된다. 이어서, 오믹콘택층(50) 위에 Mo, Cr 등과 같은 저저항 금속물질을 증착한 후 제2 마스크를 이용하여 금속층과 오믹콘택층(50)을 동일한 형태로 패터닝하게 된다. 이렇게, 패터닝된 금속층은 도 7에 도시된 바와 같이 소스 및 드레인 전극(52, 54)과, 스토리지전극(56)을 이루게 된다. 여기서, 소스전극(52)의 일측단은 데이터라인(42)의 일측단과 중첩되게 형성되어진다.6 and 7, the gate insulating film 46, the active layer 48, and the gate electrode 40, the gate line 42, and the data line 44 are sequentially formed on the transparent substrate 32. The ohmic contact layer 50 and the source and drain electrodes 52 and 54 are formed. In detail, the gate insulating layer 46, the active layer 48, and the ohmic contact layer 50 are formed on the surface of the transparent substrate 32 on which the gate electrode 40, the gate line 42, and the data line 44 are formed. It is formed sequentially. Subsequently, after depositing a low-resistance metal material such as Mo and Cr on the ohmic contact layer 50, the metal layer and the ohmic contact layer 50 are patterned in the same form using a second mask. As such, the patterned metal layer forms the source and drain electrodes 52 and 54 and the storage electrode 56 as shown in FIG. 7. Here, one end of the source electrode 52 is formed to overlap one end of the data line 42.

도 8 및 도 9를 참조하면, 상기 기판 상에 보호막(60)을 형성하여 패터닝하게 된다. 상세히 하면, 상기 소스 및 드레인 전극(52, 54)과 스토리지전극(56)이 형성되면 기판 전체에 절연물질을 전면 도포하여 보호막(60)을 형성한 후 제3 마스크를 이용하여 보호막 및 활성층(48), 게이트절연막(46)을 박막트랜지스터부와 데이터라인부 및 패드부에만 잔존하도록 순차적으로 패터닝하게 된다. 이때, 도 9에 도시된 바와 같이 데이터라인(42)과 소오스전극(52)을 노출시키는 제1 컨택홀(62)과, 드레인전극(54)을 노출시키는 제2 컨택홀(64)과, 스토리지전극(56)을 노출시키는 제3 접촉홀(66)을 형성하게 된다. 아울러, 데이터라인(42)에서 연장된 데이터 패드부와 게이트라인에서 연장된 게이트패드부를 노출시키기 위한 컨택홀도 형성하게 된다. 이 경우, 하프(Half) 노광 마스크를 이용하여 포토레지스터의 두께를 조절함으로써 게이트절연막(44)을 선택적으로 식각하게 된다. 예를 들면, 게이트라인부에서는 게이트라인(44)이 손상되는 것을 방지하기 위하여 게이트절연막(46)이 식각되지 않게끔 하프(Half) 노광 마스크를 이용하게 된다. 8 and 9, the protective layer 60 is formed and patterned on the substrate. In detail, when the source and drain electrodes 52 and 54 and the storage electrode 56 are formed, the entire surface of the substrate is coated with an insulating material to form the passivation layer 60, and then the passivation layer and the active layer 48 using a third mask. ), The gate insulating layer 46 is sequentially patterned so as to remain only in the thin film transistor portion, the data line portion, and the pad portion. In this case, as shown in FIG. 9, the first contact hole 62 exposing the data line 42 and the source electrode 52, the second contact hole 64 exposing the drain electrode 54, and storage The third contact hole 66 exposing the electrode 56 is formed. In addition, a contact hole for exposing the data pad portion extending from the data line 42 and the gate pad portion extending from the gate line is formed. In this case, the gate insulating film 44 is selectively etched by adjusting the thickness of the photoresist using a half exposure mask. For example, in the gate line part, a half exposure mask is used to prevent the gate insulating layer 46 from being etched in order to prevent the gate line 44 from being damaged.

도 10 및 도 11을 참조하면, 상기 보호막(60)이 형성되어진 기판 상에 투명전극물질을 전면 증착한 후 제4 마스크를 이용하여 패터닝함으로써 제2 컨택홀(64)을 통해 드레인전극(54)에 접촉된 화소전극(68)을 형성하게 된다. 이 경우, 도 12에 도시된 바와 같이 제1 컨택홀(62)을 통해 노출되어진 데이터라인(42)과 소스전극(52)에 전기적으로 접속되는 링크전극(70)을 형성함과 아울러 패드부에 접촉되는 투명전극을 형성하게 된다. 10 and 11, the entire surface of the transparent electrode material is deposited on the substrate on which the passivation layer 60 is formed, and then patterned by using a fourth mask. The drain electrode 54 is formed through the second contact hole 64. The pixel electrode 68 in contact with the film is formed. In this case, as shown in FIG. 12, a link electrode 70 electrically connected to the data line 42 and the source electrode 52 exposed through the first contact hole 62 is formed, and the pad portion is formed. It forms a transparent electrode in contact.

한편, 투명전극물질로 이루어진 링크전극(70)이 데이터라인(42)과 소스전극(52)과의 접촉저항이 큰 경우 마스크 공정을 한 단계 더 추가하여 상기 링크전극(70)을 금속물질로 형성할 수도 있다.On the other hand, when the link electrode 70 made of a transparent electrode material has a large contact resistance between the data line 42 and the source electrode 52, a step of masking is added to form the link electrode 70 as a metal material. You may.

상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법에서는 투명기판에 형성되어진 트렌치에 데이터라인과 게이트라인을 단차없이 형성함으로써 종래의 게이트라인 단차에 의한 데이터라인의 단선을 방지할 수 있게 된다. 이에 따라, 본 발명에 따른 액정표시소자 및 그 제조방법은 게이트라인을 두껍게 형성하는 경우에도 데이터라인의 단선에 의한 불량율을 최소화할 수 있으므로 대형 패널에 적용될 수 있게 된다. As described above, in the liquid crystal display device and the method of manufacturing the same, the data line and the gate line are formed in the trench formed on the transparent substrate without step so that the disconnection of the data line due to the conventional gate line step can be prevented. do. Accordingly, the liquid crystal display device and the manufacturing method thereof according to the present invention can be applied to a large panel because the failure rate due to disconnection of the data line can be minimized even when the gate line is formed thick.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (12)

신호배선이 형성되어질 홈부가 마련된 투명기판과,A transparent substrate having a groove portion in which signal wiring is to be formed; 상기 투명기판의 홈부에 형성되며 데이터라인 및 게이트라인과 박막트랜지스터의 게이트전극을 이루는 제1 금속패턴과, A first metal pattern formed in a groove of the transparent substrate and forming a data electrode, a gate line, and a gate electrode of the thin film transistor; 상기 데이터라인과 중첩되게 형성되어진 상기 박막트랜지스터의 소스 및 드레인전극을 포함하는 제2 금속패턴과,A second metal pattern including source and drain electrodes of the thin film transistor formed to overlap the data line; 상기 제1 금속패턴과 제2 금속패턴 사이에 위치하는 게이트절연막과,A gate insulating layer disposed between the first metal pattern and the second metal pattern; 상기 게이트절연막 표면에 형성되며 상기 소스 및 드레인전극에 접촉되는 활성층과,An active layer formed on a surface of the gate insulating layer and in contact with the source and drain electrodes; 상기 박막트랜지스터를 보호하기 위한 보호막과, A protective film for protecting the thin film transistor, 상기 보호막 형성되어진 제1 컨택홀을 통해 상기 드레인전극에 전기적으로 접촉된 화소전극과,A pixel electrode electrically contacting the drain electrode through the first contact hole formed with the passivation layer; 상기 보호막 표면에 형성되며 제2 컨택홀을 통해 상기 데이터라인과 상기 소스전극을 전기적으로 접속시키기 위한 링크전극을 구비하되,A link electrode formed on a surface of the passivation layer and electrically connecting the data line and the source electrode through a second contact hole; 상기 홈부에 형성되는 게이트 라인 및 데이터 라인은 상호 중첩되지 않도록 이격되어 형성된 것을 특징으로 하는 액정표시소자.And a gate line and a data line formed in the groove portion are spaced apart from each other so as not to overlap each other. 제 1 항에 있어서,The method of claim 1, 상기 제1 금속패턴과 상기 투명기판은 동일한 표면을 가지는 것을 특징으로 하는 액정표시소자. And the first metal pattern and the transparent substrate have the same surface. 제 1 항에 있어서,The method of claim 1, 상기 제2 금속패턴은 상기 화소전극에 제3 컨택홀을 통해 접속되어 상기 게이트라인과 스토리지 캐패시터를 이루는 스토리지전극을 더 구비하는 것을 특징으로 하는 액정표시소자. The second metal pattern may further include a storage electrode connected to the pixel electrode through a third contact hole to form a storage capacitor with the gate line. 제 1 항에 있어서,The method of claim 1, 상기 링크전극은 투명전극 및 금속전극 중 어느 하나인 것을 특징으로 하는 액정표시소자.The link electrode is a liquid crystal display device, characterized in that any one of a transparent electrode and a metal electrode. 투명기판 상에 신호배선이 형성되어질 홈부를 마련하는 단계와,Providing a groove in which signal wiring is to be formed on the transparent substrate; 상기 투명기판의 홈부에 데이터라인 및 게이트라인과 박막트랜지스터의 게이트전극을 이루는 제1 금속패턴을 형성하는 단계와,Forming a first metal pattern forming a data line, a gate line, and a gate electrode of the thin film transistor in a groove of the transparent substrate; 상기 투명기판 상에 게이트절연막과 활성층을 순차적으로 형성하는 단계와,Sequentially forming a gate insulating film and an active layer on the transparent substrate; 상기 활성층 상에 상기 박막트랜지스터의 소스 및 드레인 전극을 상기 데이터라인과 중첩되게 형성하는 단계와,Forming a source and a drain electrode of the thin film transistor so as to overlap the data line on the active layer; 상기 투명기판 상에 보호막을 형성하여 상기 활성층 및 게이트절연막과 함께 패터닝함과 아울러 컨택홀들을 형성하는 단계와, Forming a protective layer on the transparent substrate to pattern the active layer and the gate insulating layer together with forming a contact hole; 상기 컨택홀들 중 제1 컨택홀을 통해 상기 드레인전극과 접촉되는 화소전극을 형성하는 단계를 포함하되,Forming a pixel electrode in contact with the drain electrode through a first contact hole among the contact holes, 상기 홈부에 형성되는 게이트 라인 및 데이터 라인은 상호 중첩되지 않도록 이격되어 형성된 것을 특징으로 하는 액정표시소자의 제조방법.And a gate line and a data line formed in the groove part are spaced apart from each other so as not to overlap each other. 제 5 항에 있어서,The method of claim 5, wherein 상기 제1 금속패턴은 무전해도금 방법에 의해 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.The first metal pattern is a method of manufacturing a liquid crystal display device, characterized in that formed by the electroless plating method. 제 6 항에 있어서,The method of claim 6, 상기 제1 금속패턴을 형성하는 단계는Forming the first metal pattern 상기 투명기판에 습식에칭방법에 의해 상기 홈부를 형성하는 경우 그 홈부에 금속시드층을 형성한 후 상기 제1 금속패턴을 형성하는 단계인 것을 특징으로 하는 액정표시소자의 제조방법.And forming the first metal pattern after forming a metal seed layer in the groove when the groove is formed on the transparent substrate by a wet etching method. 제 6 항에 있어서,The method of claim 6, 상기 제1 금속패턴을 형성하는 단계는Forming the first metal pattern 상기 투명기판에 건식에칭방법에 의해 상기 홈부를 형성하는 경우 그 홈부에 촉매금속층을 형성한 후 상기 제1 금속패턴을 형성하는 단계인 것을 특징으로 하는 액정표시소자의 제조방법.When the groove is formed on the transparent substrate by a dry etching method, forming a catalyst metal layer in the groove, and then forming the first metal pattern. 제 5 항에 있어서,The method of claim 5, wherein 상기 소스 및 드레인전극을 형성하는 단계에서는 In the forming of the source and drain electrodes 상기 컨택홀들 중 제2 컨택홀을 통해 상기 화소전극에 접촉되며 상기 게이트 라인과 스토리지 캐패시터를 이루는 스토리지전극을 동시에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. And forming a storage electrode contacting the pixel electrode through a second contact hole among the contact holes and forming a gate line and a storage capacitor at the same time. 제 5 항에 있어서,The method of claim 5, wherein 상기 보호막, 활성층, 게이트절연막을 패터닝하는 단계에서는In the step of patterning the passivation layer, the active layer, the gate insulating layer 하프 노광 마스크를 이용하여 상기 게이트절연막을 영역에 따라 선택적으로 에칭하는 것을 특징으로 하는 액정표시소자의 제조방법. And selectively etching the gate insulating film according to a region using a half exposure mask. 제 5 항에 있어서,The method of claim 5, wherein 상기 화소전극을 형성하는 단계에서는 In the forming of the pixel electrode 상기 데이터라인 및 소스전극과 상기 컨택홀들 중 제3 컨택홀을 통해 접촉되며 상기 화소전극과 같은 투명전극물질로 이루어진 링크전극을 동시에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. And a link electrode contacting the data line and the source electrode through a third contact hole among the contact holes and made of a transparent electrode material such as the pixel electrode. 제 5 항에 있어서,The method of claim 5, wherein 상기 데이터라인 및 소스전극과 상기 컨택홀들 중 제3 컨택홀을 통해 접촉되며 금속물질로 이루어진 링크전극을 형성하는 단계를 더 포함하는 것을 것을 특징으로 하는 액정표시소자의 제조방법. And forming a link electrode made of a metal material in contact with the data line and the source electrode through a third contact hole among the contact holes.
KR1020000008304A 2000-02-21 2000-02-21 Liquid Crystal Display Device And Method for Fabricating the same KR100690000B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000008304A KR100690000B1 (en) 2000-02-21 2000-02-21 Liquid Crystal Display Device And Method for Fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008304A KR100690000B1 (en) 2000-02-21 2000-02-21 Liquid Crystal Display Device And Method for Fabricating the same

Publications (2)

Publication Number Publication Date
KR20010082828A KR20010082828A (en) 2001-08-31
KR100690000B1 true KR100690000B1 (en) 2007-03-08

Family

ID=19648477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008304A KR100690000B1 (en) 2000-02-21 2000-02-21 Liquid Crystal Display Device And Method for Fabricating the same

Country Status (1)

Country Link
KR (1) KR100690000B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999271B1 (en) * 2003-12-30 2010-12-07 엘지디스플레이 주식회사 Liquid Crystal Display Device And Fabricating Method Thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463869B1 (en) * 2001-12-28 2004-12-30 엘지.필립스 엘시디 주식회사 Liquid crystal display and fabrication method for thereof
KR100891042B1 (en) * 2002-08-01 2009-03-31 하이디스 테크놀로지 주식회사 Method for fabricating fringe field switching mode liquid crystal display
KR100507344B1 (en) 2003-04-17 2005-08-08 삼성에스디아이 주식회사 Thin film transistor and method of fabricating the same
KR100699995B1 (en) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 Organic electroluminescence device and method for fabricating thereof
KR102212455B1 (en) * 2014-08-21 2021-02-05 엘지디스플레이 주식회사 Thin film transistor substrate
KR20210070110A (en) * 2019-12-04 2021-06-14 주성엔지니어링(주) Method of forming electrode

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006482A (en) * 1991-09-04 1993-04-21 오가 노리오 LCD Display
JPH05181148A (en) * 1991-12-27 1993-07-23 Sharp Corp Liquid crystal device
JPH0682832A (en) * 1992-08-31 1994-03-25 Sony Corp Display device
JPH09260668A (en) * 1996-03-19 1997-10-03 Sharp Corp Thin-film transistor and its manufacture
JPH10161093A (en) * 1996-11-28 1998-06-19 Sharp Corp Manufacture of wiring board for liquid crystal display element and liquid crystal display element
KR19980020041A (en) * 1996-09-05 1998-06-25 구자홍 LCD and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006482A (en) * 1991-09-04 1993-04-21 오가 노리오 LCD Display
JPH05181148A (en) * 1991-12-27 1993-07-23 Sharp Corp Liquid crystal device
JPH0682832A (en) * 1992-08-31 1994-03-25 Sony Corp Display device
JPH09260668A (en) * 1996-03-19 1997-10-03 Sharp Corp Thin-film transistor and its manufacture
KR19980020041A (en) * 1996-09-05 1998-06-25 구자홍 LCD and its manufacturing method
JPH10161093A (en) * 1996-11-28 1998-06-19 Sharp Corp Manufacture of wiring board for liquid crystal display element and liquid crystal display element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999271B1 (en) * 2003-12-30 2010-12-07 엘지디스플레이 주식회사 Liquid Crystal Display Device And Fabricating Method Thereof

Also Published As

Publication number Publication date
KR20010082828A (en) 2001-08-31

Similar Documents

Publication Publication Date Title
KR100456151B1 (en) Thin film transistor array substrate and method of manufacturing the same
US7777822B2 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
US6768521B2 (en) Method for manufacturing a thin film transistor array panel
US20040041958A1 (en) Array substrate for LCD device having double-layered gate and data lines and manufacturing method thereof
US20060119779A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
JP2004341550A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
US20040263746A1 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
US20030213959A1 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR100690001B1 (en) Liquid Crystal Display Device And Method for Fabricating the same
JP2004515045A (en) Method for increasing conductivity of transparent conductive layer
US20070085116A1 (en) Array substrate for liquid crystal display device and manufacturing method of the same
KR100690000B1 (en) Liquid Crystal Display Device And Method for Fabricating the same
JP2004013003A (en) Liquid crystal display
KR100897720B1 (en) Fabrication method of Liquid Crystal Display
KR100417915B1 (en) Array Panel for Liquid Crystal Display Device and Method for Fabricating the same
KR20020027731A (en) A method for fabricating array substrate for liquid crystal display device and the same
KR20080075274A (en) Liquid crystal display device and method for manufacturing of the same
KR20050055384A (en) Liquid crystal display panel and fabricating method thereof
JPH0618922A (en) Liquid crystal display device
KR100621858B1 (en) Method of Fabricating Liquid Crystal Display Device
KR100625030B1 (en) Method Of Fabricating Liquid Crystal Display Device
KR101116820B1 (en) Thin film transistor array substrate and manufacturing method of the same
JP2000180890A (en) Tft array substrate, liquid crystal display device using the same and production of tft array substrate
KR100949040B1 (en) Thin film transistor array substrate and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee