KR100687401B1 - Method of forming a isolation layer in a semiconductor device - Google Patents

Method of forming a isolation layer in a semiconductor device Download PDF

Info

Publication number
KR100687401B1
KR100687401B1 KR1020040050408A KR20040050408A KR100687401B1 KR 100687401 B1 KR100687401 B1 KR 100687401B1 KR 1020040050408 A KR1020040050408 A KR 1020040050408A KR 20040050408 A KR20040050408 A KR 20040050408A KR 100687401 B1 KR100687401 B1 KR 100687401B1
Authority
KR
South Korea
Prior art keywords
layer
forming
hard mask
trench
film
Prior art date
Application number
KR1020040050408A
Other languages
Korean (ko)
Other versions
KR20060001310A (en
Inventor
이인노
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040050408A priority Critical patent/KR100687401B1/en
Publication of KR20060001310A publication Critical patent/KR20060001310A/en
Application granted granted Critical
Publication of KR100687401B1 publication Critical patent/KR100687401B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 소자 분리 영역에 트렌치를 형성하기 위하여 사용되는 하드 마스크막을 산소 플라즈마를 이용한 식각 공정과 같은 후식각 처리(Post Etch Treatment; PET) 공정으로 쉽게 제거할 수 있는 유기물(Organic) 또는 무기물 계열의 물질로 후속 식각 공정 시에도 하부의 패드 질화막이 노출되지 않도록 두껍게 형성함으로써, 트렌치를 형성하기 위한 식각 공정 시 패드 질화막을 보호함과 동시에 식각 손상을 보상하기 위한 표면 처리 시 하드 마스크막을 제거되어 종횡비가 낮아진 상태에서 소자 분리막을 형성할 수 있어 공정의 신뢰성과 재현성을 확보할 수 있다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation layer of a semiconductor device, and easily removes a hard mask film used to form a trench in a device isolation region by a post etching treatment (PET) process such as an etching process using oxygen plasma. It is an organic material or inorganic material that can be formed thick so that the lower pad nitride film is not exposed even during the subsequent etching process, thereby protecting the pad nitride film during the etching process to form a trench and compensating for the etching damage. When the surface treatment is performed, the hard mask layer may be removed to form the device isolation layer in a low aspect ratio, thereby ensuring reliability and reproducibility of the process.

소자 분리막, STI, 하드 마스크, 유기물, 종횡비Device Isolation, STI, Hard Mask, Organics, Aspect Ratio

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming a isolation layer in a semiconductor device} Method of forming a isolation layer in a semiconductor device             

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.1A to 1D are cross-sectional views of devices for describing a method of forming a device isolation layer of a semiconductor device according to the prior art.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
2A to 2F are cross-sectional views of devices for describing a method of forming a device isolation film of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101, 201 : 반도체 기판 102, 202 : 산화막101, 201: semiconductor substrate 102, 202: oxide film

103, 203 : 패드 질화막 104, 204 : 하드 마스크막103, 203: pad nitride film 104, 204: hard mask film

205 : 보호막 105, 206 : 포토레지스트 패턴205: protective film 105, 206: photoresist pattern

106, 208 : 트렌치 107 : 절연 물질층106,208: trench 107: insulating material layer

207 : 스페이서 208a : 트렌치 상부 모서리207: spacer 208a: trench upper edge

209 : 소자 분리막
209: device isolation film

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 반도체 기판에 트렌치를 형성한 후 트렌치를 절연 물질로 매립하는 STI(Shallow Trench Isolation) 방식을 적용하는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device using a shallow trench isolation (STI) method in which a trench is formed in a semiconductor substrate and a trench is embedded with an insulating material. .

STI 방식을 적용한 소자 분리막 형성 방법을 설명하면 다음과 같다. A device isolation film formation method using the STI method will be described below.

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.1A to 1D are cross-sectional views of devices for describing a method of forming a device isolation layer of a semiconductor device according to the prior art.

도 1a를 참조하면, 반도체 기판(101) 상에 산화막(102), 패드 질화막(103)을 순차적으로 형성하고, 패드 질화막(103) 상에는 하드 마스크막(104)을 형성한다. 이어서, 하드 마스크막(104) 상에는 소자 분리 영역이 정의된 포토레지스트 패턴(105)을 형성한다. 여기서, 산화막(102)은 패드 질화막(103)에 의해 반도체 기판(101)의 표면 특성이 저하되는 것을 방지하기 위한 패드 산화막이 될 수 있다. 한편, 플래시 메모리 소자의 경우에는 산화막(102)이 터널 산화막이 될 수 있으며, 이 경우 산화막(102)과 패드 질화막(103) 사이에는 플로팅 게이트를 형성하기 위한 폴리실리콘층(도시되지 않음)이 형성되기도 한다. Referring to FIG. 1A, an oxide film 102 and a pad nitride film 103 are sequentially formed on a semiconductor substrate 101, and a hard mask film 104 is formed on the pad nitride film 103. Subsequently, a photoresist pattern 105 in which the device isolation region is defined is formed on the hard mask film 104. Here, the oxide film 102 may be a pad oxide film for preventing the surface characteristics of the semiconductor substrate 101 from being degraded by the pad nitride film 103. Meanwhile, in the case of a flash memory device, the oxide film 102 may be a tunnel oxide film. In this case, a polysilicon layer (not shown) is formed between the oxide film 102 and the pad nitride film 103 to form a floating gate. Sometimes.

한편, 하드 마스크막(104)은 주로 산화 질화막으로 형성되며, 하드 마스크막(104)을 형성하지 않기도 한다. 이럴 경우, 패드 질화막(103)을 보다 더 두껍게 형성한다. On the other hand, the hard mask film 104 is mainly formed of an oxynitride film, and may not form the hard mask film 104. In this case, the pad nitride film 103 is formed thicker.                         

도 1b를 참조하면, 소자 분리 영역의 하드 마스크막(104), 패드 질화막(103) 및 산화막(102)을 순차적으로 식각하여, 반도체 기판(101)의 소자 분리 영역을 노출시킨다. 이어서, 포토레지스트 패턴(도 1a의 105)을 제거한다. Referring to FIG. 1B, the hard mask film 104, the pad nitride film 103, and the oxide film 102 of the device isolation region are sequentially etched to expose the device isolation region of the semiconductor substrate 101. Next, the photoresist pattern (105 in FIG. 1A) is removed.

도 1c를 참조하면, 반도체 기판(101)의 소자 분리 영역을 소정의 깊이까지 식각하여 트렌치(106)를 형성한다. 이때, 하드 마스크막(104)도 식각된다. Referring to FIG. 1C, the trench 106 is formed by etching the device isolation region of the semiconductor substrate 101 to a predetermined depth. At this time, the hard mask film 104 is also etched.

도 1d를 참조하면, 트렌치(106)가 완전히 매립되도록 전체 구조 상에 절연 물질층(107)을 형성한다. 이후 도면에는 도시되어 있지 않지만, 절연물질층(107)을 소자 분리 영역에만 잔류시켜, 트렌치(106)에 잔류되는 절연물질층(107)으로 이루어진 소자 분리막을 형성한다. Referring to FIG. 1D, an insulating material layer 107 is formed over the entire structure such that the trench 106 is completely embedded. Although not shown in the drawings, the insulating material layer 107 is left only in the device isolation region to form a device isolation film made of the insulating material layer 107 remaining in the trench 106.

상기에서 서술한 STI 구조의 소자 분리막 형성 공정 단계를 살펴보면, 도 1c에서 패드 질화막(103) 상에 잔류하는 하드 마스크막(104)의 두께는 후속 공정에 대하여 매우 중요한 영향을 준다. 즉, 트렌치(106)를 형성하기 위한 식각 공정 후 잔류하는 하드 마스크막(104)의 두께가 두꺼울 경우, 트렌치(106)의 종횡비(Aspect ratio)가 증가하여 트렌치(106)에서의 매립 특성이 열악해진다. 반대로, 트렌치(106)를 형성하기 위한 식각 공정 시 하드 마스크막(104)이 완전히 제거되어 패드 질화막(103)까지 식각될 경우, 도 1d에서 소자 분리 영역 이외의 영역에 형성된 절연물질층(107)을 제거하기 위한 화학적 기계적 연마 공정 시 연마 장벽층으로써의 역할을 제대로 수행하지 못하는 문제점이 발생된다.
Referring to the above-described device isolation film forming process step of the STI structure, the thickness of the hard mask film 104 remaining on the pad nitride film 103 in FIG. 1C has a very important effect on subsequent processes. That is, when the thickness of the hard mask film 104 remaining after the etching process for forming the trench 106 is thick, the aspect ratio of the trench 106 is increased, so that the embedding characteristics in the trench 106 are poor. Become. On the contrary, when the hard mask layer 104 is completely removed and etched to the pad nitride layer 103 during the etching process for forming the trench 106, the insulating material layer 107 formed in a region other than the device isolation region in FIG. 1D. In the chemical mechanical polishing process to remove the problem occurs that does not perform properly as a polishing barrier layer.

이에 대하여, 본 발명이 제시하는 반도체 소자의 소자 분리막 형성 방법은 소자 분리 영역에 트렌치를 형성하기 위하여 사용되는 하드 마스크막을 산소 플라즈마를 이용한 식각 공정과 같은 후식각 처리(Post Etch Treatment; PET) 공정으로 쉽게 제거할 수 있는 유기물(Organic) 또는 무기물 계열의 물질로 후속 식각 공정 시에도 하부의 패드 질화막이 노출되지 않도록 두껍게 형성함으로써, 트렌치를 형성하기 위한 식각 공정 시 패드 질화막을 보호함과 동시에 식각 손상을 보상하기 위한 표면 처리 시 하드 마스크막을 제거되어 종횡비가 낮아진 상태에서 소자 분리막을 형성할 수 있어 공정의 신뢰성과 재현성을 확보할 수 있다.
On the other hand, the device isolation film forming method of the semiconductor device according to the present invention is a post-etch treatment (PET) process, such as an etching process using an oxygen plasma to the hard mask film used to form a trench in the device isolation region It is an organic or inorganic material that can be easily removed to form a thick layer so that the lower pad nitride layer is not exposed even during the subsequent etching process, thereby protecting the pad nitride layer during the etching process to form the trench and at the same time preventing the etching damage. When the surface treatment for compensation is removed, the device isolation layer can be formed in a state where the aspect ratio is lowered by removing the hard mask layer, thereby ensuring the reliability and reproducibility of the process.

본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 산화막 및 패드 질화막을 순차적으로 형성하는 단계와, 패드 질화막 상에 산소 플라즈마 식각 공정으로 제거할 수 있는 물질로 하드 마스크막을 형성하는 단계와, 소자 분리 영역을 정의하기 위하여 소자 분리 영역의 하드 마스크막, 패드 질화막 및 산화막을 식각하는 단계와, 반도체 기판의 소자 분리 영역에 트렌치를 형성하는 단계와, 하드 마스크막을 제거하는 단계, 및 트렌치에 소자 분리막을 형성하는 단계를 포함한다. In the method of forming an isolation layer of a semiconductor device according to an embodiment of the present invention, the method may include sequentially forming an oxide layer and a pad nitride layer on a semiconductor substrate, and forming a hard mask layer on the pad nitride layer using a material that can be removed by an oxygen plasma etching process. Etching the hard mask film, the pad nitride film, and the oxide film of the device isolation region to define the device isolation region, forming a trench in the device isolation region of the semiconductor substrate, removing the hard mask film, And forming an isolation layer in the trench.

상기에서, 산화막은 버퍼 산화막으로 사용되거나, 플래시 메모리 소자의 제조 공정 시에는 터널 산화막으로 사용될 수 있다. 산화막이 터널 산화막으로 사용되는 경우, 산화막 및 패드 질화막 사이에 플로팅 게이트용 폴리실리콘층을 추가로 형성할 수 있다. In the above, the oxide film may be used as a buffer oxide film, or may be used as a tunnel oxide film in the manufacturing process of a flash memory device. When the oxide film is used as the tunnel oxide film, a polysilicon layer for floating gate can be further formed between the oxide film and the pad nitride film.

하드 마스크막은 유기물 계열의 절연물로 형성할 수 있다. The hard mask film may be formed of an organic material-based insulator.

하드 마스크막 상에 보호막을 형성하여, 소자 분리 영역을 정의하기 위하여 사용된 포토레지스트를 제거하는 과정에서 하드 마스크막을 보호할 수 있다. 이때, 보호막은 산화물, 질화물 또는 산화질화물 중 어느 하나로 형성할 수 있다. By forming a protective film on the hard mask film, the hard mask film may be protected in the process of removing the photoresist used to define the device isolation region. In this case, the protective film may be formed of any one of an oxide, a nitride, or an oxynitride.

하드 마스크막은 HBr, NF3, Cl2, N2, BCl3, C2F 6, CHF3, CF4, C4F6, C5F6 또는 C4F8를 식각 가스로 사용하거나 이들 중 적어도 하나 이상을 혼합한 혼합 가스를 식각 가스로 식각할 수 있다. 그리고, 하드 마스크막은 플라즈마 타입에 상관없이 RIE(Reactive Ion Etch), ME-RIE(Magnetically Enhanced Reactive Ion Etch), ICP(Inductively Coupled Plasma), ECR(Electron Cyclotron Resonance) 또는 헬리콘(Helicon) 중 선택된 방식의 식각법으로 식각할 수 있다. The hard mask layer may be formed by using HBr, NF 3 , Cl 2 , N 2 , BCl 3 , C 2 F 6 , CHF 3 , CF 4 , C 4 F 6 , C 5 F 6, or C 4 F 8 as an etching gas. The mixed gas which mixed at least one or more can be etched by an etching gas. In addition, the hard mask layer may be selected from among reactive ion etching (RIE), magnetically enhanced reactive ion etching (ME-RIE), inductively coupled plasma (ICP), electrified cyclotron resonance (ECR), or helicon regardless of the plasma type. It can be etched by the etching method of.

트렌치를 형성하기 전에, 소자 분리 영역의 가장 자리가 식각되는 것이 방해되도록 하드 마스크막, 패드 질화막 및 산화막의 측벽에 스페이서를 형성하여, 트렌치의 상부 모서리가 둥글게 형성할 수 있다. Prior to forming the trench, spacers may be formed on sidewalls of the hard mask layer, the pad nitride layer, and the oxide layer to prevent the edges of the device isolation regions from being etched, so that the upper edges of the trench may be rounded.

트렌치를 형성한 후, 트렌치의 측벽 및 저면에 발생된 식각 손상을 보상하기 위하여 열산화 공정 또는 어닐링 공정을 실시할 수 있다.
After the trench is formed, a thermal oxidation process or an annealing process may be performed to compensate for etching damage generated on the sidewalls and bottom of the trench.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various other forms, and the scope of the present invention is not limited to the following embodiments. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.2A to 2F are cross-sectional views of devices for describing a method of forming a device isolation film of a semiconductor device according to an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(201) 상에 산화막(202), 패드 질화막(203)을 순차적으로 형성하고, 패드 질화막(203) 상에는 하드 마스크막(204)을 형성한다. 그리고, 하드 마스크막(204) 상에는 보호막(205)을 형성한다. 이어서, 보호막(205) 상에는 소자 분리 영역이 정의된 포토레지스트 패턴(206)을 형성한다. Referring to FIG. 2A, an oxide film 202 and a pad nitride film 203 are sequentially formed on a semiconductor substrate 201, and a hard mask film 204 is formed on the pad nitride film 203. A protective film 205 is formed on the hard mask film 204. Subsequently, the photoresist pattern 206 in which the device isolation region is defined is formed on the passivation layer 205.

여기서, 하드 마스크막(204)은 산소(O2) 플라즈마를 사용하는 식각 공정과 같은 후식각 공정(Post Etch Treatment; PET) 공정으로 쉽게 제거할 수 있는 물질로 형성하며, 유기물이나 무기물로 이루어진 절연막으로 형성할 수 있다. 이때, 유기물로 형성하는 경우 다우 케미컬(Dow Chemical)사의 SiLK라는 물질을 사용할 수 있다. 그리고, 하드 마스크막(204)은 화학기상 증착법이나 스핀 코팅법으로 형성할 수 있다. 한편, 보호막(205)은 후속 공정에서 포토레지스트 패턴(206)을 산소 플라즈마로 제거할 때 하드 마스크막(204)이 식각되는 것을 방지하기 위하여 형성한다. 이러한 보호막(205)은 산화물(oxide), 질화물(nitride) 또는 산화 질화물(Oxinitride)로 형성할 수 있다. Here, the hard mask layer 204 is formed of a material that can be easily removed by a post etching process (PET) process, such as an etching process using an oxygen (O 2 ) plasma, and an insulating film made of an organic material or an inorganic material. It can be formed as. In this case, when the organic material is formed, a material called SiLK of Dow Chemical may be used. The hard mask film 204 can be formed by chemical vapor deposition or spin coating. Meanwhile, the protective film 205 is formed to prevent the hard mask film 204 from being etched when the photoresist pattern 206 is removed by the oxygen plasma in a subsequent process. The passivation layer 205 may be formed of oxide, nitride, or oxynitride.

한편, 산화막(202)은 패드 질화막(203)에 의해 반도체 기판(201)의 표면 특성이 저하되는 것을 방지하기 위한 패드 산화막이 될 수 있다. 또는, 플래시 메모리 소자의 경우에는 산화막(202)이 터널 산화막이 될 수 있으며, 이 경우 산화막(202)과 패드 질화막(203) 사이에는 플로팅 게이트를 형성하기 위한 폴리실리콘층(도시되지 않음)이 형성되기도 한다. On the other hand, the oxide film 202 may be a pad oxide film for preventing the surface characteristics of the semiconductor substrate 201 from being degraded by the pad nitride film 203. Alternatively, in the case of a flash memory device, the oxide film 202 may be a tunnel oxide film. In this case, a polysilicon layer (not shown) is formed between the oxide film 202 and the pad nitride film 203. Sometimes.

도 2b를 참조하면, 소자 분리 영역의 보호막(205), 하드 마스크막(204), 패드 질화막(203) 및 산화막(202)을 순차적으로 식각하여, 반도체 기판(201)의 소자 분리 영역을 노출시킨다. 이어서, 포토레지스트 패턴(도 2a의 206)을 제거한다. Referring to FIG. 2B, the protective film 205, the hard mask film 204, the pad nitride film 203, and the oxide film 202 of the device isolation region are sequentially etched to expose the device isolation region of the semiconductor substrate 201. . Next, the photoresist pattern (206 in FIG. 2A) is removed.

상기에서, 보호막(205), 하드 마스크막(204) 또는 패드 질화막(203)은 HBr, NF3, Cl2, N2, BCl3, C2F6, CHF3 , CF4, C4F6, C5F6 또는 C4F 8를 식각 가스로 사용하거나 이들 중 적어도 하나 이상을 혼합한 혼합 가스를 식각 가스로 사용하여 식각할 수 있다. 그리고, 이들 막은 플라즈마 타입에 상관없이 RIE(Reactive Ion Etch), ME-RIE(Magnetically Enhanced Reactive Ion Etch), ICP(Inductively Coupled Plasma), ECR(Electron Cyclotron Resonance), 헬리콘(Helicon) 등과 같은 종류의 식각법(Etcher)으로 식각할 수 있다. In the above description, the protective film 205, the hard mask film 204, or the pad nitride film 203 may be formed of HBr, NF 3 , Cl 2 , N 2 , BCl 3 , C 2 F 6 , CHF 3 , CF 4 , and C 4 F 6. , C 5 F 6 or C 4 F 8 may be used as an etching gas, or a mixed gas obtained by mixing at least one of them may be used as an etching gas. And, these films may be of any kind, such as Reactive Ion Etch (RIE), Magnetically Enhanced Reactive Ion Etch (ME-RIE), Inductively Coupled Plasma (ICP), Electron Cyclotron Resonance (ECR), Helicon, etc. It can be etched by etching.

도 2c를 참조하면, 전체 구조 상에 절연막을 형성한 후 전면 식각 공정을 실시하여, 보호막(205), 하드 마스크막(204), 패드 질화막(203) 및 산화막(202)의 측벽에 스페이서(207)를 형성한다. 스페이서(207)는 후속 공정에서 형성할 트렌치의 상부 모서리를 둥글게 형성하기 위한 것이다. 스페이서(207)는 트렌치를 형성하기 위한 식각 공정 시 소자 분리 영역의 가장 자리가 식각되는 것을 방해하면서 함께 식각되기 때문에, 트렌치의 상부 모서리를 둥글게 형성할 수 있다. 따라서, 스페이서(207)의 잔류 두께나 높이에 따라 트렌치의 상부 모서리의 둥근 형태가 결정되므로, 이를 고려하여 스페이서(207)의 잔류 두께나 높이를 조절하는 것이 바람직하다. Referring to FIG. 2C, after forming an insulating film on the entire structure, a front surface etching process is performed to form spacers 207 on sidewalls of the protective film 205, the hard mask film 204, the pad nitride film 203, and the oxide film 202. ). The spacer 207 is for rounding the upper edge of the trench to be formed in a subsequent process. Since the spacers 207 are etched together while preventing edges of the device isolation regions from being etched during the etching process for forming the trench, the upper edges of the trench may be rounded. Therefore, since the rounded shape of the upper edge of the trench is determined according to the remaining thickness or height of the spacer 207, it is preferable to adjust the remaining thickness or height of the spacer 207 in consideration of this.

도 2d를 참조하면, 반도체 기판(201)의 소자 분리 영역을 식각하여 트렌치(208)를 형성한다. 이때, 도 2c에서 형성된 스페이서(도 2c의 207)에 의해 트렌치(208)의 상부 모서리(208a)가 둥글게 형성된다. 스페이서(도 2c의 207)는 트렌치(208)를 형성하는 과정에서 함께 식각되어 제거된다. Referring to FIG. 2D, a trench 208 is formed by etching the device isolation region of the semiconductor substrate 201. At this time, the upper edge 208a of the trench 208 is rounded by the spacer 207 of FIG. 2C. The spacers 207 of FIG. 2C are etched away in the process of forming the trench 208.

여기서, 트렌치(209)를 형성하기 위한 식각 공정 시 식각 가스로 HBr, NF3, Cl2, N2, BCl3, C2F6, CHF3, CF4 , C4F6, C5F6 또는 C4F8를 사용하거나 이들 중 적어도 하나 이상을 혼합한 혼합 가스를 사용할 수 있다. Here, HBr, NF 3 , Cl 2 , N 2 , BCl 3 , C 2 F 6 , CHF 3 , CF 4 , C 4 F 6 , C 5 F 6 as an etching gas during the etching process for forming the trench 209 Or a mixed gas using C 4 F 8 or a mixture of at least one of them.

한편, 보호막(도 2c의 205)도 트렌치(208)를 형성하기 위한 식각 공정 시 함께 제거되며, 노출된 하드 마스크막(204)도 일부가 식각된다. 하지만, 하드 마스크막(204)은 이러한 식각량을 고려하여 도 2a에서 패드 질화막(203)이 노출되지 않을 정도의 충분한 두께로 형성되기 때문에, 패드 질화막(203)은 노출되지 않는다. Meanwhile, the protective film 205 of FIG. 2C is also removed during the etching process for forming the trench 208, and part of the exposed hard mask film 204 is also etched. However, since the hard mask film 204 is formed to a sufficient thickness such that the pad nitride film 203 is not exposed in FIG. 2A in consideration of the etching amount, the pad nitride film 203 is not exposed.

트렌치(208)를 형성한 후에는, 식각 공정 시 발생된 식각 손상을 보상하기 위하여, 열산화 공정이나 어닐링 공정을 추가로 실시할 수 있다. 이 경우, 트렌치(209)의 측벽과 저면에 막질이 치밀한 열산화막(도시되지 않음)이 형성될 수 있다. After the trench 208 is formed, a thermal oxidation process or an annealing process may be further performed to compensate for the etching damage generated during the etching process. In this case, a dense thermal oxide film (not shown) may be formed on the sidewalls and the bottom of the trench 209.

도 2e를 참조하면, 패드 질화막(203) 상에 잔류하던 하드 마스크막(도 2d의 204)을 제거한다. 하드 마스크막(도 2d의 204)은 산소(O2) 플라즈마를 사용하는 식각 공정으로 제거할 수 있다. 이로써, 반도체 기판(201) 상에는 산화막(202) 및 패드 질화막(203)만이 잔류되며, 트렌치(208)가 형성된 소자 분리 영역의 종횡비가 낮아진다. Referring to FIG. 2E, the hard mask film (204 of FIG. 2D) remaining on the pad nitride film 203 is removed. The hard mask layer 204 of FIG. 2D may be removed by an etching process using an oxygen (O 2 ) plasma. As a result, only the oxide film 202 and the pad nitride film 203 remain on the semiconductor substrate 201, and the aspect ratio of the device isolation region in which the trench 208 is formed is lowered.

도 2f를 참조하면, 트렌치(208)가 완전히 매립되도록 전체 구조 상에 절연 물질층을 형성한 후 화학적 기계적 연마 공정으로 절연물질층을 소자 분리 영역에만 잔류시켜, 절연물질층으로 이루어진 소자 분리막(209)을 형성한다. Referring to FIG. 2F, after forming the insulating material layer over the entire structure to completely fill the trench 208, the insulating material layer is left only in the device isolation region by a chemical mechanical polishing process, thereby forming the device isolation layer 209. ).

이때, 절연물질층은 소자 분리 영역의 종횡비가 낮아진 상태에서 형성되기 때문에 우수한 매립 특성을 얻을 수 있다.
In this case, since the insulating material layer is formed in a state where the aspect ratio of the device isolation region is lowered, excellent embedding characteristics can be obtained.

상술한 바와 같이, 본 발명은 소자 분리 영역에 트렌치를 형성하기 위하여 사용되는 하드 마스크막을 산소 플라즈마를 이용한 식각 공정과 같은 후식각 처리(Post Etch Treatment; PET) 공정으로 쉽게 제거할 수 있는 유기물(Organic) 또는 무기물 계열의 물질로 후속 식각 공정 시에도 하부의 패드 질화막이 노출되지 않도록 두껍게 형성함으로써, 트렌치를 형성하기 위한 식각 공정 시 패드 질화막을 보호함과 동시에 식각 손상을 보상하기 위한 표면 처리 시 하드 마스크막을 제거되 어 종횡비가 낮아진 상태에서 소자 분리막을 형성할 수 있어 공정의 신뢰성과 재현성을 확보할 수 있다. As described above, the present invention is an organic material that can be easily removed by a post etch treatment (PET) process, such as an etching process using an oxygen plasma, used to form a trench in the device isolation region. ) Or an inorganic material that is formed thick so that the lower pad nitride layer is not exposed even during the subsequent etching process, thereby protecting the pad nitride layer during the etching process to form the trench and at the same time hard mask during surface treatment to compensate for the etching damage By removing the film, the device isolation film can be formed in a state where the aspect ratio is lowered, thereby ensuring the reliability and reproducibility of the process.

Claims (10)

반도체 기판 상에 산화막 및 패드 질화막을 순차적으로 형성하는 단계;Sequentially forming an oxide film and a pad nitride film on the semiconductor substrate; 상기 패드 질화막 상에 산소 플라즈마 식각 공정으로 제거할 수 있는 유기물 또는 무기물 계열의 물질로 하드 마스크막을 형성하는 단계;Forming a hard mask layer on the pad nitride layer using an organic or inorganic material that can be removed by an oxygen plasma etching process; 상기 하드 마스크막 상에 보호막을 형성하는 단계;Forming a protective film on the hard mask film; 소자 분리 영역을 정의하기 위하여 상기 소자 분리 영역의 상기 보호막, 상기 하드 마스크막, 상기 패드 질화막 및 상기 산화막을 식각하는 단계;Etching the passivation layer, the hard mask layer, the pad nitride layer, and the oxide layer of the isolation region to define an isolation region; 상기 반도체 기판의 상기 소자 분리 영역에 트렌치를 형성하는 단계;Forming a trench in the isolation region of the semiconductor substrate; 상기 하드 마스크막을 제거하는 단계; 및Removing the hard mask layer; And 상기 트렌치에 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.Forming an isolation layer in the trench; 제 1 항에 있어서,The method of claim 1, 상기 산화막은 버퍼 산화막으로 사용되거나, 플래시 메모리 소자의 제조 공정 시에는 터널 산화막으로 사용되는 반도체 소자의 소자 분리막 형성 방법.And the oxide film is used as a buffer oxide film or a tunnel oxide film during a flash memory device manufacturing process. 제 2 항에 있어서,The method of claim 2, 상기 산화막이 상기 터널 산화막으로 사용되는 경우, 상기 산화막 및 상기 패드 질화막 사이에 플로팅 게이트용 폴리실리콘층을 추가로 형성하는 반도체 소자의 소자 분리막 형성 방법.And a polysilicon layer for floating gate is further formed between the oxide film and the pad nitride film when the oxide film is used as the tunnel oxide film. 제 1 항에 있어서,The method of claim 1, 상기 하드 마스크막을 유기물 계열의 절연물로 형성하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the hard mask layer is formed of an organic material-based insulator. 제 1 항에 있어서,The method of claim 1, 상기 트렌치를 형성하기 위한 식각 공정 시 상기 보호막이 제거되어 상기 하드 마스크가 노출되는 반도체 소자의 소자 분리막 형성 방법.And removing the passivation layer to expose the hard mask during the etching process to form the trench. 제 1 항에 있어서,The method of claim 1, 상기 보호막을 산화물, 질화물 또는 산화질화물 중 어느 하나로 형성하는 반도체 소자의 소자 분리막 형성 방법.A method of forming an isolation layer in a semiconductor device, wherein the protective film is formed of any one of an oxide, nitride, or oxynitride. 제 1 항에 있어서,The method of claim 1, 상기 하드 마스크막은 HBr, NF3, Cl2, N2, BCl3, C2F 6, CHF3, CF4, C4F6, C5F6 또는 C4F8를 식각 가스로 사용하거나 이들 중 적어도 하나 이상을 혼합한 혼합 가스를 식각 가스로 식각되는 반도체 소자의 소자 분리막 형성 방법.The hard mask layer may be formed by using HBr, NF 3 , Cl 2 , N 2 , BCl 3 , C 2 F 6 , CHF 3 , CF 4 , C 4 F 6 , C 5 F 6, or C 4 F 8 as an etching gas. A method of forming an isolation layer in a semiconductor device in which a mixed gas obtained by mixing at least one of the above is etched with an etching gas. 제 7 항에 있어서,The method of claim 7, wherein 상기 하드 마스크막은 플라즈마 타입에 상관없이 RIE(Reactive Ion Etch), ME-RIE(Magnetically Enhanced Reactive Ion Etch), ICP(Inductively Coupled Plasma), ECR(Electron Cyclotron Resonance) 또는 헬리콘(Helicon) 중 선택된 방식의 식각법으로 식각되는 반도체 소자의 소자 분리막 형성 방법.The hard mask layer may be selected from among a reactive ion etching (RIE), an electrically enhanced reactive ion etching (ME-RIE), an inductively coupled plasma (ICP), an electron cyclotron resonance (ECR), or a helicon regardless of the plasma type. A method of forming an isolation layer in a semiconductor device etched by the etching method. 제 1 항에 있어서, 상기 트렌치를 형성하기 전에, The method of claim 1, before forming the trench, 상기 소자 분리 영역의 가장 자리가 식각되는 것이 방해되도록 상기 하드 마스크막, 상기 패드 질화막 및 상기 산화막의 측벽에 스페이서를 형성하는 단계를 더 포함하여, 상기 트렌치의 상부 모서리가 둥글게 형성되도록 하는 반도체 소자의 소자 분리막 형성 방법.Forming a spacer on sidewalls of the hard mask layer, the pad nitride layer, and the oxide layer to prevent the edge of the device isolation region from being etched, thereby forming a rounded upper edge of the trench; Device separator formation method. 제 1 항에 있어서, 상기 트렌치를 형성한 후, The method of claim 1, wherein after forming the trench, 상기 트렌치의 측벽 및 저면에 발생된 식각 손상을 보상하기 위하여 열산화 공정 또는 어닐링 공정을 실시하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.And performing a thermal oxidation process or an annealing process to compensate for the etching damage generated on the sidewalls and the bottom of the trench.
KR1020040050408A 2004-06-30 2004-06-30 Method of forming a isolation layer in a semiconductor device KR100687401B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050408A KR100687401B1 (en) 2004-06-30 2004-06-30 Method of forming a isolation layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050408A KR100687401B1 (en) 2004-06-30 2004-06-30 Method of forming a isolation layer in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20060001310A KR20060001310A (en) 2006-01-06
KR100687401B1 true KR100687401B1 (en) 2007-02-27

Family

ID=37104480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050408A KR100687401B1 (en) 2004-06-30 2004-06-30 Method of forming a isolation layer in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100687401B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990053189A (en) * 1997-12-23 1999-07-15 윤종용 How to Form Trench Isolation in Semiconductor Devices
KR20000044928A (en) * 1998-12-30 2000-07-15 김영환 Method for forming trench of semiconductor device
KR20000045464A (en) * 1998-12-30 2000-07-15 김영환 Method for fabricating semiconductor device
KR20030002870A (en) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 Method for forming isolation in semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990053189A (en) * 1997-12-23 1999-07-15 윤종용 How to Form Trench Isolation in Semiconductor Devices
KR20000044928A (en) * 1998-12-30 2000-07-15 김영환 Method for forming trench of semiconductor device
KR20000045464A (en) * 1998-12-30 2000-07-15 김영환 Method for fabricating semiconductor device
KR20030002870A (en) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 Method for forming isolation in semiconductor device

Also Published As

Publication number Publication date
KR20060001310A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
US7629242B2 (en) Method for fabricating semiconductor device having recess gate
KR20080011491A (en) Method of forming a vertical channel type transistor
US7485557B2 (en) Method for fabricating semiconductor device having flask type recess gate
JP2007013074A (en) Method for manufacturing semiconductor device
KR100816733B1 (en) Method for fabricating recess gate in semiconductor device
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
KR100597768B1 (en) Method for fabricating gate spacer of semiconductor device
KR100672155B1 (en) Method of forming a Isolation in a semiconductor device
KR100676598B1 (en) Method of manufacturing a semiconductor memory device
KR100991382B1 (en) Transistor having multi-plane channel and method for forming the same
KR100687401B1 (en) Method of forming a isolation layer in a semiconductor device
JP2008084975A (en) Semiconductor device and its manufacturing method
CN112117192A (en) Method for forming semiconductor structure
KR100733685B1 (en) Method of manufacturing a trench in semiconductor device
KR100673195B1 (en) Method of forming a gate pattern in flash memory device
KR101009068B1 (en) Method of manufacturing a semiconductor device
KR100643484B1 (en) method for manufacturing semiconductor devices
KR100744654B1 (en) Method for fabricating the same of semiconductor device with recess gate
JP2005183916A (en) Method of manufacturing flash device
US20090130841A1 (en) Method for forming contact in semiconductor device
KR100739971B1 (en) Method for forming contact hole in a semiconductor device
KR100861791B1 (en) Method for forming the semiconductor device
KR100854905B1 (en) Method of manufacturing a flash memory device
KR20070036203A (en) Method for manufacturing recess gate in semiconductor device
KR101194381B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee