KR100687132B1 - 시간 이산 필터 및 톤 검출기 - Google Patents

Abstract

데시메이팅 시간 이산 필터는 실수 값을 갖는 입력 신호(i)를 신호의 실수부(Re{u}) 및 허수부(Im{u})로 표기된 복소 신호로의 변환을 위한 변환 수단(2)을 포함한다. 출력 신호(u)는 2의 팩터 만큼 샘플 주파수를 감소시키는 데시메이터 수단을 통해 다운샘플링된다. 다운샘플링 처리로 인해, 요구되는 톤 입력 신호는 상이한 주파수로 변환 될 수 있다. 입력단에서 동일 주파수 갖는 신호와 요구 입력 신호를 간섭으로부터 보호하기 위해, 종래에는 힐버트 변환기{도 2의 그래프(8)에서 곡선(a)}가 변환 수단(2)으로써 사용된다. 본 발명에 따른 필터에 있어서, 변환 수단(2)은 요구된 입력 신호의 주파수로부터 상기 입력 주파수가 변환 될 주파수까지 증가된 폭의 천이 대역을 갖는 전달 함수를 갖는다.

Description

시간 이산 필터 및 톤 검출기{TIME DISCRETE FILTER AND TONE DETECTOR}

본 발명은 복수의 데시메이팅(decimating) 필터부의 직렬 연결을 포함하는 시간 이산 필터에 관한 것이다. 본 발명은 또한 본 발명에 따른 필터를 사용하는 톤 검출기(tone detector)에 관한 것이다.

전문에 따른 필터는 엠.이케하라와 에스.다카하치에 의한 논문 "복소 계수를 갖는 다중-속도의 대역통과 디지털 필터의 설계(Design of Multirate Bandpass Digital Filters with Complex Coefficients){'일본의 전자 및 통신'지의 Part 1, Vol.71, No,1, 1988년, pp.21-29 ; 전자 통신 학회지(Vol.69-A, No.8, 1986년 8월, pp.950-957)로부터 발췌}에 공지되어 있다.

이러한 필터는 더 큰 대역폭을 구비하는 입력 신호로부터 비교적 작은 대역폭을 구비하는 신호를 선택하기 위해 사용될 수 있다. 일예로 톤 검출기와 같은 경우에 있어 이러한 필터는 입력 신호에서 하나 이상의 톤의 존재를 검출하기 위해 사용된다. 톤 검출기는 CAS 톤, DTMF 톤 및 다이얼 톤과 같은 시그낼링(signaling)신호용 톤을 검출하기 위하여 전화 시스템에서 사용된다.

CAS 톤은 교환기가 ADSI(스크린) 전화 단말기로 디지털 정보를 전송할 사실을 상기 디지털 전화 단말기에 신호로 알리기 위해 ADSI(신형 디지털 시그낼링용 인터페이스) 표준에서 사용된다.

DTMF 톤은 다이얼 정보를 전화 단말기로부터 교환기로 송신하기 위해 사용된다. 또한 DTMF 톤은 호출자-ID와 같은 정보를 전화 단말기로 전송하기 위해 사용될 수도 있다.

모든 이러한 응용들은, 작은 대역폭을 갖는 신호가 훨씬 큰 대역폭을 갖는 입력 신호로부터 선택되어야 한다는 사실에서 공통적이다. 이러한 작은 대역폭 신호의 선택은, 적당한 샘플링 주파수로 입력 신호를 샘플링하고, 선택될 신호의 공칭 주파수 근처에 중심을 둔 작은 대역폭의 대역 통과 필터로 샘플링된 신호를 필터링함으로써 구현될 수 있다.

만약 이러한 필터가 입력부터 출력까지 동일한 샘플 주파수를 사용하도록 고안되었다면, 이러한 필터는 상당한 양의 계산 자원(칩-면적, 전력 소모 또는 처리 사이클)을 요구한다. 복수의 데시메이팅(decimating) 필터부의 직렬 연결을 사용함으로써, 요구되는 계산 자원의 양이 감소될 수 있는데, 그 이유는 제 1 데시메이팅 필터부가 입력 신호와 동일한 샘플 주파수에서 동작하기 때문이다. 다른 필터부는 매 데시메이팅 단계 후에, 감소하는 샘플링 주파수에서 동작한다.

상술된 논문에 따른 필터에 있어서, 요구되는 계산 자원의 양을 줄이기 위해 복소 계수가 허용된다. 게다가 공지된 필터는 실수 입력 신호를, 실수 및 허수 신호 성분으로 표기되는 복소 출력 신호로 변환하기 위한 변환 수단을 포함한다.

상기 논문으로부터 공지된 변환 수단은 힐버트(Hilbert) 변환기에 의해 입력 신호로부터 상기 수단의 출력 신호를 유도한다. 이러한 힐버트 변환기는 모든 음의 주파수 성분을 차단하고, 모든 양(positive)의 주파수 성분은 통과시킨다. 힐버트 변환기는 상당한 양의 계산 자원을 요구하여, 결국 고가의 필터 구현을 야기한다.

본 발명의 목적은 더 적은 계산 자원을 요구하는 전문에 따른 디지털 필터를 제공하는데 있다.

상기 목적을 달성하기 위해, 상기 디지털 필터는, 상기 변환 수단이 통과 대역의 주파수와 통과-대역 신호가 상기 변환 수단의 출력단에서 전달되는 때의 주파수 사이의 천이 대역을 갖는 전달 함수를 갖는 것을 특징으로 한다.

본 발명은 종래 기술에 따른 힐버트 변환기에 의해 수행되는 것처럼 모든 음(negative)의 주파수를 차단하는 것은 필요하지 않고, 통과될 신호가 데시메이팅 수단에 의해 전달되는 변환 수단의 입력 신호에서의 주파수만을 차단하는 것으로도 충분하다는 인식에 기초한다. 상기 인식은 일반적으로 더 큰 천이 대역을 갖는 변환 수단을 유도한다. 이러한 결과는 상당한 양의 요구된 계산 자원 감축을 초래한다.

본 발명에 따른 상기 필터가 디지털 필터일 수 있다는 것이 고찰되지만, 본 발명에 따른 상기 필터가 스위칭된 커패시터 또는 스위칭된 전류 필터로서 구현되는 것이 또한 가능하다.

본 발명의 일실시예는 하나 이상의 상기 필터부가 제로(zero) 주위에서 대칭적인 전달 함수의 변환을 통해 획득되어지는 전달 함수를 구비하는 것을 특징으로 한다.

제로 주위에서 대칭적인 전달 함수의 변환을 통해 획득되어지는 전달 함수를 갖는 필터를 사용함으로써, 이러한 필터는 표준 설계 도구를 이용하여 쉽게 설계될 수 있는 프로토타입 필터(prototype filter)에 기반할 수 있다.

본 발명의 다른 실시예는, 상기 변환이 주파수 이동에 따라 전달 함수를 이동시킴으로써 한정된다는 것을 특징으로 한다. 주파수 이동은 쉽게 수행될 수 있는 매우 쉬운 변환이다.

본 발명의 다른 실시예는, 상기 주파수 이동이 데시메이팅 필터부 입력 신호 샘플 주파수의 1/8배라는 것이 특징이다.

만약 주파수 이동이 샘플 주파수의 1/8배라면, 상기 필터부는 유도된 프로토타입 필터와 동일한 계수를 가질 수 있다. 또한 만약 이러한 프로토타입 필터가 다른 필터부에서 사용된다면, 계수는 단지 한번만 저장될 필요가 있다.

본 발명의 또 다른 실시예는, 상기 주파수 이동이 데시메이팅 필터부의 샘플 주파수의 1/4배라는 것이 특징이다.

만약 주파수 이동이 데시메이팅 필터부 입력 신호의 샘플 주파수의 1/4배라면, 필터에 있어 어떠한 추가적인 곱셈기도 필요로 되지 않는데, 그 이유는 j 또는 -j와의 곱셈은 필터에서 적당한 브랜치(branch)로부터 신호를 획득함으로써 이루어질 수 있기 때문이다.

본 발명의 다른 실시예는, 상기 필터부가 팩터(factor)(n)로 입력 신호를 데시메이팅하기 위해 배치되는 것과, 필터 소자가 선행 단계의 출력단에서 신호 샘플링 기간의 n배와 동일한 지연 값을 갖는 지연 소자를 구비하는 것을 특징으로 한다.

만약 상기 필터부가 데시메이팅 팩터와 동일한 지연 값과 입력 신호의 샘플 기간을 갖는 지연 소자를 포함한다면, 필터부는 통상적으로 필터부의 필터링 소자 뒤에 배치되는 데시메이터를 필터링 소자의 앞에 배치함으로써 간소화될 수 있다. 따라서 필터 소자의 클럭 주파수는 팩터(N)만큼 감소될 수 있다.

본 발명의 다른 실시예는 상기 필터 소자가 쌍가역(bireciprocal) 유형이라는 것이 특징이다.

쌍가역 필터는 다음과 같은 전달 함수를 갖는 필터이다.

수학식 1에서 G₁ 및 G₂는 다음과 같다.

그리고

수학식 2에 있어, K는 L과 동일하거나 또는 L+1과 동일하다. 만약 B_j 또는 C_j가 1이라면, G_i가 1로 감소한다는 것이 고찰된다.

G_i(z²)에서 z²로 인해, 수학식 2에 따른 전달 함수를 구현하는 필터 소자 바로 앞에, 필터부에서 2의 팩터(factor)를 사용해 샘플율을 감소시키기 위한 다운샘플링 수단을 배치하는 것이 가능하다. 또한 제 3차 필터(K=1,L=0)에 대해선, 단지 하나의 계수(B₁)만이 저장되어야 한다는 것을 알수 있다. 제 5차 필터부(K=1,L=1)에 대해선, 단지 두 개의 계수(B₁ 및 C₁)만이 저장되어야 한다.

본 발명은 이제 도면을 참조로 하여 설명될 것이다.

도 1은 본 발명에 따른 디지털 필터의 제 1 실시예를 보여주는 도면.

도 2는 도 1에 따른 디지털 필터에 있어서, 신호의 주파수 스펙트럼 및 소자의 전달 함수를 보여주는 도면.

도 3은 단순한 변환을 통해 프로토타입 필터로부터 획득될 수 있는 복수 필터의 전달 함수를 보여주는 도면.

도 4는 단일 주파수 톤을 선택하기 위해 사용되는 본 발명에 따른 디지털 필터의 제 2 실시예를 보여주는 도면.

도 5는 도 4에 따른 필터의 필터부의 전달 함수를 보여주는 도면.

도 6은 도 5에 따른 디지털 필터에 있어서, 변환 수단(22)의 제 1 실시예를 보여주는 도면.

도 7은 도 5에 따른 디지털 필터에 있어서, 변환 수단(22)의 제 2 실시예를 보여주는 도면.

도 8은 도 7에 있어서, 필터 소자(60)의 제 1 실시예를 보여주는 도면.

도 9는 도 7에 있어서, 필터 소자(60)의 제 2 실시예를 보여주는 도면.

도 10은 도 4에 따른 필터에 있어서, 필터부(24,26 및 32)의 실시예를 보여주는 도면.

도 11은 도 10에 따른 필터부에 있어서, 필터 소자(74 및 82)의 실시예를 보여주는 도면.

도 12는 도 4에 따른 디지털 필터에 있어서, 필터부(28 및 34)의 실시예를 보여주는 도면.

도 13은 도 4에 따른 디지털 필터에 있어서, 필터부(30)의 실시예를 보여주는 도면.

도 14는 주파수 축상에 임의 값을 초과하는 실수 계수를 갖는 프로토타입(저역 통과) 필터부의 전달 함수를 이동시킴으로써 획득되는 전달 함수를 갖는 필터부의 실시예를 보여주는 도면.

도 15는 도 14에 따른 필터에 있어서, 필터 소자(156 및 158)의 구현을 보여주는 도면.

도 1에 따른 디지털 필터에 있어서, 실수 값을 갖는 입력 신호(i)는, 실수 값을 갖는 신호(i)를 실수부 Re{u}와 허수부 Im{u}로 표기된 복소 신호(u)로 변환하는 변환 수단(2)에 인가된다. 상기 신호(Re{u} 및 Im{u})는 데시메이터(4)에 의해 2의 팩터 만큼 다운샘플링된다. 데시메이터(4)의 출력단에서는, 실수부 Re{v} 및 허수부 Im{v}로 표기되는 복소 신호(v)가 유효하다. 변환 수단(2)의 구현은 이후에 거론될 도 6 또는 도 7에 따라 이루어질 수 있다.

도 2에서 그래프(6)는 8 kHz의 샘플 주파수로 샘플링된 2130 Hz 톤의 주파수 스펙트럼을 보여준다. 상기 스펙트럼의 주기성으로 인해, -4 kHz 미만 및 +4 kHz 초과 부분은 도시되어질 필요가 없다.

도 2의 그래프(8)는 변환 수단(2)의 전달 함수를 보여주고 있다. 곡선(a)은 종래 디지털 필터에서 사용되는 것과 같은 힐버트 변환기의 전달 함수를 나타내고 있다. 곡선(b)은 본 발명에 따른 변환 수단의 전달 함수를 도시하고 있다. 곡선(b)으로부터, 본 발명에 따른 변환 수단의 천이 대역이 종래의 장치에서 사용된 힐버트 변환기의 전달 함수의 천이 대역보다 상당히 완만한 경사를 가짐을 확인할 수 있다. 본 발명의 독창적인 개념에 따라, 상기 변환 수단은 데시메이터(4)를 통해 요구 입력 신호가 변환되는 주파수를 차단하는 것만을 필요로 한다. +2130 Hz의 주파수를 갖는 입력 신호 성분의 경우에 있어서는, 단지 -1870 Hz의 주파수만이 차단되어야 한다.

그래프(10)는 변환 수단(2)의 출력 신호의 스펙트럼을 나타낸다. 상기 입력 신호의 음의 스펙트럼 성분이 크게 감소되었음이 확인될 수 있지만, 이러한 감소는 억압되어 남아 있는 -1870 Hz의 주파수를 신호 성분이 갖는 한, 본 발명에 따른 필터에 대해서는 필요하지 않다.

그래프(12)는 데시메이터(4)의 출력 신호의 주파수 스펙트럼을 나타내고 있다. 데시메이팅 처리로 인해, +2130 Hz의 주파수를 갖는 신호 성분은 -1870 Hz의 주파수로 변환된다. 상기 변환 수단(2)에 의한 -1870 Hz의 주파수(통과-대역 신호가 전달되는 주파수)의 차단으로 인해, 변환 수단(2)의 입력단에서 -1870 Hz의 주파수를 갖는 의사(spurios) 신호 성분은 데시메이터(4)의 출력단에서 관측되지 않을 것이다. 따라서 +2130 Hz 신호 변환을 통해 획득된, -1870 Hz의 주파수를 갖는 신호 성분은 변환 수단(2)의 입력단에서의 -1870 Hz 신호 성분으로 인한 간섭을 받지 않는다.

도 3은 필터부의 입력 샘플 주파수의 함수로서 일부 필터부의 전달 함수를 보여주고 있다. 또한 이러한 필터들의 전달 함수에 대해 도입된 연산자(z)는 상기 필터부의 실제 입력 샘플 주파수와 관련된다. 도 3의 그래프(14)는 -0.25f_s부터 +0.25f_s까지의 통과 대역과 -0.5f_s/2부터 -0.4f_s까지 및 0.4f_s부터 0.5f_s까지의 정지 대역(stop band)를 갖는 프로토타입 저역 통과 필터의 전달 함수(F₁(z))를 나타내고 있다. 상기 프로토타입 필터의 전달 함수(F₁(z))는 다음 식과 같다.

수학식 3에 있어, B는 0.37186879668이다. 이러한 전달 함수는 40 dB의 정지대역 차단을 제공한다. 구현 목적을 위해, B는 대략 3/8로 되어 결국 상기 정지대역 차단을 단지 1dB만큼 감소시킨다.

도 3의 그래프(16)는 필터의 전달 함수(F₂(z))를 도시하는데, 상기 전달 함수(F₂(z))는 주파수 축상에서 전달 함수를 f_s/4만큼 이동시켜 전달 함수(F₁(z))를 변환함으로써 획득된다. 일반적으로 주파수 축상의 이동은 다음의 z 변환을 통해 획득될 수 있다.

수학식 4에 있어,

는 주파수의 좌측 이동 값이다. 수학식 4에 따라, 전달 함수(F₂(z))는 z를 -jz로 대치함으로써 구현될 수 있다. 결과적으로 전달 함수(F₂(z))에 대해서 다음과 같은 식이 성립된다.

도 3의 그래프(18)에서 도시된 것처럼, 전달 함수 F₃(z)은

상에서 F₁(z)을 이동시킴으로써 획득된다. 수학식 4에 따라 이러한 변환은 z를 -z로 대치시킴으로써 구현될 수 있다. 이러한 방식으로 F₃(z)에 대해서 다음과 같은 식이 성립한다.

도 3의 그래프(20)에 따른 전달 함수(F₄(z))는

상에서 F₁(z)을 우측으로 이동시킴으로써 획득된다. 이러한 변환은 z를 jz으로 대치시킴으로써 표현될 수 있다. 변환 함수(F₄(z))에 대해서 다음과 같은 식이 성립한다.

도 4에 따른 디지털 필터에 있어서, 요구된 입력 신호는 8 kHz의 샘플 주파수로 샘플링된 2130 Hz의 톤이라고 가정한다. 각 필터부에 있어서, 상기 샘플 주파수는 이후에 설명되는 것처럼 2의 팩터 만큼 감소된다. 명확성을 위해서, 필터부들 사이에 샘플 주파수 감소가 발생하는 것으로 도 4에 나타나 있다.

변환 수단(22)에서 실수 값을 갖는 입력 신호는 인터페이스(A)에서 유효한 실수 및 허수부로 표기된 복소 신호로 변환된다. 변환 수단(22)의 출력단에서 샘플 주파수는 4 kHz이다. 샘플 주파수에서의 이러한 감소로 인해, 상기 필터 입력단에서의 +2130 Hz에서의 톤은 -1870 Hz에서의 톤으로 변환된다. 변환 수단(22)의 설계에 있어 +2130 Hz에서 톤을 선택하기로 결정되었다는 것이 고찰된다. 변환 수단(22)의 전달 함수는 +2130 Hz(0.27f_s)에서의 톤을 거의 감소되지 않은 채 통과시키고, -1870 Hz(-0.23f_s)의 주파수에서 신호 성분을 억제하기 위해 선택되어져야 한다. 결과적으로 상기 변환 수단(22)은 -0.23f_s와 0.27f_s 사이에서 천이 대역을 갖는다. 도 3에서의 4개의 상이한 전달 함수를 보면, 상기 요건이 전달 함수(F₂(z))만으로 충족될 수 있다는 것이 쉽게 확인될 수 있다.

필터부(24) 입력단(A)에서의 신호는 -1870 Hz의 주파수를 갖는 요구 신호 성분을 구비한 신호를 수반한다. 상기 신호는 4 kHz의 샘플 주파수를 구비한다. 필터부(24)의 출력단에서 2 kHz의 샘플 주파수를 다운 샘플링한 후에, 상기 요구 신호 성분은 +130 Hz의 주파수로 전달된다. 따라서 필터부(24)는 -1870 Hz(-0.47f_s)의 주파수를 구비한 신호는 통과시키고, +130 Hz(0.03f_s)의 주파수를 구비한 신호는 차단하여야 한다. 이러한 요건은 전달 함수(F₃(z))와 대응하는 다운샘플러를 통해 충족된다. 이러한 전달 함수(F₃(z))는 도 3에 도시되어 있다.

필터부(26) 입력단(B)에서의 신호는 +130 Hz의 요구 신호 성분을 구비한 신호를 수반한다. 상기 신호는 2 kHz의 샘플 주파수를 갖는다. 필터부(26) 출력단에서, 2 kHz에서 1 kHz로의 다운샘플링후에 요구 신호 성분은 +130 Hz로 유지된다. 따라서 상기 필터부(26)는 +130 Hz(0.07f_s)에서 상기 신호 성분을 통과시켜야 한다. 도 3에서의 전달 함수(F₁(z))는 이러한 요건을 충족시킨다.

상기 필터부(28) 입력단(C)에서의 신호는 +130 Hz의 요구 신호 성분을 갖는 신호를 수반한다. 상기 신호는 1 kHz의 샘플 주파수를 갖는다. 필터부(28) 출력단에서 1 kHz로부터 500 Hz로의 다운샘플링후에, 상기 요구 신호 성분은 +130 Hz로 유지된다. 따라서 필터부(28)는 +130 Hz(0.13f_s)에서 상기 신호 성분을 통과시켜야 한다. 도 3에서의 전달 함수(F₁(z))는 이러한 조건을 충족시키겠지만, 시뮬레이션에서는 너무 낮은 정지대역 차단을 나타냈다. 이러한 것을 해결하기 위해, 상기 필터부(28)에 대해 제 3차 전달 함수(F₁(z))를 대신한 제 5차 전달 함수(G₁(z))가 사용된다. 제 5차 전달 함수(G₁(z))에 대해서 다음 수학식과 같이 표시할 수 있다.

수학식 8에 있어, C의 값은 0.208288244066이고 D의 값은 0.682073157635이다. 구현 목적을 위해, C는 7/32로 반올림될 수 있고 D는 22/32로 반올림될 수 있다. 이러한 반올림은 3dB의 정지 대역 감소의 손실을 초래한다. 만약 C 및 D의 값이 각각 13/64 와 43/64로 반올림되면, 정지대역 감쇠의 손실은 무시될 수 있다.

필터부(30) 입력단(D)에서의 신호는 +130 Hz의 요구 신호 성분을 구비한 신호를 전달한다. 상기 신호는 500 Hz의 샘플 주파수를 갖는다. 필터부(30) 출력단에서의 500 Hz로부터 250 Hz로의 다운샘플링후에, 요구 신호 성분은 -120 Hz로 전달된다. 따라서 필터부(30)는 +130 Hz(0.26f_s)에서 상기 신호 성분을 통과시켜야하고, -120 Hz(-0.24f_s)에서 신호 성분을 차단시켜야 한다. 도 3으로부터, 전달 함수(F₂(z))가 이러한 요건을 만족시킨다는 것을 알 수 있다.

상기 필터부(32) 입력단(E)에서의 신호는 -120 Hz의 요구 신호 성분을 구비한 신호를 전달한다. 상기 신호는 250 Hz의 샘플 주파수를 갖는다. 필터부(32) 출력단에서 250 Hz로부터 125 Hz로의 다운샘플링후에, 상기 요구 신호 성분은 +5 Hz로 전달된다. 따라서 상기 필터부(32)는 -120 Hz(0.48f_s)에서 상기 신호 성분을 통과시켜야 하고, +5 Hz(-0.02f_s)에서 신호성분을 차단시켜야 한다. 도 3으로부터, 전달 함수(F₃(z))가 이러한 요건을 만족시킨다는 것을 알 수 있다.

필터부(34) 입력단(H)에서의 신호는 +5 Hz의 요구 신호 성분을 구비한 신호를 전달한다. 상기 신호는 125 Hz의 샘플 주파수를 갖는다. 필터부(34) 출력단에서의 125 Hz로부터 62.5 Hz로의 다운샘플링후에, 상기 요구 신호 성분은 +5 Hz로 유지된다. 따라서 상기 필터부(34)는 +5 Hz(0.04f_s)에서 상기 신호 성분을 통과시켜야 하고, 다른 신호 성분은 차단시켜야 한다. 도 3으로부터, 전달 함수(F₁(z))가 이러한 요건을 만족시키지만, 상기 전달 함수(G₁(z))는 개선된 정지대역 차단을 획득하기 위해 사용됨을 알 수 있다.

필터부(36) 입력단(K)에서의 신호는 +5 Hz의 요구 신호 성분을 구비한 신호를 전달한다. 상기 신호는 62.5 Hz의 샘플 주파수를 갖는다. 필터부(36) 출력단에서의 67.5 Hz로부터 31.25 Hz로의 다운샘플링후에, 상기 요구 신호 성분은 +5 Hz로 유지된다. 따라서 상기 필터부(36)는 +5 Hz(0.08f_s)의 상기 신호 성분을 통과시켜야 하고, 다른 신호 성분은 차단시켜야 한다. 도 3으로부터, 전달 함수(F₁(z))가 이러한 요건을 만족시킨다는 것을 알 수 있다.

이러한 필터링 및 다운샘플링후에, 대략 32 Hz의 유효 대역폭을 갖는 필터가 획득된다. 낮은 차수의 필터부(제 3 또는 제 5) 및 상기 필터에서 감소하는 샘플율로 인해 계산 수고가 매우 적다. 상기 완전한 필터(complete filter)의 출력 신호는 출력단(L)에서 유효하다.

톤 검출기에서의 사용을 위해, 출력단(L)에서 실수 및 허수부의 자승을 더하고, 상기 더해진 자승 값을 임계값과 비교함으로써 요구된 신호를 얻을 수 있다.

도 5에 따른 그래프는 도 4에 따른 필터 입력단에서의 신호 크기와 수개 필터부의 출력 신호 크기 사이의 비율을 상기 입력 신호의 주파수 함수로서 보여준다. 일반적으로 상기 입력 신호의 주파수 성분은 상이한 출력 주파수로 변환되어, 도 4에 따른 그래프가 공통적으로 공지된 전달 함수를 나타내지 않게 하는 것이 확인된다.

그래프(38)는 변환 수단(22)의 전달 함수를 나타낸다. 그래프(40)는 변환수단(22)과 필터부(24) 조합의 전달 함수를 나타낸다. 그래프(42)는 변환 수단(22)과 필터부(24,26) 조합의 전달 함수를 나타낸다. 그래프(44)는 변환 수단(22)과 필터부(24,26 및 28) 조합의 전달 함수를 나타낸다. 그래프(46)는 변환 수단(22)과 필터부(24,26,28 및 30) 조합의 전달 함수를 나타낸다. 그래프(48)는 변환 수단(22)과 필터부(24,26,28,30 및 32) 조합의 전달 함수를 나타낸다. 그래프(50)는 변환 수단(22)과 필터부(24,26,28,30,32 및 34) 조합의 전달 함수를 나타낸다. 그래프(52)는 변환 수단(22)과 필터부(24,26,28,30,32,34 및 36) 조합의 전달 함수를 나타낸다. 이러한 실시예는 데시메이팅 필터부의 직렬 연결을 사용함으로써 요구되는 계산 자원의 양이 감소될 수 있는 효과를 초래한다.

도 5의 그래프들로부터, 도 4에 따른 필터의 통과 대역의 대역폭이 모든 필터부에 있어 2의 팩터 만큼씩 감소되었다는 것이 확인될 수 있을 것이다. 또한 정지 대역 차단이 모든 단계에서 개선되어진다.

도 4에 따른 현 필터 구현에 있어서 쌍가역 필터가 사용되었지만, 비록 구현에 있어 더 높은 복잡성을 초래할 지라도, 다른 필터 유형, 예를 들어 횡단 필터를 갖는 필터의 구현이 가능하고 또한 쌍가역 필터와 다른 IIR 필터 역시 도 4에 따른 필터 구현에 적합하다.

도 6에 따른 변환 수단(22)의 구현에 있어서, 입력단은 입력 신호를 0.5의 팩터로 스케일링(scale)하는 스케일링 소자(54)와 연결된다. 이러한 스케일링 소자(54)는 통과 대역에 있어 변환 수단의 단위 이득을 획득하기 위해 배치된다. 단위 이득을 얻기 위해 사용되는 상기 스케일링 소자는 만약 필터가 사용되는 시스템을 설계하는데 비-단위 이득이 고려되어진다면 불필요할 수도 있다. 스케일링 소자(54)의 출력단은 필터 소자(58)의 입력단 및 지연 소자(56)의 입력단에 연결된다. 상기 필터 소자(58)의 출력단은 매 두개의 샘플들 중에서 하나의 샘플을 제거함으로써 2의 팩터 만큼 샘플율을 감소시키는 데시메이터(59)에 연결된다. 지연 소자(56)의 출력단은 2의 팩터 만큼 샘플율을 감소시키는 데시메이터(61)에 연결된다.

도 6에 따른 변환 수단(22)의 전달 함수에 대해서 다음과 같은 수학식이 수월하게 성립될 수 있다.

도 6에 따른 변환 수단(22)에서의 데시메이터(59)는 도 7에 도시된 것처럼 스케일링 수단(54) 쪽으로 이동될 수 있다. 상기 필터 소자(60)에서 지연 소자는 이제 하나의 샘플 기간에 걸쳐 지연 소자의 입력 신호를 지연시키기 위해 배치되어야 하고, 상기 샘플 기간은 도 6에서 필터 소자(58)에 사용되는 것처럼 더 높은 샘플 주파수의 두 샘플 기간의 지연 값과 동일한 존속 기간을 갖는다. 그렇게 수행함으로 인한 이점은, 단위 시간마다 계산되어질 샘플 수가 절반으로 되기 때문에 필터 소자(60)에 요구되는 계산의 양이 감소된다는 것이다. 또한 요구되는 지연 소자의 수도 감소되어 진다.

도 8은 상기 필터 소자(60)의 제 1 실시예를 나타낸다. 필터 소자(60)의 입력단은 가산기(62)의 제 1 입력단 및 지연 소자(68)의 입력단에 연결된다. 상기 가산기(62)의 출력단은 스케일링 소자(66)의 입력단에 연결된다. 상기 스케일링 소자(66)의 출력단은 감산기(70)의 양의 입력단에 연결되고, 상기 지연 소자(68)의 출력단은 상기 감산기(70)의 음의 입력단에 연결된다. 감산기(70)의 출력단은 필터 소자(60)의 출력단 및 지연 소자(64)의 입력단에 연결된다. 지연 소자(64)의 출력단은 가산기(62)의 제 2 입력단에 연결된다.

도 8에 따른 실시예는, 만약 수행될 계산의 수가 최소로 되어야 하는 경우 적합하다. 이것은 전력 소모가 최소가 되어야 할 때 효과적이다. 도 8에 따른 실시예에 있어서 팩터(B)만큼 상기 가산기(62)의 출력을 스케일링 하기 위해 단지 하나의 곱셈기가 필요하다. 도 8에 따른 실시예는 두 개의 지연 소자를 필요로 한다.

상기 필터 소자(60)의 출력 신호(V_out)에 대해서, 다음과 같은 식이 성립한 다.

수학식 10은 다음과 같이 다시 쓸 수 있다.

도 9는 상기 필터 소자(60)의 제 2 실시예를 나타낸다. 필터 소자(60)의 입력단은 가산기(73)의 제 1 입력단에 연결된다. 상기 가산기(73)의 출력단은 스케일링 소자(75)의 입력단 및 지연 소자(77)의 입력단에 연결된다. 스케일링 소자(75)의 출력단은 감산기(80)의 양의 입력단에 연결된다. 지연 소자(77)의 출력단은 스케일링 소자(81)의 입력단 및 상기 감산기(80)의 음의 입력단에 연결된다. 스케일링 소자(81)의 출력단은 가산기(73)의 제 2 입력단에 연결된다. 감산기(80)의 출력단은 상기 필터 소자(60)의 출력단에 연결된다.

도 9에 따른 실시예는 지연 소자의 수가 최소가 되어야 할 때 사용될 수 있다. 이러한 실시예는 부가적인 전력 소모가 있어야 최소화된 칩 면적을 초래한다. 도 9에 따른 실시예에 있어, 단지 하나의 지연 소자와 두 개의 스케일링 소자만이 요구된다.

V_in 및 V_out 사이의 관계에 대해서, 다음과 같은 수학식이 성립한다.

수학식 12의 조합을 통해 필터 소자(60)의 전달 함수(H₆₀(Z))가 다음과 같이 주어진다.

도 10에 따른 필터부(24,26 및 32)는 입력 신호의 실수부를 위한 경로와 입력 신호의 허수부를 위한 경로에 동일한 소자를 포함한다. 상기 입력 신호의 실수부는 0.5로 입력 신호를 스케일링하는 스케일링 소자(71)의 입력단에 인가된다. 상기 스케일링 소자(71)의 출력단은 데시메이터(73)를 경유해 필터 소자(74)의 입력단 및 지연 소자(72)의 입력단에 연결된다. 필터 소자(74)의 출력단은 감산기/가산기(76)의 제 1 입력단에 연결되고, 지연 소자(72)의 출력단은 데시메이터(75)를 경유해 감산기/가산기(76)의 제 2 입력단에 연결된다. 상기 감산기/가산기(76)는 전달 함수(F₁(z))를 갖는 필터부(24,32)를 위한 감산기로써, 전달 함수(F₃(z))를 갖는 필터부(26)를 위한 가산기로써 배치된다.

상기 입력 신호의 허수부는 0.5로 입력 신호를 스케일링하는 스케일링 소자(78)의 입력단에 인가된다. 상기 스케일링 소자(78)의 출력단은 데시메이터(81)를 경유해 필터 소자(82)의 입력단 및 지연 소자(80)의 입력단에 연결된다. 필터 소자(82)의 출력단은 감산기/가산기(84)의 제 1 입력단에 연결되고, 지연 소자(80)의 출력단은 데시메이터(83)를 경유해 감산기/가산기(84)의 제 2 입력단에 연결된다. 상기 감산기/가산기(84)는 필터부(24)를 위한 감산기로써, 필터부(26)를 위한 가산기로써 장착된다.

도 10에 따른 필터부(24,26 및 32)의 전달 함수가 전달 함수(F₃(z) 및 F₁(Z))에 각각 대응한다는 점이 검사를 통해 유도될 수 있다.

도 11은 필터 소자(74 및 82)의 실시예를 나타내고 있다. 상기 필터 소자(74,82)의 입력단은 감산기(86)의 양의 입력단 및 지연 소자(92)의 입력단에 연결된다. 상기 감산기(86)의 출력단은 스케일링 소자(90)에 연결된다. 상기 스케일링 소자(90)의 출력단은 가산기(94)의 제 1 입력단에 연결된다. 지연 소자(92)의 출력단은 상기 가산기(94)의 제 2 입력단에 연결된다. 가산기(94)의 출력단은 필터 소자(74,82)의 출력단 및 지연 소자(88)의 입력단에 연결된다. 상기 지연 소자(88)의 출력단은 감산기(86)의 음의 입력단에 연결된다.

상기 필터 소자(74,82)의 입력 신호(V_in)와 출력 신호(V_out) 사이의 관계에 대해선 다음과 같은 수학식이 성립한다.

수학식 14를 다시 쓰면 다음 식과 같다.

도 12에 따른 필터부(28)에 있어, 상기 필터부(28) 입력 신호의 실수부를 전달하는 제 1 입력단은 스케일링 소자(96)의 입력단에 연결된다. 상기 스케일링 소자(96)는 "1"의 통과 대역 이득을 갖는 필터부를 획득하기 위해 0.5의 팩터로 스케일링 소자의 입력 신호를 스케일링한다. 상기 스케일링 소자(96)의 출력단은 데시메이터(97)를 경유해 필터 소자(100)에 연결된다. 또한 스케일링 소자의 출력단은 지연 소자(98)의 입력단에도 연결된다. 지연 소자(98)의 출력단은 데시메이터(99)를 경유해 필터 소자(102)에 연결된다. 필터 소자(100)의 출력단은 가산기(104)의 제 1 입력단에 연결되고, 필터 소자(102)의 출력단은 가산기(104)의 제 2 입력단에 연결된다. 상기 가산기(104)의 출력단은 필터부(28) 출력 신호의 실수부를 전달하는 필터부(28)의 출력단에 연결된다.

상기 필터부(28) 입력 신호의 허수부를 전달하는 제 2 입력단은 스케일링 소자(106)의 입력단에 연결된다. 상기 스케일링 소자(106)는 0.5의 팩터로 스케일링 소자의 입력 신호를 스케일링한다. 상기 스케일링 소자(106)의 출력단은 데시메이터(109)를 경유해 필터 소자(110)에 연결된다. 스케일링 소자의 출력단은 지연 소자(108)의 입력단에 또한 연결된다. 상기 지연 소자(108)의 출력단은 데시메이터(111)를 경유해 필터 소자(112)에 연결된다. 필터 소자(110)의 출력단은 가산기(114)의 제 1 입력단에 연결되고, 필터 소자(112)의 출력단은 상기 가산기(114)의 제 2 입력단에 연결된다. 상기 가산기(114)의 출력단은, 필터부(28) 출력 신호의 허수부를 수반하는 필터부(28)의 출력단에 연결된다.

상기 필터 소자(28)의 두 경로의 전달 함수가 수학식 8에 따른 G₁(Z)과 동일하다는 것이 쉽게 확인될 수 있다. 도 6 및 도 7을 참조하여 이미 설명된 것처럼 데시메이터(97,99,109 및 111)를 이동시킴으로써, 필터 소자에 있어 수학식 8의 Z^-2를 Z^-1로 대치시킬 수 있다는 것이 고찰된다.

도 13은 상수(C 및 D)가 적절한 값으로 설정되었을 때, 필터부(30)의 함수를 실현할 수 있는 제 5 차 필터부의 구현을 도시하고 있다. 필터부 입력 신호의 실수부를 전달하는 제 1 입력단은 입력 신호를 0.5의 팩터로 스케일링하는 스케일링 소자(116)에 연결된다. 상기 스케일링 소자(116)의 출력단은 데시메이터(117)와 지연 소자(118)의 입력단에 연결된다. 필터부 입력 신호의 허수부를 전달하는 제 2 입력단은 입력 신호를 0.5의 팩터로 스케일링하는 스케일링 소자(126)에 연결된다. 상기 스케일링 소자(126)의 출력단은 데시메이터(123)와 지연 소자(128)의 입력단에 연결된다. 상기 지연 소자(118)의 출력단은 데시메이터(119)의 입력단에 연결되고, 상기 지연 소자(128)의 출력단은 데시메이터(121)의 입력단에 연결된다.

데시메이터(117)의 출력단은 필터 소자(120)의 입력단에 연결되고, 데시메이터(119)의 출력단은 필터 소자(122)의 입력단에 연결되며, 데시메이터(121)의 출력단은 필터 소자(130)의 입력단에 연결되고, 데시메이터(123)의 출력단은 필터 소자(132)의 입력단에 연결된다.

상기 필터 소자(120)의 출력단은 감산기(124)의 양의 입력단에 연결되고, 필터 소자(130)의 출력단은 상기 감산기(124)의 음의 입력단에 연결되며, 필터 소자(122)의 출력단은 가산기(134)의 제 1 입력단에 연결되고, 필터 소자(132)의 출력단은 가산기(134)의 제 2 입력단에 연결된다. 감산기(124)의 출력단은 필터부 출력 신호의 실수부를 수반하는 필터부의 출력단에 연결된다. 상기 가산기(134)의 출력단은 필터부 출력 신호의 허수부를 수반하는 필터부의 출력단에 연결된다.

필터부(30)의 복소 출력 신호{Re(V_out)+jIm(V_out)}에 대해서, 다음과 같은 수학식이 유도될 수 있다.

수학식 16은 다음과 같이 다시 쓸 수 있다.

D=1 및 C=B라면, 수학식 17에 따른 필터부(30)의 전달 함수는 수학식 9에 따른 F₂(z)로 바뀐다.

도 14는 주파수 축 상에서 임의 이동을 통해 프로토타입 전달 함수(G₁(z))로부터 유도된 전달 함수(G₅(z))를 구현하는 필터부를 나타내고 있다. 수학식 8에 수학식 4를 대치시키면 다음과 같은 수학식이 성립한다.

를

로 전개함으로써, 수학식 18은 다음과 같이 변경된다.

도 14에 따른 필터의 복소 입력 신호 및 복소 출력 신호로 인해, 상기 필터는 상기 입력 신호의 실수부를 위한 스케일링 소자(136)와 상기 입력 신호의 허수부를 위한 스케일링 소자(138)를 포함한다. 상기 전달 함수의 제 1 부분은(첫번째 부분) 복소 입력 신호 및 복소 출력 신호를 갖는 필터 소자(156)를 통해 구현된다. 수학식 19에서 연산자 z^-1은 지연 소자(140,142)를 통해 구현된다. z^-1과

의 곱은 스케일링 소자(144,146,148 및 150)와 가산기(152,154)를 통해 수행된다.

는

의 배수이므로, 스케일링 소자(144,146,148 및 150)의 구현은 매우 수월하다. 전달 함수의 제 2 부분은 필터 소자(158)를 통해 구현된다. 가산기(160 및 162)는 부분적인 전달 함수를 완전한 전달 함수로 조합하기 위해 배치된다.

도 15는 필터 소자(156과 158)의 구현을 나타낸다. 이러한 구현을 달성하기 위해서,

는

로 확장되어, 전달 함수의 해당 부분에서 대체된다. 따라서 상기 필터 소자(156)의 전달 함수는 다음 식과 같이 바뀐다.

상기 스케일링 소자(184와 186)는 수학식 20의 C₁의 값을 결정한다. 스케일링 소자(170,172,174 및 176)와 가산기(166,168)의 조합과 스케일링 소자(196,198,200 및 202)와 가산기(204와 206)의 조합은 Z^-2와

의 곱을 얻기 위해 배치된다.

는

의 배수이므로, 스케일링 소자(144,146,148 및 150)의 구현은 매우 수월하다.
이러한 임의의 위상 이동의 도입은 증가된 복잡도의 대가로, 부가적인 설계의 자유를 이끌어낸다.

전술한 바와 같이, 본 발명은 복수의 데시메이팅 필터부의 직렬 연결을 포함하는 시간 이산 필터 및 상기 필터를 사용하는 톤 검출기에서 이용가능하다.

Claims (10)

1. 복수의 데시메이팅(decimating) 필터부의 직렬(cascade) 연결을 포함하되, 하나 이상의 상기 필터부는 실수 신호를 복소 신호로 변환하기 위한 변환 수단을 포함하는 시간 이산 필터로서,

   상기 변환 수단은 입력 신호를 출력 신호로 전달하기 위한 전달 함수를 구비하며,

   상기 전달 함수는,

   - 통과 대역에서의 주파수를 갖는 상기 입력 신호의 주파수 성분을 통과시키기 위한 상기 통과 대역과,

   - 상기 입력 신호가 전달되는 주파수를 갖는 상기 입력 신호의 주파수 성분을 차단하기 위한 정지 대역과,

   - 상기 통과 대역에서의 주파수와 상기 입력 신호가 전달되는 주파수 사이에 천이 대역을 포함하는 시간 이산 필터에 있어서,

   상기 정지 대역은 단지 상기 입력 신호가 전달되는 주파수를 차단하기 위한 것이고,

   상기 천이 대역은 상기 통과 대역으로부터 상기 정지 대역으로의 점진적인(gradual) 천이를 형성하는 것을 특징으로 하는, 시간 이산 필터.
2. 제 1항에 있어서, 하나 이상의 상기 필터부는 제로 주위에서 대칭적인 전달 함수의 변환을 통해 얻어지는 전달 함수를 구비하는 것을 특징으로 하는, 시간 이산 필터.
3. 제 2항에 있어서, 하나 이상의 상기 필터부의 전달 함수는 주파수 이동에 따라 제로 주위에서 대칭적인 상기 전달 함수를 이동시킴으로써 얻어지는, 시간 이산 필터.
4. 제 3항에 있어서, 상기 주파수 이동은 상기 데시메이팅 필터부의 입력 신호 샘플 주파수의 1/8배인 것을 특징으로 하는, 시간 이산 필터.
5. 제 3항에 있어서, 상기 주파수 이동은 상기 데시메이팅 필터부의 입력 신호 샘플 주파수의 1/4배인 것을 특징으로 하는, 시간 이산 필터.
6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 필터부는 N의 팩터로 입력 신호를 데시메이팅하도록 배치되고, 필터 소자는 선행 단계의 출력단에서 상기 신호의 샘플링 기간의 N배와 동일한 지연 값을 갖는 지연 소자를 구비하는 것을 특징으로 하는, 시간 이산 필터.
7. 제 6항에 있어서, 상기 팩터 N은 2이고, 상기 필터 소자는 쌍가역(bireciprocal) 형태인 것을 특징으로 하는, 시간 이산 필터.
8. 제 7항에 있어서, 상기 필터 소자는 하나 이상의 제 3차 쌍가역 필터를 포함하는 것을 특징으로 하는, 시간 이산 필터.
9. 제 8항에 있어서, 상기 필터 소자는 하나 이상의 제 5차 쌍가역 필터를 포함하는 것을 특징으로 하는, 시간 이산 필터.
10. 시간 이산 필터를 구비하는 톤 검출기로서,

    복수의 데시메이팅 필터부의 직렬 연결을 포함하되, 하나 이상의 상기 필터부는 실수 신호를 복소 신호로 변환하기 위한 변환 수단을 포함하며, 상기 변환 수단은 입력 신호를 출력 신호로 전달하기 위한 전달 함수를 구비하며,

    상기 전달 함수는,

    - 통과 대역에서의 주파수를 갖는 상기 입력 신호의 주파수 성분을 통과시키기 위한 상기 통과 대역과,

    - 상기 입력 신호가 전달되는 주파수를 갖는 상기 입력 신호의 주파수 성분을 차단하기 위한 정지 대역과,

    - 상기 통과 대역에서의 주파수와 상기 입력 신호가 전달되는 주파수 사이에 천이 대역을 포함하는, 톤 검출기에 있어서,

    상기 톤 검출기는 상기 출력 신호를 임계값과 비교하기 위한 비교 수단을 더 포함하며,

    상기 정지 대역은 단지 상기 입력 신호가 전달되는 주파수를 차단하기 위한 것이고,

    상기 천이 대역은 상기 통과 대역으로부터 상기 정지 대역으로의 점진적인 천이를 형성하는 것을 특징으로 하는, 시간 이산 필터를 구비하는 톤 검출기.

Images