KR100221902B1 - 샘플비 변환기 - Google Patents

샘플비 변환기 Download PDF

Info

Publication number
KR100221902B1
KR100221902B1 KR1019920008892A KR920008892A KR100221902B1 KR 100221902 B1 KR100221902 B1 KR 100221902B1 KR 1019920008892 A KR1019920008892 A KR 1019920008892A KR 920008892 A KR920008892 A KR 920008892A KR 100221902 B1 KR100221902 B1 KR 100221902B1
Authority
KR
South Korea
Prior art keywords
filter
input
output
sample rate
sample
Prior art date
Application number
KR1019920008892A
Other languages
English (en)
Other versions
KR920022660A (ko
Inventor
로자 엔겔
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR920022660A publication Critical patent/KR920022660A/ko
Application granted granted Critical
Publication of KR100221902B1 publication Critical patent/KR100221902B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure
    • H03H17/0286—Combinations of filter structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure
    • H03H17/0286—Combinations of filter structures
    • H03H17/0288—Recursive, non-recursive, ladder, lattice structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0455—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Networks Using Active Elements (AREA)

Abstract

샘플비 변환기는 부분 필터(20, 22, 32, 26, 28)의 캐스케이드 구성과 시스템 필터의 전달을 이퀄라이징하기 위한 이퀄라이저(26, 28, 30, 34)로 구성된다. 부분 필터의 복잡성이 최소화되었을 때 최소-복잡성 이퀄라이저를 획득하기 위해서 이퀄라이저는 귀환 경로(feedback path)에 사실상 부분 필터와 동일한 등화 필터를 구성하는 귀환 시스템(feedback system) 으로써 배열된다.

Description

샘플비 변환기
제1도는 본 발명에 따른 샘플비 변환기의 블록도.
제2도는 제1도에 도시된 샘플비 변환기에서 발생하는 다양한 신호의 주파수 스펙트럼.
제3도는 본 발명에 따른 샘플비 변환기의 일실시예.
제4a도는 입력 신호에 인자 0.25가 곱해진 지연단.
제4b도는 입력 신호에 인자 0.5가 곱해진 지연단.
* 도면의 주요부분에 대한 부호의 설명
2 : 부분 필터 3 : 이퀄라이저
4 : 가산기 6 : 샘플비 증가 필터
7 : 등화 필터 8 : 샘플비 감소기
10 : 샘플비 감소 필터 12 : 감산기
20 : 직렬 대 병렬 변환기 22 : ROM
24 : 지연 소자 26 : 가산기
28 : 배율기겸 지연 소자 29 : 가산기
30 : ROM 31 : ROM
32 : ROM 33 : 병렬 대 직렬 변환기
34 : ROM 36 : 지연 소자
38 : 가산기 40 : 배율기겸 지연 소자
42 : 메모리 회로
본 발명은 임펄스 응답 h(t)을 갖는 시스템 필터에 의해 샘플비 q.fs를 갖는 이산-시간 입력 신호를 필터링하고, 게다가 샘플비 q.fs를 갖는 이산-시간 입력 신호를 1보다 크거나 같은 동일하지 않은 양의 정수인 p 와 q, 샘플비 p.fs를 갖는 이산-시간 출력 신호로 변환시키고, 부분 필터의 캐스케이드 결합과 샘플비 변환기의 주파수 특성을 이퀄라이징 하기 위한 이퀄라이저(equalizer)를 포함하며, 상기 캐스케이드 결합의 입력은 샘플비 변환기의 입력에 결합되고 상기 캐스케이드 결합의 출력은 샘플비 변환기의 출력에 결합되는 샘플비 변환기에 관한 것이다.
이러한 종류의 샘플비 변환기는 1988년 12월 발표된 제6호 23권의 솔리드 스테이트 회로에 관한 IEEE 저널지에서 "Area-Efficient Multichannel Oversampled PCM Voiceband Coder"로 명명된 것으로부터 공지된다.
예를들어 이러한 형태의 샘플비 변환기는 아날로그/디지탈 변환기와 디지탈/아날로그 변환기에 사용된다. 시그마-델타 아날로그-디지탈 변환기에서 아날로그 입력 신호는 아날로그 입력 신호의 한 샘플과 적당하게 필터된 이전의 1-bit 신호의 샘플사이 차이의 표시를 나타내는 디지탈 1bit 신호로 변환된다.
시구마-델타 아날로그-디지탈 변환기의 샘플비는 섀논의 샘플링 이론에 따라서 최소 요구된 샘플비 보다 더 큰 몇배이다. 이것의 장점은 안티-얼라이징 필터가 아날로그 입력 신호의 밴드폭을 샘플비가 샘플링 이론에 따라서 요구된 최소 샘플비와 거의 동일한 경우 보다 훨씬 넓게 떨어진 상기 안티-얼라이징 필터의 패스밴드(passband)와 스탑 밴드(stopband)에서 보다 간단한 방법으로 지금 배열될 수 있는 샘플비의 반으로 줄어들 수 있다는 것이다.
그러나, 대부분의 경우에 디지탈 출력 신호는 결과적으로 샘플링 이론에 따라 요구된 최소 샘플비와 거의 동일한 샘플비를 가지게 요구된다. 이 낮은 샘플비는 예를들면 한정된 처리비를 가지는 비트-병렬 배열된 신호 프로세서의 도움으로 디지탈 출력 신호를 부가 처리하기 위해 종종 요구된다. 또한, 예를들면 전화선에 의한 이러한 신호의 전달에 의해 디지탈 신호의 샘플비는 엄밀하게 필요한 것보다 더 높지 않게 요구된다. 샘플비의 감소를 얻기 위해 1bit 신호는 1bit 신호로부터 감소된 샘플비 PCM 신호를 이끌어내는 샘플비 변환기에 인가된다. 시그마-델타 변조기의 알려진 특성(예를들면 전술한 항목으로부터 알려짐)은 1bit 신호가 주파수-의존 스펙트럼 전력 밀도와 함께 양자화 잡음을 구성 한다는 것이고 그 스펙트럼 전력 밀도는 주파수와 함께 크게 증가한다. 만약 감소된 샘플비를 가진 PCM 신호로 1bit 신호의 변환이 일정한 시간차 동안에 비트를 가산함으로써 이루어진다면 1bit 신호에서 고주파 양자화 잡음은 요구된 신호가 위치하는 베이스밴드(baseband)로 얼라이즈(aliase) 될 것이다. 따라서, PCM 신호의 신호 대 잡음비는 상당히 저하된다. 이 신호 대 잡음비(signal-to-noise ratio)의 저하를 피하기 위하여 1bit 신호의 요구된 PCM 신호의 최대 주파수를 초과하는 주파수를 가진 잡음은 아래에서 설명된 참조 필터의 도움으로 샘플비가 감소되기 전에 제거된다. 유사한 문제는 샘플비가 제1샘플비 f1에서부터 제2샘플비 f2까지 증가되었을 때 야기된다. 샘플비가 증가되면 제2샘플비를 가지는 이산-시간 신호의 주파수 스펙트럼은 제1샘플비에 대응하는 기간 f1으로 주기적으로 계속되는데 반하여 신호는 제2(보다 높은) 샘플비에 대응하는 기간 f2로 단지 주기적인 주파수 스펙트럼을 가지는 것이 요구된다. 이러한 이유에 의하여 시스템 필터는 또한 1/2f1과 1/2f2사이에 바람직하지 않는 주파수 성분을 제거하는 것이 요구된다.
시스템 필터의 복잡성의 감소를 위해 간단하게 실현되는 임펄스 응답 h(t)을 가지는 시스템 필터가 상기 샘플비 변환기로서 선택된다. 결과적으로, 패스밴드에서 시스템 필터의 주파수 특성은 편평하지 않기 때문에 기저대역 신호의 주파수 스펙트럼이 변화할 것이다. 전체 샘플비 변환기의 패스밴드에서 편평한 주파수 특성을 실현하기 위해 샘플비 변환기는 전체 시스템 필터나 그 속의 부분이 국부 필터에서 합쳐지는 동안에 국부 필터오 이퀄라이저의 캐스케이드 구성과 같이 배열된다.
부분 필터아 이퀄라이저의 사용이 샘플비 변환기의 복잡성의 약간의 감소를 이끌지라도 여전히 이 복잡성의 감소의 필요성은 계속 존재한다. 본 발명의 목적은 복잡성이 더욱 감소된 상기 진술한 구문에서 언급된 샘플비 변환기를 제공하기 위한 것이다.
이러한 목적에 의하여 샘플비 변환기는 이퀄라이저(equalizer)의 입력이 결합 수단의 제1입력에 결합되고, 결합 수단의 일출력이 피이드포워드(feedforward) 경로의 입력에 결합되고, 피이드포워드(feedforward) 경로의 출력이 등화 필터에 의해 이퀄라이저(equalizer)의 출력과 결합 수단의 제2입력에 결합되는 것이 특징으로 한다.
귀환 경로에서 등화 필터(equalization filter)를 구성하는 귀환 시스템으로 이퀄라이저를 배열함으로서 부분 필터와 등화 필터가 매우 유사하게 보이도록 이루어진다. 아래에서 부분 필터와 등화 필터가 매우 유사하게 되고, 마찬가지로 부분 필터의 복잡성의 최소화가 이퀄라이저의 복잡성을 최소화하게 될 것이다.
부분 필터가 전달 함수 Hsys를 가진다고 가정할 때 이퀄라이저 Heg 의 전달 함수는 다음과 같다.
게다가 결합 수단이 가산기를 구성한다고 가정하면 피이드포워드 경로의 전달 함수는 1과 동일하고 Heg는 다음과 같이 쓸 수 있다.
(2)에서 Hegf는 등화 필터의 전달 함수이다. (1)과 (2)가 동일하다 하자. 그러면; (3)으로부터 Hegf 와 Hsys가 사실상 매우 유사하게 보이는 것을 나타낸다.
본 발명의 실시예는 함수 h(t1+t2)(t1, t2 0)가 g(t1).h(t2)와 동일하고, 지연 1/fs을 가지는 지연 소자가 부분 필터의 출력과 이퀄라이저의 입력사이에 존재하고, 부분 필터의 입력 샘플비는 q.fs와 동일하고, 부분 필터의 출력 샘플비는 fs와 동일하며, 등화필터의 입력 샘플비는 p.fs와 동일하고, 등화 필터의 출력 샘플비는 fs와 동일하며, 피이드 포워드 경로는 일입력 샘플비 fs와 일출력 샘플비 fs를 갖는 잔류 필터(rest filter)와, 일입력 샘플비 fs와 일출력 샘플비 p.fs를 가지는 합계 변환 수단(summating transforming means)으로 구성되고, 피이드포워드 경로의 입력은 잔류 필터(rest filter)에 의해 합계 변환 수단의 제1입력에 결합되고, 부분 필터(partial filter)의 출력은 합계 변환 수단의 제2입력에 결합되고, 합계 변환 수단의 일출력은 피이드포워드 경로의 출력에 결합됨을 특징으로 한다.
이 실시예에 있어서 부분 필터의 부분과 등화 필터의 대응부분은 잔류 필터에 의해 이퀄라이저의 피이드포워드 경로에 포함되기 때문에 부분 필터와 이퀄라이저의 부분이 샘플비 변환기의 복잡성의 부가 감소에 기인하여 연결된다. 아래에서 부분 필터의 부분과 이퀄라이저 부분이 잔류 필터를 형성하기 위해 연결될 것이라는 것이 설명되어질 것이다. 1/fs이 T와 동일하고 입력 신호가 샘플비 q.fs를 가지는 샘플 an로 이루어졌다고 하면 이러한 샘플들에 대해 임펄스 응답 h(t)을 가지는 시스템의 jT순간에서 응답 y1을 얻을 수 있다.
샘플비 p.fs를 가지는 샘플 bk에 대한 임펄스 응답 h(t)를 가지는 시스템의 순간 jT에서 응답 y2는 다음과 같다.
(4), (5)로부터 y1과 y2가 다음과 같이 얻어질 것이다.
만약 샘플 an과 bn이 같은 신호의 표현이라면, y1(jT)와 y2(jT)는 동일하다. 이등식 뿐만아니라 h(t1+t2)=g(t1).h(t2) (=g(t1).h(t1), 여기서 f는 t2에 독립이고, g는 t1에 독립이다) 성질에 의해 이것은 (6)과 (7)로부터 다음과 같이 된다.
또한, (8)은 다음과 같이 표현된다.
(9)에서 Sj-1에 의해 풀면:
Sj-1에 의해 아래의 회귀적 관계가 획득되어진다.
샘플 an의 합은 부분 필터에 의해 결정되고, 그 합은 함수 g에 의해 부가된다. 샘플 bk의 합은 등화 필터에 의해 결정되고 그 합은 함수 g에 의해 부가되며, 이에 반하여 잔류 필터는 회귀적으로 Sj-1을 결정한다.
합계 변환 수단은 잔류 필터와 부분 필터의 출력 신호의 합을 결정한다. 게다가, 합계 변환 수단은 합계 변환 수단의 두 입력 신호의 합과, 동일한 함수 g에 의해 부가되는 합을 가능한한 최적의 방법으로 유지하기 위해 샘플 bk의 알맞은 시퀀스로 이 합을 변환한다.
만약 임펄스 응답 h(o) 가0과 동일하다면, 여러 가지 인자가 0과 곱해지기 때문에 식(9)에서 이상이 발생한다. 만약 h(o)가 0 이라면, 샘플 bp(j-1)+k에 대해 다음이 얻어진다.
와 함께
본 발명의 다른 실시예는 더욱이 샘플비 변환기가 부가 부분 필터(further partial filter), 부가 지연 성분, 부가 결합 수단, 부가 등화 필터, 부가 잔류 필터를 포함하는 적어도 하나의 결함으로 구성되고, 부가 부분 필터의 입력이 샘플비 변환기의 입력에 결합되고 부가 부분 필터의 출력이 부가 지연 성분에 의해 합계 변환 수단의 입력의 추가된 한쌍의 제1입력에 결합되고 부가 결합 수단의 제1입력에 결합되며, 합계 변환 수단의 출력은 부가 등화 필터에 의해 부가 결합 수단의 제2입력에 결합되고 부가 결합 수단의 출력은 부가 잔류 필터에 의해 합계 변환 수단의 입력의 추가된 한쌍의 제2입력에 결합됨을 특징으로 한다.
이 실시예에 있어서, 등가 섹션들의 대다수는 샘플비 변환기에 가산된다. 이것은 급경사진 필터 곡선을 가지는 시스템 필터가 얻어진다는 점에서 유리하다. 이것은 종종 입력 신호에서 예를들면 전술한 시그마-델타 변조기로부터 나온 잡음을 충분히 억제하기 위해 필요하다.
본 발명의 또다른 실시예는 부분 필터가 직렬 입력 q 샘플들을 q 병렬 출력 샘플들로 변환하기 위한 직렬 대 병렬 변환기를 제1테이블 수단(first Table means)에 부가하여 포함하고, 부분 필터의 입력이 직렬 대 병렬 변환기의 입력에 결합되고, 직렬 대 병렬 변환기의 q 출력들이 제1테이블 수단의 q 입력들에 결합되고, 테이블 수단의 일출력이 부분 필터의 출력에 결합됨을 특징으로 한다.
이러한 수단은 단지 직렬 대 병렬 변환기가 고주파에서 작동하는 동안 부분 필터에 의한 단순한 실시예를 제공한다.
본 발명의 또다른 실시예는 부분 필터와 잔류 필터에 의해 형성된 결합의 임펄스 응답과 등화 필터와 잔류 필터에 의해 형성된 결합의 임펄스 응답은 적어도 지수 함수를 구성함을 특징으로 한다. 지수 함수는 간단한 방법에서 실행될 수 있고 h(t1+t2)=g(t1).h(t2)(t1, t2 0)의 성질을 가지는 함수이다.
본 발명의 또다른 실시예는 임펄스 응답의 두 개의 연속적인 샘플의 비는 2의 자승(제곱)을 특징으로 한다.
이러한 선택의 결과로써 부가된 합계를 결정하기 위해 필요한 곱셈은 샘플비 변환기의 복잡성의 부가 감소를 이끄는 보다 간단한 이동 조정(shift operations)에 의해 대신되어진다.
상기 언급된 본 발명의 실시예는 부분 필터와 잔류 필터의 결합이 적어도 두 허수 영점으로 구성됨을 특징으로 한다.
영점이 허수축상에 위치함에 따라 영점이 필터의 주파수 특성에 나타나기 때문에 기저대 외부 신호의 억제는 이러한 목적에 필요한 보다 복잡한 회로없이도 향상된다.
이하, 본 발명은 첨부된 도면을 참조로 하여 설명될 것이고, 동일한 요소는 동일 참조 부호로 표시된다.
제1도에 나타낸 샘플비 변환기에 있어서, 부분 필터(2)는 q 가 3 인 샘플비 q.fs를 가지는 입력 신호(a)를 공급받는다. 부분 필터(2)의 출력은 이퀄라이저(3)의 입력에 접속된다.
이퀄라이저(3)의 입력은 이 경우에 가산기(4)에 의해 구성되는 결합 수단의 제1입력에 의해 형성된다. 가산기(4)의 출력은 이 경우에 샘플비 증가 필터(6)에 의해 형성된 피이드 포워드 경로의 입력에 접속된다. 샘플비 증가 필터(6)의 출력은 샘플비 변환기의 출력을 형성한다. 샘플비 증가 필터(6)의 출력은 등화 필터(7)에 의해 가산기(4)의 제2입력에 접속된다. 등화 필터(7)의 입력은 샘플비 감소기(8)의 입력과 샘플비 감소 필터(10)의 입력에 접속된다. 샘플비 감소기(8)의 출력은 감산기(12)의 제1입력에 접속되고, 샘플비 감소 필터의 출력은 감산기(12)의 제2입력에 접속된다. 마찬가지로 감산기(12)의 출력은 등화 필터(7)의 출력을 형성한다.
샘플비 3fs를 가지는 입력 신호(a)는 저역 통과 특성을 가지는 샘플비 감소 필터(2)에서 필터되고 이것의 샘플비는 인자 3 만큼 줄어든다. 그 결과 샘플비 감소 필터(2)의 출력 신호는 입력 신호의 요구된 부분의 주파수 스펙트럼에 대한 피터(2)의 효과가 보상된다. 더욱이 이퀄라이저(3)는 인자 2 에 의해 샘플비가 증가한다. 저역 통과 특성의 필터(2)의 보상(compensation)은 이퀄라이저에서 등화 필터(7)에 의해 효과적이다. 발명의 사상에 의하면 이 필터는 다음과 같은 전달 함수를 가진다.
Hegf=1-Hsys (3)
상기 전달은 1과 동일한 전달 함수를 가지는 샘플비 감소기(8)의 출력 신호로부터 전달 Hsys를 가지는 샘플비 감소 필터(10)의 출력 신호의 감산에 의해 발명의 사상에 따라서 실현된다.
샘플비 증가 필터(6)는 인자 2에 의해 이것의 입력 신호의 샘플비가 증가하고, 마찬가지로 1/2fs와 fs사이에 위치된 입력 신호의 스펙트럼 성분은 제거되어 공급한다. 이후에 도면 제2도 a에서 제2도 d의 언급과 함께 설명되어 질 것이다.
제2도 a는 샘플비 변환기의 입력 신호(a)의 스펙트럼을 나타낸다. 이 스펙트럼은 두 주파수 범위 즉, 요구된 신호를 제공하는 주파수 범위와 요구되지 않은 신호를 제공하는 주파수 범위로 나누어진다. 후자 범위는 빗금친 부분을 나타낸다. 제2도 b에 도시된 스펙트럼은 샘플비 감소 필터(2)의 출력에 나타난다. 상기 도면으로부터 필터(2)의 컷-오프(cut-off) 주파수(예를들면, 3dB 점)는 신호(a)에서 발생하는 최대 주파수 보다 더 낮다는 것을 알 수 있다. 더욱이, 주파수 스펙트럼은 샘플비 감소에 의한 비 fs에 대해서 주기적이다는 것을 알 수 있다. 더구나, 요구되지 않은 신호 성분은 요구된 신호 성분보다 더 심하게 감소하여 나타난다는 것을 알 수 있다.
샘플된 신호의 주파수 스펙트럼상에서 샘플비의 변화의 영향은 예를들면 ISBN 0-13-605162-6, 프렌티스-홀(Prentice-Hall; 1983)에 의해 공개된 R.E 크로치어와 L.R. 라비널의 "Multirate Digital Signal Processing"에서 상세히 설명된다.
만약-fs와 fs사이 거리에서 출력 신호(d)의 주파수 스펙트럼이 -fs와 fs사이 입력 신호(a)의 요구된 부분과 동일하다고 가정한다면, 신호(e)의 주파수 스펙트럼은 간단한 방법으로 결정될 것이다. 이 주파수 스펙트럼은 고역 통과 특성을 나타내고 더구나 비 fs에 대해 주기적이다. 이제 신호(c)의 주파수 스펙트럼은 신호(b, e)의 주파수 스펙트럼이 함께 가산됨으로써 얻어진다. 신호(c)의 주파수 스펙트럼은 편평하지만 비 fs에 대해 여전히 주기적이다. 샘플비 증가 필터(6)는 1/2fs와 fs사이에 위치된 주파수 성분을 제거함으로써 요구된 출력 신호(d)가 얻어진다. 신호(d)의 주파수 스펙트럼으로부터 신호(d)에서 요구되지 않은 성분은 크게 감소된다는 것은 확실히 주목할만하다.
만약 신호(a)의 요구된 부분의 밴드폭이 fs/2를 초과하면 샘플비 변환은 부분 필터의 출력 신호(b)의 요구된 부분이 샘플링 이론을 만족시키지 못하기 때문에 윗글에서 설명된 방법으로는 효과적이지 않다. 상기 경우에 이퀄라이저와 부분 필터는 장소가 변화하기 때문에 샘플비는 먼저 이퀄라이저에 의해 증가되고 그후 부분 필터에 의해 감소된다. 신호 처리는 보다 높은 주파수에서 지금 일어나기 때문에 샘플비 변환기는 일반적으로 보다 복잡하게 될것이다. 제3도에 나타낸 샘플비 변환기에서 입력 신호는 직렬 대 병렬 변환기(20)로 제공된다. 직렬 대 병렬 변환기(20)의 출력은 이 경우에 ROM(22(32))에 의해 형성되는 제1 테이블 수단의 입력에 접속된다. 직렬 대 병렬 변환기(20)와 ROM(22(32))의 결합은 부분 필터(부가 부분 필터)를 형성한다. ROM(22(32))의 출력은 지연 소자(24(36))의 입력과 가산기(29)의 제1, 제2입력에 각각 접속되어진다.
지연 소자(24(36))의 출력은 가산기(26(38))의 제1입력에 접속된다. 가산기(26(38))의 출력은 배율기겸 지연 소자(28(40))의 출력에 접속된다. 배율기겸 지연 소자(28(40))의 출력은 가산기(26(38))의 제2입력과 가산기(29)의 제3, 제4입력에 각각 접속된다. 가산기(26(38))와 배율기겸 지연 소자(28(40))의 결합은 잔류 필터(부가 잔류 필터)를 형성한다.
가산기(29)의 출력은 q입력 샘플들 각각에 의해 병렬 출력 샘플을 제공하는 ROM(31)에 접속된다. 가산기(29)와 ROM(31)은 합계 변환 수단을 형성한다.
ROM(31)의 출력은 병렬 대 직렬 변환기(33)와 이 경우에 ROM(30(34))인 제2테이블 수단의 입력에 접속된다. ROM(30(34))의 출력은 가산기(26(38))의 부극성 입력에 접속된다. ROM(30)과 ROM(34)은 등화 필터와 부가 등화 필터를 각각 형성한다.
제3도에 나타낸 샘플비 변환기에서 직렬 대 병렬 변환기(20)는 q입력 샘플들을 q 병렬 출력 샘플들의 워드로 변환한다. 이러한 병렬 출력 샘플은 ROM(22(32))에 의해 단출력 샘플로 변환된다. 입력 샘플값의 수는 2p로 한정되고, 또한 ROM(22 혹은 31) 각각의 다른 입력 워드의 수도 한정될 것이다. 만역 직렬 대 병렬 변환기의 입력 심볼(input symbol)이 an과 동일하다면 ROM(22)은 함수 g(t)에 의해 가중된 연속적인 q 입력 샘플들의 합을 발생한다. 제3도에 나타낸 직렬 대 병렬 변환기에서 임펄스 응답 h(t)은 자체의 부분 필터와 잔류 필터에 의해 실현되는 각 지수 함수 에서 시간의 지수 함수의 합과 동일하다. 제3도에 나타낸 예에 있어서 임펄스 응답은 다음과 같다.
그다음, ROM(22)의 출력 신호(S)에 의해
로 나타난다.
그다음, ROM(32)의 출력 신호 S에 의해
로 나타난다.
가산기(26)와 지연 소자(28)에 의해 조직된 잔류 필터는 임펄스 응담 h(t)=(1/2)t/T을 가지며, 가산기(38)와 지연 소자(40)에 의해 조직된 부가 잔류 필터는 임펄스 응답h(t)=(1/4)t/T를 가진다.
가산기(29)는 다양한 부응답의 전체 응답을 결정한다. ROM(31)은 이것의 입력에서 단샘플을 근거로 하여 p 출력 샘플들을 결정하고 가능한한 최적의 방법으로 입력 샘플에 매칭하는 p 출력 샘플들에 대한 시스템 필터의 응답을 결정한다.
입력 샘플과 ROM(31)의 출력 샘플사이 관계에 의하여 다음 사항이 나타난다.
식(18)을 근거로 하여 ROM(31)의 내옹은 간단한 방법으로 결정된다. 가능한 값의 수는 출력 샘플에 의한 것이라고 가정한다면 항상 한정된다. 이것은 ROM(31)의 입력 샘플값의 수가 같은 출력 샘플에 의해 표시된다는 것을 의미한다. 이러한 경우에 ROM(31)의 입력 샘플은 (18)이 정확하게 유지될 수 있는 가능한 값으로 양자화 된다. 아래에서, 이 양자화와 ROM(31)의 입력 신호와 출력 신호사이 연결된 관계의 일예는 p 가 3 과 동일하게 주어지고 ROM(31)의 입력 샘플의 가능한 값의 수는 2 와 같다(+1 과 -1)
이 테이블에서 4번째 열(column)은 S5의 값에 대해 식(18)이 정확하게 유지된다는 것을 나타낸다. S5의 다른 값에 대해 이러한 값은 4번째 열에 따라서 가장가까운 값으로 양자화된다. 5번째 열은 S5의 값에서 다양한 출력 샘플 b1, b2와 b3가 발생된다는 것을 나타낸다.
병렬 대 직렬 변환기(33)는 ROM(31)의 병렬 출력 신호를 직렬 출력 신호로 변환한다.
등화 필터는 부분 필터의 경우와 마찬가지로 병렬 조정 섹션으로서 배열된다. ROM(30, 32)에 의해 구성되는 등화 필터는 잔류 필터에 제공되는 요구된 귀환신호를 ROM(31)의 q 병렬 출력 신호들을 근거로 하여 결정된다.
다음은 ROM(30)의 출력 신호를 나타낸다.
ROM(34)의 출력 신호는
과 같다.
가산기(29), ROM(31)에서 또는 ROM(30, 34) 각각에서 인자 1/2에 대한 곱셈은 함수 g에 의해 가중된 샘플(b)의 합을 식(9)에 h(o)(=2)의 곱셈에 의하여 결정하는 것이 여전히 실행된다.
가장 특별한 경우는 만약 p1 이고 q=1 이면 발생한다. 이 경우에서 ROM(31)과 직렬 대 병렬 변환기(33)가 생략되기 때문에 마찬가지로 가산기(29)의 출력 신호가 샘플비 변환기의 출력 신호를 형성한다. 그러면, ROM(30)과 ROM(31)은 간단한 실시예의 결과로써 단지 단입력 샘플에 의존하는 출력 신호를 발생한다. 더구나, 입력에서 직렬 대 병렬 변환을 제외하고 모든 조작은 저출력 샘플비에서 실행될 수 있음을 알 수 있다.
예를들면, 이 상황은 예로써 시그마-델타 변조기로 부터 오는 1bit신호로부터 Pbit PCM신호로 변환하였을 때 일어난다. 그렇게 되면, 시스템 필터는 증가하는 주파수에 따라 더욱 커지는 양자화 잡음을 억제하기 때문에 시스템 필터는 더 이상 기저대 밖에서 샘플비 변환기 출력 신호에 영향을 주지 않는다. 일정한 값 N이하의 샘플비 변환기 출력 신호의 기저대의 외부 잡음에 의해 야기되는 잡음 전력을 유지하기 위해 시스템 필터의 주파수 특성은 다음의 요구를 충족시켜야 한다.
(21)에서 Sb(w)는 샘플비 변환기의 입력 신호의 양자화 잡음 스펙트럼이고, H(w)2는 시스템 필터의 전달 함수의 절대 값의 제곱된 것이다. (21)은 f2/2을 지나는 시스템 필터의 급경사는 양호한 잡음 억제율을 생기게 한다는 것을 입증한다. 상기 언급된 본 발명의 실시예에 의하여 이것은 실수 폴(real pole)이 보유되는 동안 두 허수 영점이 전달 함수에 주어짐에 의해 시스템 필터의 복잡성이 증가하지 않도록 실현될 것이다. 이것이 가능하려면 제3도에 도시된 실시예는 하나 혹은 두 개의 섹션(section)이 양의 입력 신호의 경우에 음의 출력 신호를 발생하는 동안 적어도 3병렬 필터 섹션을 구성한다. 이러한 전달 함수에 대응하는 임펄스 응답의 예는
이다.
제 4a도에서 곱셈 지연 회로는 두 최하위 비트를 제외한 모든 비트가 메모리 회로(42)에 전달되는 지연 회로를 구성한다. 메모리 회로(42)의 모든 출력 비트는 논리값 "-1"을 갖는 두 최상위 비트에 의해 확장된다. 이것의 효과는 최상위 비트가 인자 /14을 곱하여 한정하는 하위 비트 위치로 두 위치 이동된다. 제 4b도에 나타낸 회로에서 한 비트 위치에 의한 이동은 인자 1/2을 곱하여 한정하는 비슷한 방식으로 실현된다.

Claims (8)

  1. 임펄스 응답 h(t)을 갖는 시스템 필터에 의해 샘플비 q.fs를 갖는 이산-시간 입력 신호를 필터링하고, 게다가 샘플비 q.fs를 갖는 이산-시간 입력 신호를 일(1)보다 크거나 같은 동일하지 않은 양의 정수인 p와 q이고, 샘플비 p.fs를 갖는 이산 시간 출력 신호로 변환시키기 위한 샘플비 변환기로서, 상기 샘플비 변환기는 부분 필터의 캐스케이드 결합과 샘플비 변환기의 주파수 특성을 이퀄라이징하기 위한 이퀄라이저를 포함하며, 상기 캐스케이드 결합의 입력은 샘플비 변환기의 입력에 결합되고 상기 캐그케이드 결합의 출력은 샘플비 변환기의 출력에 결합되는 샘플비 변환기에 있어서, 상기 이퀄라이저의 입력은 결합 수단의 제1입력에 결합되고, 상기 결합 수단의 출력은 피이드포워드 경로의 입력에 결합되며, 상기 피이드포워드 경로의 출력은 이퀄라이저의 출력과, 등화 필터에 의해 결합 수단의 제2입력에 결합되는 것을 특징으로 하는 샘플비 변환기.
  2. 제1항에 있어서, 상기 임펄스 응답 h(t1+t2)(t1, t2 0)은 g(t1)·fh(t2)와 동일하고, 지연 1/fs을 가지는 지연 소자는 부분 필터의 출력과 이퀄라이저의 입력 사이에 존재하고, 부분 필터의 입력 샘플비는 q.fs와 동일하며, 부분 필터의 출력 샘플비는 fs와 동일하고, 등화 필터의 입력 샘플비는 p.fs와 동일하고, 등와 필터의 출력 샘플비는 fs와 동일하며, 피이드포워드 경로(feedfoeward path)는 입력 샘플비 fs와 출력 샘플비 fs를 가지는 잔류 필터와 입력 샘플비 fs와 출력 샘플비 p.fs를 가지는 합계 변환 수단으로 구성되고, 피이드포워드 경로의 입력은 잔류 필터에 의해 합계 변환 수단의 제1입력에 결합되고, 부분 필터의 출력은 합계 변환 수단의 제2입력에 결합됨과, 합계 변환 수단의 일출력은 피이드포워드 경로의 출력에 결합됨을 특징으로 하는 샘플비 변환기.
  3. 제2항에 있어서, 샘플비 변환기는 부가 부분 필터, 부가 지연 소자, 부가 결합 수단, 부가 등화 필터와 부가 잔류 필터를 포함하는 적어도 하나의 결합을 부가하여 구비하고, 부가 부분 필터의 입력은 샘플비 변환기의 입력에 결합되고, 부가 부분 필터의 출력은 합계 변환 수단의 입력의 추가된 쌍의 제1입력과, 부가 지연 소자에 의해 부가 결합 수단의 제1입력에 결합되고, 합계 변환 수단의 출력은 부가 등화 필터에 의해 부가 결합 수단의 제2입력에 결합되고, 부가 결합 수단의 출력은 부가 잔류 필터에 의해 합계 변환 수단의 입력의 추가된 쌍의 제2입력에 결합됨을 특징으로 하는 샘플비 변환기.
  4. 제2항 또는 제3항에 있어서, 상기 부분 필터는 q직렬 입력 샘플들을 q병렬 출력 샘플들로 변환하기 위한 직렬 대 병렬 변환기를 제1테이블 수단에 덧붙여 구비하고, 부분 필터의 입력은 직렬 대 병렬 변환기의 입력에 결합되고, 직렬 대 병렬 변환기의 q출력들은 제1테이블 수단 q입력들에 결합됨과, 테이블 수단의 일출력은 부분 필터의 출력에 결합됨을 특징으로 하는 샘플비 변환기.
  5. 제2항 또는 제3항에 있어서, 상기 등화 필터는 제2테이블 수단을 구성하고, 등화 필터의 입력은 제2테이블 수단의 입력에 결합되고, 테이블 수단의 출력은 등화 필터의 출력에 결합됨을 특징으로 하는 샘플비 변환기.
  6. 제2항 또는 제3항에 있어서, 부분 필터와 잔류 필터에 의해 형성된 결합의 임펄스 응답과 등화 필터와 잔류 필터에 의해 형성된 결합의 임펄스 응답은 적어도 지수 함수로 구성됨을 특징으로 하는 샘플비 변환기.
  7. 제6항에 있어서, 임펄스 응답의 두 연속적인 샘플의 비는 2의 제곱임을 특징으로 하는 샘플비 변환기.
  8. 전술항 항중 어느 한 항에 있어서, 부분 필터와 잔류 필터의 결합은 적어도 두 개의 허수 영점(zeros)을 포함함을 특징으로 하는 샘플비 변환기.
KR1019920008892A 1991-05-29 1992-05-26 샘플비 변환기 KR100221902B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP91201278 1991-05-29
EP91201278.8 1991-05-29

Publications (2)

Publication Number Publication Date
KR920022660A KR920022660A (ko) 1992-12-19
KR100221902B1 true KR100221902B1 (ko) 1999-09-15

Family

ID=8207673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008892A KR100221902B1 (ko) 1991-05-29 1992-05-26 샘플비 변환기

Country Status (7)

Country Link
US (1) US5272655A (ko)
EP (1) EP0516221B1 (ko)
JP (1) JPH05160674A (ko)
KR (1) KR100221902B1 (ko)
CA (1) CA2069547C (ko)
DE (1) DE69217720T2 (ko)
SG (1) SG49318A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512895A (en) * 1994-04-25 1996-04-30 Teradyne, Inc. Sample rate converter
US5638010A (en) * 1995-06-07 1997-06-10 Analog Devices, Inc. Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters
WO1997033369A2 (en) * 1996-02-23 1997-09-12 Philips Electronics N.V. Reduced complexity signal converter
US7035358B1 (en) * 2001-02-23 2006-04-25 Arraycomm, Inc. Method and apparatus for receiving a wideband signal in the presence of multipath channel imperfections and frequency offset
WO2003032496A1 (en) * 2001-10-04 2003-04-17 Koninklijke Philips Electronics N.V. Method and arrangement for sample-rate conversion
US9176521B2 (en) * 2010-09-30 2015-11-03 Infineon Technologies Ag Signal generation for spectral measurements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100015A (ja) * 1984-10-22 1986-05-19 Nippon Precision Saakitsutsu Kk 標本化周波数変換用デイジタルフイルタ
JPS61192113A (ja) * 1985-02-20 1986-08-26 Nec Home Electronics Ltd レ−ト変換デイジタル・フイルタ
FR2627647B1 (fr) * 1988-02-24 1995-04-14 Alcatel Thomson Faisceaux Filtre numerique a decimation integree
DE3916256A1 (de) * 1989-05-18 1990-11-22 Ant Nachrichtentech Digitalfilter mit daempfungs- und phasengangentzerrung

Also Published As

Publication number Publication date
JPH05160674A (ja) 1993-06-25
CA2069547A1 (en) 1992-11-30
US5272655A (en) 1993-12-21
DE69217720T2 (de) 1997-08-21
EP0516221A3 (en) 1993-02-24
SG49318A1 (en) 1998-05-18
EP0516221A2 (en) 1992-12-02
DE69217720D1 (de) 1997-04-10
KR920022660A (ko) 1992-12-19
EP0516221B1 (en) 1997-03-05
CA2069547C (en) 2002-02-05

Similar Documents

Publication Publication Date Title
US5673044A (en) Cascaded recursive transversal filter for sigma-delta modulators
US4270027A (en) Telephone subscriber line unit with sigma-delta digital to analog converter
US7843859B1 (en) Analog echo canceller with filter banks
US7609188B2 (en) Multi-standard analog-to-digital data conversion
US4016410A (en) Signal processor with digital filter and integrating network
EP0693235B1 (en) Decimation filter
US5880687A (en) Cascaded integrator-comb interpolation filter
US5838270A (en) Second order and cascaded 2-1 oversampled modulators with improved dynamic range
US5606319A (en) Method and apparatus for interpolation and noise shaping in a signal converter
JP4018765B2 (ja) 多段くし形フィルタ、デシメーションフィルタ、および補間フィルタ
JPH0738561B2 (ja) ディジタルフィルタ回路
KR100221902B1 (ko) 샘플비 변환기
EP0476973A1 (en) Noise shaping circuit
EP0624290B1 (en) Method for cascading sigma-delta modulators and a sigma-delta modulator system
JPH05304475A (ja) ノイズシェイパ
US6870879B2 (en) Interpolation filter circuit
JPH07193506A (ja) ３つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム
CN112865751A (zh) 三级级联结构滤波器
KR100503687B1 (ko) 신호처리기
EP0054024B1 (en) Subscriber line audio processing circuit apparatus
WO2019089845A1 (en) Low delay decimator and interpolator filters
KR950035064A (ko) 실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법
Dolecek et al. Multiplierless two-stage comb structure with an improved magnitude characteristic
CN112019191A (zh) 低功率点阵波滤波器系统和方法
JP2002510455A (ja) 信号処理方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee