KR100685567B1 - 신호 피크들을 제한하기 위한 신호 노칭 시스템 - Google Patents

신호 피크들을 제한하기 위한 신호 노칭 시스템 Download PDF

Info

Publication number
KR100685567B1
KR100685567B1 KR1020000043392A KR20000043392A KR100685567B1 KR 100685567 B1 KR100685567 B1 KR 100685567B1 KR 1020000043392 A KR1020000043392 A KR 1020000043392A KR 20000043392 A KR20000043392 A KR 20000043392A KR 100685567 B1 KR100685567 B1 KR 100685567B1
Authority
KR
South Korea
Prior art keywords
sample
signal
peak
threshold
notch
Prior art date
Application number
KR1020000043392A
Other languages
English (en)
Other versions
KR20010021140A (ko
Inventor
마젱시앙
폴라코스폴안토니
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010021140A publication Critical patent/KR20010021140A/ko
Application granted granted Critical
Publication of KR100685567B1 publication Critical patent/KR100685567B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3236—A generated signal, e.g. a pulse or an inverted synchronous signal, being added to avoid certain conditions, e.g. clipping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transmitters (AREA)

Abstract

신호 노칭 시스템은 임계값을 넘는 신호의 피크를 노칭하여 노치 신호를 생성함으로써 신호의 피크를 줄인다. 그런 다음, 노치 신호는 필터링되어 감소된 피크 진폭을 갖는 결과적인 신호를 생성한다. 예를 들어, 신호가 신호 샘플들에 의해 표현되는 실행에 있어서, 피크 노칭 시스템은, 예컨대 임계값을 넘는 피크의 양의 피크 샘플을 나타내는 샘플과 같이, 임계값을 넘는 피크 샘플을 위치시킨다. 일단 피크 샘플이 위치되면, 피크 노칭 시스템은 피크 샘플이 임계값을 넘는 양의 함수인 양 만큼 피크 샘플을 조정하여, 피크에서 하나의 샘플 노치를 갖는 노치 신호를 효과적으로 생성한다. 이 피크 노칭 시스템은 노치 신호를 필터링하여 노치를 채움으로써, 감소된 피크를 갖는 신호를 생성한다.

Description

신호 피크들을 제한하기 위한 신호 노칭 시스템{SIGNAL NOTCHING SYSTEM FOR LIMITING SIGNAL PEAKS}
도 1a 내지 1f는 예시적인 파형의 PAR을 줄이기 위한 하드 리미팅 과정도.
도 2a 내지 2f는 예시적인 파형의 피크를 줄이기 위하여 본 발명의 원리를 따르는 노칭 시스템의 동작도.
도 3은 본 발명의 원리에 따른 피크 노칭 시스템의 일반적인 블록 구성도.
도 4는 신호의 PAR을 줄이기 위한 다른 기술들을 비교하여 나타낸 그래프도.
본 발명은 통신 시스템에 관한 것으로, 특히 증폭되는 신호의 피크를 줄이기 위한 시스템에 관한 것이다.
이상적인 파워 증폭기는 주어진 대역폭을 갖는 입력 신호를 어떠한 파형의 변형도 없이 증폭시킨다. 따라서, 이러한 이상적인 파워 증폭기는 불연속적인 전달함수가 아닌 선형의 전달함수(입력 신호 대 출력 신호)를 가지는 특징이 있다. 그러나, 실질적으로 파워 증폭기는 비선형 및 "선형" 영역들을 포함하는 전달함수를 갖는다. 파워 증폭기가 선형 또는 비선형 영역에서 작동하는 지의 여부는 입력 신호의 진폭에 달려있다. 파워 증폭기는 가능한한 거의 선형으로 작동하도록 하기 위하여, 가능한 입력 신호 진폭 범위에 제공되는 선형 영역 내에서 작동하도록 설계된다. 만일 입력 신호가 파워 증폭기를 선형 영역의 바깥에서 작동시키는 진폭을 갖는다면, 파워 증폭기는 비선형 성분을 갖거나, 또는 신호가 왜곡될 것이다. 입력 신호의 피크 진폭이 증폭기를 포화(입력 진폭이 증가하여도 출력 진폭이 뚜렷하게 증가하지 않음)되게 하거나, 또는 셧오프(입력 진폭이 감소하여도 출력 진폭이 뚜렷하게 감소하지 않음)시킬 때, 증폭기는 과구동되며, 출력 신호는 클리핑 또는 왜곡된다. 일반적으로, 증폭기는 클리핑 임계값(clipping threshold)을 갖는 것을 특징으로 하여, 이 클리핑 임계값을 넘는 진폭을 갖는 입력 신호들은 증폭기 출력에서 클리핑된다. 신호 왜곡 외에, 입력 신호의 클리핑 또는 비선형 왜곡은 인접하는 채널들 또는 주파수들에서 파워를 발생시켜 인접하는 채널들 또는 주파수들에서 신호 붕괴 또는 간섭 현상이 일어나는데, 이를 일반적으로 스펙트럼 재성장 또는 인접 채널 파워(ACP)라 한다. ACP의 발생은 인접하는 채널들 또는 주파수 대역들에서 신호가 증폭되는 무선 통신 시스템에서 특별히 관심의 대상이 된다.
신호가 넓은 범위의 진폭을 갖는 통신 시스템에서, 예컨대 파워 증폭기와 같은 구성요소는 입력 신호의 비선형 왜곡 및 스펙트럼 인접 채널 파워의 발생을 막을 수 있도록 넓은 범위에 걸쳐서 선형성을 유지해야 한다. 예를 들어, 1993년 3월 "이중 모드 광대역 스프레드 스펙트럼 셀룰러 시스템을 위한 이동국-기지국 호환성 표준"이란 명칭의 EIA/TIA/IS-95(전자 산업 연합/원격통신 산업 연합/잠정 표준 95)("IS-95")로서 확인되어 표준 전송된 신호에 있어서, 단일 로드된 코드 분할 다중 접속(CDMA) 1.25㎒ 캐리어에 대한 피크 대 평균 파워비(PAR)는 (피크가 임계값, 예를 들어 평균 파워 이상의 8.5㏈을 초과하는 가능성이 1/10,000임을 나타내는) 10-4 확률로 측정된 약 11.3㏈이다. 이와 같이, 높은 비용, 낮은 효율성의 파워 증폭기는 피크의 왜곡 및 ACP의 발생을 피하기 위하여 그의 포화점 한참 아래의 평균 파워 레벨에서 작동한다. 비용을 줄이고 파워 증폭기 및 다른 구성요소들의 효율을 개선하기 위하여, 큰 ACP, 또는 신호로부터의 파워가 다른 주파수 대역에서 나타날 때 발생하는 스펙트럼 재성장의 발생없이 신호의 PAR을 줄이기 위한 방법이 제시되었다. PAR 감소를 위한 방법은 PAR을 낮추기 위하여 신호 피크를 특정한 하드리미팅 임계값으로 하드리미팅 또는 하드클리핑하는 단계를 포함한다. 그러나, 하드클리핑된 신호는 가파른 에지들을 가지며, 클리핑된 에지들의 짧은 존속기간은 상당한 ACP 및 주파수 영역 내에서의 스펙트럼을 재성장을 유발한다. 이러한 ACP 및 스펙트럼 재성장을 없애기 위해서 필터가 이용될 수 있다. 라디오 송신기에 있어서, 필터는 예리한(sharp) 필터들이 디지털 또는 아날로그 형태로 용이하게 이용될 수 있는 베이스밴드 또는 중간 주파수(IF)에서 구현될 수 있다. 베이스밴드에서의 디지털 구현이 바람직한데, 이는 가용성 및 낮은 비용 때문이다. 그러나, 클리핑된 신호를 필터링한 후, 신호의 피크가 다시 성장한다는 것을 발견하였다. 따라서, 피크는 바람직한 임계값을 이용하여 검출될 수 있으며, 검출 임계값 이상의 피크들은 검출 임계값 보다 낮은 새로운 한계치로 하드리미팅된다. 클린업 필터링 후 피크가 다시 성장하더라도, 이들은 여전히 목표치 이하일 것이다. 디지털 하드웨어 구현에 있어서, 이 방법은 단순한 하드리미팅처럼 용이하게 구현된다. 그러나, 임계값 보다 약간 높은 피크들은 단지 조금만 클리핑될 필요가 있으며, 클린업 필터링 후의 이들의 성장 또한 작다. 이러한 모든 피크들을 새로운 한계치로 클리핑함으로써, 임계값 보다 약간 높은 피크들은 오버클리핑될 수 있다.
미국 특허 5,287,387호는 입력 신호의 피크 대 평균 파워비를 줄이기 위한 윈도우 클리핑 방법을 개시한다. 윈도우 클리핑 과정에 있어서, 감쇠(attenuating) 윈도우는 임계값 이상의 신호 피크의 국부 최대값 주위에 중심을 두며, 감쇠 윈도우에 입력 신호가 곱해져 감소 신호를 발생시킨다. 감쇠 윈도우는 1 이하의 값을 갖는 다수의 샘플 가중치로 구성된다. 감쇠 윈도우의 다수의 가중치는 입력 신호의 해당하는 피크 샘플들과 곱해져 입력 신호의 피크를 임계값 이하로 낮춘다. 그러나, 시간 영역에서 신호들을 승산하는 것은 입력 신호의 스펙트럼을 주파수 영역에서 윈도우 스펙트럼과 콘볼루션(convolution)하는 것과 등가이며, 이로써 윈도우 클리핑된 신호의 스펙트럼을 변화시킨다. 따라서, 윈도우 클리핑 과정은 하드클리핑 과정의 문제를 적절하게 처리하지 못한다.
본 발명은 임계값 이상을 갖는 신호의 피크를 노치하여 노치된 신호를 생성함으로써 신호의 피크를 줄인다. 이후, 노치된 신호는 필터링되어 감소된 피크 진폭을 갖는 결과적인 신호를 생성하게 된다. 예를 들어, 신호 샘플들에 의해 신호가 표현되는 실행에 있어서, 피크 노칭 시스템은, 예컨대 임계값 이상의 피크를 갖는 실제 피크 샘플들을 나타내는 샘플들과 같이 임계값을 넘는 피크 샘플들을 먼저 배치시킨다. 일단 피크 샘플이 배치되면, 피크 노칭 시스템은 피크 샘플이 임계값을 넘는 양의 함수인 양 만큼 피크 샘플을 조정하여, 피크에서 하나의 샘플 노치를 갖는 노치 신호를 효과적으로 생성한다. 피크 노칭 시스템은 노치 신호를 필터링하여 노치를 채움으로써 감소된 피크를 갖는 신호를 생성한다.
본 발명의 다른 특징과 장점들은 첨부 도면을 참조하여 하기의 상세한 설명으로부터 좀 더 명확해질 것이다.
도 1a는 시간 영역 내에서 임계값 4 이상의 피크(3)를 갖는, 예컨대 1.25㎒ CDMA와 같은 예시적인 베이스밴드 동상 파형(2)을 도시하며, 그리고 도 1b는 신호(2) 아래 45㏈인 ACP(5)를 갖는 해당하는 스펙트럼 표현을 도시한다. 도 1c는 하드리미팅 절차가 신호(2)를 어떻게 클리핑하는 지를 도시하며, 도 1d는 단일 캐리어 IS-95 시스템에 대한 단일 스펙트럼 상에서 ACP(5)에 있어서의 해당하는 효과 또는 증가를 보여준다. 그러나, 클리핑된 신호(2)가 필터링되어 도 1f와 같이 ACP(5)를 감소시킨 후, 피크(7)는 도 1e에 나타낸 바와 같이 다시 성장한다. 예를 들어, 만일 한계 임계값이 평균 파워 이상의 8.5㏈로 세트된다면, 필터링 후 결과적인 PAR은 9.5㏈이 된다. PAR을 8.5㏈로 하기 위해서는, 임계값이 목표값 이하의 약 1.5㏈로 세트되어, 목표 최대값 이하의 많은 수의 피크들을 클리핑시켜야 한다.
본 발명의 원리에 따른 피크 노칭 시스템의 예시적인 실시예가 하기 설명되는데, 이는 신호로부터의 ACP 및 스펙트럼을 제거하면서 감소된 PAR을 갖는 신호를 생성하기 위하여 단순하고 낮은 비용의 시스템을 이용한다. 도 2a는 증폭되는 신호(10)를 도시하며, 이 신호(10)는 임계값 14 이상의 진폭(예를 들어, 전압)을 갖는 피크(12)를 가지며 시간 영역에 도시된다. 도 2b는 ACP(16) 이상의 45㏈인, 예컨대 1.25㎒ 캐리어와 같은 주파수 영역에서의 신호(10)를 도시한다. 신호(10)는 아날로그 신호로서 도시되지만, 피크 노칭 시스템은 신호(10)를 샘플링하여, 신호(10)를 나타내는 데에 이용된 신호(10)의 포락선 내의 라인들로서 도시한 신호 샘플들을 얻을 수 있다는 것에 유념하자. 본 실시예에서, 피크 노칭 시스템은 피크(12)의 최대값을 나타내는 피크 샘플(18)을 임계값 14 이상에 위치시킨다. 본 실시예에서의 피크 노칭 시스템은 피크 샘플이 임계값을 초과하는 양의 함수인 양 만큼 피크 샘플(18)의 진폭(예를 들어, 전압)을 조정하여, 도 2c에 나타낸 바와 같이 피크(12)의 꼭대기에 하나의 샘플 노치(22)를 갖는 노치 신호(20)를 시간 영역 내에 효과적으로 생성한다. 도 2d에 나타낸 주파수 영역에서는, 신호(10)의 노칭으로 인하여 ACP(16)가 증가하여 노치 신호(20)를 생성한다. 신호(10)의 노칭은 신호의 대역내 파워 또는 에너지를 감소시키며, 대역외 파워 또는 에너지를 증가시킨다. ACP를 감소시키고 감소된 피크 샘플(18)을 임계값 14으로 가져가기 위하여, 노치 신호(20)가 필터링 되어 노치를 채우며, 도 2e에서와 같이 감소된 PAR을 갖고 도 2f에서와 같이 감소된 ACP를 갖는 신호(24)를 생성한다. 필터는 대역 바깥의 파워 또는 에너지를 감소시키며, 대역내의 파워 또는 에너지는 패스시키거나 유지한다. 이와 같이, 노치 신호를 필터링함으로써, 노칭에 의해 발생된 대역외 파워는 제거되며, 결과적인 신호는 초기의 피크 샘픔이 임계값을 넘는 양에 의존하는 양 만큼 조정된 진폭을 갖는다.
상기 설명한 바와같이, 피크 샘플이 조정되는 양은 피크 샘플이 임계값을 초과하는 양의 함수이다. 실시예에 따르면, 피크 샘플이 감소되는 양은 피크 샘플이 임계값을 초과하는 양 및 환산 계수(scaling factor)의 함수로서 결정될 수 있다. 본 실시예에서, 환산 계수는 오버샘플링비에 달려있다. 샘플링율은 신호가 샘플링되는 비율이다. 만일 파형이 최고 주파수의 사인 파형 성분에서 2회 샘플된다면, 초기의 신호는 샘플 지점들로부터 재구성될 수 있다. 이와 같이, 최소 샘플링율은 신호 주파수의 2배가 될 수 있다. 오버샘플링율은 샘플링율÷신호를 재구성하는 데에 필요한 최소 샘플링율 또는 2에 의해 결정될 수 있다. 본 실시예에서는, 신호 주파수의 8배의 샘플링율이 수행되어 4의 오버샘플링율을 제공한다. 4의 오버샘플링율에 있어서, 환산 계수는 대략 4이다. 더 큰 오버샘플링율이 이용된다면 환산 계수는 증가할 것이며, 오버샘플링율이 감소한다면 환산 계수도 감소한다. 4의 오버샘플링율을 갖는 본 실시예에서, 약 4×피크 샘플이 임계값을 넘는 양에 해당하는 조정 값이 피크 샘플로부터 빼져서 노치 신호를 발생시킨다. 만일 피크 샘플이 음의 극성을 갖는 다면, 조정 값이 피크 샘플에 부가된다. 조정 값을 결정하기 위하여 환산 계수를 이용하거나, 또는 다른 방법들로 피크 샘플을 줄이기 위하여 다른 방식으로 결정된 조정 값을 이용하는 다른 실시예들이 가능하다.
도 3은 신호 경로(34) 상에서의 신호 중에서 양의 피크들을 노치하기 위한 피크 노칭 시스템(30)의 실시예를 도시한다. 본 실시예에서, 피크 노칭 시스템(30)은 피크 샘플(예컨대 양 또는 음의 피크 샘플)을 피크 샘플 위치선정 회로(36)를 이용하여 디지털 영역에 위치시킨다. 본 실시예에서, 피크 샘플 위치선정 회로(36)는 신호 경로(34) 상의 제 1 딜레이(38) 및 제 2 딜레이(40)를 포함한다. 피크 샘플을 위치시키기 위하여, 제 1 딜레이(38)의 출력에서의 샘플 또는 잠재적인 피크 샘플은 제 2 딜레이(40)의 출력에서의 이전 샘플 및 딜레이(38)의 입력에서의 다음 샘플과 비교된다. 본 실시예에서, 덧셈기(42)는 딜레이(38)의 출력에서의 샘플로부터 딜레이(38)의 입력에서의 다음 샘플을 뺀다. 만일 결과가 음이라면, 다음 샘플은 딜레이(38)의 출력에서의 샘플 보다 더 크다. 만일 결과가 양이라면, 다음 샘플은 딜레이(38)의 출력에서의 샘플 보다 작다. 덧셈기(44)는 딜레이(40)의 출력에서의 이전 샘플로부터 딜레이(38)의 출력에서의 샘플을 뺀다. 만일 결과가 음이면, 딜레이(38)의 출력에서의 샘플은 딜레이(40)의 출력에서의 샘플보다 크다. 만일 결과가 양이면, 딜레이(38)의 출력에서의 샘플은 딜레일(40)의 출력에서의 샘플보다 작다.
피크 샘플은 딜레이(38)의 출력에서의 샘플을 이전 및 이후 샘플들과 비교함으로써 위치된다. 만일 딜레이(38)의 입력에서의 이후 샘플이 딜레이(38)의 출력에서의 잠정적인 피크 샘플 보다 작고, 잠정적인 피크 샘플이 딜레이(40)의 출력에서의 이전 샘플 보다 크다면, 잠정적인 피크 샘플은 양의 값을 갖는 피크 샘플이다.
만일 딜레이(38)의 입력에서의 이후 샘플이 딜레이(38)의 출력에서의 잠정적인 피크 샘플 보다 크고, 잠정적인 피크 샘플이 딜레이(40)의 출력에서의 이전 샘플 보다 작다면, 잠정적인 피크 샘플은 음의 값을 갖는 피크 샘플이다. 덧셈기(42, 44)의 작동으로부터 얻어지는 신호 비트들은 XOR 게이트(46)에 제공된다. 만일 잠정적인 피크 샘플이 (예컨대 국부적인 최대치 또는 최소치와 같이) 양의 피크 샘플 또는 음의 값을 갖는 피크 샘플이라면, XOR 게이트는 로직 "1"을 발생시키는데, 이는 신호 비트들이 피크 샘플이 이전 및 이후의 샘플들 보다 작거나 이전 및 이후 샘플들 보다 크다는 것을 나타낼 것이기 때문이다. 그렇지 않고, 만일 샘플이 양의 값을 갖는 피크 샘플 또는 음의 피크 샘플이 아니라면, XOR 게이트(46)는 로직 "0"을 발생시킬 것이다. 피크 샘플이 위치되었는 지를 나타내는 XOR 게이트의 출력은 AND 게이트(48)에 공급된다.
본 실시예에서, 피크 노칭 시스템(30)은 잠정적인 피크 샘플이 양이 피크를 나타내는 임계값 이상인 지를 검출하기 위한 임계값 검출 회로(49)를 포함한다. 음의 값을 갖는 피크들을 제한할 때, 샘플이 음의 임계값 아래에 있는 지를 검출하는 유사한 회로(미도시)가 부가적인 회로와 함께 이용되어, 음의 임계값 아래의 음의 값을 갖는 피크 샘플을 이 임계값 이상으로 조정하는데, 당업자라면 이 점이 본 발명의 장점이라는 것을 알 수 있을 것이다. 본 실시예에서, 딜레이(38)의 출력은 임계값(50)과 비교된다. 예를 들어, 딜레이(38)의 출력에서의 샘플은 덧셈기(52)에 의해 임계값(50)으로부터 빼질 수 있다. 만일 임계값이 딜레이(38)의 출력에서의 샘플값 이상이라면, 샘플값은 임계값 이상으로 위치되지 않으며, 결과적인 신호 비트는 로직 "0"이 되어 AND 게이트(48)에 공급된다. 만일 임계값이 딜레이(38)의 출력에서의 샘플값 이하라면, 잠정적인 피크 샘플이 임계값이 이상으로 위치될 것이며, 덧셈기(52)는 음의 값을 발생시킨다. 로직 "1"이 되는 음의 신호 비트는 AND 게이트(48)에 공급된다.
본 실시예에서, 만일 덧셈기(52)가 (임계값 이하의 샘플을 나타내는) "0"을 발생시키거나, 또는 XOR 게이트(46)가 로직 "0"(피크 샘플이 아닌 딜레이(38)의 출력에서의 샘플)을 발생시킨다면, AND 게이트(48)는 (양의 피크 샘플이 아님을 나타내는) 제로를 발생시킨다. 이와 같이, 스위칭 또는 조정 회로(56)는 샘플을 변경 또는 대체하지 않으면서 출력으로서 딜레이(38)의 출력에 샘플을 제공한다. 본 실시예에서, AND 게이트(48)로부터의 출력은 멀티플렉서(57)를 제어한다. 만일 AND 게이트가 "0"을 발생시킨 다면, 멀티플렉서(57)는 시스템(30)의 도시된 회로에 의해 샘플을 변경 또는 대체하지 않으면서 멀티플렉서(57)에 출력으로서 딜레이(38)의 출력에서의 샘플을 제공한다. 딜레이(38)의 출력에서의 샘플은 딜레이(40) 통과후 생성된다. 딜레이(58)는 AND 게이트(48)로부터의 신호를 딜레이(40)에 해당하는 양에 의해 제어하며, 이에 따라 딜레이(38)의 출력에서의 샘플은 AND 게이트(48)로부터의 신호가 멀티플렉서(57)에 의해 수신되는 때에 멀티플렉서(57)에 의해 수신된다. 이와 같이, 멀티플렉서(57)는 적절한 때에 적절한 샘플값을 발생시킨다. 만일 딜레이(38)의 출력에서의 샘플이 양의 피크 샘플이라면, 피크 노칭 시스템(30)은 조정값에 의해 양의 피크 샘플을 조정함으로써 피크를 노치한다. 본 실시예에서, 만일 XOR 게이트(46)의 출력이 (피크 샘플을 나타내는) 1이고, 덧셈기(52)의 출력으로부터의 신호 비트가 (임계값 이상의 샘플을 나타내는) 1이라면, 딜레이(38)의 출력에서의 샘플은 양의 값을 갖는 피크 샘플이 된다. 이와 같이, 스위칭 또는 조정 회로(56)는 양의 값을 갖는 피크 샘플 대신에 조정된 샘플을 제공한다. 본 실시예에서, 만일 AND 게이트(48)가 "1"을 발생시킨다면, 멀티플렉서(57)는 조정 또는 조정된 샘플 회로(60)로부터의 조정된 또는 감소된 양의 값을 갖는 피크 샘플을 스위치시킨다. 조정 회로(60)는 딜레이(38)의 출력에서의 샘플을 받는다. 본 실시예에서, 덧셈기(52)는 샘플을 수신하며 샘플값과 임계값 사이의 차이를 곱셈기(62)에 공급한다. 곱셈기(62)는 조정 값을 계산한다. 예를 들어, 샘플값과 임계값 사이의 차이에 4를 곱한다. 샘플은 또한 덧셈기(64)에 제공되며, 이 덧셈기(64)는 샘플로부터 조정값을 빼서 감소된 샘플을 생성한다. 만일 샘플이 양이 피크 샘플이라면, 조정 회로(60)로부터 감소된 샘플이 생성되어, 딜레이(66) 통과후 딜레이(38)의 출력에서의 양의 피크 샘플 교체한다. 딜레이(66)는 감소된 샘플을 딜레이(40) 및 딜레이(58)에 해당하는 양 만큼 딜레이시킨다. 이와 같이, 감소된 샘플은 AND 게이트(48)로부터의 해당하는 제어 신호 및 딜레이(38)의 출력으로부터의 해당하는 양의 피크 샘플과 동시에 멀티플렉서(57)에 의해 수신된다.
감소된 샘플 내에서 신호 경로로 스위치를 시킴으로써, 노치 신호가 생성된다. 신호의 노칭은 ACP를 증가시키지만, 다운스트림 필터(70)는 대역내 파워를 유지하면서 ACP를 줄일 수 있다. 이와 같이, 노치가 채워져 감소된 ACP 및 감소된 피크 대 평균 파워비를 갖는 신호를 생성하게 되는데, 이는 결과적인 신호의 피크가 피크 샘플이 감소되는 양의 함수인 양 만큼 감소하기 때문이다. 필터는 신호가 디지털/아날로그 변환된 후 디지털 영역 또는 아날로그 영역에서 작동하는 유한 임펄스 응답 필터(FIR)가 될 수 있다. 피크 노칭 시스템(30)은, 예를 들어 필드 프로그 램머블 게이트 어레이(FPGA) 상에 매우 적은 양의 공간을 필요로 하는 단순하고 저렴한 시스템이다.
도 4는 40개의 다른 활성의 왈시(walsh) 채널들을 갖는 파일럿을 가정하면서, 단일 로드된 1.25㎒ CDMA 캐리어에 대한 피크 대 평균 파워비(PAR) 대 피킹 가능성을 비교한, 다른 피크 한계치 플롯의 시뮬레이션 결과를 보여준다. 임계값은 평균 파워 이상의 8.5㏈로 세트되고, 피킹 가능성은 피크가 임계값을 초과하게 될 가능성이다. 예를 들어, 10-4의 피킹 가능성은 평균 10,000개의 피크들 중 하나가 임계값을 초과함을 의미한다. 플롯(72)은 10-4 피킹 가능성에서 측정된 11.3㏈에서의 신호의 PAR을 보여준다. 플롯(74)은 임계값 이상의 피크들이 임계값으로 하드리미팅된 다음 필터링되는, 결과적인 신호에 대한 PAR을 보여준다. 10-4의 피킹 가능성에서, 결과적인 신호는 필터링 후 약 1.2㏈에서의 피크 재성장을 경험하게 된다. 본 실시예에서, 하드리미팅은 4×오버샘플링율이 수행된 다음, 클린업 필터에 의해 필터링된다. 플롯(76)은 10-4의 피킹 가능성에서 클린업 필터링된 후 약 0.3㏈에서 피크 재성장 만을 나타내는 피크 노칭 시스템의 결과를 보여준다. 샘플율이 2X로 감소된다면, 성능이 저하된다. 그 이유는 피크들은 증가된 시간 간격을 갖는 샘플들 간에서 재성장이 더 잘되기 때문이다. 2X 샘플링율에서, 피크 노칭 알고리즘은 약 0.9㏈ 만큼 피크가 재성장하여, 단순한 하드리미팅에 접근한다.
상기 설명한 실시예에 부가하여, 본 발명의 원리에 따른 피크 노칭 시스템의 변형적인 구성, 즉 구성요소들을 생략 및/또는 부가하거나, 및/또는 설명된 시스템을 변형시키거나, 또는 그 일부를 이용할 수 있다. 예를 들어, 양 및 음의 피크들을 갖는 신호들의 노칭을 위하여 상기 실시예는 양 또는 음의 피크들이 임계값을 넘도록 조정하기 위하여 2개의 상기 시스템(30) 또는 적어도 2 세트, 상기 설명된 시스템(30)의 변형체 또는 부분들을 이용할 수 있으며, 이는 당업자들에게 있어 자명하다. 신호 경로(34) 상의 신호는 소위 동상(I) 또는 구상(Q) 디지털 신호 샘플들의 스트림이 될 수 있다. I 및 Q 신호들의 양 및 음의 피크들을 조정하기 위하여, 실시예는 4개의 상기 시스템(30) 또는 적어도 4 세트, 상기 설명된 시스템(30)의 변형체 또는 부분들을 이용할 수 있으며, 이는 당업자에게 있어 자명하다. 또한, 피크 샘플을 조정된 샘플로 대체하기 위하여 스위칭 회로(56)를 이용하는 대신, 조정 또는 조정 회로가 신호 경로 상의 피크 샘플을 임계값 내에서 임계값 이상으로 바로 조정할 수 있거나, 또는 피크 샘플이 감소되는 양의 함수인 바람직한 양 만큼 조정한다. 또한, 피크 노칭 시스템의 실시예는 CDMA 1.25㎒ 캐리어의 PAR을 감소시키는 데에 이용되는 것으로 설명되었지만, 피크 노칭 시스템은 다른 신호들의 PAR을 개선하는 데에도 이용될 수 있다. 피크 노칭 시스템은 한 샘플을 조정하거나 신호를 노치하는 것으로 설명되었다. 조정되거나 노치된 샘플들이 인접하는 샘플들의 아래로 조정될 때 발생하는 다중 샘플들의 노치가 가능하다. 실시예에 따르면, 피크 노치 시스템은 다른 응답을 갖는 필터들에 이용될 수 있다.
상기 시스템은 구성요소들의 특정한 구성을 이용하는 것으로 설명되었지만, 다른 장치들 또는 배열들이 이용되어 동일한 기능을 수행할 수 있다. 예를 들어, 피크 노칭 시스템은 디지털 및/또는 아날로그 구성요소들을 이용하여 디지털 또는 아날로그 신호에 적용할 수 있다. 피크 노칭 시스템은 또한 특정한 구성요소들의 다른 구성을 이용하는 것으로 설명되었지만, 피크 노칭 시스템 및 그 부분들은 애플리케이션 지정 집적 회로, 소프트웨어-구동 처리 회로, 펌웨어 또는 다른 배열에서 구현할 수 있음을 유념해야 하며, 당업자들은 이 점이 본 발명의 장점이라는 것을 알 수 있을 것이다. 상기 설명된 것은 단지 본 발명 원리의 예시적인 적용일 뿐이다. 당업자들이라면 본원에서 예시된 적용들을 완전히 따르지 않으면서, 그리고 본 발명의 원리 및 범위를 벗어나지 않으면서, 본 발명에 대한 상기와 같은, 그리고 다른 다양한 변형들, 배열들 및 방법들이 이루어질 수 있다는 것을 알 수 있을 것이다.
피크 노칭 시스템은 노치 신호를 필터링하여 노치를 채움으로써, 감소된 피크를 갖는 신호를 생성한다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 증폭되는 신호를 포함하는 통신 시스템에서 이용하기 위한 방법으로서,
    상기 신호의 피크 샘플을 임계값보다 높게 배치하는 단계와,
    상기 신호의 상기 피크 샘플을 상기 임계값과 상기 피크 샘플간의 차이, 및 오버샘플링 계수의 함수인 양만큼 조정하여, 조정된 샘플을 생성하는 단계와,
    상기 피크 샘플을 상기 임계값내의 조정된 샘플로 대치하여 노치를 가진 노치 신호를 생성하는 단계, 및
    상기 노치 신호를 필터링하여 상기 노치 신호를 제거하고 상기 신호에 비해 감소된 피크 진폭을 가진 결과 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 삭제
  8. 삭제
  9. 증폭될 신호의 피크를 제어하는 시스템으로서,
    노치를 가진 노치 신호를 생성하기 위한 노치 회로와,
    상기 노치 신호를 필터링하여 상기 노치 신호를 제거하고 증폭될 상기 신호에 비해 감소된 피크 진폭을 가진 신호를 생성하는 필터를 포함하되,
    상기 노치 회로는,
    상기 신호의 피크 샘플을 임계값보다 높게 배치하고, 2 딜레이에 결합된 제 1 딜레이 - 상기 제 1 딜레이는 상기 샘플을 생성하면서 이전의 샘플을 수신하고, 상기 제 2 딜레이는 이후의 샘플을 생성하면서 상기 샘플을 수신함 - 를 가지며, 상기 샘플을 상기 이전 샘플 및 상기 이후 샘플과 비교함으로써 상기 샘플이 피크 샘플인지를 판정하도록 구성된 피크 샘플 위치선정 회로와,
    상기 샘플이 상기 임계값을 초과하는지를 결정하는 임계값 검출 회로, 및
    상기 샘플에 응답하여 조정값을 결정하고 상기 조정값만큼 상기 신호의 상기 피크 샘플을 조정하여 상기 임계값 이내의 조정된 샘플을 생성하는 조정 회로를 구비하는 것을 특징으로 하는 시스템.
  10. 제 9 항에 있어서,
    상기 노치 회로는 상기 샘플이 피크 샘플이며 상기 임계값을 초과하는지의 여부에 응답하여, 상기 샘플을 상기 조정된 샘플로 대체하는 스위칭 회로를 포함하는 것을 특징으로 하는 시스템.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 6 항에 있어서,
    상기 피크 샘플의 배치 단계는
    상기 신호의 샘플이 양의 피크 샘플인지 음의 피크 샘플인지를 판정하는 단계와,
    상기 샘플을 상기 임계값과 비교하는 단계를 포함하는
    방법.
  18. 제 17 항에 있어서,
    상기 판정 단계는,
    상기 샘플을 상기 신호의 이전 샘플 및 이후 샘플과 비교하는 단계를 포함하는
    방법.
KR1020000043392A 1999-07-28 2000-07-27 신호 피크들을 제한하기 위한 신호 노칭 시스템 KR100685567B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/363,329 US6654427B1 (en) 1999-07-28 1999-07-28 Signal notching system for limiting signal peaks
US9/363,329 1999-07-28
US09/363,329 1999-07-28

Publications (2)

Publication Number Publication Date
KR20010021140A KR20010021140A (ko) 2001-03-15
KR100685567B1 true KR100685567B1 (ko) 2007-02-22

Family

ID=23429777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043392A KR100685567B1 (ko) 1999-07-28 2000-07-27 신호 피크들을 제한하기 위한 신호 노칭 시스템

Country Status (6)

Country Link
US (1) US6654427B1 (ko)
EP (1) EP1073196B1 (ko)
JP (1) JP4436545B2 (ko)
KR (1) KR100685567B1 (ko)
AU (1) AU4878700A (ko)
CA (1) CA2314555C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931053B2 (en) * 1998-11-27 2005-08-16 Nortel Networks Limited Peak power and envelope magnitude regulators and CDMA transmitters featuring such regulators
TW527766B (en) * 2000-08-01 2003-04-11 Ericsson Telefon Ab L M Amplitude limitation
GB0110106D0 (en) * 2001-04-25 2001-06-20 Filtronic Plc Electrical signal preconditioning
JP3796204B2 (ja) * 2002-07-31 2006-07-12 松下電器産業株式会社 マルチキャリア送信信号のピーク抑圧方法およびピーク抑圧機能をもつマルチキャリア送信信号生成回路
US7356186B2 (en) * 2002-08-23 2008-04-08 Kulas Charles J Digital representation of audio waveforms using peak shifting to provide increased dynamic range
DE60200378T2 (de) * 2002-08-30 2004-09-16 Alcatel Verfahren zur Signalspitzenskalierung und entsprechender Sender
US7362819B2 (en) * 2004-06-16 2008-04-22 Lucent Technologies Inc. Device and method for reducing peaks of a composite signal
FI20055012A0 (fi) * 2005-01-07 2005-01-07 Nokia Corp Lähetyssignaalin leikkaaminen
EP2043316A1 (en) * 2007-09-28 2009-04-01 Lucent Technologies Inc. A method for peak limiting of transmit power for radio transmission, a transmitter, a base station, a mobile station and a communication network therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287387A (en) 1992-03-06 1994-02-15 Motorola, Inc. Low splatter peak-to-average signal reduction
CA2125468C (en) * 1993-06-28 1998-04-21 Danny Thomas Pinckley Method of selectively reducing spectral components in a wideband radio frequency signal
JP2718398B2 (ja) * 1995-06-30 1998-02-25 日本電気株式会社 Ｃｄｍａ基地局送信装置
US5727026A (en) * 1995-11-15 1998-03-10 Motorola, Inc. Method and apparatus for peak suppression using complex scaling values
US6166598A (en) * 1999-07-22 2000-12-26 Motorola, Inc. Power amplifying circuit with supply adjust to control adjacent and alternate channel power

Also Published As

Publication number Publication date
CA2314555C (en) 2003-12-02
JP2001094371A (ja) 2001-04-06
EP1073196A3 (en) 2006-07-19
AU4878700A (en) 2001-02-01
EP1073196B1 (en) 2013-05-22
JP4436545B2 (ja) 2010-03-24
EP1073196A2 (en) 2001-01-31
US6654427B1 (en) 2003-11-25
KR20010021140A (ko) 2001-03-15
CA2314555A1 (en) 2001-01-28

Similar Documents

Publication Publication Date Title
US7376197B2 (en) Signal peak reduction circuit for non-constant envelope modulation signals
EP1195892B1 (en) Method and corresponding transmitter for predistorting a wideband radio signal to avoid clipping
AU2007244882B2 (en) Method and apparatus for adaptively controlling signals
KR101459182B1 (ko) 선택적인 피크 전력 저감
US7839951B2 (en) Dynamic crest factor reduction system
CA2262361C (en) Method and apparatus for tailored distortion of a signal prior to amplification
US20090285194A1 (en) Efficient Peak Cancellation Method for Reducing the Peak-To-Average Power Ratio in Wideband Communication Systems
US20040076247A1 (en) Peak-to-average power ratio modifier
EP1396970B1 (en) Method for scaling signal peaks and corresponding transmitter
KR100605440B1 (ko) 코드 분할 다중 접속 시스템에서의 진폭 제한
EP1360760B1 (en) Amplitude limitation
CN1716933B (zh) 一种实现cdma信号削波的方法
KR100685567B1 (ko) 신호 피크들을 제한하기 위한 신호 노칭 시스템
KR20020048990A (ko) 멀티캐리어 전송 장치, 기지국 장치, 통신 단말 장치 및멀티캐리어 전송 방법
JP3702829B2 (ja) ピークファクタ低減装置
JP4288458B2 (ja) 振幅制限回路及びｃｄｍａ通信装置
KR20030037108A (ko) 이동통신 기지국 송신부의 피크 제거 장치
Murthy et al. Effect of PAPR reduction techniques on the performance of MB-OFDM UWB in wireless communications
WO2001099279A1 (en) Signal peak reduction circuit for non-constant envelope modulation signals
AU2011247867A1 (en) Method and apparatus for adaptively controlling signals
Marsili Algorithm for peak to average power ratio reduction operating at symbol rate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee