KR100685406B1 - 보호부재를 가진 반도체 장치 - Google Patents

보호부재를 가진 반도체 장치 Download PDF

Info

Publication number
KR100685406B1
KR100685406B1 KR1020040083314A KR20040083314A KR100685406B1 KR 100685406 B1 KR100685406 B1 KR 100685406B1 KR 1020040083314 A KR1020040083314 A KR 1020040083314A KR 20040083314 A KR20040083314 A KR 20040083314A KR 100685406 B1 KR100685406 B1 KR 100685406B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
type
lead pins
room temperature
circuit board
Prior art date
Application number
KR1020040083314A
Other languages
English (en)
Other versions
KR20060034159A (ko
Inventor
박영종
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040083314A priority Critical patent/KR100685406B1/ko
Publication of KR20060034159A publication Critical patent/KR20060034159A/ko
Application granted granted Critical
Publication of KR100685406B1 publication Critical patent/KR100685406B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

보호부재에 의해 리드 핀들이 외부로부터 격리된 반도체 장치가 개시된다. 표면실장형인 패키지 타입을 가지는 반도체 장치의 경우, 물리적 충격, 먼지 또는 수분 등에 의해 반도체 장치의 리드 핀들은 인쇄 회로 기판으로부터 이탈되기도 하고, 원하지 않는 전기적 접속이 발생하기도 한다. 보호부재는 리드 핀들을 매립하도록 형성되어 외부의 습기나 먼지 등으로부터 리드 핀들을 보호한다.

Description

보호부재를 가진 반도체 장치{Semiconductor Device of having Protection Part}
도 1은 본 발명의 바람직한 실시예에 따른 반도체 장치를 도시한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 장치를 도시한 평면도이다.
도 3은 본 발명의 바람직한 실시예에 따라 인쇄 회로 기판상에 실장된 반도체 장치를 도시한 다른 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 200, 300 : 인쇄 회로 기판 110, 210, 310 : 몰드 본체
120, 220, 320 : 리드 핀 130, 230, 330 : 보호부재
본 발명은 외부 환경으로부터 보호되는 반도체 장치에 관한 것으로 더욱 상세하게는 수분, 먼지 등의 외부 환경 및 충격 등으로부터 보호를 받을 수 있는 반도체 장치에 관한 것이다.
반도체 장치의 제조공정은 크게 3가지로 나누어진다. 즉, 포토리소그래피, 식각, 이온주입 등의 통상적인 반도체 제조 공정, 이러한 반도체 제조 공정에 의해 제조된 칩의 정상 동작 여부를 확인하는 검사 공정 및 웨이퍼 상태의 반도체를 각각 분리하고, 이를 조립하는 어셈블리 공정으로 대별된다.
어셈블리 공정이 완료된 반도체 장치의 경우, 외부 환경으로부터 칩을 보호하기 위해 몰드 본체가 형성되어 있으며, 반도체 칩 외부와의 전기적 연결은 몰드 본체로부터 외부로 신장된 다수의 리드 핀들에 의해 수행된다. 즉, 다수의 리드 핀들은 와이어 본딩을 통해 반도체 칩의 패드와 연결되며, 반도체 칩은 몰드 본체에 의해 외부와 격리되고, 외부와의 전기적 연결은 리드 핀들을 통해 이루어지는 것이 통상적인 형태의 반도체 장치이다.
또한, 최근에는 외부와의 전기적 연결을 수행하는 리드 핀의 수를 증가시키기 위해 다양한 시도들이 이루어지고 있다. 이러한 시도들 중의 대부분은 핀들 사이의 간격을 줄이는 것과 핀들의 모양을 표면 실장형으로 하는 것으로 대표할 수 있다. 핀들의 간격을 줄이는 노력 및 핀들의 모양을 표면 실장형으로 하는 것에 의해, SOP(Small Outline Package) 및 QFP(Quad Flat Package) 타입들이 나타나게 되었다. SOP는 몰드 본체로부터 서로 마주보는 양면에 리드핀들이 신장된 것이며, 리드핀의 종단부는 바닥면과 수평한 모양을 가지게 된다. SOP 등이 서로 마주보는 2개의 방향으로 리드 핀들이 신장된 반면, QFP는 몰드 본체를 중심으로 4개의 방향으로 신장된 리드 핀들을 가진다. 따라서, 적은 면적에 비해 많은 핀들을 배치할 수 있는 장점을 가진다. 또한, 최근에는 몰드 본체의 외곽으로 리드 핀들이 신장되 는 형태가 아닌 몰드 본체 하부에 다수의 볼들을 구비한 패키지 형태가 나타나고 있다. 이러한 볼을 이용한 본딩은 동일 면적에 대해 핀들의 배치를 극대화할 수 있는 장점을 가진다. 즉, 최근의 반도체 장치의 탑재 형태는 표면 실장형이 대부분을 차지하고 있다.
표면 실장형이란, 반도체 장치가 실장되는 인쇄 회로 기판에 핀들을 고정하기 위해 별도의 홀들을 형성하기 않고, 금속 배선 상부에 직접 반도체 장치의 리드 핀들을 배치하는 것을 지칭한다. 반도체 장치를 인쇄 회로 기판에 표면 실장하기 위해서는 리드 핀들이 금속 배선과 전기적 접속이 용이하도록 하기 위해 표면 납땜이나 점용접 등의 다수의 결선 방법이 이용된다.
그러나, 이러한 표면 실장의 경우, 먼지나 습기 등에 의해 납땜 부위가 금속 배선으로부터 이탈되는 문제점이 발생한다. 즉, 기계적 충격 또는 습기 등에 의해 리드핀과 금속 배선사이의 전기적 연결이 개방되기도 하며, 먼지나 기타 이물질들의 개입등으로 인해 리드핀과 금속 배선사이의 원하지 않는 전기적 연결이 발생하기도 한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 리드 핀들이 외부의 노출로부터 차단된 반도체 장치를 제공한다.
상기 목적을 달성하기 위한 본 발명은, 반도체 칩을 매립하고 외부로부터 상기 반도체 칩을 보호하기 위한 몰드 본체; 상기 몰드 본체로부터 소정의 방향으로 신장되고, 인쇄 회로 기판의 배선과 전기적 접속을 이루기 위한 다수의 리드 핀들; 및 상기 다수의 리드 핀들을 외부로부터 차폐하는 보호부재를 포함하는 반도체 장치를 제공한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따른 반도체 장치를 도시한 단면도이다.
도 1을 참조하면, 인쇄 회로 기판(100) 상에 반도체 장치가 실장된다. 인쇄 회로 기판(100) 상에는 다수의 도전성 라인들, 저항, 커패시터 또는 반도체 장치가 실장될 수 있다. 다만, 본 실시예의 보다 명확한 이해를 돕기 위해 반도체 장치가 실장되는 부분 이외의 영역에 대한 도시는 생략한다.
반도체 장치는 내부에 반도체 칩을 포함하고 있는 몰드 본체(110), 몰드 본체(110)로부터 소정의 방향으로 신장되고, 외부와 전기적 연결을 수행하는 리드 핀(120) 및 상기 리드 핀을 보호하는 보호부재(130)로 이루어진다.
인쇄 회로 기판(100) 상에 점용접 또는 납땜 등에 의해 실장된 반도체 장치는 다수의 리드 핀(120)을 감싸는 보호부재(130)에 의해 보호된다. 상술한 보호부재(130)는 외부에 노출된 리드 핀들(120)을 외부환경으로부터 차단하는 역할을 수행한다.
보호부재로의 종류는 접착성 실란트, 코팅제, 몰딩용 제품 등이 있다.
접착성 실란트는 거친 환경에 대한 보호재로 신뢰도가 높다. 양호한 전기적 특성을 지니며, 부식이 되지 않으므로 제품의 밀폐, 접착 등의 용도에 효과적이다. 경화 유형에 따라서 다음의 세가지로 분류된다.
1)1액형 상온경화형(RTV;Room Temperature Vulcanizing)은 공기중의 수분과 반응하여 상온에서 경화하는데 경화시, 부산물에 따라서 초산,옥심 및 알콜형으로 분류된다. 초산형은 경화가 빠르고 양호한 접착성을 나타내지만 금속이나 석재의 부식과 자극적 냄새가 있다. 따라서, 전기/전자용으로는 제한적으로 사용된다.
옥심형은 초산형의 문제를 어느정도 해결한 제품으로 시중에 광범위하게 유통되고 있는 제품이다. 동에 의한 부식의 우려가 있으므로 부식에 민감한 소자의 사용은 주의가 요망된다.
알콜형은 부식에 가장 안전한 제품으로 상기 초산형 및 옥심형에 비해 표면 경화속도가 늦다. 제품의 안전성은 다소 떨어지나 최근에는 개선된 추세이다. 전기/전자 접착 씰링용으로 적합하다.
2)2액형 축합반응형은 주제와 경화제를 혼합하여 상온 또는 가열에 의해 경화되며 1액형에 비해서 심부 경화성이 좋다. 1액형 상온경화형은 도포 두께가 6mm이상인 경우는 사용하지 않는 것이 좋으며, 이때는 2액형 축합형이 바람직하다.
3)열경화 부가형은 1액형과 2액형으로 구분된다. 수분의 존재가 필요하지 않으며 백금 촉매하에서 불포화기에 Si-H를 함유하는 실록산의 부가반응에 의해 경화된다. 경화시 수축이 없고 부산물이 생성되지 않으며 심부 경화성이 좋아서 두께의 제한을 받지 않으며 대량생산에 적합하다. 하지만 경화저해 물질로 인해서 경화 방 해를 받을 수 있다.
1액형 열경화 부가형은 상온반응 지연제를 넣어 1액형으로 만든 제품으로 1액형 상온경화형에 비해 작업가능 시간이 길며, 주로 접착, 코팅용으로 사용된다.
2액형 열경화 부가형은 널리 사용되는 제품으로 부산물이 발생하지 않으며 경화시간이 빠르고 수축이 거의 발생하지 않기에 폿팅용으로 사용된다.
코팅용 보호부재는 대부분 자기 접착형이다. 코팅용 보호부재의 종류는 유동성에서부터 반유동성의 특징을 가진 것으로, 습기와 열적 충격,기계적 충격 그리고 거친 환경에 민감한 부품의 보호에 적합하다. 또한, 넓은 온도 범위와 습도에서 영구적인 전기 절연성,환경 오염 물질로부터의 차단 그리고 충격과 진동에 의한 스트레스 완화 등의 기능을 한다. 이외에도 오존과 자외선에 대한 저항성,훌륭한 내화학성을 가지기 때문에 다양한 적용 분야에 쓰일 수가 있다. 본 실시예에 사용되는 코팅제는 다음의 3가지 종류로 구분된다.
1)탄성중합체(Elastomer)계 코팅제는 상온에서의 경화가 매우 빠르며, 경화된 탄성체는 부드럽고 완충 작용이 뛰어나고 다양한 점도를 지닌 반투명의 액상타입이다.
2)레진(Resin)계 코팅제는 전통적으로 쓰이던 코팅제나 용제가 함유된 코팅제이고, 우수한 내마모성을 지녔기에 광범위한 적용이 가능하다. 반투명의 액상타입으로 탄성체 레진으로 경화된다. 그리고, 무용제 열경화 코팅은 열경화로 경화 속도가 매우 빠른 1액형 코팅체이다. 경화된 탄성체는 부드러우며 완충 작용이 뛰어나다.
3)반도체계 코팅제는 고순도의 물질로서 개별 및 집적회로 반도체 기기의 이동,주입식 몰딩에 적합하며 탁월한 열적 안전성과 성형성,충격 완화성을 가진다.
몰딩용 제품은 주제(base)와 촉매제(catalyst)로 구성되는 2액형이다. 이 제품은 사용하기가 쉽고 최상의 완충력과 표면 재생력을 지니며, 영구적으로 효과가 지속된다. 그리고 특별한 사용 설비가 필요치 않고, 그 사용 범위는 아주 다양하다. 2액형의 제품을 1:1 또는 10:1로 완전히 혼합하면 유연한 탄성체로 경화되고, 경화된 물질은 전기/전자의 응용에서 보호용으로 사용된다. 또한, 몰딩용 제품은 적용 부위의 두께와 밀폐 정도에 상관없이, 지속적인 가열이 없어도 경화됨이 바람직하다. 일반적인 실리콘 몰딩용 제품은 접착성을 높이기 위해서 프라이머 처리는 물론 적용 부위의 표면 처리를 깨끗이 해두어야 하며, 프라이머 처리가 필요치 않는 제품은 적용 부위의 표면을 깨끗이 하는 것으로 충분하다.
상술한, 보호부재는 본질적으로 양호한 절연성을 나타내므로, 절연재로 사용된다. 또한, 내열성, 내한성 등이 우수하여야 한다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 장치를 도시한 평면도이다.
도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 반도체 장치는 내부에 반도체 칩을 포함하고 있는 몰드 본체(210), 상기 몰드 본체(210)로부터 소정의 방향으로 신장되고, 외부와 전기적 연결을 수행하는 리드 핀(220) 및 상기 리드 핀(220)을 보호하는 보호부재(230)로 이루어진다. 상기 도 2에서 반도체 장치는 QFP((Quad Flat Package) 타입이며, 인쇄 회로 기판(200) 상에 다수의 핀들(220)이 고정된 형상을 하고있다. 고정된 다수의 핀들(220)은 보호부재(230)로 매립되어 외부 환경으로부터 보호된다. 상기 보호부재(230)로 사용되는 절연물의 종류는 도 1에서 설명한 바와 동일하므로 상세한 설명은 생략한다.
도 3은 본 발명의 바람직한 실시예에 따라 인쇄 회로 기판상에 실장된 반도체 장치를 도시한 다른 단면도이다.
도 3을 참조하면, 인쇄 회로 기판(300)상에 요부가 형성되고, 상기 요부상에 반도체 장치가 실장된다. 상기 반도체 장치는 내부의 반도체 칩을 보호하기 위한 몰드 본체(310) 및 상기 몰드 본체(310)로부터 소정의 방향으로 신장되어 형성된 리드 핀들(320)을 가진다.
먼저, 요부가 형성된 인쇄 회로 기판(300)상에 반도체 장치를 실장한다. 실장된 반도체 장치의 리드 핀들(320)은 인쇄 회로 기판(300)에 형성된 다수의 도전성 라인들과 전기적으로 연결된다.
계속해서, 실장된 반도체 장치와 요부를 완전히 매립하는 보호부재(330)를 형성한다. 상기 보호부재(330)는 상기 도 1에서 설명된 보호부재를 사용한다. 따라서, 보호부재에 대한 상세한 설명은 생략키로 한다.
상술한 도 3에 따른 반도체 장치의 실장법을 따를 경우, 외부의 충격이나 원하지 않는 마찰 등으로 인해 반도체 장치가 인쇄 회로 기판으로부터 이탈되는 것을 방지할 수 있다.
따라서, 본 발명의 바람직한 실시예에 따를 경우, 외부 환경 및 물리적 충격으로부터 반도체 장치를 보호할 수 있으며, 상기 반도체 장치가 실장되는 경우에도 높은 신뢰성을 확보할 수 있다.
또한, 본 발명의 바람직한 실시예에서는 반도체 장치의 패키지 형태가 SOP 또는 QFP형인 경우에 대해 설명하였으나, 리드 핀들이 인쇄 회로 기판의 표면에 장착되는 표면 실장형인 경우에, 본 발명은 적용될 수 있다.
상기와 같은 본 발명에 따르면, 외부에 노출되는 리드 핀들을 외부 환경으로부터 보호하고, 기계적 충격에 의해 리드 핀들과 인쇄 회로 기판이 이탈되는 것을 방지할 수 있다. 따라서, 공기중의 수분이나 먼지 등의 외부 요인에 의한 오동작으로부터 반도체 장치를 보호할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 반도체 칩을 매립하고 외부로부터 상기 반도체 칩을 보호하기 위한 몰드 본체;
    상기 몰드 본체로부터 소정의 방향으로 신장되고, 인쇄 회로 기판의 배선과 전기적 접속을 달성하기 위한 다수의 리드 핀들; 및
    상기 다수의 리드 핀들을 외부로부터 차폐하며, 접착성 실란트, 코팅제 또는 몰딩용 제품 중 어느 하나인 보호부재를 포함하며,
    상기 접착성 실란트는 공기중의 수분과 반응하여 상온에서 경화하는 1액형 상온경화형, 주제와 경화제가 혼합되어 경화되는 2액형 상온경화형 또는 열경화 특성을 가지는 열경화부가형인 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 1액형 상온경화형은, 부산물에 따라 초산형, 옥심형 또는 알콜형인 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 열경화부가형은 상온반응 지연제가 첨가된 1액형 열경화 부가형 또는 2액형 열경화부가형인 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 리드 핀들은 표면 실장형인 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 인쇄 회로 기판은 상기 반도체 장치가 실장되는 부분이 요부로 형성된 것을 특징으로 하는 반도체 장치.
  8. 제6항에 있어서, 상기 리드 핀들은 SOP형 또는 QFP형인 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서, 상기 코팅제는 탄성중합체계, 레진계 또는 반도체계 코팅제인 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 상기 리드 핀들은 표면 실장형인 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 상기 인쇄 회로 기판은 상기 반도체 장치가 실장되는 부분이 요부로 형성된 것을 특징으로 하는 반도체 장치.
  12. 제10항에 있어서, 상기 리드 핀들은 SOP형 또는 QFP형인 것을 특징으로 하는 반도체 장치.
KR1020040083314A 2004-10-18 2004-10-18 보호부재를 가진 반도체 장치 KR100685406B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040083314A KR100685406B1 (ko) 2004-10-18 2004-10-18 보호부재를 가진 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040083314A KR100685406B1 (ko) 2004-10-18 2004-10-18 보호부재를 가진 반도체 장치

Publications (2)

Publication Number Publication Date
KR20060034159A KR20060034159A (ko) 2006-04-21
KR100685406B1 true KR100685406B1 (ko) 2007-02-22

Family

ID=37143072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083314A KR100685406B1 (ko) 2004-10-18 2004-10-18 보호부재를 가진 반도체 장치

Country Status (1)

Country Link
KR (1) KR100685406B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136615B1 (ko) * 1994-06-09 1998-09-15 김광호 반도체 패키지 코팅방법
KR20030092607A (ko) * 2002-05-30 2003-12-06 삼성에스디아이 주식회사 액정 디스플레이 패키지와 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136615B1 (ko) * 1994-06-09 1998-09-15 김광호 반도체 패키지 코팅방법
KR20030092607A (ko) * 2002-05-30 2003-12-06 삼성에스디아이 주식회사 액정 디스플레이 패키지와 그의 제조 방법

Also Published As

Publication number Publication date
KR20060034159A (ko) 2006-04-21

Similar Documents

Publication Publication Date Title
EP3499560B1 (en) Semiconductor module and method for producing the same
JP6530498B2 (ja) メカトロニクスコンポーネントおよびその製造方法
US20090103267A1 (en) Electronic assembly and method for making the electronic assembly
US4888226A (en) Silicone gel electronic device encapsulant
JP5450192B2 (ja) パワーモジュールとその製造方法
US8742555B2 (en) Lead frame having a flag with in-plane and out-of-plane mold locking features
JPH11145362A (ja) 半導体デバイスのための露出されたリードフレーム製造におけるベンディング及びフォーミング方法
US6975512B1 (en) Thermally enhanced heat sink BGA package
KR100685406B1 (ko) 보호부재를 가진 반도체 장치
JP2009147014A (ja) 樹脂封止型電子制御装置及びその封止成形方法
US20020003300A1 (en) Semiconductor apparatus and electronic system
KR101331737B1 (ko) 반도체 패키지
CN1717800A (zh) 功率半导体模块
CN107295741B (zh) 带有esd保护装置的电子单元
KR100731730B1 (ko) 보호 부재를 가지는 커넥터
US20210210256A1 (en) Glass sealed thermistor having shock absorbed structure
KR20060016057A (ko) 패키지 구조
KR100804509B1 (ko) 반도체 몰드금형의 세정용 더미
JPH07221225A (ja) 樹脂封止半導体装置
CN108231705A (zh) 具有保护涂层的功率半导体模块
JP3801298B2 (ja) 半導体封止用エポキシ樹脂組成物
US20220115284A1 (en) Semiconductor module
CN101937883A (zh) 半导体器件和用于制造半导体器件的方法
KR100203936B1 (ko) 모듈 패키지
JPH0448758A (ja) 樹脂封止半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14