KR100685129B1 - Check board of pogo pin joint - Google Patents
Check board of pogo pin joint Download PDFInfo
- Publication number
- KR100685129B1 KR100685129B1 KR1020050131272A KR20050131272A KR100685129B1 KR 100685129 B1 KR100685129 B1 KR 100685129B1 KR 1020050131272 A KR1020050131272 A KR 1020050131272A KR 20050131272 A KR20050131272 A KR 20050131272A KR 100685129 B1 KR100685129 B1 KR 100685129B1
- Authority
- KR
- South Korea
- Prior art keywords
- pogo pin
- connection terminal
- connection
- pogo
- channel hole
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
도 1은 일반적인 반도체 웨이퍼 테스트 장치의 일부 구조를 개략적으로 도시한 측면도.1 is a side view schematically showing some structures of a typical semiconductor wafer test apparatus.
도 2는 일반적인 반도체 웨이퍼 테스트 장치에 사용되는 포고핀의 구조를 예시적으로 도시한 투시사시도.Figure 2 is a perspective view illustrating the structure of a pogo pin used in a typical semiconductor wafer test apparatus.
도 3은 본 발명의 실시예에 따른 포고핀 접속 체크 보드가 반도체 웨이퍼 테스트 장치에 장착되는 형태를 예시한 도면.3 is a diagram illustrating a form in which a pogo pin connection check board according to an embodiment of the present invention is mounted on a semiconductor wafer test apparatus.
도 4는 본 발명의 실시예에 따른 포고핀 접속 체크 보드의 체크 카드 구조를 도시한 상면도.Figure 4 is a top view showing the check card structure of the pogo pin connection check board according to an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 포고핀 접속 체크 보드의 체크 카드 구조를 도시한 저면도.Figure 5 is a bottom view showing the check card structure of the pogo pin connection check board according to an embodiment of the present invention.
도 6은 본 발명의 실시예에 따른 포고핀 접속 체크 보드의 체크 카드에 형성된 채널홀이 포고핀에 의하여 통전되는 형태를 도시한 부분 확대도.6 is a partially enlarged view showing a state in which a channel hole formed in a check card of a pogo pin connection check board according to an embodiment of the present invention is energized by a pogo pin.
도 7은 본 발명의 실시예에 따른 포고핀 접속 체크 보드에 구비되는 상태 표시 패널의 외형을 도시한 도면.7 is a view illustrating an appearance of a status display panel provided in a pogo pin connection check board according to an exemplary embodiment of the present invention.
도 8은 본 발명의 실시예에 따른 포고핀 접속 체크 보드에 구비되는 상태 표시 패널의 회로 구성을 개략적으로 도시한 회로도.8 is a circuit diagram schematically illustrating a circuit configuration of a status display panel provided in a pogo pin connection check board according to an embodiment of the present invention.
도 9는 본 발명의 실시예에 따른 포고핀 접속 체크 보드의 체크 카드가 장착된 프로브 스테이션 영역이 개방된 경우 그 저측 구조를 예시한 도면.9 is a view illustrating a bottom side structure of the pogo pin connection check board in the case where the probe station area on which the check card is mounted is opened.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
100: 반도체 웨이퍼 테스트 장치 110: 테스트 헤드100: semiconductor wafer test apparatus 110: test head
120: 포고 블럭 130: 포고핀120: pogo block 130: pogo pin
140: 프로브 스테이션 141: 스테이션 도어140: probe station 141: station door
200: 포고핀 접속 체크 보드 210: 체크 카드200: pogo pin connection check board 210: check card
211: 채널홀 211a: 양극 채널홀211:
211b: 음극 채널홀 212: 통전로211b: cathode channel hole 212: conduction path
213: 연결 단자 220: 상태 표시 패널213: connection terminal 220: status display panel
221: LED 222: 스위치221: LED 222: switch
223: 패널 하우징 224: 케이블223: panel housing 224: cable
225: 접속 단자 226: 전원부225: connection terminal 226: power supply
본 발명은 반도체 웨이퍼 테스트 장치 중에서 프로브 카드의 신호단자와 전기적으로 접속되는 포고핀(Pogo pin)의 높이를 체크할 수 있도록 하는 테스트 장치에 관한 것이다.The present invention relates to a test apparatus for checking a height of a pogo pin electrically connected to a signal terminal of a probe card in a semiconductor wafer test apparatus.
일반적으로, 반도체 제조 공정이 종료되어 웨이퍼 상에 형성된 칩들은 패키 지화되기 전에 전기적인 특성검사를 수행하게 되는데, 전기적인 특성 검사란 반도체 장치로서 소정 기준에 적합하게 제조되었는지의 여부를 테스트하여 제품으로서의 양품/불량품을 판단하는 공정으로서, ESD(Electric Die Sorting) 공정이라고도 한다.In general, the semiconductor manufacturing process is terminated and the chips formed on the wafer are subjected to electrical characteristics inspection before packaging. The electrical characteristics inspection is a semiconductor device that tests whether the product is manufactured in accordance with a predetermined standard as a product. As a process of judging good or bad goods, it is also called an ESD (Electric Die Sorting) process.
전기적 특성 검사는 제조 공정의 마지막 공정으로서, 반도체의 제품화에 있어서 필수적인 공정이라고 볼 수 있으며, 웨이퍼 상태의 반도체(이하, "웨이퍼"라 함)는 전용 테스트 장치에 장착되어 제조 공정이 진행된다.The electrical property inspection is the last step of the manufacturing process, and it can be regarded as an essential step in the commercialization of the semiconductor. The semiconductor in the wafer state (hereinafter referred to as "wafer") is mounted in a dedicated test apparatus, and the manufacturing process proceeds.
도 1은 일반적인 반도체 웨이퍼 테스트 장치의 일부 구조를 개략적으로 도시한 측면도이다.1 is a side view schematically showing a structure of a general semiconductor wafer test apparatus.
도 1에 의하면, 일반적인 반도체 웨이퍼 테스트 장치는 웨이퍼(20)가 장착되는 프로브 스테이션(Probe station)(11), 다수개의 팁(12a)이 형성된 프로브 카드(Probe card)(12), 프로브 카드(12)의 신호 단자와 접속되는 다수개의 포고핀(14)이 저면측으로 형성되고 내부에 접속신호선(15)이 구비된 프로브 어셈블러(Probe assembler)(13), 프로브 어셈블러의 상측에 구비된 신호전달용 포고핀(16)과 연결되는 인터페이스 보드(17), 인터페이스 보드(17)의 상측에 접속되는 인터페이스 포고핀(18)을 구비하는 테스트 헤드(19)를 포함하여 이루어진다.Referring to FIG. 1, a general semiconductor wafer test apparatus includes a
설명의 편의를 위하여, 이하에서 지칭되는 "포고핀"은 상기 프로브 어셈블러(13)의 저면으로 형성된 포고핀(14)인 것으로 하고, 상기 포고핀(14)은 테스트 헤드(19)의 저면에 위치되는 것(참고로, 인터페이스 보드(17), 프로브 어셈블러(13)는 테스트 헤드(19)와 결합되어 작업 수행시 일체형으로 이동됨)으로 한다.For convenience of description, the " pogo pin " referred to below will be a
테스트 공정 시, 웨이퍼(20)가 프로브 스테이션(11)에 장착되면 테스트 헤드(19)가 프로브 카드(12)와 함께 웨이퍼(20) 상으로 도킹되는데, 이때 포고핀(14)이 프로브 카드(12)의 접속점에 통전되고, 프로브 카드(12)의 팁(12a)은 웨이퍼(20) 상의 알루미늄 패드에 접속된다.In the test process, when the
이어서, 상기 프로브 카드(12)는 소정의 전압, 전류 및 각종 신호를 웨이퍼(20)로 공급하고, 웨이퍼(20)에서 출력된 신호를 전달받아 점검함으로써 그 이상 유무를 판별하게 된다.Subsequently, the
이때, 전술한 구성 요소들은 모두 자신의 위치에 정확히 자리잡아야 정상적인 테스트가 이루어질 수 있는데, 테스트가 불가한 경우 그 원인을 규명하기가 가장 어려운 상황 중 하나가 포고핀(14)이 정위치를 벗어난 경우이다.At this time, all the above-described components must be correctly positioned in their own position to perform a normal test. If the test is impossible, one of the most difficult situations to determine the cause is when the
즉, 포고핀(14)의 높이가 미세하게 틀려지더라도 프로브 카드(12)와의 접속 불량이 생기고, 따라서 정확한 테스트가 이루어질 수 없게 된다.That is, even if the height of the
도 2는 일반적인 반도체 웨이퍼 테스트 장치(10)에 사용되는 포고핀(14)의 구조를 예시적으로 도시한 투시사시도이다.FIG. 2 is a perspective view exemplarily illustrating a structure of a
도 2에 의하면, 포고핀(14)은 하우징(14a), 스프링(14b), 접속핀(14c)을 구비하는데, 스프링(14b)은 팽창력(tension)을 발생시켜 상기 접속핀(14c)을 하우징(14a)의 아래쪽으로 밀어냄으로써 포고핀(14)이 프로브 카드(12)와 강하게 접촉되도록 한다.According to FIG. 2, the
그러나, 스프링(14b)의 동작에 문제가 생기거나, 접속핀(14c)의 구조에 이상(가령, 휘어지는 등)이 생겨 위치가 틀어지면, 포고핀(14)은 프로브 카드(12)의 해 당 채널에 정확히 통전될 수 없고 테스트는 정확히 이루어질 수 없다.However, if a problem occurs in the operation of the
이와 같이, 포고핀(14)에 문제가 발생된 경우, 수많은 포고핀(14)들 중에서 문제를 일으킨 포고핀을 찾아내는 것은 상당히 어렵다.As such, when a problem occurs in the
포고핀(14)이 탈락되거나 부러진 경우와 같이 육안으로 확실히 분별가능한 경우를 제외하고, 포고핀의 높이에 미세하게 차이가 생기는 등의 경우에는 육안 판별은 거의 불가능하며, 이를 일일이 테스트하는 것은 번거롭고 대단히 많은 시간이 소요된다.Except when the
또한, 반도체 웨이퍼 테스트 장치(10)에서 제공되는 진단 프로그램(Diagnostic program)에 포고핀의 이상 유무를 판별하는 기능이 탑재되어 있다고 가정하더라도(현재, 이러한 진단 프로그램은 없음) 해당 프로그램을 실행하려면 테스트 공정 중 생산 프로그램을 종료하고, 이상점을 해결한 후 처음부터 공정을 다시 진행해야 하므로 생산에 많은 차질을 빗게 된다.In addition, even if it is assumed that a diagnostic program provided by the semiconductor
따라서, 본 발명은 포고핀의 이상 유무를 육안 검사에 의존하여 판별하거나 생산 공정을 종료하고 별도의 진단 프로그램을 실행할 필요가 없이, 간단히 테스트 카드를 프로브 스테이션에 장착하고 테스트 카드에 연결된 패널을 조작함으로써 접속 불량을 일으키는 포고핀을 신속하게 판별할 수 있는 포고핀 접속 체크 보드를 제공하는 것을 그 목적으로 한다.Therefore, the present invention does not need to determine whether the pogo pin is abnormal or not depending on visual inspection or terminate the production process and execute a separate diagnostic program, by simply mounting a test card to the probe station and manipulating a panel connected to the test card. It is an object of the present invention to provide a pogo pin connection check board capable of quickly determining a pogo pin that causes a poor connection.
상기의 목적을 달성하기 위하여, 본 발명에 의한 포고핀 접속 체크 보드는, 프로브 카드를 착탈가능하게 장착하는 프로브 스테이션 및 테스트 헤드를 포함하는 반도체 웨이퍼 테스트 장치 중에서 상기 테스트 헤드의 저면측으로 형성되는 포고핀(Pogo pin)의 높이를 체크하는 장치에 관한 것으로서, 양극 및 음극으로 분리되어 상기 포고핀과 접속되는 다수개의 채널홀; 상기 분리된 양극 채널홀 및 음극 채널홀에 각각 대응되는 접속핀을 구비하는 연결 단자; 상기 채널홀 및 상기 연결 단자의 접속핀을 전기적으로 연결하는 통전로; 및 상기 프로브 카드가 장착되는 프로브 스테이션 영역에 착탈가능하게 고정되는 형태로서, 상기 채널홀, 상기 연결 단자 및 상기 통전로가 형성되는 기판부를 포함한다.In order to achieve the above object, the pogo pin connection check board according to the present invention is a pogo pin formed on the bottom side of the test head of the semiconductor wafer test apparatus including a probe station and a test head to detachably mount the probe card A device for checking a height of a pogo pin, the apparatus comprising: a plurality of channel holes separated into an anode and a cathode and connected to the pogo pin; A connection terminal having connection pins corresponding to the separated anode channel holes and cathode channel holes, respectively; An electric conduction path electrically connecting the channel hole and the connection pin of the connection terminal; And a substrate part detachably fixed to a probe station area in which the probe card is mounted, wherein the channel hole, the connection terminal, and the conductive path are formed.
또한, 본 발명에 의한 포고핀 접속 체크 보드에 구비되는 상기 통전로 및 상기 연결 단자는 상기 기판부의 저면에 형성되는 것을 특징으로 한다.In addition, the conduction path and the connection terminal provided in the pogo pin connection check board according to the invention is characterized in that formed on the bottom surface of the substrate portion.
또한, 본 발명에 의한 포고핀 접속 체크 보드는 상기 연결 단자에 착탈가능하게 결합되어 통전되는 접속 단자; 상기 접속 단자와 연결되고, 상기 기판부에 형성된 양극 채널홀 및 음극 채널홀이 상기 포고핀에 의하여 통전되면 채널홀의 종류에 따라 구분되는 소정 비디오 신호 또는 오디오 신호를 출력하는 출력회로; 상기 출력회로로 전원을 공급하는 전원부; 및 상기 접속 단자 및 상기 출력회로를 전기적으로 연결하는 케이블을 포함하여 이루어지는 상태 표시 패널이 더 구비되는 것을 특징으로 한다.In addition, the pogo pin connection check board according to the present invention is connected to the connection terminal detachably coupled to the power supply; An output circuit connected to the connection terminal and outputting a predetermined video signal or an audio signal according to the type of the channel hole when the positive channel hole and the negative channel hole formed in the substrate are energized by the pogo pins; A power supply unit supplying power to the output circuit; And a cable for electrically connecting the connection terminal and the output circuit.
또한, 본 발명에 의한 포고핀 접속 체크 보드의 상기 출력회로는 상기 채널홀 별로 스위치를 구비하는 것을 특징으로 한다.In addition, the output circuit of the pogo pin connection check board according to the invention is characterized in that it comprises a switch for each channel hole.
또한, 본 발명에 의한 포고핀 접속 체크 보드에 구비되는 상기 출력회로는 발광 소자를 통하여 상기 소정의 비디오 신호를 출력하는 것을 특징으로 한다.In addition, the output circuit provided in the pogo pin connection check board according to the present invention is characterized in that for outputting the predetermined video signal through a light emitting element.
또한, 본 발명에 의한 포고핀 접속 체크 보드에 구비되는 상기 상태 표시 패널의 접속 단자는, 상기 기판부가 상기 프로브 스테이션에 장착되면, 상기 프로브 스테이션의 개방부를 통하여 저측으로 노출된 상기 기판부의 연결 단자와 접속되는 것을 특징으로 한다.In addition, the connection terminal of the status display panel provided in the pogo pin connection check board according to the present invention may include a connection terminal of the substrate part exposed to the lower side through an opening of the probe station when the substrate part is mounted to the probe station. It is characterized by being connected.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 포고핀 접속 체크 보드에 대하여 상세히 설명한다.Hereinafter, a pogo pin connection check board according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 포고핀 접속 체크 보드(200)가 반도체 웨이퍼 테스트 장치(100)에 장착되는 형태를 예시한 도면이다.3 is a diagram illustrating a form in which the pogo pin
도 3에 의하면, 본 발명의 실시예에 따른 포고핀 접속 체크 보드(200)가 장착된 반도체 웨이퍼 테스트 장치(100)가 도시되어 있는데, 반도체 웨이퍼 테스트 장치(100)는 테스트 헤드(110), 포고핀(130)이 형성된 포고 블럭(120), 프로브 스테이션(140)을 포함하여 이루어지고, 포고핀 접속 체크 보드(200)는 기판부(이하에서, "체크 카드"라 한다)(210)와 상태 표시 패널(220)로 구성된다.Referring to FIG. 3, a semiconductor
전술한 대로, 종래의 검사 방식에 따라 포고핀(130)의 미세한 높이를 일일이 육안으로 판단하는 것은 매우 어려운 일이고, 진단 프로그램의 실행을 위하여 테스트 공정을 초기화하는 것은 비효율적이다.As described above, it is very difficult to visually determine the fine height of the
본 발명에 의하면, 상기 체크카드(210)가 프로브 스테이션(140)의 프로브 카드 장착 영역에 장착되고, 테스트 헤드(110)가 이곳에 도킹(Docking)된다.According to the present invention, the
상기 테스트 헤드(110)가 도킹되더라도 프로브 스테이션(140)의 도어(142)가 개방되고 상기 프로브 카드 장착 영역에 형성된 개방구를 통하여 상기 체크 카드(210)의 저면이 노출되므로, 체크 카드(210)와 상태 표시 패널(220)이 케이블(224)을 통하여 연결되고, 포고핀(130)의 높이(접속 불량)를 체크할 수 있다.Even when the
따라서, 본 발명에 의하면, 생산 중에도 프로브 카드 대신에 체크 카드(210)를 장착(Install)/도킹한 후, 상태 표시 패널(220)을 체크 카드(210)에 연결하여 포고핀(130)의 높이를 체크하고 이상이 있는 경우 신속하게 조치할 수 있게 된다.Therefore, according to the present invention, the height of the
상기 체크 카드(210)와 상태 표시 패널(220)이 프로브 스테이션(140)에 장착된 후 상호 연결되는 형태에 대해서는 도 9 내지 도 11을 참조하여 다시 설명하도록 한다.The form in which the
상기 포고 블럭(120)은 다수개의 포고핀(130)이 저면측으로 형성되고 내부에 접속신호선이 구비된 프로브 어셈블러, 프로브 어셈블러의 상측에 구비된 신호전달용 포고핀(130)과 연결되는 인터페이스 보드 등으로 구성되고, 상기 테스트 헤드(110)는 인터페이스 보드의 상측으로 접속되는 인터페이스 포고핀(포고 블럭(120)의 구성부는 별도로 도시되지 않음)을 구비한다.The
상기 테스트 헤드(110)와 포고 블럭(120)은 헤드 포지셔너(Positioner)에 의하여 세 개의 구동축을 통하여 이동되며, 프로브 스테이션(140)의 프로브 카드 장착 영역(이하, "핸들러 영역"이라 함)으로 이동되어 체크 카드(210) 상으로 안착(도킹)된다.The
상기 핸들러 영역에 프로브 카드 및 웨이퍼가 장착된 경우 상기 테스트 헤드(110)와 포고 블럭(120)은 측정용 신호를 인가하여 반도체 신호가 처리되는데 걸리 는 시간의 측정, 복합 패턴 시퀀스, 테스트 데이터 율, 전체 데이터 모음과 분석 기능을 수행한다.When the probe card and the wafer are mounted in the handler area, the
도 4는 본 발명의 실시예에 따른 포고핀 접속 체크 보드(200)의 체크 카드(210) 구조를 도시한 상면도이고, 도 5는 본 발명의 실시예에 따른 포고핀 접속 체크 보드(200)의 체크 카드(210) 구조를 도시한 저면도이다.4 is a top view showing the structure of the
도 4 및 도 5에 의하면, 체크 카드(210)는 PCB(Printed Circuit Board)와 같은 기판 형태로서, 본 발명의 실시예에서는 프로브 카드와 동일한 형태와 사이즈를 가지는 것으로 한다.4 and 5, the
상기 체크 카드(210)는 포고핀(130)과 접속되는 다수개의 채널홀(211)을 구비하는데, 채널홀(211)은 반원형 양극 채널홀(211a)과 음극 채널홀(211b)로 분리되어 있고, 각각 통전로(212)를 형성하여 이에 대응되는 접속핀(133)들이 내부로 형성된 연결 단자(213)와 통전되는 구조를 가진다.The
상기 통전로(212)와 연결 단자(213)는 금속 패턴 공정 및 납땜 공정을 통하여 PCB의 저면측으로 형성되는 것이 바람직하며, 특히 연결 단자(213)는 상기 프로브 스테이션(140)의 핸들러 영역에 형성된 개방구를 통하여 저측으로 노출되어야 하므로 기판 중앙부에 형성되는 것이 좋다.The
상기 체크 카드(210)의 연결 단자(213)는 상태 표시 패널(220)의 접속 단자(255)와 착탈가능하게 끼워지는 것으로서, 암컷 형태의 슬롯 및 수컷 형태의 커넥터로 구비될 수 있고, 가령 병렬 케이블, PCI(peripheral Component Interconnect)버스용 케이블, 직렬 ATA(Advanced Technology Attachment)용 케이블 등이 사용될 수 있다.The
도 6은 본 발명의 실시예에 따른 포고핀 접속 체크 보드(200)의 체크 카드(210)에 형성된 채널홀(211)이 포고핀(130)에 의하여 통전되는 형태를 도시한 부분 확대도이다.6 is a partially enlarged view illustrating a form in which the
도 6에 도시된 것처럼, 체크 카드(210)가 프로브 스테이션(140)의 핸들러 영역에 위치되고 테스트 헤드(110)와 도킹되면 포고핀(130)이 체크 카드(210)에 형성된 채널홀(211)과 접속되고, 양극 채널홀(211a)과 음극 채널홀(211b)은 포고핀(130)에 의하여 통전된다.As shown in FIG. 6, when the
상기 포고핀(130)은 하우징(131), 스프링(131), 접속핀(133) 등으로 이루어지는데, 접속핀(133)의 일부가 하우징(131) 내부로 삽입되고, 스프링(131)은 접속핀(133)을 탄력적으로 밀어낸다.The
그러나, 접속핀(133)이 휘어지거나 스프링(131)에 이상이 발생하는 등의 경우, 포고핀(130)의 높이는 일정하게 유지되지 못하며, 체크 카드(210)가 위치된 핸들러 영역에 테스트 헤드(110)가 도킹되어도 포고핀(130)이 체크 카드(210)의 채널홀(211)에 정확히 접속할 수 없게 된다.However, in the case where the connecting
이러한 경우, 양극 채널홀(211a)과 음극 채널홀(211b)은 통전되지 못하므로 연결 단자(213)와 접속 단자(255)를 통하여 상태 표시 패널(220)측과 구성되는 회로가 단락된다.In this case, since the
즉, 양극 채널홀(211a)과 음극 채널홀(211b)은 포고핀(130)과 상호 작용하여 일종의 스위치 기능을 제공하는 것이다.That is, the
도 7은 본 발명의 실시예에 따른 포고핀 접속 체크 보드(200)에 구비되는 상태 표시 패널(220)의 외형을 도시한 도면이고, 도 8은 본 발명의 실시예에 따른 포고핀 접속 체크 보드(200)에 구비되는 상태 표시 패널(220)의 회로 구성을 개략적으로 도시한 회로도이다.7 is a view illustrating an appearance of a
도 7을 참조하면, 본 발명의 실시예에 따른 상태 표시 패널(220)의 외형이 도시되어 있는데, 패널(220)의 하우징(223)에는 포고핀(130)의 식별 정보가 표시되어 있고, 이에 상응하여 LED(Light Emitting Display)(221)가 배열된다.Referring to FIG. 7, an appearance of the
또한, 내부 LED 회로는 끝단에 접속 단자(255)가 구비된 케이블(224)과 연결되며, 케이블(224)은 전술한 바와 같이 체크 카드(210)에 형성된 연결 단자(213)와 접속된다.In addition, the internal LED circuit is connected to a
상기 접속 단자(255)가 체크 카드(210)의 연결 단자(213)와 연결되어 회로를 구성하는 경우, 채널홀(211)이 일종의 스위치 역할을 수행하나, 이와는 별도로 각각의 LED 회로에 대하여 스위치(222)가 구비된다.When the
도 8을 참조하면, 케이블(224) 끝단에 구비된 접속 단자(255)와 체크 카드(210)의 연결 단자(213)가 연결되어 구현되는 LED 회로가 도시되어 있는데, 채널홀(211)마다 LED회로가 구현된다.Referring to FIG. 8, there is shown an LED circuit implemented by connecting the
상기 양극 채널홀(211a)과 음극 채널홀(211b)은 전원부(226)의 (+)단, (-)단과 연결되고, 각각의 회로에는 LED(221)와 스위치(222)가 구비되며, 하나의 전원부(226)를 공통 전원으로 사용하고 있다.The
이러한 구성을 가지는 본 발명의 실시예에 따른 포고핀 접속 체크 보드(200) 를 이용하면 다음과 같은 과정을 통하여 검사를 실시할 수 있다.Using the pogo pin
첫째, 검사자는 프로브 카드 및 기판을 장착하는 대신 프로브 스테이션(140)의 핸들러 영역에 체크 카드(210)를 장착하고, 헤드 포지셔너를 조작하여 테스트 헤드(110)를 도킹시킨다.First, the inspector mounts the
도 9는 본 발명의 실시예에 따른 포고핀 접속 체크 보드(200)의 체크 카드(210)가 장착된 프로브 스테이션(140) 영역이 개방된 경우 그 저측 구조를 예시한 도면이다.FIG. 9 is a diagram illustrating a bottom side structure of the pogo pin
둘째, 스테이션 도어(142)를 개방하고(도 9에 도시된 것처럼, 유압식 지지대(146)를 통하여 핸들러 영역(144)도 상측으로 개방 가능함), 핸들러 영역(144)의 개방구를 통하여 저면측으로 노출된 체크 카드(210)의 연결 단자(213)와 상태 표시 패널(220)의 케이블 접속 단자(255)를 연결시킨다.Second, open the station door 142 (as shown in FIG. 9, the
셋째, 검사자는 상태 표시 패널(220)의 LED(221)별로 스위치(222)를 온시키면서 포고핀(130)의 접속 이상을 체크(포고핀(130)의 높이를 체크)한다.Third, the inspector checks the connection abnormality of the pogo pin 130 (checking the height of the pogo pin 130) while turning on the
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The present invention has been described above with reference to the preferred embodiments, which are merely examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains do not depart from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not possible that are not illustrated above. For example, each component specifically shown in the embodiment of the present invention can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.
본 발명에 의한 포고핀 접속 체크 보드에 의하면, 육안 검사의 한계를 극복하여 미세하게 차이가 나는 포고핀의 높이를 체크할 수 있고, 많은 포고핀 중에서 접속 불량을 일으킨 포고핀을 신속하게 판별해낼 수 있으므로 문제를 일으킨 테스트 장치의 재가동 시간을 단축할 수 있는 효과가 있다.According to the pogo pin connection check board according to the present invention, it is possible to check the height of the pogo pin with a slight difference by overcoming the limitation of visual inspection, and can quickly determine the pogo pin that caused the poor connection among many pogo pins. Therefore, it is possible to shorten the restart time of the test device that caused the problem.
또한, 본 발명에 의하면, 포고핀의 접속 불량을 검사하기 위하여(포고핀의 높이를 체크하기 위하여) 생산 프로그램(테스트 공정)을 종료하고 장비 검사가 끝난 후, 처음부터 다시 웨이퍼 테스트 공정을 진행할 필요가 없으므로, 대량 생산의 기반을 마련할 수 있는 효과가 있다.In addition, according to the present invention, in order to check for poor connection of the pogo pins (to check the height of the pogo pins), it is necessary to end the production program (test process) and to proceed with the wafer test process from the beginning after the equipment inspection is finished. Since there is no, it is effective to lay the foundation for mass production.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050131272A KR100685129B1 (en) | 2005-12-28 | 2005-12-28 | Check board of pogo pin joint |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050131272A KR100685129B1 (en) | 2005-12-28 | 2005-12-28 | Check board of pogo pin joint |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100685129B1 true KR100685129B1 (en) | 2007-02-22 |
Family
ID=38104207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050131272A KR100685129B1 (en) | 2005-12-28 | 2005-12-28 | Check board of pogo pin joint |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100685129B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030042887A1 (en) | 2001-09-04 | 2003-03-06 | Richard Wei | Apparatus and method for continuity testing of pogo pins in a probe |
KR20030094790A (en) * | 2002-06-07 | 2003-12-18 | 삼성전자주식회사 | Test tool of electrical die sorting apparatus for manufacturing semiconductor device |
-
2005
- 2005-12-28 KR KR1020050131272A patent/KR100685129B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030042887A1 (en) | 2001-09-04 | 2003-03-06 | Richard Wei | Apparatus and method for continuity testing of pogo pins in a probe |
KR20030094790A (en) * | 2002-06-07 | 2003-12-18 | 삼성전자주식회사 | Test tool of electrical die sorting apparatus for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9500673B2 (en) | Electrically conductive kelvin contacts for microcircuit tester | |
JP5232382B2 (en) | Probe tip and probe card | |
US6252415B1 (en) | Pin block structure for mounting contact pins | |
KR20160092366A (en) | Pin block and test appartus with the same | |
JP2002022767A (en) | Plane adjusting mechanism for probe contact system | |
KR101874325B1 (en) | Socket for testing apparatus | |
US8988090B2 (en) | Electrically conductive kelvin contacts for microcircuit tester | |
US8106672B2 (en) | Substrate inspection apparatus | |
KR102042923B1 (en) | Probe Block for Vision Alignment of Display Module Test | |
US9606143B1 (en) | Electrically conductive pins for load boards lacking Kelvin capability for microcircuit testing | |
KR102451715B1 (en) | PCB Function Inspection Apparatus For ATM | |
KR100685129B1 (en) | Check board of pogo pin joint | |
KR101227547B1 (en) | Probe card | |
KR101000456B1 (en) | Probe unit with easy maintenance | |
KR102075484B1 (en) | Socket for testing semiconductor | |
KR101949873B1 (en) | Test Block For Electronic Module | |
KR101739349B1 (en) | Probe block for testing panel | |
KR100815251B1 (en) | Interface fpcb | |
JP2928121B2 (en) | IC socket inspection device | |
CN221078864U (en) | Point finding testing device | |
JP4088948B2 (en) | Semiconductor testing equipment | |
JP2007281101A (en) | Printed wiring structure of control board | |
US6605952B2 (en) | Zero connection for on-chip testing | |
KR200330168Y1 (en) | Test socket for ball grid array package | |
KR20100002988A (en) | Clip socket assembly and inspecting apparatus for flat panel display device having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |