KR100680440B1 - 절연막의 평가방법 및 평가장치 - Google Patents

절연막의 평가방법 및 평가장치 Download PDF

Info

Publication number
KR100680440B1
KR100680440B1 KR1020010013876A KR20010013876A KR100680440B1 KR 100680440 B1 KR100680440 B1 KR 100680440B1 KR 1020010013876 A KR1020010013876 A KR 1020010013876A KR 20010013876 A KR20010013876 A KR 20010013876A KR 100680440 B1 KR100680440 B1 KR 100680440B1
Authority
KR
South Korea
Prior art keywords
insulating film
conductor
bump
conductor bump
pressure
Prior art date
Application number
KR1020010013876A
Other languages
English (en)
Other versions
KR20010092378A (ko
Inventor
에리구치고지
하시모토유키코
와타카베아키오
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010092378A publication Critical patent/KR20010092378A/ko
Application granted granted Critical
Publication of KR100680440B1 publication Critical patent/KR100680440B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 기판 상에 형성된 초박막 절연막의 특성을 확실히 평가할 수 있는 평가장치 및 평가방법에 관한 것이다. 주요 구성은 전체가 도체층으로서 기능하는 실리콘기판(4) 등의 상부에 설치된 열산화막으로 이루어지는 게이트 절연막(3) 등의 절연막의 특성 또는 치수를 평가하는 방법이다. 배선(5)에 접속되는 도체범프(2)가 배열된 범프지지부재(1)(측정용 부재)를 실리콘기판(4)(도체층) 위의 게이트 절연막(3)(절연막) 위에 설치한다. 그리고 가압기구(6)에 의해 도체범프(2)를 소정의 압력으로 게이트 절연막(3)에 밀어붙인다. 그리고 도체범프(2)와 스트레스 기판(4) 사이에 전압(전기적 스트레스)을 인가함으로써 I-V 특성, 게이트 누설전류, TDDB 등의 특성이나 두께 등의 치수를 평가한다.
절연막, 실리콘기판, 도체범프, 스트레스 기판

Description

절연막의 평가방법 및 평가장치{EVALUATION APPARATUS OF INSULATOR AND EVALUATION METHODE THEREOF}
도 1은 게이트 면적을 파라미터로 하여 p형 실리콘기판 상에 설치된 두께 1.5nm의 열산화막의 I-V 특성을 도시한 도면
도 2는 게이트 전압을 파라미터로 하여 게이트 면적과 게이트 누설전류의 관계를 도시한 도면
도 3은 제 1 실시예에서의 도체범프를 이용하는 절연막 평가장치의 구성 및 그 평가방법을 도시한 단면도
도 4는 제 1 실시예의 변형예에서의 감압기구를 구비한 절연막 평가장치의 단면도
도 5는 제 1 실시예의 평가장치를 이용하여 얻어진 I-V 특성을 도시한 도 면
도 6은 제 1 실시예에 의한 방법으로 얻어진 I-V 특성과 종래의 Hg 프로버법에 의해 얻어진 I-V 특성선을 비교한 도면
도 7은 제 2 실시예에서의 웨이퍼보다 면적이 작은 범프지지부재를 구비한 절연막 평가장치의 단면도
도 8은 제 2 실시예의 평가장치를 이용하여 얻어진 I-V 특성을 도시한 도면
도 9는 제 3 실시예에서의 도체범프와 함께 더미범프를 설치한 절연막의 평 가장치의 단면도
도 10은 제 3 실시예의 평가장치를 이용하여 얻어진 I-V 특성을 도시한 도 면
도 11은 제 4 실시예에서의 캔틸레버형 지지부재에 의한 압력 제어기구를 구비한 절연막 평가장치의 단면도
도 12는 제 4 실시예의 평가장치를 이용하여 얻어진 I-V 특성을 도시한 도면
도 13은 제 5 실시예에서의 탐침에 의한 압력 제어기구를 구비한 절연막의 평가장치의 단면도
도 14는 제 5 실시예의 평가장치를 이용하여 얻어진 I-V 특성을 도시한 도면
도 15는 제 5 실시예의 변형예에서의 탐침 및 광학적 검지기구에 의한 압력 제어기구를 구비한 절연막 평가장치의 단면도
도 16은 제 6 실시예에서의 웨이퍼 이면의 절연막 파괴기구를 구비한 절연막 평가장치의 단면도
도 17은 제 6 실시예의 평가장치를 이용하여 얻어진 I-V 특성을 도시한 도면
도 18은 제 6 실시예의 변형예에서의 웨이퍼 이면의 절연막 파괴기구를 구비한 절연막 평가장치의 단면도
도 19는 제 6 실시예의 변형예에서의 평가장치를 이용하여 얻어진 I-V 특성을 도시한 도면
도 20은 제 7 실시예에서의 압력의 교정을 포함한 절연막 평가방법의 순서를 개략적으로 도시한 플로우차트
도 21은 제 7 실시예의 절연막 평가장치를 이용하여 압력을 교정하고나서 TDDB 시험을 한 결과 얻어진 데이터를 도시한 도면
도 22는 제 7 실시예에서의 적정한 접촉면적을 얻기 위한 압력의 교정을 할 때의 기준이 되는 게이트 누설전류의 값을 도시한 도면
도 23은 제 7 실시예에서의 압력의 교정기능을 갖는 절연막 평가장치의 구성을 도시한 도면
도 24는 제 8 실시예에서의 웨이퍼 스테이지에 히터를 내장한 절연막 평가장치의 단면도
도 25는 제 8 실시예의 변형예에서의 범프지지부재에 히터를 내장한 절연막 평가장치의 단면도
도 26은 2개의 구체가 서로 눌려 접촉하고 있는 경우의 접촉면 반경, 수직력, 접근량 등의 관계를 기술하는 헤르츠공식을 설명하기 위한 도면
도 27은 본 발명의 제 9 실시예에서의 평가장치의 주요부를 개념적으로 도시한 사시도
도 28은 제 9 실시예에서의 평가방법의 순서를 도시한 플로우차트
도 29는 제 9 실시예의 범프지지부재에서의 도체범프의 배치패턴의 일례를 도시한 평면도
도 30은 제 9 실시예의 범프지지부재에서의 도체범프의 배치패턴의 다른 예를 도시한 평면도
도 31은 제 9 실시예의 평가장치를 이용하여 실리콘질화막/실리콘산화막의 적층구조를 갖는 절연막의 게이트 누설특성을 평가한 결과를 도시한 도면
도 32는 본 발명의 제 10 실시예에서의 절연막 평가장치의 구성을 도시한 단면도
도 33은 제 10 실시예에서의 평가방법의 순서를 도시한 플로우차트
도 34는 도체범프의 개개의 크기를 고려하지 않고 일률적으로 같다고 하였을 때의 I-V 특성의 데이터를 도시한 도면
도 35는 도체범프의 개개의 크기를 고려하였을 때의 I-V 특성의 데이터를 도시한 도면
* 도면의 주요 부분에 대한 부호의 설명 *
1, 11 : 범프지지부재 2, 32 : 도체범프
3, 13 : 게이트 절연막 4 : 실리콘기판
5 : 가압기구 6 : 배선
7, 17 : O링 8, 18, 28, 108 : 웨이퍼 스테이지
9 : 진공배관 22 : 더미범프
23 : 실리콘질화막 29 : 볼록부
31 : 캔틸레버형 지지부재 34 : 미세 토크계
39 : 도체돌기부재 41 : 탐침
42 : 센서 43 : 제어계
52 : 현미경 55 : 높이조절기구
56 : 전류계측계 57 : 높이제어계
58 : 표준열산화막 59 : 모니터 웨이퍼
61, 62 : 히터 108 : 웨이퍼 스테이지
151 : 전류전압계 152 : 해석시스템
153 : 데이터베이스
본 발명은 반도체기판 상에 설치되는 절연막, 특히 초박막의 게이트 절연막의 특성을 평가하는 방법 및 평가장치에 관한 것이다.
최근 반도체 집적회로장치에서의 고집적화가 크게 진전되고 있고, MIS형 반도체장치에서는 고집적화에 대응하기 위한 트랜지스터 등의 소자가 미세화되고, 고성능화가 도모되고 있다. 그리고 트랜지스터 등의 소자의 미세화, 고성능화에 따라 신뢰성이 높은 MIS 구조(Metal Insulator Semiconductor)의 실현이 필요해지고 있다. MIS 구조의 신뢰성을 향상하기 위해 MIS 구조의 구성요소인 게이트전극(Metal), 게이트 절연막(Insulator), 반도체기판(Semiconductor)라는 MIS 구조를 구성하는 각 부분이 높은 신뢰성을 갖는 것이 필요하다.
여기에서 MIS 구조를 구성하는 요소의 하나인 게이트 절연막에 대해서는 트랜지스터의 미세화와 고속동작, 저전압화에 대응하기 위해 박막화가 급속히 진행되고, 21세기에는 2nm 이하의 초박막 절연막이 실용화될 것으로 예상된다. 그리고 게이트 절연막의 특성이 MIS 트랜지스터의 특성 및 반도체 집적회로장치의 전기적 특성을 결정할수록 양호한 게이트 절연막의 실현이 중요시되고 있다.
종래 게이트 절연막을 구성하는 재료로서 2산화실리콘(SiO2)이 이용되고 있지만, 장래에는 게이트 산화막, 즉 SiO2막의 TDDB(Time Dependent Dielectric Breakdown) 신뢰성의 한계가 LSI장치의 신뢰성을 저해하는 요인의 하나가 될 것이다. 또 게이트 산화막이 박막화되어 두께가 2nm 이하가 되면 캐리어가 게이트 산화막을 직접 터널링함으로써 생기는 터널전류, 즉 게이트 누설전류가 더욱 증대되는 문제가 있게 된다. 특히 시스템 LSI에서는 이러한 누설전류의 증대가 LSI장치의 소비전력의 대폭적인 증대를 초래하기 때문에 소비전력이라는 관점에서도 게이트 절연막을 구성하는 재료로서 SiO2 대신 새로운 재료도 많이 제안되고 있다(참고문헌 1999-ITRS 로드맵). 이와 같이 게이트 산화막에서의 누설전류의 증대는 게이트 절연막 및 신재료의 개발, 또 생산현장에서의 품질관리에 커다란 변혁을 요구하게 되고 있다.
여기에서 게이트 절연막의 신뢰성을 조사하기 위한 시험으로서 종래부터 가속환경하에서의 소위 TDDB 시험이 행해지고 있다. 가속환경하에서의 TDDB 시험이란 인가전압을 사용전압보다 크게 설정하고 온도를 상승시키고 전류-전압특성(I-V특성)을 조사하여 전류가 급격히 증대될 때 절연막이 파괴된다고 판단함으로써 절연파괴까지의 수명을 측정하는 방법이다. 이 때 TDDB 시험에서는 I-V 특성을 조사하여 누설전류량을 모니터하면서 누설전류값의 급격한 변화가 관측되기까지의 시간을 수명으로 하는 것이 일반적이다. 이 때 게이트 절연막 중의 결함밀도라는 관점에서 면적이 넓은 커패시터인 MIS 구조를 이용한 측정이 통상적으로 행해진다.
또 인라인(In-line)에서의 평가에는 MIS 구조 중의 게이트전극의 형성공정을 생략하기 위해 게이트 절연막이 형성된 상태에서 게이트 절연막 상에 게이트전극으로서 기능하는 수은단자를 밀어 I-V 특성 등을 평가하는 Hg 프로버라는 시험도 널리 사용되고 있다(예를 들어 일본국 특개평 06-140478호 공보). 이것은 주로 절연막재료의 개발, 절연막의 제조공정에서의 관리, 절연막의 신뢰성 시험 등에 행해진다.
이상의 각종 시험에서의 게이트 절연막의 파괴는 일반적으로는 누설전류의 급격한 증가에 의해 판정되고 있다. 그 때 TDDB 시험에서는 전류값의 검출감도를 확보하기 위해 게이트면적이 O.O1㎟ 이상의 MIS 구조(MIS 커패시터이기도 하다)가 널리 이용된다. 또 Hg 플로버에 의한 평가방법에서도 수은단자의 구조상 수은단자와 게이트 절연막의 접촉면적이 O.O1㎟ 이상의 넓은 면적이 된다.
그러나 최근의 게이트 절연막의 박막화에 따라 누설전류가 더욱 증대되면 상술한 I-V 특성을 관찰함으로써 게이트 절연막의 막질평가를 하는 시험에 있어서 게이트 절연막의 파괴시를 판정하는 것이 어려워지는 결함이 생길 우려가 있다. 또 종래와는 다르던 2nm 레벨의 박막에서의 유사파괴라는 현상도 파괴판정을 어렵게 하고 있다. 이하 그 결함이 생기는 원인에 대하여 TDDB시험을 예로 들어 설명하기로 한다.
도 1은 p형 실리콘기판 상에 설치된 두께 1.5nm의 열산화막(SiO2막)의 I-V 특성을 게이트 면적을 파라미터로 하여 도시한 도면이다. 도 1에서 횡축은 게이트전압(V)을 나타내고, 종축은 게이트 누설전류(A)의 절대값을 나타낸다. 도 1에 도시된 바와 같이 게이트 면적이 3㎛2, 3O㎛2, 3OO㎛2로 커질수록 게이트 누설전류값이 증대되는 것을 알 수 있다. 단 게이트 누설값을 게이트 면적으로 나눈 누설전류밀도를 비교하면 어떤 전류밀도도 거의 같은 값이 되는 것을 알 수 있다. 또 도 1에는 두께가 1.5nm, 2.5nm의 게이트 절연막에서의 절연파괴 후의 I-V 특성도 더불어 나타나 있다. 여기에서 절연파괴 후의 특성은 게이트 절연막의 두께가 2.5nm, 1.5nm 중 어떤 것이더라도 막두께의 차이에는 관계없이 거의 일치하는 것을 알 수 있다. 이것은 절연파괴가 게이트 절연막 중의 어떤 국소적인 누설스폿으로 발생하는 것에 기인한다.
그런데 도 1에 도시된 바와 같이 게이트 면적이 3㎛2, 3O㎛2, 3OO㎛2로 커질수록 파괴시를 판정하기 위한 게이트 누설전류가 급격히 증대되는 타이밍 T(파괴시)가 불명확하게 된다. 즉 게이트 절연막의 두께가 클 때에는 도 1 중의 점선으로 나타내는 바와 같이 급격히 게이트 누설전류가 증대되는 시각이 명확히 나타나지만 게이트 절연막의 박막화와 함께 게이트 면적이 큰 MIS 구조의 I-V 특성에 있어서는 초기의 I-V 특성선과 파괴 후의 I-V 특성선의 차가 작아지므로 게이트 절연막의 파괴시 T를 파악하기가 어렵다.
도 2는 게이트 절연막의 파괴시를 검출할 수 없게 되는 게이트 면적의 한계 값을 구하기 위해 게이트 면적과 게이트 누설전류의 관계를 게이트 전압을 파라미터로 하여 도시한 도면이다. 도 2에서 횡축은 게이트 면적(㎛2)을 나타내고 종축은 게이트 누설전류(A)를 나타낸다. 도 2에는 게이트 절연막의 두께가 1.5nm, 2.5nm인 경우를 예로 들어 나타낸다. 도 1의 I-V 특성에서는 게이트 전압 Vg와 게이트 면적 Sg가 정해지면 게이트 누설전류 Ig는 일의적으로 정해진다. 즉 도 2는 도 1에서의 게이트 전압 Vg에서의 게이트 누설전류 Ig의 값을 플로팅한 것에 상당한다.
여기에서 게이트 누설전류를 Ig로 하고, 게이트 전류밀도를 Dg로 하고, 게이트 면적을 Sg로 하면 하기의 관계식
Ig = Dg ×Sg
이므로 상기 식의 양변의 대수를 구하면, 하기 식
log Ig = log Dg + log Sg
가 성립된다. 즉 도 2에 도시한 좌표계에서는 게이트 누설전류 Ig는 게이트 면적 Sg에 대하여 반드시 경사 1의 직선이 되므로 도 1에서 어떤 게이트 면적 Sg를 갖는 게이트 절연막에서 어떤 게이트 전압 Vg를 인가하였을 때의 게이트 누설전류 Ig를 알면 그 게이트 면적 Sg 및 게이트 누설전류 Ig로 정해지는 좌표상의 한점에서 경사 1의 직선을 작성함으로써 어떤 막두께를 갖는 게이트 절연막의 Ig-Sg 특성선이 정해진다. 한편 게이트 절연막 파괴 후의 게이트 누설전류 Ig는 게이트 면적 S9에 관계없이 게이트 전압 Vg에 의해 정해지는 일정값이므로 파괴 후의 Ig-Sg 특성선은 횡축으로 평행한 직선으로 나타난다. 또 도 2에 도시한 파괴 전의 Ig-Sg 특성선 중 파괴 후의 Ig-Sg 특성선과의 교점보다 윗쪽 부분은 상기 교점보다 아래쪽 부분을 그대로 연장한 것으로서, 실제로는 존재하지 않는다.
그리고 파괴 전의 Ig-Sg 직선과 파괴 후의 Ig-Sg 특성선의 교점에서는 게이트 절연막의 파괴 전의 게이트 누설전류 Ig와 파괴 후의 게이트 누설전류 Ig가 일치하는 것을 의미한다. 즉 이 교점에서의 게이트 면적 Sg를 갖는 게이트 절연막에 대해서는 도 1에 도시한 게이트 절연막의 I-V 특성에 있어서 파괴 전의 I-V 특성선과 파괴 후의 I-V 특성선이 서로 일치하므로 게이트 누설전류 Ig가 급격히 변화하는 시점이 거의 나타나지 않아 파괴시를 검출할 수 없게 된다.
다시 말하면 어떤 게이트 전압 Vg가 인가되고, 어떤 두께를 갖는 게이트 절연막에 대해서는 도 2에 도시한 파괴 전의 Ig-Dg 특성선과 파괴 후의 Ig-Sg 특성선의 교점에서의 게이트 누설전류 Ig보다도 어떤 마진만큼 작은 게이트 누설전류 Ig를 생기게 하는 게이트 면적 Sg가 아니면 게이트 절연막의 파괴시를 검출하기가 어렵다. 예를 들어 게이트 절연막의 두께가 1.5nm이고 사용되는 게이트 전압 Vg가 -3V이면 게이트 절연막의 파괴시를 확실히 검출하기 위해서는 도 2에 도시한 두께 1.5nm의 파괴 전의 Ig-Sg 특성선과 파괴 후의 Ig-Sg 특성선의 교점(게이트 면적이 약 1OOO㎛2에 상당하는 점)보다 어떤 마진만큼 작은 게이트 누설전류 Ig를 생기게 하는 게이트 면적, 예를 들어 20O㎛2 이하의 게이트 면적으로 측정할 필요가 있게 된다.
이상과 같은 결함은 Hg 프로버에 의한 평가시에도 공통적으로 생기는 현상이 고, MIS 구조의 게이트 전극으로서 기능하는 수은단자의 횡방향 단면적은 그 구조상 1.5nm레벨의 게이트 절연막의 평가에 알맞은 크기까지 축소하기는 어렵다.
본 발명의 주된 목적은 절연막의 특성이나 두께를 평가하기 위한 측정단자를 MIS 구조의 게이트 전극으로서 기능시키고, 게이트 절연막 등의 절연막이 박막화되더라도 절연막의 파괴시를 확실히 검출할 수 있는 절연막 평가방법 또는 평가장치를 제공하는 것에 있다.
본 발명의 절연막의 평가방법은, 반도체 기판 내의 도체층 위에 형성된 절연막의 특성 또는 치수를 평가하는 방법으로서, 적어도 하나의 도체범프와 이 도체범프에 접속되는 배선을 갖는 측정용 부재를 상기 도체범프와 상기 절연막을 서로 대향시켜 상기 기판 상에 설치하는 단계 (a)와, 상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조를 구성하는 단계 (b)와, 상기 도체범프와 상기 도체층 사이에 전기적 스트레스를 인가함으로써 상기 절연막의 특성 또는 치수를 평가하는 단계 (c)를 포함한다.
이 방법에 의해 측정용 부재의 도체범프가 소정의 압력으로 절연막으로 밀면 도체범프와 절연막의 접촉면적이 거의 일정하게 된다. 그리고 도체범프를 이용하므로 Hg 프로버나 면적이 큰 MIS 커패시터를 이용하여 행해지는 종래의 TDDB 시험과는 달리 도체범프와 절연막의 접촉면적을 용이하게 2OO㎛2 정도 이하의 작은 면적으로 할 수 있다. 그 결과 예를 들어 1.5nm 정도로 초박막화된 게이트 절연막의 게이 트 누설전류 (I-V 특성) 등을 높은 정밀도로 평가할 수 있다.
상기 단계 (c)에서는 상기 절연막의 누설특성, 상기 절연막의 상기 전기적 스트레스 하에서의 신뢰성, 상기 절연막의 전류-전압특성, 상기 절연막의 유전율, 상기 절연막의 두께 등을 평가할 수 있다.
상기 단계 (b)에서는 상기 기판과 상기 측정용 부재 사이의 공간의 압력을 감압함으로써 상기 도체범프와 상기 절연막을 상대적으로 누를 수 있고, 이 방법에 의해 다수의 도체범프를 이용하는 경우에도 기판 전체에서 각 도체범프에 거의 균일한 압력을 인가할 수 있게 된다.
상기 단계 (b)에서는 상기 도체범프와 상기 절연막의 접촉면적이 소정범위에 들어가도록 상기 도체범프와 절연막의 압력을 제어함으로써 보다 정확한 평가를 할 수 있다. 이 압력의 제어는 상기 측정용 부재와 상기 기판의 상대적인 거리에 의해 제어할 수도 있다.
상기 단계 (c)에서는 상기 기판 또는 측정부재 중 적어도 어느 하나를 가열하면서 평가함으로써 도체범프의 변형에 의한 접촉면적을 적정한 값으로 조정하거나 절연막의 특성에 대한 가속시험 등을 할 수 있게 된다.
상기 단계 (a) 전에 상기 도전체 범프와 상기 절연막 사이의 상기 접촉면적을 소정범위 내로 하기 위한 압력을 교정하는 단계를 추가로 포함함으로써 평가의 신뢰도가 더욱 높아진다.
상기 압력의 교정을 제 2 도체층 위에 제 2 절연막을 갖는 제 2 기판을 이용하여 상기 제 2 절연막 상에 상기 측정부재의 도체범프를 접촉시키거나 상기 제 2 절연막의 특성, 예를 들어 누설전류를 평가함으로써 행할 수 있다.
상기 단계 (c) 다음에 상기 도체범프와 상기 절연막을 비접촉상태로 한 후 상기 측정용 부재와 상기 기판을 상대적으로 이동시키는 단계 (e)를 추가로 포함하고, 상기 단계 (e)에서 상기 단계 (d)까지의 조작을 여러번 반복함으로써 도체범프의 수를 적게 하여 치수의 편차를 억제하면서 여러 개소에서 평가를 행함으로써 평가정밀도를 향상시킬 수 있다.
상기 단계 (a) 전에 상기 각 도체범프의 크기를 개별적으로 저장한 데이터베이스를 준비하는 단계 (f)를 추가로 포함하고, 상기 단계 (c)에서는 상기 데이터베이스로부터 각 도체범프의 크기의 데이터를 인출하고 상기 각 도체범프의 각각의 크기에 기초하여 상기 절연막의 특성 또는 치수를 평가함으로써 평가정밀도를 향상시킬 수 있다.
상기 단계 (a) 전에 상기 각 도체범프의 크기의 데이터로부터 상기 단계 (b)에서의 각 도체범프의 변형을 예측하여 각 도체범프의 변형에 의한 도체범프와 절연막 사이의 접촉면적을 개별적으로 저장한 데이터베이스를 준비하는 단계 (g)를 추가하며, 상기 단계 (c)에서는 상기 데이터베이스로부터 각 도체범프의 절연막과의 사이에서의 접촉면적의 데이터를 인출하고 상기 각 도체범프의 접촉면적에 따라 상기 절연막의 특성 또는 치수를 평가함으로써 평가정밀도를 향상시킬 수 있다.
상기 단계 (g)에서는 상기 측정용 부재와 상기 기판 사이에 상기 복수의 도체범프의 적어도 일부가 소성변형하도록 압력을 가한 후 압력을 제거하고 나서 상기 각 도체범프의 소성변형 후의 상면의 면적을 측정하고 이 면적으로부터 상기 단계 (b)에서의 각 도체범프의 변형을 예측하는 것이 바람직하다.
본 발명의 제 1의 절연막의 평가장치는, 반도체 기판 내의 도체층 상에 형성된 절연막의 특성 또는 치수를 평가하기 위한 절연막 평가장치로서, 적어도 1개의 도체범프와 이것에 접속되는 배선을 갖는 측정용 부재와, 상기 도체범프와 상기 절연막의 상대적인 압압력(押壓力)을 소정범위 내로 조정하기 위한 압압력조정수단을 구비하며, 상기 절연막의 평가를 행할 때는, 상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조가 구성되어 있다.
이로 인하여 기판의 일부 위의 절연막에 대해서만 평가할 수 있으므로 도체범프와 절연막의 접촉면적을 균일하게 제어하는 것이 용이하게 되어 높은 평가정밀도를 얻을 수 있다.
상기 기판 또는 측정용 부재를 횡방향으로 이동시키기 위한 이동수단을 추가로 구비함으로써 도체범프와 절연막의 접촉면적의 균일화를 도모하면서 기판 전체의 절연막에 대하여 특성이나 두께를 평가할 수 있게 된다.
상기 기판 또는 측정용 부재를 상대적으로 회전시키기 위한 이동수단을 추가로 구비함으로써 도체범프의 수를 적게 하여 도체범프의 크기의 편차를 작게 하면서 평가개소를 많이 확보함으로써 평가정밀도를 향상시킬 수 있다.
상기 압압력조정수단에 상기 기판과 상기 측정용 부재 사이의 공간의 압력을 줄이는 기구를 설치함으로써 각 도체범프와 절연막의 상대적인 압력을 기판 전체에서 균일화하는 것이 용이해진다.
상기 도체범프는 상기 절연막보다 경도가 낮은 재료로 구성하는 것이 바람직하다,
상기 도체범프의 치수는 상기 압압력에 의한 상기 도체범프와 상기 절연막의 접촉면적이 소정값 범위 내에 들어가도록 설정하는 것이 바람직하다.
상기 각 도체범프의 치수를 개별적으로 기억하는 기억부와, 상기 절연막의 특성 또는 치수를 상기 각 도체범프의 치수에 기초하여 연산처리하는 연산부를 추가로 구비함으로써 절연막 평가장치의 평가정밀도를 향상시킬 수 있다.
상기 측정용 부재에 특성의 평가에 이용하지 않는 더미 범프를 추가로 갖는 것이 바람직하다.
이로 인하여 측정용 부재에 가해지는 압력이 도체범프와 더미범프에 의해 받아들여지므로 1개의 도체범프에 가해지는 압력의 변동이나 편차를 억제할 수 있다.
본 발명의 제 2의 절연막의 평가장치는, 반도체기판 상에 형성된 절연막의 특성을 평가하기 위한 절연막 평가장치로서, 기단(基端)에서 고정되고, 선단부의 하면에 적어도 하나의 도체범프를 탑재한 적어도 하나의 캔틸레버와, 상기 도체범프에 접속되는 배선을 갖는 측정용 부재와, 상기 캔틸레버의 변위량에 따라서 상기 도체범프와 상기 절연막의 상대적인 압압력을 소정범위 내로 조정하기 위한 압압력조정수단을 구비하며, 상기 절연막의 평가를 행할 때는, 상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조가 구성되어 있다.
이로 인하여 범프지지부재와 기판의 종방향의 상대적인 위치관계를 제어하는 것이 가능하게 되므로 도체범프와 절연막의 접촉면적을 규정하는 상대적인 압력을 적정하게 조정할 수 있게 된다.
본 발명의 제 3의 절연막의 평가장치는, 반도체 기판 내의 도체층 위에 형성된 절연막의 특성을 평가하기 위한 절연막 평가장치로서, 적어도 하나의 도체범프와 상기 도체범프에 접속되는 배선을 갖는 측정용 부재와, 기단에서 회동 가능하게 지지된 막대형 부재와, 상기 막대형 부재 선단부의 상기 절연막 표면을 따르는 이동량을 검출하는 이동량 검출수단과, 상기 이동량 검출수단의 검출값에 따라 상기 도체범프와 상기 절연막의 압압력을 소정범위 내로 조정하기 위한 압압력조정수단을 구비하며, 상기 절연막의 평가를 행할 때는, 상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조가 구성되어 있다.
이로 인하여 범프지지부재와 기판의 종방향의 상대적인 위치관계를 제어하는 것이 가능하게 되므로 도체범프와 절연막의 접촉면적을 규정하는 상대적인 압력을 적정하게 조정할 수 있게 된다.
상기 이동량 검출수단을 상기 탁상부재의 선단부의 이동량을 광학적으로 검출하도록 구성함으로써 간단한 구조로 압력의 제어정밀도를 높게 유지할 수 있다.
본 발명의 제 4의 절연막의 평가장치는, 반도체 기판 위에 형성된 절연막의 특성을 평가하기 위한 절연막 평가장치로서, 적어도 하나의 도체범프와 상기 도체범프에 접속되는 배선을 갖는 측정용 부재와, 상기 도체범프와 상기 절연막의 상대적인 압압력을 소정범위 내로 조정하기 위한 압압력조정수단과, 상기 반도체기판의 이면 상의 절연막을 파괴하여 반도체기판의 이면에 접하도록 구성된 도체 돌기부를 구비한 기판 스테이지를 구비하며, 상기 절연막의 평가를 행할 때는, 상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조가 구성되어 있다.
이로 인하여 절연막을 평가할 때 인가되는 압력에 의해 도체돌기부가 반도체 기판의 이면의 절연막을 파괴하여 반도체기판의 이면에 접촉하므로 별도의 시간을 필요로 하지 않고 전기신호 전달용 기판접촉을 확실히 얻을 수 있다.
상기 도체돌기부는 레늄, 로듐, 니켈, 텅스텐 및 탄탈 중 적어도 어느 하나를 포함하는 재료로 구성하는 것이 바람직하다.
(실시예)
(제 1 실시예)
우선 본 발명의 제 1 실시예에서의 절연막 평가방법 및 평가장치에 대하여 설명하기로 한다. 도 3은 본 실시예의 절연막 평가장치의 구성 및 절연막 평가방법을 도시한 단면도이다.
도 3에 도시된 바와 같이 기판 전체가 도체층으로서 기능하도록 p형 불순물이 도프된 실리콘기판(4) 위에 설치된 실리콘산화막(열산화막)으로 된 게이트 절연막(3)이 피측정물이고, 실리콘기판(8)은 웨이퍼 스테이지(8) 위에 실려있다. 그리고 실리콘기판(4)의 상방에 측정용 부재인 범프지지부재(1)를 설치한다. 범프지지부재(1)의 하면에는 그 하면보다 하방으로 돌출하는 도체범프인 많은 도체범프(2)가 설치되어 있고, 범프지지부재(1)에는 각 도체범프(2)에 접속되고, 각 도체범프(2)와 외부에 배치되는 측정장치를 전기적으로 접속하기 위한 배선(6)이 형성되어 있다. 게이트 절연막(3)의 두께는 미리 일립서미터로 측정되고 있고, 예를 들어 2.4nm로 한다. 도체범프(2)는 게이트 절연막을 구성하는 재료보다 경도가 낮은 금속, 예를 들어 Au를 핵이 되는 Ni 입자에 도금하는 등의 방법으로 형성된다.
그리고 게이트 절연막(3)을 평가할 때에는 범프지지부재(1)를 하강시켜 도체범프(2)와 게이트절연막(3)을 접촉시켜 가압기구(5)에 의해 도체범프(2)를 게이트 절연막(3)에 소정의 압력 P로 누른다. 이 때 도체범프(2)의 치수 및 수효와 압력이 정해지면 후술하는 바와 같이 이상적으로는 헤르츠공식에서 도체범프(2)와 게이트 절연막(3)의 접촉면적 Sg가 구해진다. 여기에서 각 도체범프(2)와 게이트 절연막(3)의 상대적인 압력 P를 각 도체범프(2)의 변형이 탄성한도를 크게 넘지 않은 범위에서 도체범프(2)와 게이트 절연막(3)의 접촉면적 S9가 소정 범위 내에 들어가도록 가압기구(5)로 조정한다. 그 결과 도체범프(2)와 실리콘기판(4) 사이에 게이트 절연막(3)을 클램프하여 이루어지는 MIS 구조가 구성된다. 또 도 3에서 도시하지 않지만, 가압기구(5)로서 게이트 절연막(3)과 범프지지부재(1)의 간격을 일정하게 하도록 가압력을 조정하는 기구(예를 들어 회전하는 나사로 범프지지부재(1)를 상하운동시키는 기구)가 설치된다.
그리고 이 상태에서 TDDB 시험이나 Hg 프로버 시험과 같은 시험을 행함으로써 게이트 절연막(3)의 특성을 평가할 수 있다.
다음으로 본 실시예에서의 MIS 구조의 게이트 면적 Sg에 상당하는 도체범프(2)와 게이트 절연막(3) 사이의 근사적인 접촉면적의 산출방법에 대하여 설명하기로 한다.
도 26에 도시된 바와 같이 곡률반경이 R1, R2인 2개의 구체 A, B가 수직력(압력) P에 의해 서로 눌려 있는 경우를 상정한다. 2개의 구체 A, B의 곡률반경을 각각 R1, R2로 하고 각 구체의 탄성율을 E1, E2로 하여 포아송비를 모두
Figure 112001005900098-pat00039
(= 0.3) 로 한다. 이 경우 헤르츠공식에 의하면 양자의 접촉면적의 반경 a는 하기 수학식 1
Figure 112001005900098-pat00036
로 나타내어진다.
본 실시예에서는 도체범프(2)의 곡률반경을 R1로 하면 게이트 절연막(3)은 평면형상의 막이기 때문에 곡률반경 R2는 무한대가 된다. 따라서 상기 수학식 1은 하기 수학식 2
Figure 112001005900098-pat00037
와 같이 단순화된다.
따라서 도체범프(2)와 게이트 절연막(3)의 재질이 결정되면 재료에 고유의 특성인 탄성율 E1, E2가 정해지고, 포아송비
Figure 112001005900098-pat00040
는 일반적으로 O.3이기 때문에 수직력 P, 즉 압력이 정해지면 게이트 면적 Sg에 상당하는 접촉면적 πa2도 정해진다. 단 실제로는 후술하는 바와 같이 면적이 공지의 MIS 커패시터에서의 I-V 특성과 비교되고, 특정한 게이트 전압에 대한 게이트 누설전류에 기초하여 접촉면적이 적합, 부적합하는지를 판단할 수 있다. 특히 도체범프(2)의 형상(선단부의 곡률반경)이 반드시 일정하지 않은 경우에는 이러한 교정을 하는 것이 간단하고 실용적인 방법이다.
또 도 26에 도시한 접근량
Figure 112001005900098-pat00041
는 하기 수학식 3
Figure 112001005900098-pat00038
으로 구해진다. 상기 수학식 3은 범프의 변형이 탄성변형인 것을 전제로 하고있지만, 범프의 소성변형이 다소 생기더라도 근사적으로는 이 수학식을 이용할 수 있다. 또 유한요소법을 이용한 주지의 방법에 의해 하중과 범프의 변형관계를 구할 수도 있다.
그리고 상술한 바와 같은 MIS 구조를 이용하여 도체범프(2) 및 게이트 절연막(3) 사이에 압력을 가하고, 임의의 접촉면적 Sg 하에서의 I-V 특성을 측정함으로써 TDDB 시험이나, Hg 프로버 시험을 할 수 있다. 그 경우 도체범프와 게이트 절연막 사이의 접촉면적 SG가 도 2에 도시된 바람직한 범위, 예를 들면 1OO㎛2 이하에 들어가도록 도체범프(2)의 선단부의 곡률반경과 압력을 설정하는 것이 용이하고, 15nm 정도의 두께를 갖는 게이트 절연막(3)에 대해서도 I-V 특성선을 측정하면서 게이트 누설전류 Ig가 급격한 변화가 생기는 시각을 확실히 검지할 수 있다.
따라서 본 실시예의 평가방법 또는 평가장치에 의해 박막화된 게이트 절연막에 대하여 그 특성을 웨이퍼 레벨로 높은 정밀도로 평가할 수 있다. 특히 TDDB 시험에 이용한 경우에는 I-V 특성에서의 게이트 누설전류 Ig가 급격히 증대하는 시각, 즉 게이트 절연막이 파괴하는 시점을 확실히 검출할 수 있으므로 웨이퍼 레벨로 게이트 절연막의 수명을 정확히 추정하는 것이 가능해진다.
도 4는 본 실시예의 변형예인 절연막의 평가장치의 구성을 도시한 단면도이 다. 이 변형예의 평가장치는 범프지지부재(1)에 도체범프(2), 배선(6), 가압기구(5)를 갖고 있는 점에서는 도 3에 도시한 구조와 기본적으로 같지만, 실리콘기판(4)과 범프지지부재(1) 사이의 공간의 압력을 감압하기 위한 감압기구를 갖는 점에서 제 1 실시예의 평가장치와 다르다. 또 이 경우 가압기구(5)를 생략하는 것도 가능하다.
도 4에서 실리콘기판(4)을 싣기 위한 웨이퍼 스테이지(8)와 범프지지부재(1) 사이에는 실리콘기판(4)과 범프지지부재(1) 사이의 공간을 외부공간으로부터 차단하기 위한 O링(7)이 개재되어 있고, 웨이퍼 스테이지(8)의 수개의 개소(도 4에는 1개소만 도시)에 설치된 배관(9)은 진공펌프(도시 생략)로 연결된다. 이 진공펌프에 의한 감압도에 따라 펌프지지부재(1)의 압력이 정해지므로 감압도에 따라 도체범프(2)와 게이트 절연막(3)의 접촉부에서의 양자의 접촉면적을 원하는 범위로 조정할 수 있다.
또 이 경우에는 게이트 절연막(3)과 범프지지부재(1)에 의해 클램프되는 공간의 컨덕턴스가 크기 때문에 진공을 위한 배관(9)을 수개의 개소에 설치하여 각 도체범프와 게이트 절연막 사이의 접촉면적을 균일하게 할 수 있다는 이점이 있다.
도 5는 본 실시예(변형예)에서의 평가장치를 이용하여 도체범프(2)와 실리콘기판(4) 사이에 0부터 서서히 증대되는 전압(게이트 전압 Vg)을 인가하여 게이트 누설전류 Ig를 측정한 결과 얻어진 I-V 특성을 도시한 도면이다. 도 5에서 횡축은 게이트 전압 Vg을 나타내고, 종축은 게이트 전류(게이트 누설전류 Ig를 나타낸다. 도 5 중의 실선으로 나타내는 곡선이 본 실시예에서 얻어진 실측 데이터이다. 도 5 에 도시된 바와 같이 게이트 절연막(3)의 파괴를 도시한 게이트 누설전류 Ig의 급격한 변화가 인정되고 있어 이 방법이 유효하다는 것을 알 수 있다. 또 도 3에 도시한 평가장치에 있어서도 가압기구가 변형예와 다를 뿐이고, 도체범프(2)와 실리콘기판(4) 사이에 게이트 절연막(3)을 클램프하여 MIS 구조를 구성하고 있는 점에서는 변형예와 다르지 않다. 따라서 도 3에 도시한 평가방법, 평가장치에 의해서도 도 5와 같은 I-V 특성선이 얻어지는 것은 분명하다.
또 도 5의 점선으로 나타내는 곡선은 MIS 커패시터를 형성하여 MIS 커패시터 사이의 소자분리를 행하여 커패시터 면적을 2OO㎛2로 한 I-V 특성선을 나타낸다. 도 5에 도시된 바와 같이 본 실시예(변형예)에 의해 측정한 I-V 특성선과 면적 200㎛2의 커패시터의 I-V 특성선이 일치하기 때문에 도체범프(2)와 게이트 절연막(3)의 접촉면적은 2OO㎛2인 것을 알 수 있다. 즉 도체범프(2)와 게이트 절연막(3)의 접촉면적을 구하기 어려운 경우에는 별도로 몇단계의 면적을 갖는 MIS 커패시터를 형성하고, 각 MIS 커패시터에 관한 I-V 특성을 조사해 둔다. 그리고 피측정대상인 도체범프(2)와 게이트 절연막(3)에 대하여 얻어진 I-V 특성선이 어떤 MIS 커패시터의 I-V 특성선과 가장 잘 일치하는가를 조사하여 상기 도체범프와 게이트 절연막 사이의 접촉면적을 교정할 수 있다.
다음으로 도 6은 두께가 1.5nm의 게이트 절연막(3)에 대하여 본 실시예에 의한 방법으로 얻어진 I-V 특성과, 종래의 Hg 프로버법에 의해 얻어진 I-V 특성선을 비교하는 도면이다. 종래의 Hg 프로버법에 의한 I-V 특성선에서는 이 정도의 초박 막 게이트 절연막이 되면 게이트 누설전류 Ig의 급격한 변화를 알 수 없어 게이트 절연막이 파괴하는 시점이 불명확하다. 즉 상술한 바와 같이 Hg 프로버법에서의 수은단자의 횡방향 단면적은 O.O1mm2(1OOOO㎛2)정도이기 때문에 게이트 절연막이 파괴되기 전의 게이트 누설전류 Ig가 크고, 게이트 절연막이 파괴되기 전에 게이트 절연막의 파괴 후의 게이트 누설전류 Ig의 값에 도달하기(도 6 중의 시각 T') 때문에 I-V 특성선 중에 게이트 누설전류의 급격한 변화가 나타나지 않는다. 이에 대하여 본 실시예의 평가방법에 의하면 I-V 특성선 중에 게이트 절연막의 파괴시를 나타내는 명확한 게이트 누설전류 Ig의 변화(시각 T)가 나타나 있고, 1.5nm 정도의 작은 두께를 갖는 게이트 절연막의 특성을 웨이퍼 레벨로 확실하게 평가할 수 있는 것을 알 수 있다.
(제 2 실시예)
다음으로, 도 7은 제 2 실시예에서의 절연막의 평가장치의 구성을 도시한 단면도이다.
본 실시예에서는 평가장치의 기본적인 구성은 도 3에 도시한 제 1 실시예와 같지만, 범프지지부재(11)가 실리콘기판(4)(웨이퍼)보다 작고, 실리콘기판(4)의 일부 게이트 절연막(3)에 범프지지부재(11)를 접촉시켜 I-V 특성 등을 평가한 후 이동가능한 웨이퍼 스테이지(18)에 의해 실리콘기판(4)을 횡방향으로 이동시켜 실리콘기판(4)의 별도의 장소에서의 I-V 특성을 평가하게 되어 있다. 또 범프지지부재(11)와 게이트 절연막(3) 사이에 O링(17)이 개재하고 있어, 범프지지 부재(11)에 부착된 진공용 배관 및 진공펌프(모두 도시 생략)에 의해 범프지지부재(11)와 게이트 절연막(3) 사이의 공간을 감압하도록 구성되어 있다. 도 7에 도시한 그 밖의 부재에 대해서는 도 3에 도시한 평가장치의 각 부재와 같은 부호를 부여함으로써 그 설명을 생략하기로 한다. 단 본 실시예의 교정을 도시한 도 7에는 상기 제 1 실시예의 교정을 도시한 도 3, 도 4와 같이 3개의 도체범프(2)가 예시되어 있지만 본 실시예에서는 도 3, 도 4에 도시한 제 1 실시예보다 적은 도체범프(2) 밖에 설치되고 있지 않은 것이 일반적이다.
본 실시예에 의하면 웨이퍼 스테이지(18)가 횡방향으로 가동하고, 또 도체범프(2)가 배열된 범프지지부재(11)가 실리콘기판(4)보다 작고 콤팩트하므로 각 도체범프(2)에 안정되고 균등한 압력을 인가하면서 실리콘기판(4)의 전체 게이트 절연막(3)에 대하여 평가할 수 있다는 이점이 있다.
도 8은 본 실시예의 평가장치를 이용하여 도체범프(2), 게이트 절연막(3) 및 실리콘기판(4)에 의해 구성되는 MIS 구조에 대하여 0부터 서서히 증대하는 게이트 전압 Vg를 인가하여 게이트 누설전류 Ig를 측정한 결과 얻어진 I-V 특성을 도시한 도면이다. 도 8에는 실리콘기판(4)의 중심부근과 주변부근과 별개로 계측하여 얻어진 3개의 I-V 특성선을 도시한다. 도 8에 도시된 바와 같이 각 I-V 특성선의 편차는 작기 때문에 각 도체범프(2)에 대하여 거의 균일한 압력을 인가하고 있는 것을 알 수 있다.
(제 3 실시예)
다음으로, 도 9는 제 3 실시예에서의 절연막의 평가장치의 구성을 도시한 단 면도이다.
본 실시예에서는 도 4에 도시한 구성에 덧붙여서 범프지지부재(1)의 하면에 도체범프(2)와 같이 Au로 된 더미범프(22)가 설치되어 있는 점이 특징이다. 즉 이 더미범프(22)는 배선에 접속되어 있지 않고 I-V 특성의 측정에 이용되는 것은 아니다.
본 실시예에 의하면 범프지지부재(1)의 하면에 더미범프(22)가 도체범프(2)와 함께 배치되어 있는 것으로, 진공압력의 변동에 대한 도체범프(2)의 1개당 작용하는 압력의 변동이 작아지므로 도체범프(2)와 게이트 절연막(3) 사이의 접촉면적을 안정되게 균일화할 수 있는 이점이 있다. 또 도체범프(2)의 사용횟수에 대한 접촉면적의 시간경과에 대한 변화를 줄일 수 있다. 또 필요 이상의 국부적인 가압에 따르는 게이트 절연막(3)의 물리적 파괴를 미리 피할 수 있다.
또 예를 들어 더미범프(22)의 높이를 도체범프(2)의 높이보다 낮게 설정하여 게이트 절연막(3)이 더미범프(22)에 접촉한 시점에서 가압에 대한 대항력이 급격히 증대되는 것을 이용하여 그 시점에서 하강을 정지시킴으로써 범프지지부재(1)의 접촉후의 강하량(수학식 3에 나타내는 접근량 δ)을 균일화하는 것도 가능하다.
또 보다 안정된 압력을 실현하기 위해서 더미범프(22)의 수를 도체범프(2)의 수보다도 많게 하는 것이 바람직하다. 단 더미범프(22)의 재질은 평가에 사용하는 도체범프로서의 도체범프(2)와 같은 재질일 필요는 없고, 예를 들어 Au보다 탄성률이 높은 재질이어도 된다.
도 10은 본 실시예의 평가장치를 이용하여 도체범프(2), 게이트 절연막(3) 및 실리콘기판(4)에 의해 구성되는 MIS 구조에 대하여 0부터 서서히 증대하는 게이트 전압 Vg을 인가하여 게이트 누설전류 Ig를 측정한 결과 얻어진 I-V 특성선을 도시한 도면이다. 도 10에는 실리콘기판(4)의 거의 중심부근에서 같은 도체범프(2)에 대하여 10회의 가압, I-V 특성의 측정, 가압제거의 순서를 반복하였을 때의 제 1회째의 측정에 의한 I-V 특성선과, 제 10회째의 측정에 의한 I-V 특성선이 나타난다. 도 10에 도시된 바와 같이 제 1회째, 제 10회째의 측정에 의한 I-V 특성선의 편차는 작기 때문에 도체범프(2)를 여러번 이용하여 안정된 접촉면적으로 압력을 인가하고 있는 것을 알 수 있다.
즉 본 실시예에 의하면 더미범프(22)를 이용함으로써 안정된 I-V 특성을 측정할 수 있는 동시에 도체범프(2)의 사용 수명을 연장할 수 있다.
또 더미범프(22)를 구성하는 재료로서는 Au 뿐만아니라 각종 도체재료 또는 절연성재료를 사용할 수 있다.
(제 4 실시예)
다음으로, 도 11은 제 4 실시예에서의 절연막의 평가장치의 구성을 도시한 단면도이다.
본 실시예에서는 횡방향으로 이동 가능한 웨이퍼 스테이지(18) 위에 게이트 절연막(3)이 설치된 실리콘기판(4)이 실려 있고, 그 위에 캔틸레버형 지지부재(31)가 배치되어 있다. 이 캔틸레버형 지지부재(31)의 기단부는 고정되어 있고, 선단부의 하면에 도체범프(32)가 설치되고, 도체범프(32)는 배선(33)에 접속된다. 그리고 캔틸레버형 지지부재(31)의 기단부에는 센서를 부설하여 캔틸레버형 지지부재(31) 의 구부림각 θ를 조정하기 위한 미세 토크계(34)가 배치되어 있고, 미세 토크계(34)에 의해 도체범프(32)를 게이트 절연막(3)으로 누르기 위한 가압기구가 구성되어 있다.
본 실시예에서는 센서에 의해 도체범프(32)와 게이트 절연막(3) 사이의 압력을 고정밀도로 검지하면서 미세 토크계(34)에 의해 캔틸레버형 지지부재(31)를 구부려서 도체범프(32)와 게이트 절연막(3) 사이에 압력을 인가할 수 있다. 즉 도체범프(32)와 게이트 절연막(3) 사이의 압력은 센서에 의해서 검지되는 미세 토크계(34)가 나타내는 토크값과 1쌍의 상관관계에 있으므로 도 26에 대하여 설명한 헤르츠공식 (1)에서 수직력 P에 상당하는 압력이 정확히 검출된다. 이와 같이 본 실시예에서는 절연막의 평가장치의 구성은 복잡하게 되지만, 정밀도와 재현성이 높은 절연막의 평가가 가능해진다.
도 12는 본 실시예의 평가장치를 이용하여 도체범프(2), 게이트 절연막(3) 및 실리콘기판(4)으로 구성되는 MIS 구조에 대하여 0부터 서서히 증대하는 게이트 전압 Vg을 인가하여 게이트 누설전류 Ig를 측정한 결과 얻어진 I-V 특성선을 도시한 도면이다. 도 12 중의 각 I-V 특성선은 실리콘기판(4)의 중심 부근에 위치하는 복수의 개소에 대한 데이터이다. 도 12에 도시된 바와 같이 각 측정개소에 의해 게이트 절연막의 두께의 편차가 당연한 것을 고려하면 안정되게 I-V 특성이 얻어지고 있는 것을 알 수 있다.
또 본 실시예에서 미세 토크계를 배치하지 않아도 광학적으로 캔틸레버형 지지부재의 회전량을 계측하는 센서를 배치해도 압력의 제어는 가능하다.
또 1개의 캔틸레버형 지지부재(31)의 하면에 복수의 도체범프(2)가 설치되어도 되고, 1개의 절연막의 평가장치에 복수의 캔틸레버형 지지부재(31)가 설치되어도 된다.
(제 5 실시예)
다음으로 도 13은 제 5 실시예에서의 절연막의 평가장치의 구성을 도시한 단면도이다.
본 실시예에서는 도 7에 도시한 구성에 덧붙여서 기단부에서 회전자유롭게 지지되고 선단부가 게이트 절연막(3)에 접촉하는 탐침(41)과, 탐침(41)의 회전량을 검출하는 센서(42)와, 센서(42)의 출력을 받아 탐침(41)의 회전량으로 정해지는 압력 P를 가압기구(5)에 의해 제어하기 위한 제어계(43)가 설치된다. 즉 범프지지부재(11)를 하강시켜 실리콘기판(4) 상의 게이트 절연막(3)의 표면에 탐침(41)이 접촉되었을 때 센서(42)에 의해 접촉을 통지하는 신호가 제어계(43)에 보내지고 접촉위치로부터 더욱 소정거리(예를 들어 1㎛)만큼 아래쪽으로 범프지지부재(11)를 하강시키도록(오버드라이브) 구성되어 있다. 이 오버드라이브의 거리는 수학식 3의 접근량 δ를 정하는 요소이므로 이 오버드라이버의 거리를 제어함으로써 압력 P가 제어된다. 따라서 본 실시예에서는 도체범프(2) 및 탐침(41)의 선단위치의 차를 고려하여 도 26에 대하여 설명한 접근량 δ를 도체범프(2)와 게이트 절연막의 접촉면적(접촉부의 반경 a)이 원하는 범위 내에 들어가도록 제어하는 것이다.
도 14는 본 실시예의 평가장치를 이용하여 도체범프(2), 게이트 절연막(3) 및 실리콘기판(4)에 의해 구성되는 MIS 구조에 대하여 0부터 서서히 증대하는 게이 트 전압 Vg을 인가하여 게이트 누설전류 Ig를 측정한 결과 얻어진 I-V 특성선을 도시한 도면이다. 도 14 중의 각 I-V 특성선은 실리콘기판(4)의 복수의 개소에 대한 데이터이다. 도 14에 도시된 바와 같이 오버드라이브량을 거의 일정하게 제어함으로써 편차가 작은 I-V 특성이 얻어지는 것을 알 수 있다.
도 15는 본 실시예의 변형예에서의 절연막의 평가장치의 구성을 도시한 도면이다. 이 예에서는 범프지지부재(11)를 하강시켜 탐침(41)이 횡방향으로 이동하는 시각을 현미경(52)으로 관찰하여 검지하고, 그 때를 탐침(41)이 게이트 절연막(3)에 접촉하였을 때라고 판단한다. 그 후 현미경(52)으로 탐침(41)의 선단부를 관찰하여 탐침이 횡방향으로 거의 일정량만큼 이동할 때까지 범프지지부재(11)를 하강(오버드라이브)시킴으로써 도체범프(2)와 게이트 절연막(3)의 접근량 δ(즉 압력 P)를 원하는 범위 내에 들어가도록 하는 것이다. 이 경우 측정하는 사람의 눈으로 판단하여 오버드라이브량을 제어하게 되지만, 도 13에 도시한 장치를 이용한 경우와 동등한 효과를 얻을 수 있다.
(제 6 실시예)
다음으로 도 16은 제 6 실시예에서의 절연막의 평가장치의 구성을 도시한 단면도이다.
본 실시예에서는 도 7에 도시한 구성에 덧붙여서 몰리브덴, 텅스텐 등의 고경도 금속으로 된 웨이퍼 스테이지(28)의 표면에는 실리콘기판(4)의 이면의 절연막을 파괴하여 실리콘기판(4)의 이면에 접촉하기 위한 도체돌기부인 볼록부(29)가 설치된다. 단 본 실시예에서는 실리콘기판(4) 상에 형성된 두께 약 4nm의 실리콘질화 막으로 된 게이트 절연막(13)을 평가대상으로 하고 있다. 이 때 실리콘기판(4)의 이면에도 실리콘질화막(23)이 형성되어 있으나, 웨이퍼 스테이지(28) 상에 실리콘기판(4)을 실은 상태로 가압기구(5)로 범프지지부재(11)를 하강시켜 실리콘기판(4)에 범프지지부재(11)를 눌렀을 때 볼록부(29)에 의해 실리콘질화막(23)이 파괴되므로 웨이퍼 스테이지(28)와 실리콘기판(4)의 이면이 전기적으로 접속된다.
즉 종래부터 실리콘기판이나 화합물 반도체기판에 있어서, 이면에는 자연산화막이 형성되거나 주면측에서 성막 중의 절연막이 이면의 일부 또는 전부에 형성되는 일이 있어 본 발명과 같이 기판 상의 절연막의 특성을 평가할 때에 필요한 이면 접촉을 얻기 위해서는 기판의 이면의 일부를 깎는 등의 수고가 필요하다. 이에 대하여 본 실시예에 의하면 웨이퍼 스테이지(28)를 고경도의 도체재료로 구성하고 그 표면에 볼록부(29)를 설치함으로써 도체범프(2)와 게이트 절연막(3)의 상대적인 압력을 부가할 때의 힘을 이용하여 실리콘기판(4)의 이면 상의 실리콘질화막(23) 등의 절연막을 파괴할 수 있으므로 특별한 시간을 필요로 하지 않고 실리콘기판(4)의 이면과 웨이퍼 스테이지(28)의 전기적 접속을 할 수 있다.
도 17은 본 실시예의 평가장치를 이용하여 도체범프(2), 게이트 절연막(13) (실리콘질화막) 및 실리콘기판(4)으로 구성되는 MIS 구조에 대하여 -3.6V의 게이트 전압 Vg를 인가하여 게이트 누설전류밀도 Dg를 측정한 결과 얻어진 게이트 전류밀도 Dg의 시간경과 변화특성을 도시한 도면이다. 도 17에서 횡축은 게이트 전압 Vg를 인가하였을 때로부터의 경과시간(s)을 나타내고, 종축은 게이트 누설전류밀도 Dg(A/㎠)를 나타낸다. 또 도 17에 도시한 데이터는 기판을 가열하는 기구(도 24에 도시한 히터(61) 등)를 설치하여 기판온도를 100℃에 제어하면서 가속시험을 한 결과 얻어진 것이다. 도 17에 도시된 바와 같이 게이트 누설전류밀도 Dg의 편차가 작기 때문에 게이트 절연막(13)의 두께가 큼에도 불구하고 안정된 이면접촉이 확보되는 것을 알 수 있다. 따라서 본 실시예를 이용함으로써 유전율이 높은 절연막의 특성평가가 용이해진다.
도 18은 본 실시예의 변형예에서 절연막의 평가장치의 구성을 도시한 도면이다. 이 예에서는 비교적 경도가 낮은 알루미늄합금, 동합금 등의 저저항금속으로 이루어지는 웨이퍼 스테이지(18) 위에 고경도의 도체 예를 들어 로듐(Rh) 등으로 이루어지는 도체돌기부재(39)를 설치한다. 단 이 변형예에서는 실리콘기판(4) 위에 형성된 두께 약 2.4nm의 실리콘산화막으로 이루어지는 게이트 절연막(3)을 평가대상으로 하고 있다. 이 변형예에 의해서도 도 16에 도시한 구성을 갖는 평가장치를 이용한 경우와 같은 효과를 발휘할 수 있는 것은 물론이다. 또 웨이퍼 스테이지(18)를 절연성재료로 구성하는 경우에는 각 도체돌기부재(39)와 외부측정장치를 접속하기 위한 배선을 설치하면 된다.
도 19는 본 실시예의 변형예에서의 평가장치를 이용하여 도체범프(2), 게이트 절연막(3)(실리콘산화막) 및 실리콘기판(4)으로 구성되는 MIS 구조에 대하여 -2.8V의 게이트 전압 Vg을 실온으로 인가하고, TDDB 시험을 한 결과 얻어진 데이터를 도시한 도면이다. 도 19에서 횡축은 게이트 전압 Vg을 인가하였을 때로부터의 경과시간(s)을 나타내고, 종축은 게이트 누설전류(A)를 나타낸다. 도 19에서의 게이트 누설전류 Ig가 급격히 증대할 때가 게이트 절연막의 파괴시이다. 도 19에 도 시된 바와 같이 게이트 누설전류 Ig의 편차가 작은 상태에서 TDDB 시험을 할 수 있다.
본 실시예의 볼록부(29)나 그 변형예의 도체돌기부재(39)는 실리콘기판(4)의 이면에 형성되기 쉬운 실리콘산화막이나 실리콘질화막 등의 절연막을 파괴할 수 있는 경도 또는 강도를 구비하고 있는 도체재료로 구성해야 한다. 단 경도가 실리콘산화막이나 실리콘질화막보다 작더라도 강한 재료이면 엷은 산화막이나 질화막 등의 절연막을 파괴할 수 있으므로 본 실시예 또는 그 변형예의 효과를 발휘할 수 있다.
이상과 같은 경도 또는 강도가 큰 도체재료로서는 예를 들면 텅스텐(W), 몰리브덴(Mo), 레늄(Re), 루테늄(Ru), 로듐(Rh), 탄화규소(SiC), 탄화텅스텐(WC)(반도체), 탄화티타늄(TiC)(반금속), 탄화탄탈(TaC)(금속), 탄화붕소(B4C)등이 있고 어떤 것을 이용해도 된다.
(제 7 실시예)
다음으로 도 20은 제 7 실시예에서의 절연막의 평가방법의 순서를 개략적으로 도시한 플로우차트이다.
우선 단계 ST1에서 측정대상인 절연막 막부착 웨이퍼(예를 들어 도 3에 도시한 실리콘산화막으로 된 게이트 절연막(3)이 설치된 실리콘기판(4))를 웨이퍼 스테이지 위에 실어 도체범프와 절연막 사이에 압력을 인가한다(웨이퍼의 로드).
다음으로 단계 ST2에서 도체범프와 게이트 절연막 사이의 접촉면적이 원하는 범위에 있도록 압력을 교정한다. 이 교정은 후술하는 바와 같이 임의의 압력을 인가하여 소정의 게이트 전압을 인가하였을 때 생기는 게이트 누설전류가 상기 테스트에서의 MIS 구조의 게이트 면적(접촉면적)이 적정 범위 내에 있다고 하였을 때의 게이트 누설전류의 범위 내에 있는지의 여부 등을 조사하여 행해진다. 그 후 단계 ST3에서 절연막의 누설특성이나 TDDB 등의 전기특성을 해석한다.
다음으로 상술한 단계 ST2에서의 도체범프 게이트 절연막 사이의 압력의 교정방법에 대하여 설명하기로 한다. 본 실시예에서는 교정용 샘플로서 두께가 4nm인 열산화막(실리콘산화막)이 설치된 실리콘 웨이퍼를 이용한다. 그리고 도체범프에 인가하는 게이트 전압 Vg가 -6V일 때 열산화막을 통해 흐르는 적정한 접촉면적에 해당하는 게이트 누설전류 Ig의 범위(예를 들어 1 μA∼1O μA)를 미리 구해둔다.
도 22는 도체범프와 게이트 절연막 사이의 적정한 접촉면적을 얻기 위한 압력 P를 교정할 때의 기준이 되는 게이트 누설전류의 값을 도시한 도면이다. 예를 들어 도 22에 도시된 바와 같이 게이트 면적이 본 실시예에서 원하는 접촉면적과 일치하고, 두께가 4nm인 열산화막으로 된 게이트 절연막을 갖는 MIS 구조의 I-V 특성이 도면중 실선과 같이 얻어지고 있었다고 한다. 그 때 도면중의 실선으로 나타내는 I-V 특성을 중심으로 하여 게이트 면적이 원하는 값으로부터 예를 들어 ±10% 어긋났을 때의 I-V 특성(도면중 점선으로 나타내는 특성)을 구하고, 이 점선으로 나타내는 범위의 I-V 특성이 얻어졌을 때는 도체범프 게이트 절연막 사이의 접촉면적이 적정한 소정범위(허용범위)에 들어간다고 판단한다.
단 교정시에 AV 특성을 측정하는 것은 시간을 필요로 하므로 소정의 게이트 전압(이 예에서는 -6V)시에 생기는 각 도체범프에 대한 게이트 누설전류 Ig가 허용범위의 하한값(이 예에서는 1O-6A)과 상한값(이 예에서는 1O-5A) 사이에 전부 들어가면 각 도체범프에 대하여 게이트 절연막과의 접촉면적이 적정하다고 판단할 수 있다.
도 23의 (a)∼(c)는 본 실시예에서의 압력의 교정기능을 갖는 절연막의 평가장치를 이용하여 압력을 교정하는 순서를 도시한 단면도이다.
도 23의 (a)에 도시된 바와 같이 본 실시예의 절연막의 평가장치에는 표준 열산화막부착 웨이퍼의 누설전류를 해석하는 시스템이 도입되어 있다. 즉 도 4에 도시한 절연막의 평가장치에 덧붙여서 높이조절기구(55), 전류계측계(56), 높이제어계(57) 및 압력센서(60)를 구비한다. 그리고 표준자료로서 두께가 4nm인 표준열산화막(57)이 표면에 형성된 모니터 웨이퍼(58)가 배치되어 있다. 이 표준열산화막(57)은 도 22에 도시한 I-V 특성을 갖는 것이다.
우선 도 23의 (a)에 도시된 바와 같이 평가장치의 웨이퍼 스테이지(8) 상에 모니터 웨이퍼(59)를 설치한다. 여기에서 본 실시예에서의 도 23의 (a)에 도시한 절연막의 평가장치에는 도 22에 도시한 I-V 특성을 갖는 두께가 4nm의 열산화막부착 실리콘기판의 누설전류를 해석하는 시스템이 도입되어 있다. 이 방법에서는 도 26에 도시한 헤르츠공식에서 알 수 있는 바와 같이 접촉면적은 반경 a에 의해 정해지고, 곡률반경이 일정하다고 가정하면 반경 a는 압력 P에 의해 정해지기 때문에 적정한 접촉면적이 얻어지는 압력 P는 범프에 흐르는 전류값으로부터 교정할 수 있 을 것이다. 따라서 도 22에 도시된 바와 같이 게이트 전압 -6V를 인가하였을 때의 게이트 누설전류 Ig가 5 μA로 되는 압력 P를 기본적인 제로로 설정하고, 그 상하에 하한값 1 μA와 상한값 1O μA를 설정한다.
도 23의 (b)에 도시된 바와 같이 범프지지부재(1)를 하강시켜 O링(7)과 웨이퍼 스테이지(8)가 접촉한 상태에서 진공펌프 등의 감압기구로 범프지지부재(1)와 웨이퍼 스테이지(8) 사이의 공간을 감압한다. 이 때 압력센서(60)에 의해 압력을 검지하여 1개의 범프당 압력 P를 연산한다. 그리고 전류계측계(56)에 의해 각 범프(2)에 흐르는 전류를 계측하고 도체범프와 게이트 절연막과 상대적인 압력을 인가하면서 도체범프에 게이트 전압 Vg로서 -6V를 인가한 상태에서 게이트 누설전류 Ig를 측정하고, 게이트 누설전류 Ig가 기준값(5μA)에 도달하였을 때의 압력을 기본압력 Pst로 하여 검출한다. 단 복수의 도체범프가 있는 경우, 그 형상이 완전히 같을 수는 없으므로 게이트 전압 -6V를 인가하였을 때 각 도체범프에 대한 편차가 생기는 것이 일반적이다. 따라서 실측된 게이트 누설전류 Ig의 최소값과 허용범위의 하한값(1 μA)의 차와, 실측된 게이트 누설전류 Ig의 최대값과 허용범위의 상한값(10 μA)의 차가 같아질 때의 압력 P를 기본압력 Pst로 한다. 또 모든 도체범프에서의 게이트 누설전류가 어떻게 해도 허용 범위 내에 들어가지 않을 때에는 상기 범프지지부재는 사용할 수 없다고 판정한다. 단 범프지지부재의 경사 등을 수정하고 나서 다시 교정해도 된다.
다음으로 도 23의 (c)에 도시된 바와 같이 모니터와 웨이퍼 대신 피측정물인 게이트 절연막(3)이 표면에 형성된 실리콘기판(4)을 웨이퍼 스테이지(8) 상에 설치 하고 범프지지부재(1)와 웨이퍼 스테이지(8) 사이의 공간을 감압한다. 이 때 압력센서(60)의 검출값이 되는 범프지지부재(1)와 웨이퍼 스테이지(8) 사이의 공간의 압력값이 도 23의 (b)에 도시한 단계에서 교정한 기본압력 Pst에 상당하는 압력이 될 때까지 감압한다.
상술한 방법은 상기 형태 중 감압기구를 구비한 실시예의 전부에 적용할 수 있다. 단 예를 들어 제 1 실시예와 같이(도 3 참조) 감압기구 등의 압력자체를 제어하는 기구가 없고, 범프지지부재와 웨이퍼의 종방향이 상대적인 위치관계를 제어하는 기구밖에 구비하고 있지 않은 장치에 대해서는 상술한 방법으로 적정한 압력을 직접 교정할 수 없다.
따라서 압력 P를 직접 교정하는 대신 범프지지부재의 강하량을 교정함으로써 간접적으로 압력 P를 교정하는 순서에 대하여 이하에 설명하기로 한다. 이 예에서는 압력 P의 교정시에 종방향에서의 범프지지부재와 웨이퍼 스테이지의 종방향의 상대적인 위치관계(도 26에 도시한 접근량 δ)를 판단기준으로 하고 있다. 즉 도 26에 도시한 헤르츠공식에서 알 수 있는 바와 같이 접촉면적은 반경 a에 의해서 정해지고, 곡률반경이 일정하다고 가정하면 반경 a는 압력 P에 의해 정해진다. 한편 수학식 3에 기술되는 압력 P와 접근량 δ의 상관관계를 이용하면 접근량
Figure 112001005900098-pat00042
에서 압력 P가 구해진다. 따라서 도체범프와 게이트 절연막이 접촉한 위치로부터의 범프지지부재의 강하량(즉 접근량 δ)을 교정함으로써 간접적으로 압력 P를 교정할 수 있다.
구체적으로는 게이트 전압 -6V를 인가하였을 때의 게이트 누설전류 Ig가 5 μA가 되는 강하량을 기본적인 제로위치에 설정하고, 그 상하에 하한값 1 μA와 상한값 10 μA를 설정한다. 그리고 도체범프에 게이트 전압 Vg로서 -6V를 인가한 상태로 게이트 누설전류 Ig를 측정하고, 도체범프와 게이트 절연막이 접촉한 위치로부터 게이트 누설전류 Ig가 기준값(5μA)에 도달할 때까지 범프지지부재를 하강시킨 거리(접근량 δ)를 기본강하량 δst로 하여 산출한다. 단 복수의 도체범프가 있는 경우 그 형상이 완전히 같을 수 없으므로 게이트전압 -6V를 인가하였을 때 각 도체범프에 대한 편차가 생기는 것이 일반적이다. 따라서 실측된 게이트 누설전류 Ig의 최소값과 허용범위의 하한값 1 μA의 차와 실측된 게이트 누설전류 Ig의 최대값과 허용범위의 상한값 10 μA의 차가 같아질 때의 강하량을 기본강하량 δst로 한다.
그리고 단계 ST3에서의 실측시에는 측정대상의 실리콘기판 상의 게이트 절연막에 범프지지부재의 도체범프가 접촉한 위치로부터 상기 교정으로 구한 기본 강하량 δst만큼 범프지지부재를 하강시키고 그 위치에서 도체범프에 테스트용 게이트 전압 Vg (-6V일 필요는 없다)를 인가한다.
이상 설명한 직접 압력을 교정하는 방법 및 강하량으로부터 간접적으로 압력을 교정하는 방법 중 어느 것에서도 압력 P의 교정은 도체범프와 게이트 절연막의 적정한 접촉면적(게이트 면적)을 실현하기 위한 처리에 지나지 않으므로 실측용 게이트 절연막의 재질이나 두께가 교정에 이용한 열산화막의 재질, 두께와 일치할 필요는 없다.
또 도체범프의 수명이나 정밀도를 확인하기 위해 상술한 열산화막을 갖는 모 니터와 웨이퍼를 이용할 수 있다. 예를 들어 열산화막 위에 각 도체범프를 접촉시키고 나서 범프지지부재를 강하량만큼 하강시켜 도체범프에 게이트 전압 Vg로서 -6 V를 인가하였을 때 각 도체범프에 대하여 생기는 게이트 누설전류 Ig가 어느 것이나 도 22에 도시한 허용범위의 하한값 1 μA와 상한값 10 μA 사이에 들어가면 사용가능하다고 판정하고, 강하량을 어떻게 설정하더라도 모든 도체범프에 대한 게이트 누설전류값이 도 22에 도시한 허용 범위 내에 들어가지 않으면 도체범프의 사용수명이 다했다고 판정한다.
도 21은 본 실시예의 절연막의 평가장치를 이용하여 압력을 교정하고 나서 도체범프, 게이트 절연막 및 실리콘기판에 의해 구성되는 MIS 구조에 대하여 게이트 전압 Vg을 실온에서 인가하고, TDDB 시험을 한 결과 얻어진 데이터를 도시한 도면이다. 도 21에서 횡축은 게이트 전압 Vg을 인가하였을 때로부터의 경과시간(s)을 나타내고, 종축은 게이트 누설전류(A)를 나타낸다. 도 21에서의 게이트 누설전류 Ig가 급격히 증대할 때가 게이트 절연막의 파괴시이다. 여기에서 게이트 절연막으로서 두께가 3.3nm인 Si3N4/SiON 적층막을 이용하여 기판온도가 100℃, 게이트 전극 -3.4V의 조건으로 TDDB 타이밍된 Sn을 행한다. 도 21에 도시된 바와 같이 게이트 전류밀도 Dg의 편차가 작기 때문에 안정된 조건으로 TDDB 시험 등의 전기적 특성을 평가할 수 있는 것을 알 수 있다.
또 본 실시예에서는 두께가 4nm인 열산화막에 대하여 교정기준을 설치하였지만, 교정기준은 이것에 한정되는 것은 아니고, 압력에 따른 도체범프와 웨이퍼(반 도체기판) 상의 절연막(게이트 절연막)과의 접촉면적으로부터 적정한 압력을 전류·전압특성으로 파악할 수 있는 것이면 된다.
또 본 실시예에서는 TDDB 측정 전에 1회 교정하고, 그 후는 교정을 하는 일없이 TDDB 시험을 하고 있지만, 제 2 실시예에서 나타내는 측정점을 이동하는 경우에서는 측정 전마다 매회 교정하는 방법이거나 또는 같은 웨이퍼의 경우에 한번 교정하고 나서 단숨에 각 점을 측정하는 방법이라도 동일한 효과가 얻어진다.
또 교정후의 절연막의 평가 종류에 관해서는 본 실시예의 TDDB 시험에 한정되는 것은 아니고 후술하는 MIS 구조에 관한 각종 평가를 할 수 있다.
또 압력을 교정하는 방법으로서 실리콘 웨이퍼 이외의 재료로 된 웨이퍼를 이용해도 본 실시예와 동일한 효과를 얻을 수 있다.
(제 8 실시예)
다음으로 도 24는 제 8 실시예에서의 절연막의 평가장치의 구성을 도시한 단면도이다.
본 실시예에서는 도 9에 나타내는 구성에 덧붙여서 웨이퍼 스테이지(8)에 실리콘기판(4)을 가열하기 위한 히터(61)가 내장되어 있는 점이 특징이다. 즉 기판가열기구인 히터(61)로 실리콘기판(4)의 온도를 예를 들어 100℃로 유지하면서 게이트 절연막(3)을 특성평가하도록 구성되어 있다. 이와 같이 실리콘기판(4)을 가열함으로써 게이트 절연막(3)의 특성에 관한 가속시험을 하는 것이 가능하게 된다. 또 일반적으로 탄성율은 온도에 따라 변화하므로 도체범프(2)의 탄성율을 도체범프(2)와 게이트 절연막(3)의 접촉면적을 안정되게 적정한 범위로 유지할 수 있는 값으로 조정하는 것도 가능하게 된다.
또 도 25는 본 실시예의 변형예에서의 절연막의 평가장치의 구성을 도시한 단면도이다. 도 25에 도시된 바와 같이 이 변형예의 평가장치는 도 7에 도시한 절연막의 평가장치에 덧붙여서 범프지지부재(11)에 히터(62)를 내장하고 있다. 이 변형예의 절연막의 평가장치에 의해서도 도 24에 도시한 평가장치와 같은 효과를 발휘할 수 있다.
(제 9 실시예)
본 실시예에서는 계측장치나 압력의 인가방법은 상기 제 1∼제 8 실시예의 장치 또는 방법을 이용한다. 그리고 본 실시예에서는 측정을 위해 사용하는 범프수효를 줄이기 위해 웨이퍼와 범프지지부재를 상대적으로 회전시킨다.
도 27은 본 발명의 제 9 실시예에서의 평가장치의 주요부를 개념적으로 도시한 사시도이다. 도 27에 도시된 바와 같이 본 실시예에서는 회전 가능하게 구성된 웨이퍼 스테이지(108)를 이용하고, 도 7, 도 12, 도 15, 도 16, 도 18 및 도 25에 도시한 구조의 범프지지부재(11)를 이용한다. 그리고 범프지지부재(11)를 고정한 상태로 웨이퍼 스테이지(108)를 임의의 각도 θ씩 회전시켜 각 부위에서의 게이트 누설전류를 측정하도록 구성되어 있다. 도 27에는 도시하지 않지만, 도 7, 도 12, 도 15, 도 16, 도 18 및 도 25에 도시된 바와 같은 O링(17)이 범프지지부재(11)와 게이트 절연막(4) 사이에 개재하게 된다. 그리고 도시되어 있지 않은 진공배관이나 진공펌프에 의해 범프지지부재(11)와 게이트 절연막(4) 사이의 공간을 감압하도록 구성되어 있다. 단 도 4 등에 도시한 O링(7)이 설치되어 있어도 되고, 도 3에 도시 된 바와 같이 O링이 설치되지 않은 구조라도 된다.
도 28은 제 9 실시예에서의 평가방법의 순서를 도시한 플로우차트이다. 우선 단계 ST11에서 측정대상인 절연막 막부착 웨이퍼(도 27에 도시한 실리콘산화막으로 이루어지는 게이트 절연막(3)이 설치된 실리콘기판(4))을 웨이퍼 스테이지(108) 상에 실어 도체범프와 게이트 절연막 사이에 압력을 인가한다(웨이퍼의 로드). 이 때 도체범프와 게이트 절연막 사이의 접촉면적이 원하는 범위에 있도록 압력을 교정한다. 이 교정은 이미 설명한 바와 같이 임의의 압력을 인가하여 소정의 게이트 전압을 인가하였을 때에 생기는 게이트 누설전류가 상기 테스트에서의 MIS 구조의 게이트 면적(접촉면적)이 적정 범위 내에 있다고 하였을 때의 게이트 누설전류의 범위 내에 있는지의 여부 등을 조사하여 행해진다.
그 후 단계 ST12에서 절연막의 누설특성이나 TDDB 등의 전기특성을 해석(계측)한다. 그리고 단계 ST13에서 n회 계측을 할 것인지의 여부를 판별한다. 이 때 n회의 계측에 의해 웨이퍼 상의 모든 원하는 측정부위에 도체범프가 접촉하도록 설정되어 있다. 그리고 단계 ST13에서의 판별결과가 아니오(NO)이면, 단계 ST14에서 웨이퍼 스테이지를 임의의 각도 α만큼 회전시키고 나서 단계 ST12로 되돌아간다. 이와 같이 계측과 웨이퍼 스테이지의 회전을 반복하여 원하는 모든 부위에서의 게이트 누설전류(I-V 특성)가 측정되면 단계 ST15로 진행하고 제어를 종료한다.
도 29, 도 30은 각각 범프지지부재(11)에서의 도체범프(2)의 배치패턴의 예를 도시한 평면도이다.
도 29에 도시한 범프지지부재(11)에는 64개의 도체범프(2)가 원주를 8등분 한 위치의 반경방향에 8개씩 방사상 등간격으로 배치되고, 도체범프(2)의 배치 패턴이 8회 대칭인 패턴으로 되어 있다. 따라서 360°(2π)를 대칭성의 수로 나눈 값인 각도 θ(45°)만큼 웨이퍼 스테이지가 회전하면 이미 별도의 도체범프(2)에 의해 계측된 위치에 각 도체범프(2)가 도달한다. 따라서 웨이퍼 스테이지(108)를 각도 α씩 n회 회전시키면 합계의 회전각이 θ에 도달하도록 계측회수 n을 정해둔다. 이와 같이 계측회수 n을 정해 두면 초기위치에서의 계측에 덧붙여서 웨이퍼 스테이지를 각도 α씩 (n-1)회 회전시키고, 또 게이트 누설전류(I-V 특성)를 측정함으로써 원하는 모든 부위에서의 게이트 누설전류를 계측하게 된다. 즉 도 28의 플로우차트에 도시한 단계 ST13의 판별은 이것을 의미한다. 또 도 29에서는 웨이퍼의 직경이 8인치 정도인 데 대하여 직경이 수10㎛ 크기의 도체범프(2)가 상대적으로 크게 그려져 있다. 따라서 범프지지부재(11)의 중심부근에 배치되어 있는 도체범프(2)의 측정영역이 웨이퍼 스테이지(108)의 45°의 회전 사이에 오버랩되는 일은 없다.
본 실시예에서는 범프지지부재(11)에서의 동단범프(2)의 수는 적더라도 웨이퍼 스테이지의 회전에 의해 많은 개소에서의 평가가 가능하게 된다. 일반적으로 도체범프(2)의 직경의 편차는 ±5㎛ 정도로 억제할 수 있다고 하지만, 도체범프(2)의 수를 적게 함으로써 도체범프(2)의 크기의 편차도 작아지므로 측정정밀도가 더욱 향상된다.
한편 도 30에 도시한 범프지지부재(11)에는 44개의 도체범프(2)가 원주를 16등분한 위치의 반경방향에 4개, 3개 또는 2개씩 방사상으로 배치된다. 이 경우에는 웨이퍼 스테이지(108)를 ±7.5°만큼 2회 회전시키면 합계 132점(44 ×3)에서의 계측이 가능하게 된다. 이 예에서는 범프지지부재(11)의 중심점 부근에서의 도체범프(2)의 단위면적당 수와 범프지지부재의 둘레 부근에서의 도체범프(2)의 단위면적당 수가 거의 같다. 즉 도 29에 도시된 바와 같이 도체범프(2)가 배치된 경우에는 범프지지부재(11)의 중심점 부근에서의 도체범프(2)의 배치밀도가 높고, 범프지지부재(11)의 둘레 부근에서의 도체범프(2)의 배치밀도가 낮으므로 범프와 절연막 사이의 접촉압력이 웨이퍼의 중심점 부근에서 작고, 웨이퍼의 둘레 부근에서 크다는 불균일함이 생긴다. 이에 대하여 도 30에 도시된 바와 같이 도체범프(2)가 배치된 경우에는 범프와 절연막 사이의 접촉압력이 웨이퍼의 전면에서 거의 균일화된다는 이점이 있다.
또 각 도체범프(2)는 전혀 대칭성을 갖지 않도록 배치해도 된다. 그 경우에는 모든 도체범프(2)에 대하여 반경방향의 위치를 다르게 함으로써 웨이퍼 스테이지(108)를 합계회전각이 360°가 되도록 각도 α씩 회전시킬 수 있다. 그 경우에는 매우 많은 개소에서의 계측이 가능하게 된다.
또 범프지지부재(11)에는 도 29, 도 30에 도시한 도체범프(2)에 덧붙여서 이미 설명한 실시예와 같은 더미범프를 설치할 수 있다.
도 31은 본 실시예의 평가장치를 이용하여 실리콘질화막/실리콘산화막의 적층구조를 갖는 절연막의 게이트 누설특성을 평가한 결과를 도시한 도면이다. 도 31의 데이터는 도 30에 도시된 바와 같이 도체범프(2)를 배치한 범프지지부재(11)를 이용하여 웨이퍼 스테이지(108)를 ±7.5°만큼 2회 회전시켜 합계 132점(44 ×3)에 서의 계측을 하여 얻어진 것이다. 도 31에서 횡축은 파괴까지의 시간(수명)을 나타내고, 종축은 고장(고장비율 F)이 생기는 확률의 대수의 대수를 나타낸다. 즉 도 31에 도시된 각 점은 소위 와이블플롯이라 불리우는 것이다. 그리고 실리콘질화막/실리콘산화막의 적층구조로 된 절연막의 SiO2막 환산의 전기적인 두께는 약 2.1nm이고, 이 값은 절연막의 용량으로부터 산출된 것이다. 또 도체범프와 게이트 절연막의 접촉면적은 1OOO㎛2 정도이고, 도체범프에는 -3.4V의 전압이 인가된다.
그 결과 각 측정데이터(와이블플롯)는 거의 1개의 직선 상에 나열되고 와이블플롯의 경사 m은 1.01이 된다. 문헌(T. Nigam et al., IEEE/IRPS 98.62(1998))에 의하면 와이블플롯의 경사 m을 이용함으로써 범프와 절연막 사이의 접촉면적과 실제의 장치에서의 게이트 면적의 면적환산에 의한 수명 추정이 가능하다. 즉 t1을 실제 장치의 추정 수명으로 하고, t2를 범프를 이용하여 계측한 추정 수명으로 하여 A1을 실제 장치의 게이트 면적으로 하고, A2를 범프와 절연막과의 접촉면적(예를 들어 1OOO㎛2 정도)으로 하면 하기의 식
t1 / t2 = (A2 / A1)1/m
에 기초하여 실제의 장치의 수명을 추정할 수 있다.
단 이 예에서는 도체범프를 이용한 게이트 누설전류의 측정으로부터 추정수명 t2가 구해지지 않았지만, t2는 몇개의 게이트 전압값을 인가했을 때의 절연막의 파괴까지에 걸리는 시간으로부터 구하는 값이므로 본 실시예의 게이트 누설전류의 계측을 장시간 행하여 각 전압에서의 수명 t를 구함으로써 주지의 방법을 이용하여 실사용시의 전압에서의 추정수명 t2의 산출이 가능하게 된다.
일반적으로 면적환산을 이용한 수명추정에는 가능한 한 많은 측정데이터가 필요하게 되므로 수많은 범프를 이용한 게이트 누설전류(I-V 특성)를 측정하는 것이 바람직하다. 그런데 1개의 범프지지부재에 수많은 범프를 균일한 형상으로 형성하는 것은 곤란하다. 그런데 본 실시예에 의하면 범프지지부재(11) 상에서의 도체범프(2)의 수는 적더라도 범프지지부재(11)와 웨이퍼 스테이지(108)를 상대적으로 회전시킴으로써 많은 개소에서 도체범프(2)를 이용한 게이트 누설전류의 측정이 가능하게 된다. 특히 웨이퍼 스테이지(108)를 회전시키는 기구는 범프지지부재(11)를 회전시키는 기구보다도 배선 등의 구조가 간소하게 되므로 웨이퍼 스테이지(108)를 회전시킴으로써 측정정밀도를 향상시킬 수 있다.
(제 10 실시예)
도 32는 본 발명의 제 10 실시예에서의 절연막의 평가장치의 구성을 도시한 단면도이다.
본 실시예의 절연막의 평가장치에는 웨이퍼의 누설전류를 각 도체범프의 크기로부터의 면적환산을 하여 해석하는 시스템이 도입되어 있다. 즉 도 4에 도시한 절연막의 평가장치에 덧붙여서 각 도체범프(2)마다 전류를 계측하도록 구성된 전류전압계(151)와, 해석시스템(152)과, 각 도체범프(2)의 게이트 절연막(3)에 대한 접촉면적을 데이터베이스화하여 저장하는 데이터베이스(153)를 구비한다.
여기에서 도체범프(2)의 형성시의 직경의 편차는 10㎛ 이내에 넣을 수 있다. 따라서 각 도체범프(2)의 수가 다소 많더라도 모든 도체범프(2)를 확실히 게이트 절연막(3)에 접촉시키는 것이 가능하다.
또 도체범프(2) 중 일부에 소성변형을 일으키게 하도록 범프지지부재(1)에 하중을 인가해도 된다. 특히 계측을 하기 전에 범프지지부재(1)와 웨이퍼(4)(웨이퍼 스테이지(8)) 사이에 일부의 도체범프(2)를 소성변형시키기 위한 하중을 인가하해 둠으로써 계측시의 각 도체범프(2)의 접촉면적을 안정화시키는 것이 가능하다.
도 33은 제 10 실시예에서의 평가방법의 순서를 도시한 플로우차트이다. 우선 단계 ST21에서 측정대상인 절연막 막부착 웨이퍼(도 32에 도시한 실리콘산화막으로 된 게이트 절연막(3)이 설치된 실리콘기판(4))를 웨이퍼 스테이지(8) 상에 실어 도체범프와 게이트 절연막 사이에 압력을 인가한다(웨이퍼의 로드). 이 때 도체범프와 게이트 절연막 사이의 접촉면적이 원하는 범위에 있도록 압력을 교정한다. 이 교정은 이미 설명한 바와 같이 임의의 압력을 인가하여 소정의 게이트 전압을 인가하였을 때 생기는 게이트 누설전류가 상기 테스트에서의 MIS 구조의 게이트 면적(접촉면적)이 적정범위 내에 있다고 하였을 때의 게이트 누설전류의 범위 내에 있는지의 여부 등을 조사하여 행해진다.
그 후 단계 ST22에서 절연막의 누설특성이나 TDDB 등의 전기 특성의 해석(계측)을 한다. 이 때 계측방법으로서는 상기 각 실시예에서 설명한 각종 방법을 채용할 수 있다. 그리고 단계 ST23에서 데이터베이스(153)의 내용을 넣어 단계 ST24에서 해석시스템(152)에 의해 모든 범프에 대한 측정데이터를 해석한다.
도 34는 도체범프의 개개의 크기를 고려하지 않고 일률적으로 같다고 하였을 때의 I-V 특성의 데이터를 도시한 도면이다. 도 35는 도체범프의 개개의 크기를 고려하였을 때의 I-V 특성의 데이터를 도시한 도면이다.
도 34에 비하면 도 35에서는 I-V 특성의 데이터의 편차가 작게 되어 있다. 도 35에서 I-V 특성의 데이터에 편차가 있는 것은 주로 게이트 절연막의 웨이퍼 상에서의 두께의 편차에 기인하는 것으로 생각된다.
이상과 같이 본 발명에 의해 각 도체범프(2)의 개개의 크기를 데이터베이스화해 두고 게이트 누설전류(I-V 특성)의 측정시에 데이터베이스로부터 각 도체범프(2)의 크기의 데이터를 넣어 면적환산을 하여 실제의 전류밀도를 계산하고 나서 게이트 누설전류를 해석함으로써 측정정밀도를 향상시킬 수 있다.
(그 밖의 실시예)
-평가장치의 구조-
상기 제 1∼제 8 실시예 중 웨이퍼 스테이지를 이동가능하게 한 것에 있어서는 웨이퍼 스테이지는 고정해 두고 범프지지부재를 횡방향으로 이동시키도록 해도 된다. 또 상기 각 실시예에서는 웨이퍼 스테이지를 종방향으로 고정하고 있지만, 범프지지부재를 종방향에 고정하고 웨이퍼 스테이지를 종방향으로 이동시키도록 해도 된다.
-평가의 종류-
상기 각 실시예에서는 게이트 절연막을 평가하는 파라미터로서 I-V 특성, 누설특성 또는 신뢰성(TDDB)을 채용한 예에 대하여 설명하였지만, 본 발명에서의 평가의 종류는 이들에 한정되는 것이 아니다. 즉 본 발명은 기판 내의 도체층과 도 체범프 사이에 게이트 절연막 등의 절연막을 끼워 구성되는 MIS 구조 중의 절연막의 각종 특성을 평가하는 경우에 적용할 수 있다.
이러한 절연막의 특성의 종류로서 상기 I-V 특성, 누설특성, 신뢰성 이외에 예를 들어 절연막의 두께 t, 절연막의 유전율 ε 등이 있다. 예를 들어 직류바이어스에 교류전압을 중첩하여 행해지는 C-V 측정법을 이용하여 절연막의 용량 COx를 알 수 있었다고 하면 ε= Cox ·t의 관계를 이용하여 두께 t가 알고 있는 절연막에 대해서는 유전율 ε(또는 비유전율)을 구하는 것이 가능하게 되어 비유전율을 알고 있는 절연막에 대해서는 두께 t를 측정하는 것도 가능하다.
-평가대상의 절연막의 종류-
또 절연막으로서 실리콘산화막(SiO2막), 실리콘질화막(Si3N4막), 실리콘산질화막(SiON막), 탄탈산화막(Ta2O5막), 지르코니막(ZrO2막), 산화아연막(ZnO막) 등 각종 유전체막이 있고, 어떤 것을 이용해도 된다. 또 절연막이 게이트 절연막으로서 기능하는 것이 아니더라도 특성을 평가할 때 도체범프와 기판 중 도체층에 끼워져 MIS 구조중의 절연막이 되는 것이면 된다.
-도체범프-
상기 실시예에서는 도체범프로서 Au(금)범프를 이용하였지만 본 발명의 도체범프를 구성하는 재료로서 Au 이외의 도체재료를 이용할 수도 있다. 단 도체범프의 재질로서는 전기저항이 작고 절연막보다도 경도가 낮고, 절연막과 접촉시키더라도 반도체소자에 악영향을 주지 않은 것이 바람직하다. 그와 같은 재료로서 Au 이외에 예를 들어 백금(Pt), 팔라듐(Pd), 은(Ag), 동(Cu), 니켈(Ni) 등이 있고 어떤 것을 이용해도 된다.
또 도체범프는 반드시 1종류의 금속 또는 합금으로 구성될 필요는 없다. 예를 들어 니켈 등의 해면체의 골격을 형성한 후 골격 위에 Au 도금을 실시하여 저저항이면서 탄성이 있는 도체범프를 실현할 수도 있다. 이 경우 Au가 니켈 등의 해면체의 간격을 거의 메우고 있어도 되고 빈틈이 있는 상태라도 된다.
또 극박의 절연막을 계측하는 경우에는 도 2에 도시된 바와 같이 도체범프의 크기가 1OOO㎛2 이하인 것이 바람직하고 2OO㎛2 이하인 것이 더욱 바람직하다.
-변형의 예측-
상기 각 실시예에서 각 도체범프(2)의 크기를 개별적으로 측정하는 것이 가능하므로 도 26에 도시한 압력과 변형의 관계를 이용하고 또는 소성변형량을 계산함으로써 각 도체범프의 크기에 따라 범프지지부재와 웨이퍼 스테이지(웨이퍼) 사이에 있는 하중을 인가하였을 때의 변형량, 즉 도체범프와 게이트 절연막 사이의 접촉면적을 도체범프마다 예측하는 것이 가능하다. 이 예측한 접촉면적에 기초하여 상기 각 실시예에서의 평가(I-V 특성의 계측 등)를 행함으로써 평가정밀도를 향상시킬 수 있다.
또한 상기 각 실시예에서 평가(계측)를 하기 전에 범프지지부재와 웨이퍼 스테이지(웨이퍼) 사이에 있는 하중을 인가하여 각 도체범프의 적어도 일부에 소성변형을 일으켜 그 소성변형 후의 각 도체범프의 평탄화된 상면의 면적을 측정할 수도 있다. 그리고 소성변형한 도체범프의 상면의 면적으로부터 계측시의 도체범프와 게이트 절연막 사이의 접촉면적을 예측할 수 있다. 그 후 게이트 누설전류를 계측한 데이터로부터 I-V 특성 등을 산출할 때 예측한 각 도체범프 개개의 접촉면적을 이용하여 높은 정밀도로 전류밀도를 계산할 수 있으므로 평가정밀도가 향상된다.
본 발명에 의하면, 도체범프와 기판의 도체층과 그 위의 절연막으로 미세면적의 MIS 구조를 형성하여 평가하도록 하였으므로 초박막화된 절연막에 대한 특성이나 막두께를 높은 정밀도로 평가하기 위한 절연막 평가장치 또는 평가방법을 제공할 수 있다.

Claims (43)

  1. 반도체 기판 내의 도체층 위에 형성된 절연막의 특성 또는 치수를 평가하는 방법으로서,
    적어도 하나의 도체범프와 이 도체범프에 접속되는 배선을 갖는 측정용 부재를 상기 도체범프와 상기 절연막을 서로 대향시켜 상기 기판 상에 설치하는 단계 (a)와,
    상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조를 구성하는 단계 (b)와,
    상기 도체범프와 상기 도체층 사이에 전기적 스트레스를 인가함으로써 상기 절연막의 특성 또는 치수를 평가하는 단계 (c)를 포함하는 것을 특징으로 하는 절연막의 평가방법.
  2. 제 1항에 있어서,
    상기 단계 (c)에서는 상기 절연막의 누설특성을 평가하는 것을 특징으로 하는 절연막의 평가방법.
  3. 제 1항에 있어서,
    상기 단계 (c)에서는 상기 절연막의 상기 전기적 스트레스 하에서의 신뢰성을 평가하는 것을 특징으로 하는 절연막의 평가방법.
  4. 제 1항에 있어서,
    상기 단계 (c)에서는 상기 절연막의 전류-전압특성을 평가하는 것을 특징으로 하는 절연막의 평가방법.
  5. 제 1항에 있어서,
    상기 단계 (c)에서는 상기절연막의 유전율을 평가하는 것을 특징으로 하는 절연막의 평가방법.
  6. 제 1항에 있어서,
    상기 단계 (c)에서는 상기 절연막의 두께를 평가하는 것을 특징으로 하는 절연막의 평가방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 단계 (b)에서는 상기 기판과 상기 측정용 부재 사이의 공간의 압력을 감압함으로써 상기 도체범프와 상기 절연막을 상대적으로 누르는 것을 특징으로 하는 절연막의 평가방법.
  8. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 단계 (b)에서는 상기 도체범프와 상기 절연막의 접촉면적이 소정범위에 들어가도록 상기 도체범프와 절연막의 압력을 제어하는 것을 특징으로 하는 절연막 의 평가방법.
  9. 제 8항에 있어서,
    상기 압력의 제어는 상기 측정용 부재와 상기 기판의 상대적인 거리에 의해 제어하는 것을 특징으로 하는 절연막의 평가방법.
  10. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 단계 (c)에서는 상기 기판 또는 측정부재 중 적어도 어느 한쪽을 가열하면서 평가하는 것을 특징으로 하는 절연막의 평가방법.
  11. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 단계 (a) 전에 상기 도전체 범프와 상기 절연막 사이의 상기 접촉면적을 소정범위 내로 하기 위한 압력을 교정하는 단계 (d)를 추가로 포함하는 것을 특징으로 하는 절연막의 평가방법.
  12. 제 11항에 있어서,
    상기 압력의 교정은 제 2의 도체층 위에 제 2의 절연막을 갖는 제 2의 기판을 이용하여 상기 제 2의 절연막 상에 상기 측정부재의 도체범프를 접촉시킴으로써 행해지는 것을 특징으로 하는 절연막의 평가방법.
  13. 제 11항에 있어서,
    상기 압력의 교정은 상기 제 2의 절연막의 특성을 평가함으로써 행해지는 것을 특징으로 하는 절연막의 평가방법.
  14. 제 13항에 있어서,
    상기 제 2 절연막의 평가는 상기 제 2 절연막의 누설전류를 검출함으로써 행해지는 것을 특징으로 하는 절연막의 평가방법.
  15. 제 11항에 있어서,
    상기 단계 (c) 후에 상기 도체범프와 상기 절연막을 비접촉상태로 한 후 상기 측정용 부재와 상기 기판을 상대적으로 이동시키는 단계 (e)를 추가로 포함하며,
    상기 단계 (e)부터 상기 단계 (d)까지의 조작을 여러번 반복하는 것을 특징으로 하는 절연막의 평가방법.
  16. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 단계 (a) 전에 상기 각 도체범프의 크기를 개별적으로 저장한 데이터베이스를 준비하는 단계 (f)를 추가로 포함하며,
    상기 단계 (c)에서는 상기 데이터베이스로부터 각 도체범프의 크기의 데이터를 인출하여 상기 각 도체범프의 개개의 크기에 기초하여 상기 절연막의 특성 또는 치수를 평가하는 것을 특징으로 하는 절연막의 평가방법.
  17. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 단계 (a) 전에 상기 각 도체범프의 크기의 데이터로부터 상기 단계 (b)에서의 각 도체범프의 변형을 예측하여 각 도체범프의 변형에 의한 도체범프와 절연막 사이의 접촉면적을 개별적으로 저장한 데이터베이스를 준비하는 단계 (g)를 추가로 포함하고,
    상기 단계 (c)에서는 상기 데이터베이스로부터 각 도체범프의 절연막과의 사이에서의 접촉면적의 데이터를 인출하여 상기 각 도체범프의 접촉면적에 기초하여 상기 절연막의 특성 또는 치수를 평가하는 것을 특징으로 하는 절연막의 평가방법.
  18. 제 17항에 있어서,
    상기 단계 (g)에서는 상기 측정용 부재와 상기 기판 사이에 상기 복수의 도체범프의 적어도 일부가 소성변형하도록 압력을 가한 후 압력을 제거하고 나서 상기 각 도체범프의 소성변형 후의 상면의 면적을 측정하여 이 면적으로부터 상기 단계 (b)에서의 각 도체범프의 변형을 예측하는 것을 특징으로 하는 절연막의 평가방법.
  19. 반도체 기판 내의 도체층 상에 형성된 절연막의 특성 또는 치수를 평가하기 위한 절연막 평가장치로서,
    적어도 1개의 도체범프와 이것에 접속되는 배선을 갖는 측정용 부재와,
    상기 도체범프와 상기 절연막의 상대적인 압압력(押壓力)을 소정범위 내로 조정하기 위한 압압력조정수단을 구비하며,
    상기 절연막의 평가를 행할 때는, 상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조가 구성되어 있는 것을 특징으로 하는 절연막 평가장치.
  20. 제 19항에 있어서,
    상기 기판 또는 측정용 부재를 가로방향으로 이동시키기 위한 이동수단을 추가로 구비하는 것을 특징으로 하는 절연막 평가장치.
  21. 제 19항에 있어서,
    상기 기판 또는 측정용 부재를 상대적으로 회전시키기 위한 이동수단을 추가로 구비하는 것을 특징으로 하는 절연막 평가장치.
  22. 제 19항 내지 제 21항 중 어느 한 항에 있어서,
    상기 압압력조정수단은 상기 기판과 상기 측정용 부재 사이의 공간의 압력을 감압하는 기구를 갖는 것을 특징으로 하는 절연막 평가장치.
  23. 제 19항 내지 제 21항 중 어느 한 항에 있어서,
    상기 도체범프는 상기 절연막보다 경도가 낮은 재료로 구성되는 것을 특징으로 하는 절연막 평가장치.
  24. 제 19항 내지 제 21항 중 어느 한 항에 있어서,
    상기 도체범프의 치수는 상기 압압력에 의한 상기 도체범프와 상기 절연막의 접촉면적이 소정값 범위 내에 들어가도록 설정되는 것을 특징으로 하는 절연막 평가장치.
  25. 제 19항 내지 제 21항 중 어느 한 항에 있어서,
    상기 각 도체범프의 치수를 개별적으로 기억하는 기억부와,
    상기 절연막의 특성 또는 치수를 상기 각 도체범프의 치수에 기초하여 연산처리하는 연산부를 추가로 포함하는 것을 특징으로 하는 절연막 평가장치.
  26. 제 19항에 있어서,
    상기 측정용 부재에 특성의 평가에 이용하지 않는 더미 범프를 추가로 갖는 것을 특징으로 하는 절연막 평가장치.
  27. 제 26항에 있어서,
    상기 압압력조정수단은 상기 기판과 상기 측정용 부재 사이의 공간의 압력을 감압하는 기구를 갖는 것을 특징으로 하는 절연막 평가장치.
  28. 제 26항 또는 제 27항에 있어서,
    상기 도체범프는 상기 절연막보다 경도가 낮은 재료로 구성되는 것을 특징으로 하는 절연막 평가장치.
  29. 제 26항 또는 제 27항에 있어서,
    상기 도체범프 및 더미범프의 치수는 상기 압압력에 의한 상기 도체범프와 상기 절연막의 접촉면적이 소정범위 내에 들어가도록 설정되는 것을 특징으로 하는 절연막 평가장치.
  30. 반도체기판 상에 형성된 절연막의 특성을 평가하기 위한 절연막 평가장치로서,
    기단(基端)에서 고정되고, 선단부의 하면에 적어도 하나의 도체범프를 탑재한 적어도 하나의 캔틸레버와, 상기 도체범프에 접속되는 배선을 갖는 측정용 부재와,
    상기 캔틸레버의 변위량에 따라서 상기 도체범프와 상기 절연막의 상대적인 압압력을 소정범위 내로 조정하기 위한 압압력조정수단을 구비하며,
    상기 절연막의 평가를 행할 때는, 상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조가 구성되어 있는 것을 특징으로 하는 절연막 평가장치.
  31. 제 30항에 있어서,
    상기 압압력조정수단은 상기 기판과 상기 측정용 부재 사이의 공간의 압력을 감압하는 기구를 갖는 것을 특징으로 하는 절연막 평가장치.
  32. 제 30항 또는 제 31항에 있어서,
    상기 도체범프는 상기 절연막보다 경도가 낮은 재료로 구성되는 것을 특징으로 하는 절연막 평가장치.
  33. 제 30항 또는 제 31항에 있어서,
    상기 도체범프의 치수는 상기 압압력에 의한 상기 도체범프와 상기 절연막의 접촉면적이 소정범위 내에 들어가도록 설정되는 것을 특징으로 하는 절연막 평가장치.
  34. 반도체 기판 내의 도체층 위에 형성된 절연막의 특성을 평가하기 위한 절연막 평가장치로서,
    적어도 하나의 도체범프와 상기 도체범프에 접속되는 배선을 갖는 측정용 부재와,
    기단에서 회동 가능하게 지지된 막대형 부재와,
    상기 막대형 부재 선단부의 상기 절연막 표면을 따르는 이동량을 검출하는 이동량 검출수단과,
    상기 이동량 검출수단의 검출값에 따라 상기 도체범프와 상기 절연막의 압압력을 소정범위 내로 조정하기 위한 압압력조정수단을 구비하며,
    상기 절연막의 평가를 행할 때는, 상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조가 구성되어 있는 것을 특징으로 하는 절연막 평가장치.
  35. 제 34항에 있어서,
    상기 이동량 검출수단은 상기 막대형 부재의 선단의 이동량을 광학적으로 검출하도록 구성되는 것을 특징으로 하는 절연막 평가장치.
  36. 제 34항 또는 제 35항에 있어서,
    상기 압압력조정수단은 상기 기판과 상기 측정용 부재 사이의 공간의 압력을 감압하는 기구를 갖는 것을 특징으로 하는 절연막 평가장치.
  37. 제 34항 또는 제 35항에 있어서,
    상기 도체범프는 상기 절연막보다 경도가 낮은 재료로 구성되는 것을 특징으로 하는 절연막 평가장치.
  38. 제 34항 또는 제 35항에 있어서,
    상기 도체범프의 치수는 상기 압압력에 의한 상기 도체범프와 상기 절연막의 접촉면적이 소정범위 내에 들어가도록 설정되는 것을 특징으로 하는 절연막 평가장치.
  39. 반도체 기판 위에 형성된 절연막의 특성을 평가하기 위한 절연막 평가장치로서,
    적어도 하나의 도체범프와 상기 도체범프에 접속되는 배선을 갖는 측정용 부재와,
    상기 도체범프와 상기 절연막의 상대적인 압압력을 소정범위 내로 조정하기 위한 압압력조정수단과,
    상기 반도체기판의 이면 상의 절연막을 파괴하여 반도체기판의 이면에 접하도록 구성된 도체 돌기부를 구비한 기판 스테이지를 구비하며,
    상기 절연막의 평가를 행할 때는, 상기 도체범프와 상기 절연막을 접촉시켜서, 상기 도체범프와 상기 반도체 기판 사이에 상기 절연막을 삽입하여 이루어지는 MIS 구조가 구성되어 있는 것을 특징으로 하는 절연막 평가장치.
  40. 제 39항에 있어서,
    상기 도체돌기부는 레늄, 로듐, 니켈, 텅스텐 및 탄탈 중 적어도 어느 하나를 포함하는 재료로 구성되는 것을 특징으로 하는 절연막 평가장치.
  41. 제 39항에 있어서,
    상기 압압력조정수단은 상기 반도체기판과 상기 측정용 부재 사이의 공간의 압력을 감압하는 기구를 갖는 것을 특징으로 하는 절연막 평가장치.
  42. 제 39항 내지 제 41항 중 어느 한 항에 있어서,
    상기 도체범프는 상기 절연막보다도 경도가 낮은 재료로 구성되는 것을 특징으로 하는 절연막의 평가장치.
  43. 제 39항 내지 제 41항 중 어느 한 항에 있어서,
    상기 도체범프의 치수는 상기 압압력에 의한 상기 도체범프와 상기 절연막의 접촉면적이 소정범위 내에 들어가도록 설정되는 것을 특징으로 하는 절연막 평가장치.
KR1020010013876A 2000-03-17 2001-03-17 절연막의 평가방법 및 평가장치 KR100680440B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000076130 2000-03-17
JP??2000-076130 2000-03-17

Publications (2)

Publication Number Publication Date
KR20010092378A KR20010092378A (ko) 2001-10-24
KR100680440B1 true KR100680440B1 (ko) 2007-02-08

Family

ID=18593914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010013876A KR100680440B1 (ko) 2000-03-17 2001-03-17 절연막의 평가방법 및 평가장치

Country Status (3)

Country Link
US (2) US6583640B2 (ko)
KR (1) KR100680440B1 (ko)
TW (1) TW494517B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6763727B2 (en) * 2001-05-18 2004-07-20 The Johns Hopkins University Non-contact technique to monitor surface stress
US6859023B2 (en) * 2001-08-17 2005-02-22 Matsushita Electric Industrial Co., Ltd. Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
US6842029B2 (en) * 2002-04-11 2005-01-11 Solid State Measurements, Inc. Non-invasive electrical measurement of semiconductor wafers
JP2005114461A (ja) * 2003-10-06 2005-04-28 Hitachi Industries Co Ltd 薄膜厚さ測定方法及び装置
US7026837B2 (en) * 2003-12-30 2006-04-11 Solid State Measurements, Inc. Method and apparatus for determining the dielectric constant of a low permittivity dielectric on a semiconductor wafer
US20050225345A1 (en) * 2004-04-08 2005-10-13 Solid State Measurements, Inc. Method of testing semiconductor wafers with non-penetrating probes
US20080290889A1 (en) * 2007-05-24 2008-11-27 Solid State Measurements, Inc. Method of destructive testing the dielectric layer of a semiconductor wafer or sample
US7706988B2 (en) * 2008-03-14 2010-04-27 Blade Energy Partners, Inc. Method for improved crack detection and discrimination using circumferential magnetic flux leakage
DE202010006062U1 (de) * 2010-04-23 2010-07-22 Helmut Fischer GmbH Institut für Elektronik und Messtechnik Messsonde zur zerstörungsfreien Messung der Dicke dünner Schichten
US8289031B1 (en) * 2011-05-16 2012-10-16 Rao Dantam K Apparatus for measuring insulation characteristics of coated steel sheet
US9121684B2 (en) * 2012-01-17 2015-09-01 Kla-Tencor Corporation Method for reducing wafer shape and thickness measurement errors resulted from cavity shape changes
CN104931834B (zh) * 2015-06-25 2017-12-12 桂林理工大学 绕组绝缘试样加速老化寿命实验电磁作用力应力产生方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650918A (en) * 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US6249135B1 (en) * 1997-09-19 2001-06-19 Fujitsu Limited Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage
US6181145B1 (en) * 1997-10-13 2001-01-30 Matsushita Electric Industrial Co., Ltd. Probe card

Also Published As

Publication number Publication date
US20030169065A1 (en) 2003-09-11
TW494517B (en) 2002-07-11
KR20010092378A (ko) 2001-10-24
US6720790B2 (en) 2004-04-13
US6583640B2 (en) 2003-06-24
US20020024351A1 (en) 2002-02-28

Similar Documents

Publication Publication Date Title
KR100680440B1 (ko) 절연막의 평가방법 및 평가장치
US6469537B1 (en) System for testing semiconductor wafers having interconnect with pressure sensing mechanism
US6791344B2 (en) System for and method of testing a microelectronic device using a dual probe technique
US6842029B2 (en) Non-invasive electrical measurement of semiconductor wafers
EP1596212B1 (en) Work function controlled probe for measuring properties of a semiconductor wafer and method of use thereof
US7851793B2 (en) Test structure with TDDB test pattern
US5023561A (en) Apparatus and method for non-invasive measurement of electrical properties of a dielectric layer in a semiconductor wafer
JP2005045216A (ja) フレキシブルメンブレインプローブおよびその使用方法
US20050225345A1 (en) Method of testing semiconductor wafers with non-penetrating probes
US6930502B2 (en) Method using conductive atomic force microscopy to measure contact leakage current
JP3683183B2 (ja) 絶縁膜の評価方法及び評価装置
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
CN1121644A (zh) 探测卡
US8179153B2 (en) Probe apparatus, a process of forming a probe head, and a process of forming an electronic device
US6784000B2 (en) Method for measurement of electromigration in semiconductor integrated circuits
KR20040067794A (ko) 패드를 갖는 반도체장치
US20080290889A1 (en) Method of destructive testing the dielectric layer of a semiconductor wafer or sample
Nagler et al. An Improved Model of Electrical Contact Resistance of Pad-Probe Interaction during Wafer Test
KR100607766B1 (ko) 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법
JP2003332399A (ja) 絶縁膜の評価方法及び評価装置
JP2003347370A (ja) 半導体ウエーハの評価装置及び評価方法
CN101587134A (zh) 垂直式探针卡的探针
KR20210088207A (ko) 압전 소자 프로브 스테이션 탐침
CN115825569A (zh) 测试方法
JPH1197500A (ja) 半導体装置の評価方法，半導体装置の製造工程の管理方法及び記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100129

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee