KR100675401B1 - 동기식 무선 통신 시스템에서의 데이터 송수신 장치 - Google Patents

동기식 무선 통신 시스템에서의 데이터 송수신 장치 Download PDF

Info

Publication number
KR100675401B1
KR100675401B1 KR1020040106769A KR20040106769A KR100675401B1 KR 100675401 B1 KR100675401 B1 KR 100675401B1 KR 1020040106769 A KR1020040106769 A KR 1020040106769A KR 20040106769 A KR20040106769 A KR 20040106769A KR 100675401 B1 KR100675401 B1 KR 100675401B1
Authority
KR
South Korea
Prior art keywords
data
memory
wireless communication
field
communication system
Prior art date
Application number
KR1020040106769A
Other languages
English (en)
Other versions
KR20060068164A (ko
Inventor
원윤재
조진웅
전선도
연규정
이현석
권대길
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020040106769A priority Critical patent/KR100675401B1/ko
Publication of KR20060068164A publication Critical patent/KR20060068164A/ko
Application granted granted Critical
Publication of KR100675401B1 publication Critical patent/KR100675401B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/06—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/002—Mutual synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 동기식 무선 통신 시스템에서의 데이터 송수신 장치로서, 송신되는 데이터 또는 수신되는 데이터를 송신 데이터 영역과 수신 데이터 영역으로 구분하여 저장하되, 비콘 데이터와, 명령 데이터와, 수신 디바이스별 데이터로 나누어 고정 블록 단위로 기록 또는 삭제하는 내부 메모리와, 상기 시스템 전체의 운영을 수행하고 상기 메모리와 외부 호스트 사이의 데이터 통신을 동기에 맞추어서 중개하며 상기 송신 데이터의 생성과 상기 수신 데이터의 삭제를 관리하는 메인 프로세스 블록과, 상기 메인 프로세스 블록의 명령에 의해서 상기 수신 데이터의 생성과 상기 송신 데이터의 삭제를 관리하는 인터럽트 블록을 포함하는 동기식 무선 통신 시스템에서의 데이터 송수신 장치를 제공한다.
본 발명에 따르면, 데이터 버스와의 핸드세이킹(handshaking)뿐 아니라, 무선 통신 모뎀과의 핸드세이킹이 가능하여 동기식 무선 통신 시스템에서 메모리간 데이터 전송시 동기를 맞출 수 있게 되며, 또한 내부 메모리를 송신 데이터 영역 또는 수신 데이터 영역으로 구분하고 송신되는 데이터 또는 수신되는 데이터의 양에 따라서 송신 데이터 영역 또는 수신 데이터 영역을 데이터의 충돌이 없도록 식별자(descriptor)를 사용하여 고정 블록 단위로 동적으로 할당함으로써 메모리 단편화(fragmentation) 현상을 효과적으로 관리하여 한정된 메모리 공간을 효율적으로 사용할 수 있게 된다.
동기식 무선 통신 시스템, DMA, MAC, 핸드세이킹, 식별자, 내부 메모리, 프로세스, 인터럽트, 메모리 단편화, 고정 블록, 동적 할당, 송신 데이터 영역, 수신 데이터 영역

Description

동기식 무선 통신 시스템에서의 데이터 송수신 장치{DATA TRANSMISSION/RECEPTION APPARATUS FOR SYNCHRONOUS WIRELESS COMMUNICATION SYSTEM}
도 1은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템의 전체 구조도.
도 2는 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 시스템 내부 메모리와 매체 접근 제어기 내의 메모리 사이의 버스 구조도.
도 3은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 매체 접근 제어기와 직접 메모리 액세스 장치와의 인터페이스를 나타내는 도면.
도 4는 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 데이터 송신 시 타이밍도.
도 5는 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 데이터 수신 시 타이밍도.
도 6은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 호스트와 내부 SRAM 사이의 데이터 전송을 나타내는 도면.
도 7은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 식별자와 메모리 블록 구조를 나타내는 도면.
도 8은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 호스트와 내부 SRAM 사이의 데이터 전송시 사용되는 식별자의 예시적인 구성을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
110: CPU 115: 영대기 SRAM
120: 래퍼 125: 중재자 및 디코더
130: 메모리 제어기 135: 플래시 메모리
145: 내부 SRAM 150: 브리지
155a: 타이머 155b: 인터럽트 제어기
155c: GPIO 155d: UART
155e: 와치독 160: 호스트 인터페이스 제어기
160a: DMA 165: PC 카드
165a: USB 기능부 165b: 로칼 버스
170: 호스트 170a: EEPROM
175: DMA 180: MAC
185: PHY 190: 무선 장치
195: 크리스탈 130a: 버스 인터페이스
130b: 버스 요청 130c: 버스 인터페이스
130d: 버스 인터페이스 130e: DMA 요청 및 응답 인터페이스
130f: 인터럽트 요청 175a: RX FIFO 제어기
175b: 메모리 175c: TX FIFO 제어기
175d: 메모리
210: 프로세스 220: 메인 프로세스 블록
225, 235: 식별자 생성/삭제 기능
250: 인터럽트 블록
255, 265: 식별자 생성/삭제 기능
310: 헤더 데이터 320: 비콘 데이터
330: 명령 데이터 340, 350: 수신 디바이스별 데이터
본 발명은 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 관한 것으로, 더욱 구체적으로는 데이터 버스와의 핸드세이킹뿐 아니라, 무선 통신 모뎀과의 핸드세이킹이 가능하여 동기식 무선 통신 시스템에서 메모리간 데이터 전송시 동기를 맞출 수 있게 되며, 또한 내부 메모리를 송신 데이터 영역 또는 수신 데이터 영역으로 구분하고 송신되는 데이터 또는 수신되는 데이터의 양에 따라서 송신 데이터 영역 또는 수신 데이터 영역을 데이터의 충돌이 없도록 식별자를 사용하여 고정 블록 단위로 동적으로 할당함으로써 메모리 단편화 현상을 효과적으로 관리하여 한정된 메모리 공간을 효율적으로 사용할 수 있는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 관한 것이다.
시스템 내의 입출력 장치는 다양하고 서로 전송속도가 차이가 나며 데이터 형식과 길이가 다르기 때문에, 일반적으로 이러한 입출력 장치는 직접 시스템 버스에 접속되지 않고 제어 장치를 경유하여 접속된다. 직접 메모리 액세스 장치는 이러한 입출력장치와 기억장치(메모리) 사이의 전송을 CPU의 개입없이 인터페이스하는 장치의 일종이다.
직접 메모리 액세스 장치를 사용한 메모리와 입출력 장치 사이의 데이터 전송 과정을 살펴보면 다음과 같다. CPU는 직접 메모리 액세스 장치 제어기에 전송 명령을 보내고, 직접 메모리 액세스 장치는 CPU로 버스 요청 신호를 보낸다. CPU는 이 신호에 대응하여 버스 사용 허가 신호를 보내고, 직접 메모리 액세스 장치는 메모리에서 데이터를 읽어 입출력 장치에 전송하게 된다. 전송할 데이터가 남아 있는 경우 위의 과정을 반복하게 되며, 전송할 데이터가 없는 경우 CPU에 전송이 완료되었다는 신호를 보냄으로써 직접 메모리 액세스 장치를 사용한 데이터 전송이 종료하게 된다.
이러한 종래의 직접 메모리 액세스 장치는 단지 데이터 버스와의 핸드세이킹만이 이루어지기 때문에 고속의 동기식 무선 통신 모뎀에서 무선 통신 동기에 맞추어 메모리 간 데이터 전송을 하는 것이 어렵다.
또한 동기식 무선 통신 시스템의 내부 메모리의 경우 한정된 메모리 영역에 시스템에 대한 운영 및 수신 및 송신에 필요한 데이터를 저장하게 되므로 특히 동 기식의 경우 불규칙적으로 인터럽트가 발생하게 되며 또한 메모리 단편화현상 때문에 한정된 내부 메모리 자원을 효과적으로 관리하기 위한 방안에 대해서 필요성이 커지고 있다.
본 발명의 목적은 데이터 버스와의 핸드세이킹뿐 아니라, 무선 통신 모뎀과의 핸드세이킹이 가능하여 동기식 무선 통신 시스템에서 메모리간 데이터 전송시 동기를 맞출 수 있게 되며, 또한 내부 메모리를 송신 데이터 영역 또는 수신 데이터 영역으로 구분하고 송신되는 데이터 또는 수신되는 데이터의 양에 따라서 송신 데이터 영역 또는 수신 데이터 영역을 데이터의 충돌이 없도록 식별자를 사용하여 고정 블록 단위로 동적으로 할당함으로써 메모리 단편화 현상을 효과적으로 관리하여 한정된 메모리 공간을 효율적으로 사용할 수 있는 동기식 무선 통신 시스템에서의 데이터 송수신 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 동기식 무선 통신 시스템에서의 데이터 송수신 장치로서, 송신되는 데이터 또는 수신되는 데이터를 송신 데이터 영역과 수신 데이터 영역으로 구분하여 저장하되, 비콘 데이터와, 명령 데이터와, 수신 디바이스별 데이터로 나누어 고정 블록 단위로 기록 또는 삭제하는 내부 메모리와, 상기 시스템 전체의 운영을 수행하고 상기 메모리와 외부 호스트 사이의 데이터 통신을 동기에 맞추어서 중개하며 상기 송신 데이터의 생성과 상기 수신 데이터의 삭제를 관리하는 메인 프로세스 블록과, 상기 메인 프로세스 블록의 명령에 의해서 상기 수신 데이터의 생성과 상기 송신 데이터의 삭제를 관리하는 인터럽트 블록을 포함하는 동기식 무선 통신 시스템에서의 데이터 송수신 장치를 제공한다.
본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 상기 메인 프로세스 블록과 상기 인터럽트 블록은, 상기 송신되는 데이터 또는 상기 수신되는 데이터 중 어느 한쪽의 데이터가 상대적으로 많아지면 동적으로 상기 송신 데이터 영역 또는 상기 송신 데이터 영역에 데이터를 저장하는 것이 바람직하다.
또한 본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 상기 메인 프로세스 블록과 상기 인터럽트 블록은, 한정된 내부 메모리 영역 내에서 메모리 단편화(fragmentation) 현상을 효과적으로 관리하기 위하여 상기 내부 메모리의 각 송신 데이터 영역 또는 수신 데이터 영역에 고정 블록 단위로 접근하여 데이터를 저장하는 것이 바람직하다.
본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 상기 인터럽트 블록이 수신되는 데이터의 양이 증가하여 수신 데이터를 저장할 때, 상기 메인 프로세스 블록이 상기 송신 데이터 영역에 데이터를 기록하는 경우이면, 상기 인터럽트 블록은 데이터 충돌을 피하기 위해서 상기 송신 데이터 영역에 접근하지 않는 것이 바람직하다.
또한 본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 상기 메인 프로세스 블록과 상기 인터럽트 블록은, 상기 내부 메모리의 각 송신 데이터 영역 또는 수신 데이터 영역에 데이터를 고정 블록 단위로 기록 또는 삭제를 수행하기 위하여 데이터의 특성을 구별하기 위한 식별자(Descriptor)를 생 성하는 것이 바람직하다.
또한 본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 내부 메모리는, 데이터의 특성을 구별하기 위한 식별자와, 실제 데이터를 블록 단위로 저장하는 메모리 블록을 포함하는 것이 바람직하다.
삭제
또한 본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 상기 식별자는, 식별자가 나타내는 실제 데이터의 첫 메모리 블록을 나타내는 필드(Startptr)와, 제어 데이터를 나타내는 제어 필드(Control)와, 같은 부류의 다음 식별자 위치를 나타내는 필드(NextDesc)를 포함하는 것이 바람직하다.
또한 본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 상기 제어 필드(Control)는, 호스트에서 전송할 데이터를 관리하기 위한 식별 주소를 나타내는 필드(Data ID)와, 전송 데이터의 길이를 나타내는 필드(Length)와, 전송할 데이터의 스트림 성격을 나타내는 필드(Stream ID)와, 전송할 데이터의 응답 방식을 나타내는 필드(Ack Type)와, 전송할 데이터의 수신측 주소를 나타내는 필드(Destination)와, 전송할 데이터의 순서를 나타내는 필드(Sequence)와, 전송할 데이터의 부류를 나타내는 필드(Frame Type)와, 전송한 데이터의 전송 결과를 나타내는 필드(Result)와, 전송 데이터의 재전송 횟수를 나타내는 필드(# of TX)와, 비콘 데이터의 경우 동일한 데이터의 묶음을 반복해서 전송할 경우가 생 기는데 이러한 경우 전송할 데이터의 묶음을 구별하기 위한 필드(Version)를 포함하는 것이 바람직하다.
또한 본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 상기 시스템 내의 매체 접근 제어기(MAC) 내의 메모리에서 상기 시스템 내의 메모리로 데이터를 전송하는 장치에 대해서 데이터의 전송을 제어하는 RX 제어기와, 상기 RX 제어기에 대한 메모리와, 상기 시스템 내 메모리에서 상기 MAC 내의 메모리로 데이터를 전송하는 장치에 대해서 데이터의 전송을 제어하는 TX 제어기와, 상기 TX 제어기에 대한 메모리를 더 포함하는 것이 바람직하다.
또한 본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 상기 RX 제어기는, 수신제어를 시작하라는 필드(rx_start)와, 상기 무선 통신 시스템으로부터 수신된 데이터의 길이를 나타내는 버스(rx_length[10:0])와, 상기 무선 통신 시스템으로부터 수신이 완료되었음을 나타내는 필드(rx_ok)와, 상기 무선 통신 시스템으로부터 전송이 중단됨을 나타내는 필드(rx_fail)와, 상기 무선 통신 시스템으로부터 수신된 데이터가 상기 MAC 내의 메모리에서 시스템 내의 메모리로 전송 완료됨을 나타내는 필드(rx_xfr_ok)와, 수신제어 완료를 나타내는 필드(rx_end)와, 상기 시스템 내의 메모리가 가득 차서 더 이상 MAC 내의 메모리에서 시스템 내의 메모리로 데이터를 전송할 수 없음을 나타내는 필드(rx_buf_full)와, 상기 MAC 내의 메모리가 가득 차서 더 이상 무선 통신 시스템으로부터 데이터를 수신 받을 수 없음을 나타내는 필드(rx_fifo_full)와, 상기 시스템으로부터 수신된 데이터를 MAC 내의 메모리에 기록하고 있는 있음을 나타내는 필드(en_rx_phy) 와, 수신 데이터에 대한 데이터 버스(rx_data[7:0])를 포함하는 데이터 필드를 사용하여 제어 동작을 수행하는 것이 바람직하다.
또한 본 발명에 따른 동기식 무선 통신 시스템에서의 데이터 송수신 장치에 있어서, 상기 TX 제어기는, 송신제어를 시작하라는 필드(tx_start)와, 송신제어 완료를 나타내는 필드(tx_end)와, 상기 MAC 내의 메모리가 비어 있어 전송할 데이터가 없음을 나타내는 필드(tx_fifo_empty)와, 상기 시스템 내 메모리에서 상기MAC 내의 메모리로 전송된 데이터를 무선 통신 시스템을 통해 전송하고 있음을 나타내는 필드(en_tx_phy)와, 송신 데이터에 대한 데이터 버스(tx_data[7:0])를 포함하는 데이터 필드를 사용하여 제어 동작을 수행하는 것이 바람직하다.
이하, 본 발명의 동기식 무선 통신 시스템에서의 데이터 송수신 장치를 도면을 참조로 하여 보다 구체적으로 설명한다.
도 1은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템 구조를 예시적으로 도시한다.
도 1을 참조로 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템의 예시적인 구조의 각 부분에 대해 간단하게 설명하면 다음과 같다.
CPU(110)는 데이터의 처리를 담당한다. 영대기(zero-wait) SRAM(115)은 메모리 속도를 최적화하여 CPU(110) 대기시간을 최소화한 메모리이다.
래퍼(wrapper, 120)는 통신시 전송 데이터의 캡슐화에 필요한 부가정보를 삽입한다.
중재자 및 디코더(Arbiter& Decoder, 125)는 버스에 접속하려는 각 장치들에 우선순위를 부여하고 데이터를 디코딩한다. 메모리 제어기(130)는 외부의 플래시 메모리(135)와 SRAM(140) 또는 내부 SRAM(145)에 대한 접속을 제어한다.
브리지(Bridge, 150)는 버스를 통하여 각 장치들 간의 데이터 전송을 중개한다. 타이머(155a)는 시스템 클럭을 계산한다. 인터럽트제어기(155b)는 시스템 내부의 인터럽트를 제어한다. GPIO(General Purpose Input/Output Pin, 155c)는 입출력에 사용되는 입출력 핀을 제어하여 키입력을 받거나 특정장치의 제어를 수행한다.
UART(Universal Asynchronous Receiver Transmitter, 155d)는 신호의 전송시 병렬전송을 사용하는 경우 거리가 길어지면 전송이 힘들기 때문에 송신측에서는 이를 직렬신호로 변환하여 전송하고 수신측에서는 전송된 직렬신호를 병렬신호로 변경하는 역할을 한다. 와치독(Watch dog, 155e)은 시스템이 불안정상태에 들어가는지 감시한다.
호스트 인터페이스 제어기(160)는 호스트(170)와의 인터페이스를 수행하고 DMA(160a)는 호스트 인터페이스 제어기(160)와 메모리간의 인터페이스를 수행한다. PC 카드(165), USB 기능(165a) 로칼 버스(165b)는 호스트(170)와 호스트 인터페이스 제어기(160) 간의 관련된 인터페이스를 수행한다. 호스트(170)는 시스템 외부의 장치이고 EEPROM(170a)는 시스템 외부의 기록 및 삭제가 가능한 메모리이다.
DMA(175)는 내부 메모리(145)와 MAC(180)와의 인터페이스를 담당하며, 또한 플래시(135) 또는 SRAM(140)와의 인터페이스를 수행할 수 있다. MAC(180)는 매체접근 제어기이다. PHY(185)는 신호의 물리적 특성을 정한다. 무선장치(190)는 데이터 송수신을 위한 무선 변환을 수행한다.
크리스탈(195)은 시스템 내부의 필요 주파수를 발진한다.
이러한 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에서, 송신 측의 호스트(170)에서 전송되는 데이터는 내부 SRAM(145)에 저장되고 내부 SRAM(145)에 저장된 데이터는 동기에 따라 직접 메모리 액세스 장치(175)에 의해서 MAC(180) FIFO에 전송되고 기저 대역을 통하여 무선으로 전송이 된다. 이 데이터는 수신측에서 기저대역을 통하여 동기에 따라 MAC FIFO에 축적되고 직접 메모리 액세스 장치에 의해 내부 SRAM에 저장이 되며, 이후 수신 측의 호스트로 전송된다.
본 발명에 따른 데이터 송수신 장치는 크게 내부 SRAM(145), 메모리 제어기(130), 호스트 인터페이스 제어기(160), DMA(160a), PC 카드(165), USB 기능부(165a), 로컬 버스(165b)로 구성되어 호스트(170)와 내부 SRAM(145) 사이의 데이터를 전송하는 부분과, 내부 SRAM(145), 메모리 제어기(130), DMA(175), MAC(180), PHY(185)로 구성되어 내부 SRAM(145)과 MAC FIFO 간의 데이터를 전송하는 부분으로 나누어진다.
이하 도 2 내지 도 5를 참조로 내부 SRAM과 MAC FIFO 간의 데이터를 전송하는 부분에 대해서 설명을 하며, 또한 도 6 내지 도 8을 참조로 호스트와 내부 SRAM 사이의 데이터를 전송하는 부분에 대해서 설명한다.
도 2는 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 시스템 내부 메모리와 매체 접근 제어기(MAC) 내의 메모리 사이의 버스 구조도이다.
내부 SRAM과 MAC FIFO 사이의 데이터 전송시 일반적인 직접 메모리 액세스 장치는 단지 데이터 버스와의 핸드세이킹만이 이루어지기 때문에, 고속의 동기식 무선 통신 모뎀에서 무선 통신 동기에 맞추어 메모리 사이의 데이터 전송을 수행하는 것이 용이하지 못하다. 따라서 데이터 버스 와의 핸드세이킹 뿐만 아니라 무선 통신 모뎀과의 핸드세이킹을 위한 직접 메모리 액세스 장치가 필요하게 된다.
도 2에 도시된 바와 같이 DMA(175)는 RX(수신) 장치에 대한 제어기(RX FIFO 제어기, 175a)와 TX(송신) 장치에 대한 제어기(TX FIFO 제어기, 175c)로 나누어지고, 각각 다른 메모리(175c 또는 175d)를 갖는다. 본 발명에서 송신 장치는 시스템 내 메모리에서 MAC 내의 메모리로 데이터를 전송하는 장치를 의미하고, 수신 장치는 MAC 내의 메모리에서 시스템 내 메모리로 데이터를 전송하는 장치를 의미한다.
RX FIFO 제어기(175a) 및 TX FIFO 제어기(175c)는 각각 수신장치 또는 송신장치에서 전송되는 데이터를 제어하는 역할을 한다.
DMA 제어기(130)는 내부에 DMA(175)와의 인터페이스인 버스 인터페이스(130c)와, 버스 요청을 처리하여 도 1에 도시된 중재자(125)로 전송하는 버스 요청(130b)과, AHB 버스와의 인터페이스를 담당하는 버스 인터페이스(130a)를 포함하는 AHB 마스터 인터페이스 및 인터럽트 요청을 처리하는 인터럽트 요청(130f)과, DMA 요청 및 응답을 수행하는 DMA 요청 및 응답 인터페이스(130e)와, AHB 버스와의 인터페이스를 담당하는 버스 인터페이스(130d)를 포함하는 AHB 슬레이브 인터페이스를 포함한다.
또한 내부 SRAM(145)과 DMA 제어기(130) 사이는 AHB(Advanced High- performance Bus) 인터페이스를 통하여 연결이 될 수 있다.
도 3은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 매체 접근 제어기(MAC)와 직접 메모리 액세스(DMA) 장치와의 인터페이스를 나타내는 도면이다.
도시되듯이, MAC(180)와 DMA(175) 장치 모두 송신장치를 위한 신호와 수신 장치를 위한 신호를 포함하고 있다.
송신 장치에 대한 데이터 필드는 송신제어를 시작하라는 필드(tx_start), 송신제어 완료를 나타내는 필드(tx_end), MAC 내의 메모리가 비어 있어 전송할 데이터가 없음을 나타내는 필드(tx_fifo_empty), 시스템 내 메모리에서 MAC 내의 메모리로 전송된 데이터를 무선 통신 시스템을 통해 전송하고 있음을 나타내는 필드(en_tx_phy), 송신 데이터에 대한 데이터 버스(tx_data[7:0])로 구성된다.
수신 장치에 대한 데이터 필드는 수신제어를 시작하라는 필드(rx_start), 무선 통신 시스템으로부터 수신된 데이터의 길이를 나타내는 버스(rx_length[10:0]), 무선 통신 시스템으로부터 수신이 완료되었음을 나타내는 필드(rx_ok), 무선 통신 시스템으로부터 전송이 중단됨을 나타내는 필드(rx_fail), 무선 통신 시스템으로부터 수신된 데이터가 MAC 내의 메모리에서 시스템 내의 메모리로 전송 완료됨을 나타내는 필드(rx_xfr_ok), 수신제어 완료를 나타내는 필드(rx_end), 시스템 내의 메모리가 가득 차서 더 이상 MAC 내의 메모리에서 시스템 내의 메모리로 데이터를 전송할 수 없음을 나타내는 필드(rx_buf_full), MAC 내의 메모리가 가득 차서 더 이상 무선 통신 시스템으로부터 데이터를 수신 받을 수 없음을 나타내는 필드 (rx_fifo_full), 무선 통신 시스템으로부터 수신된 데이터를 MAC 내의 메모리에 기록하고 있는 있음을 나타내는 필드(en_rx_phy), 수신 데이터에 대한 데이터 버스(rx_data[7:0])로 구성된다.
도 4는 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 데이터 송신 시 타이밍도이고, 도 5는 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 데이터 수신 시 타이밍도이다.
도 3에 도시된 매체 접근 제어기(MAC)와 직접 메모리 액세스(DMA) 장치와의 인터페이스와 도 4 및 도 5에 도시된 타이밍도를 통하여 MAC와 DMA 사이의 데이터 송수신을 확인할 수 있다.
이하 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 호스트와 내부 SRAM 사이의 데이터 전송에 대해서 도 6 내지 도 8을 참조로 설명한다.
우선 일반적으로 데이터 버스를 통한 전송은 순차적으로 내부 SRAM을 접근하지만 이와는 다르게 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 호스트와 내부 SRAM 사이의 데이터 전송은 동적으로 내부 SRAM을 송신 데이터를 위한 영역과 수신 데이터를 위한 영역으로 구분하여 관리하게 된다.
도 6은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 호스트와 내부 SRAM 사이의 데이터 전송을 나타내는 도면이다. 도시 되듯이, 내부 SRAM(145)은 송신되는 데이터를 위한 송신 데이터 영역(145a)과 수신되는 데이터를 위한 수신 데이터 영역(145b)으로 구분되어 있다. 이러한 송신 데이터 영역(15a)과 수신 데이터 영역(145b)은 원칙적으로 고정되어 있지만, 송신 데이터 또는 수신 데이터 중 어느 한 데이터의 양이 많아지는 경우, 예컨대 송신 데이터가 많아지는 경우 수신 데이터 영역에 이를 저장할 수 있다.
또한 내부 SRAM(145)으로 접근되는 프로세스(210)는 메인 프로세스 블록(220)과 인터럽트 블록(250)으로 나누어 질 수 있으며, 메인 프로세스 블록(220)에서는 송신 데이터의 생성과 수신 데이터의 삭제를 관리하고 인터럽트 블록(250)은 수신 데이터의 생성과 송신 데이터의 삭제를 관리한다.
메인 프로세스 블록(220)은 송신 데이터의 식별자의 생성과 수신 데이터의 식별자의 삭제를 위한 기능(각각 225, 235)을 포함하며, 인터럽트 블록(250)은 수신 데이터 식별자의 생성과 송신 데이터 식별자의 삭제를 위한 기능(각각 255, 265)을 포함한다.
즉 본 발명에 따르면 메인 프로세스 블록(220)과 인터럽트 블록(250)은 송신 또는 수신 데이터 중 어느 한쪽의 데이터가 상대적으로 많아지면 송수신 데이터에 메모리 영역을 할당할 때 가용한 영역이 많은 쪽에 데이터를 저장할 수 있도록 한다. 즉, 송신 데이터의 양이 수신 데이터의 양보다 많을 경우에는 수신 데이터 영역(145b)으로 할당된 메모리라 할지라도 가용한 송신 데이터 영역(145a)의 크기가 적으므로 동적으로 수신 데이터 영역(145b)에 송신 데이터를 저장할 수 있도록 한다.
본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 동기에 따라 불규칙적으로 인터럽트가 발생하고 이 인터럽트에 의해서 내부 SRAM(145)의 수신 데이터 영역(145b, RX)에 접근하게 된다. 이러한 이유 불규칙적인 인터럽트 때문에, 인터럽트 블록(250)에서는 메인 프로세스 블록(220)에서 접근하는 내부 SRAM(145)의 송신 데이터 영역(145a)을 피해 내부 SRAM(145)에 접근하는 방법이 필요하다.
즉 도 6에서처럼 수신 데이터의 양이 증가하여 인터럽트 블록(250)이 수신되는 데이터를 저장할 때, 메인 프로세스 블록이 송신 데이터 영역(145a)에 데이터를 기록하는 경우라면, 인터럽트 블록(250)은 데이터 충돌을 피하기 위해 송신 데이터 영역(145a)에 접근하지 않는다.
도 7은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 식별자와 메모리 블록 구조를 나타내는 도면이다. 도시되듯이, 시작 주소를 나타내는 데이터인 헤더 데이터(H, 310)와, 데이터 저장시 동기에 맞추어서 데이터를 전송할 수 있도록 비콘(beacon) 데이터(B, 320)와 명령(Command) 데이터(C, 330)와 수신 디바이스별 데이터[S0(340), S1(350) 등]로 나누어 각 메모리 블록에 데이터를 저장한다.
이때, 내부 SRAM(145)의 저장 공간은 데이터의 특성을 구별하기 위한 식별자와 실제 데이터를 블록 단위로 나누어 저장할 수 있게 하는 메모리 블록으로 나누어진다.
예컨대, 비콘 데이터(320)의 경우 해당 식별자(320a)에 의해서 실제 메모리 공간 내에서의 시작 포인터(StartPtr)를 확인하게 되고 해당 메모리 블록(320b)에 비콘 데이터를 저장하게 된다. 또한 식별자(320a)는 하나의 식별자로서 비콘 데이터(320)를 표시할 수 있기 때문에 마지막 신호 필드는 NULL로서 설정된다.
또한 명령 데이터(330) 역시 해당 식별자(330a)에 의해서 실제 메모리 공간 내에서의 시작 포인터(StartPtr)를 확인하게 되고 해당 메모리 블록(330b)에 데이터를 저장하며 메모리 블록(330b)에 의해서 식별된 다음 메모리 블록(330c)에 추가 데이터를 저장하게 된다.
각 수신 디바이스 별 데이터, 예컨대 수신 디바이스 1에 대응되는 데이터(340)는 해당 식별자(340a, 340b, 340c)에 의해서 각 식별자에 따라 실제 메모리 공간 내에서의 시작 포인터(StartPtr)를 확인하게 되고, 예컨대 식별자(340a)에 대응되는 데이터는 해당 메모리 블록(340d 내지 340h)에 데이터를 저장한다.
도 7에서 보는 바와 같이 모든 메모리 블록의 크기는 동일하며 데이터를 저장하기 위해 사용되는 메모리 블록의 개수는 전송할 데이터의 길이에 따라 다르다. 메모리 블록 내에는 다음 메모리 블록의 위치를 나타내는 필드와 데이터의 마지막 블록임을 표시하는 필드가 있다.
즉, 도 7에 도시된 데이터 구조를 취함으로써 고정 길이 블록 단위로 메모리를 관리하게 되어 단편화 현상, 특히 내부 단편화 현상에 대한 효과적인 대처가 가능하다.
식별자는 저장된 데이터의 특성을 나타내는 것으로 동기에 맞추어 데이터를 전송할 때 전송할 데이터를 검색하는 데 사용된다.
도 8은 본 발명에 따른 데이터 송수신 장치를 포함하는 동기식 무선 통신 시스템에 있어서 호스트와 내부 SRAM 사이의 데이터 전송시 사용되는 식별자의 예시적인 구성을 나타내는 도면이다.
도시되듯이, 전체 식별자는, 식별자가 나타내는 실제 데이터의 첫 메모리 블록을 나타내는 필드(Startptr)와, 제어 데이터를 나타내는 제어 필드(Control)와, 같은 부류의 다음 식별자 위치를 나타내는 필드(NextDesc)를 포함하며, 제어 필드(Control)는 호스트에서 전송할 데이터를 관리하기 위한 식별 주소를 나타내는 필드(Data ID), 전송 데이터의 길이를 나타내는 필드(Length), 전송할 데이터의 스트림 성격을 나타내는 필드(Stream ID), 전송할 데이터의 응답 방식을 나타내는 필드(Ack Type), 전송할 데이터의 수신측 주소를 나타내는 필드(Destination), 전송할 데이터의 순서를 나타내는 필드(Sequence), 전송할 데이터의 부류를 나타내는 필드(Frame Type), 전송한 데이터의 전송 결과를 나타내는 필드(Result), 전송 데이터의 재전송 횟수를 나타내는 필드(# of TX), 비콘 데이터의 경우 동일한 데이터의 묶음을 반복해서 전송할 경우가 생기는데 이러한 경우 전송할 데이터의 묶음을 구별하기 위한 필드(Version)를 포함한다.
비록 본 발명이 구성이 예시적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들 예시에 의해 제한되는 것은 아니며, 본 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.
본 발명에 따르면, 데이터 버스와의 핸드세이킹뿐 아니라, 무선 통신 모뎀과 의 핸드세이킹이 가능하여 동기식 무선 통신 시스템에서 메모리간 데이터 전송시 동기를 맞출 수 있게 되며, 또한 내부 메모리를 송신 데이터 영역 또는 수신 데이터 영역으로 구분하고 송신되는 데이터 또는 수신되는 데이터의 양에 따라서 송신 데이터 영역 또는 수신 데이터 영역을 데이터의 충돌이 없도록 식별자를 사용하여 고정 블록 단위로 동적으로 할당함으로써 메모리 단편화 현상을 효과적으로 관리하여 한정된 메모리 공간을 효율적으로 사용할 수 있다.

Claims (12)

  1. 동기식 무선 통신 시스템에서의 데이터 송수신 장치로서,
    송신되는 데이터 또는 수신되는 데이터를 송신 데이터 영역과 수신 데이터 영역으로 구분하여 저장하되, 비콘 데이터와, 명령 데이터와, 수신 디바이스별 데이터로 나누어 고정 블록 단위로 기록 또는 삭제하는 내부 메모리와,
    상기 시스템 전체의 운영을 수행하고 상기 메모리와 외부 호스트 사이의 데이터 통신을 동기에 맞추어서 중개하며 상기 송신 데이터의 생성과 상기 수신 데이터의 삭제를 관리하는 메인 프로세스 블록과,
    상기 메인 프로세스 블록의 명령에 의해서 상기 수신 데이터의 생성과 상기 송신 데이터의 삭제를 관리하는 인터럽트 블록
    을 포함하는 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  2. 제1항에 있어서,
    상기 메인 프로세스 블록과 상기 인터럽트 블록은,
    상기 송신되는 데이터 또는 상기 수신되는 데이터 중 어느 한쪽의 데이터가 상대적으로 많아지면 동적으로 상기 송신 데이터 영역 또는 상기 송신 데이터 영역에 데이터를 저장하는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  3. 제2항에 있어서,
    상기 메인 프로세스 블록과 상기 인터럽트 블록은, 한정된 내부 메모리 영역 내에서 메모리 단편화(fragmentation) 현상을 효과적으로 관리하기 위하여 상기 내부 메모리의 각 송신 데이터 영역 또는 수신 데이터 영역에 고정 블록 단위로 접근하여 데이터를 저장하는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  4. 제2항에 있어서,
    상기 인터럽트 블록이 수신되는 데이터의 양이 증가하여 수신 데이터를 저장할 때, 상기 메인 프로세스 블록이 상기 송신 데이터 영역에 데이터를 기록하는 경우이면, 상기 인터럽트 블록은 데이터 충돌을 피하기 위해서 상기 송신 데이터 영역에 접근하지 않는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  5. 제1항에 있어서, 상기 메인 프로세스 블록과 상기 인터럽트 블록은,
    상기 내부 메모리의 각 송신 데이터 영역 또는 수신 데이터 영역에 데이터를 고정 블록 단위로 기록 또는 삭제를 수행하기 위하여 데이터의 특성을 구별하기 위한 식별자(Descriptor)를 생성하는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  6. (삭제)
  7. 제1항에 있어서 내부 메모리는,
    데이터의 특성을 구별하기 위한 식별자와,
    실제 데이터를 블록 단위로 저장하는 메모리 블록
    을 포함하는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  8. 제5항 또는 제7항에 있어서, 상기 식별자는,
    식별자가 나타내는 실제 데이터의 첫 메모리 블록을 나타내는 필드(Startptr)와,
    제어 데이터를 나타내는 제어 필드(Control)와,
    같은 부류의 다음 식별자 위치를 나타내는 필드(NextDesc)
    를 포함하는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  9. 제8항에 있어서, 상기 제어 필드(Control)는,
    호스트에서 전송할 데이터를 관리하기 위한 식별 주소를 나타내는 필드(Data ID)와,
    전송 데이터의 길이를 나타내는 필드(Length)와,
    전송할 데이터의 스트림 성격을 나타내는 필드(Stream ID)와,
    전송할 데이터의 응답 방식을 나타내는 필드(Ack Type)와,
    전송할 데이터의 수신측 주소를 나타내는 필드(Destination)와,
    전송할 데이터의 순서를 나타내는 필드(Sequence)와,
    전송할 데이터의 부류를 나타내는 필드(Frame Type)와,
    전송한 데이터의 전송 결과를 나타내는 필드(Result)와,
    전송 데이터의 재전송 횟수를 나타내는 필드(# of TX)와,
    비콘 데이터의 경우 동일한 데이터의 묶음을 반복해서 전송할 경우가 생기는데 이러한 경우 전송할 데이터의 묶음을 구별하기 위한 필드(Version)
    를 포함하는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  10. 제1항에 있어서,
    상기 시스템 내의 매체 접근 제어기(MAC) 내의 메모리에서 상기 시스템 내의 메모리로 데이터를 전송하는 장치에 대해서 데이터의 전송을 제어하는 RX 제어기와,
    상기 RX 제어기에 대한 메모리와,
    상기 시스템 내 메모리에서 상기 MAC 내의 메모리로 데이터를 전송하는 장치에 대해서 데이터의 전송을 제어하는 TX 제어기와,
    상기 TX 제어기에 대한 메모리
    를 더 포함하는 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  11. 제10항에 있어서, 상기 RX 제어기는,
    수신제어를 시작하라는 필드(rx_start)와,
    상기 무선 통신 시스템으로부터 수신된 데이터의 길이를 나타내는 버스(rx_length[10:0])와,
    상기 무선 통신 시스템으로부터 수신이 완료되었음을 나타내는 필드(rx_ok)와,
    상기 무선 통신 시스템으로부터 전송이 중단됨을 나타내는 필드(rx_fail)와,
    상기 무선 통신 시스템으로부터 수신된 데이터가 상기 MAC 내의 메모리에서 시스템 내의 메모리로 전송 완료됨을 나타내는 필드(rx_xfr_ok)와,
    수신제어 완료를 나타내는 필드(rx_end)와,
    상기 시스템 내의 메모리가 가득 차서 더 이상 MAC 내의 메모리에서 시스템 내의 메모리로 데이터를 전송할 수 없음을 나타내는 필드(rx_buf_full)와,
    상기 MAC 내의 메모리가 가득 차서 더 이상 무선 통신 시스템으로부터 데이터를 수신 받을 수 없음을 나타내는 필드(rx_fifo_full)와,
    상기 시스템으로부터 수신된 데이터를 MAC 내의 메모리에 기록하고 있는 있음을 나타내는 필드(en_rx_phy)와,
    수신 데이터에 대한 데이터 버스(rx_data[7:0])를 포함하는 데이터 필드를 사용하여 제어 동작을 수행하는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
  12. 제10항에 있어서, 상기 TX 제어기는,
    송신제어를 시작하라는 필드(tx_start)와,
    송신제어 완료를 나타내는 필드(tx_end)와,
    상기 MAC 내의 메모리가 비어 있어 전송할 데이터가 없음을 나타내는 필드(tx_fifo_empty)와,
    상기 시스템 내 메모리에서 상기MAC 내의 메모리로 전송된 데이터를 무선 통신 시스템을 통해 전송하고 있음을 나타내는 필드(en_tx_phy)와,
    송신 데이터에 대한 데이터 버스(tx_data[7:0])를 포함하는 데이터 필드를 사용하여 제어 동작을 수행하는 것인 동기식 무선 통신 시스템에서의 데이터 송수신 장치.
KR1020040106769A 2004-12-16 2004-12-16 동기식 무선 통신 시스템에서의 데이터 송수신 장치 KR100675401B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106769A KR100675401B1 (ko) 2004-12-16 2004-12-16 동기식 무선 통신 시스템에서의 데이터 송수신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106769A KR100675401B1 (ko) 2004-12-16 2004-12-16 동기식 무선 통신 시스템에서의 데이터 송수신 장치

Publications (2)

Publication Number Publication Date
KR20060068164A KR20060068164A (ko) 2006-06-21
KR100675401B1 true KR100675401B1 (ko) 2007-01-29

Family

ID=37162509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106769A KR100675401B1 (ko) 2004-12-16 2004-12-16 동기식 무선 통신 시스템에서의 데이터 송수신 장치

Country Status (1)

Country Link
KR (1) KR100675401B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000023195A (ko) * 1998-09-24 2000-04-25 루센트 테크놀러지스 인크 무선 통신 시스템 및 그 무선 통신 시스템에서 고속데이터 자원을 할당하는 방법
KR20020044384A (ko) * 2000-12-06 2002-06-15 박종섭 이동통신 시스템에서의 제 3 세대 및 제 2 세대간 데이터통신 정합 장치
JP2003234715A (ja) 2002-02-08 2003-08-22 Japan Radio Co Ltd データ伝送装置
KR20030084008A (ko) * 2002-04-24 2003-11-01 주식회사 현대시스콤 이동통신 시스템에서 메모리 재사용을 통한 블록 로딩방법
KR20040031499A (ko) * 2002-10-07 2004-04-13 엘지전자 주식회사 제어국의 멀티링크에서 링크별 큐 할당 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000023195A (ko) * 1998-09-24 2000-04-25 루센트 테크놀러지스 인크 무선 통신 시스템 및 그 무선 통신 시스템에서 고속데이터 자원을 할당하는 방법
KR20020044384A (ko) * 2000-12-06 2002-06-15 박종섭 이동통신 시스템에서의 제 3 세대 및 제 2 세대간 데이터통신 정합 장치
JP2003234715A (ja) 2002-02-08 2003-08-22 Japan Radio Co Ltd データ伝送装置
KR20030084008A (ko) * 2002-04-24 2003-11-01 주식회사 현대시스콤 이동통신 시스템에서 메모리 재사용을 통한 블록 로딩방법
KR20040031499A (ko) * 2002-10-07 2004-04-13 엘지전자 주식회사 제어국의 멀티링크에서 링크별 큐 할당 장치 및 방법

Also Published As

Publication number Publication date
KR20060068164A (ko) 2006-06-21

Similar Documents

Publication Publication Date Title
US7975120B2 (en) Dynamic allocation of message buffers
CN101304373B (zh) 一种实现局域网内高效传输大块数据的方法及系统
JP4837659B2 (ja) 分割トランザクションを処理するためのバス・コントローラ
TW453069B (en) Packet accessing method with parallel multiplexing feature
US5958024A (en) System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver
CN110325974B (zh) 单通信接口及具有内部/外部寻址模式的方法
US5062073A (en) Input output control system using a fifo to record access information of control registers by a master device
US7603488B1 (en) Systems and methods for efficient memory management
CN100476775C (zh) 用于总线通信设备的主机控制器以及总线通信设备
JP3288712B2 (ja) コンテキストデータ検索用のリンクキャッシュ
TWI602063B (zh) Sdio設備及其應用之電子裝置和資料傳輸方法
KR100675401B1 (ko) 동기식 무선 통신 시스템에서의 데이터 송수신 장치
KR200364955Y1 (ko) 동기식 무선 통신 시스템에서의 직접 메모리 액세스 장치
CN209690899U (zh) 基于usb的fpga通信控制装置及fpga
JP2002251260A (ja) データ送受信システム
WO2018146451A1 (en) Read transaction tracker lifetimes in a coherent interconnect system
TWI411922B (zh) 通用串列匯流排主機控制器和通用串列匯流排主機控制方法
JP4362199B2 (ja) データ伝送装置
JP2971119B2 (ja) 複数プロセッサシステムにおける高速データ転送方式
TW502171B (en) Data transmitting system
JPH1188381A (ja) 通信システム、ｕｓｂファンクションデバイス、通信システム制御方法および通信状況表示プログラムを記録した媒体
JPH069036B2 (ja) 入出力制御装置
JP3674207B2 (ja) 半二重通信システムにおける周辺機器及びバッファ制御方法
JP2002300228A (ja) データ処理装置、データ処理方法、及び制御プログラムを提供する媒体
JPH063928B2 (ja) 通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190115

Year of fee payment: 13