KR100673688B1 - 스크린 인쇄를 위한 인쇄 마스크 및 인쇄 방법 - Google Patents

스크린 인쇄를 위한 인쇄 마스크 및 인쇄 방법 Download PDF

Info

Publication number
KR100673688B1
KR100673688B1 KR1020050118968A KR20050118968A KR100673688B1 KR 100673688 B1 KR100673688 B1 KR 100673688B1 KR 1020050118968 A KR1020050118968 A KR 1020050118968A KR 20050118968 A KR20050118968 A KR 20050118968A KR 100673688 B1 KR100673688 B1 KR 100673688B1
Authority
KR
South Korea
Prior art keywords
paste
substrate
semiconductor die
length
mask
Prior art date
Application number
KR1020050118968A
Other languages
English (en)
Inventor
서준모
강병언
위경태
정구연
김재훈
성태현
Original Assignee
엘에스전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스전선 주식회사 filed Critical 엘에스전선 주식회사
Priority to KR1020050118968A priority Critical patent/KR100673688B1/ko
Application granted granted Critical
Publication of KR100673688B1 publication Critical patent/KR100673688B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Screen Printers (AREA)

Abstract

본 발명에 따른 인쇄 마스크는, 반도체 다이를 기판상에 접착시키기 위한 페이스트를 수용하는 소정의 개구부 패턴이 형성되어 있는 인쇄 마스크에 있어서, 페이스트를 도포하는 스퀴지의 이동 방향에 대하여 수평인 개구부 패턴의 최장 가로 길이(Y1)와, 기판상에 개구부 패턴의 가로 길이(Y1)에 평행하게 접착되는 반도체 다이의 가로 길이(Y2)의 관계가, 0 < Y1-Y2 < 3000㎛ 인 것을 특징으로 한다.
다이 본딩, 스크린 프린터, 페이스트

Description

스크린 인쇄를 위한 인쇄 마스크 및 인쇄 방법{Printing mask for screen printing and Method thereof}
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1a 및 도1b는 종래 기술에 따른 스크린 인쇄 장치의 구성 및 스크린 인쇄 방법을 개략적으로 도시한 도면.
도 2는 본 발명의 바람직한 실시예에 따른 인쇄 마스크 및 반도체 다이를 개략적으로 도시한 사시도.
도 3은 본 발명의 바림직한 실시예에 따른 인쇄 마스크를 이용한 스크린 인쇄 방법을 개략적으로 도시한 도면.
<도면의 주요 참조 부호에 대한 설명>
100..기판 200..인쇄 마스크 210..개구부
300..스퀴지(squeegee) 400..페이스트
본 발명은 반도체 다이 접착용 페이스트(paste)를 기판에 도포하는 인쇄 마스크 및 이를 이용한 스크린 인쇄 방법에 관한 것으로서, 보다 상세하게는 인쇄 마스크에 마련된 개구부 패턴의 크기를 조절한 인쇄 마스크 및 이를 이용한 스크린 인쇄 방법에 관한 것이다.
일반적으로 반도체 소자의 제조에 있어서 다이 접착 공정이란 반도체 다이(die)를 리드프레임 또는 인쇄회로기판과 같은 기판에 접착하는 공정을 말한다. 다이 접착 공정에 흔히 사용되는 접착 수단으로는 은-에폭시(silver-epoxy)나 은-글래스(silver-glass) 또는 솔더(solder)와 같은 도전성 액상 접착제와 전도성 물질이 빠진 비도전성 액상 접착제가 있다. 이 액상 접착제를 리드프레임과 같은 기판 위에 일정량 떨어뜨리고 그 위에 반도체 다이를 올려놓고 압착하는 것이 통상적인 다이 접착 방법(dispensing 방식)이며, 이와는 달리 일정형상을 도포하고 도포된 페이스트(paste)위에 다이를 접착하는 방법(screenprinting 방식)이 새롭게 적용되고 있다.
도 1a 및 도 1b는 종래 기술에 따른 스크린 인쇄 방법을 모식적으로 도시한 것으로서, 도면을 참조하면 기판(10) 상에 인쇄 마스크(20)를 배치하고 스퀴지(squeegee)(40)를 이동시켜 접착용 페이스트(30)를 기판(10) 상에 도포한다.
그러나 상술한 방법은 스퀴지(40)가 페이스트(30)와 접촉되어 이동하기 때문에, 도포 되는 페이스트(30)의 두께를 균일하게 제어하기 어려워서, 스크린 인쇄 공정 후 페이스트(30)의 가장자리 부분이 중앙 부분보다 상대적으로 두꺼운 형상을 이루고, 스퀴지(40)가 이동하는 끝 부분에 페이스트(30)가 따라 올라가는 문제점이 있다. 또한, 페이스트(30)의 두께 제어가 어렵고 도포 된 페이스트(30)의 두께 편차가 커서, 후공정인 다이(50) 접착 과정에서 도 1a의 A와 도 1b의 B에 도시된 바와 같이 흘러내림(melt flow) 및 보이드(void)등이 발생하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 다이 접착용 페이스트를 기판상에 균일하게 도포하기 위한 인쇄 마스크 및 이를 이용한 스크린 인쇄 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 인쇄 마스크는, 반도체 다이를 기판상에 접착시키기 위한 페이스트를 수용하는 소정의 개구부 패턴이 형성된 것으로서, 페이스트를 도포하는 스퀴지의 이동 방향에 대하여 수평인 개구부 패턴의 최장 가로 길이(Y1)와, 기판상에 개구부 패턴의 가로 길이(Y1)에 평행하게 접착되는 반도체 다이의 가로 길이(Y2)의 관계가, 0 < Y1-Y2 < 3000㎛ 인 것을 특징으로 한다.
바람직하게, 인쇄 마스크는 스테인리스 스틸로 이루어진 것을 특징으로 한다.
한편, 반도체 다이를 기판에 접착하이 위한 페이스트를 기판 상에 소정의 패턴으로 형성하기 위한 스크린 인쇄 방법은, 상기 기판 상에 소정 패턴에 대응하고, 상기 페이스트를 도포하는 스퀴지의 이동 방향에 대하여 수평인 최장 가로 길이 (Y1)가 상기 가로 길이(Y1)에 평행하게 기판 상에 접착되는 반도체 다이의 가로 길이(Y2)보다 크되, 그 길이 차가(Y1-Y2)가 3000㎛ 미만인 다수의 개구부가 마련된 형판을 배치하는 단계와, 상기 형판의 상면을 따라 페이스트를 도포하여 상기 형판의 개구부 내에 페이스트를 채우는 단계와, 상기 형판을 상기 기판으로부터 제거하여 상기 기판상에 페이스트 층을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 2는 본 발명의 바람직한 실시예에 따른 인쇄 마스크의 형태를 도시한 사시도이다.
도 2를 참조하면, 본 발명에 따른 인쇄 마스크(200)는 소정의 패턴이 형성되어 있는 금속 마스크로서, 기판상에 배치된다. 인쇄 마스크(200)에는 소정의 개구부(210) 패턴이 마련되고, 이 개구부(210) 패턴 내에 스퀴지를 이용하여 페이스트를 충진시킨다. 이에 따라 반도체 다이를 접착시키기 위한 소정 패턴의 페이스트층 이 기판상에 형성된다. 이러한 인쇄 마스크(200)는 스테인리스 스틸과 같은 금속 재질로 이루어지는 것이 바람직하다.
본 실시예의 금속 마스크에 마련된 개구부(210) 패턴은 하기 조건을 만족해야 한다.
상기 개구부(210) 패턴의 세로 길이(X1)는 페이스트층에 접착되는 반도체 다이(500)의 세로 길이(X2)와 무관하다. 즉, X1이 X2보다 커도 좋고, 그 반대여도 ㅂ무방하다.
한편, 상기 개구부(210) 패턴의 가로 길이(Y1)는 페이스트층에 접착되는 반도체 다이(500)의 가로 길이(Y2)보다 크고, 개구부(210) 패턴의 가로 길이(Y1)와 반도체 다이(500)의 가로 길이(Y2)의 차, 즉 Y1-Y2는 3000 ㎛ 미만인 것이 바람직하다.
여기서, 상기 개구부(210) 패턴의 가로 길이(Y1)는 페이스트를 도포하는 스퀴지의 이동 방향에 대하여 평행인 방향의 길이이고, 개구부(210) 패턴의 세로 길이(X1)는 스퀴지의 이동 방향에 대하여 수직인 방향의 길이이다. 또한, 반도체 다이(500)의 가로 길이(Y2)는 상기 개구부(210) 패턴의 가로 길이와 평행한 방향의 길이이고, 반도체 다이(500)의 세로 길이(X2)는 상기 개구부(210) 패턴의 세로 방향과 평행한 방향의 길이이다.
아울러, 본 실시예에서는 금속 마스크(100)에 형성된 개구부(110) 패턴을 사각형으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니며 삼각형 등 다각형 형태 또는 원형이나 무정형의 도형 등이 다양하게 채용될 수 있음은 물론이다.
다음으로, 본 발명에 따른 인쇄 마스크를 이용하여 페이스트를 기판상에 도포하는 스크린 인쇄 과정을 설명하기로 한다.
도 3은 스크린 인쇄 방법이 수행되는 과정과 그 장치의 일부 구성을 개략적으로 도시한 도면이다.
먼저, 인쇄 대상물인 기판(100)을 준비하고 기판(100)의 상면에 인쇄 마스크(200)를 배치한다. 이때, 인쇄 마스크(200)는 소정의 개구부(210) 패턴이 마련되어 기판(100)에 접한다. 개구부(210) 패턴의 위치는 반도체 다이가 부착될 지점에 대응되며, 개구부(210) 패턴의 가로 길이와 세로 길이는 상술한 조건을 만족한다. 이렇게 인쇄 대상물인 기판(100)과, 인쇄 마스크(200)가 세팅되면 스퀴지(300)를 개구부(210) 패턴의 상부로 투입시킨다. 이때, 스퀴지(300)의 투입 방향은 도 3을 기준으로 오른쪽에서 왼쪽 방향이다.
다음으로, 스퀴지(300)를 이용하여 인쇄 마스크(200) 상에 페이스트(400)를 바르고 스퀴지(300)를 투입 방향과 반대 방향으로 이동시킨다. 이때, 스퀴지(300)이 하단 면에 의해 페이스트(400)가 평탄화 되면서 개구부(210) 패턴이 매립된다. 이에 따라 기판(100)상에는 개구부(211) 패턴에 대응되는 페이스트 층(400')이 형성된다.
이어서, 기판(100)으로부터 인쇄 마스크(200)를 제거하고, 그 상면에 반도체 다이(500)를 놓고 가압한다. 이때, 다이(500)를 가압하는 압력이 과도하게 높으면 도포 된 페이스트의 두께가 두꺼운 부분에서는 페이스트(400)가 흘러내리고, 다이(500)를 가압하는 압력이 불충분하면 도포된 페이스트(400)의 두께가 얇은 부분에 틈(void)이 생기게 되는데 본 발명에서는 도포 되는 페이스트층(400')의 가로 길이를 반도체 다이(500)의 가로 길이보다 길게 형성함으로써 페이스트가 균일하게 도포된 중심부(410)에 반도체 다이(500)를 접착하여 상기한 문제점을 해결한다.
이하에서는, 보다 구체적인 실시예와 비교예를 대비하는 것에 의해 본 발명의 효과를 설명하고자 한다.
본 실시예와 비교예에서는, 개구부(210) 패턴 크기를 조절한 인쇄 마스크(200)를 이용하는 스크린 인쇄 방법으로 기판(100)상에 페이스트(400)를 도포하였다. 또한, 인쇄 마스크(200)를 이용한 스크린 인쇄 방법에 있어서, 인쇄 마스크(200)에 마련된 개구부(210) 패턴의 크기(가로 및 세로)를 여러 가지로 변화시켰다.
표 1에는 본 실시예 및 비교예에 사용되는 인쇄 마스크의 개구부 패턴의 특성을 도시하였다.
실시예 1 실시예 2 실시예 3 비교예 1 비교예 2 비교예 3
X2 / Y2 (mm/mm) 5 / 10 5 / 10 5 / 10 5 / 10 5 / 10 5 / 10
X1 - X2 (㎛) -200 0 100 100 100 100
Y1 - Y2 (㎛) 1500 1500 1500 0 -200 10000
(여기서, X1 및 Y1은 인쇄 마스크에 마련된 개구부 패턴의 세로 및 가로 길이이고, X2 및 Y2 는 반도체 다이의 세로 및 가로 길이이다.)
[실시예 1]
인쇄 마스크를 기판상에 배치하고 스퀴지를 이용하여 페이스트를 도포하여 페이스트 층을 형성하고, 그 상면에 가로 및 세로 길이가 각각 10mm, 5mm인 반도체 다이를 접착하였다. 이때, 인쇄 마스크에 마련된 개구부의 세로 길이(X1)와 반도체 다이의 세로 길이(X2)차는 -200㎛였고, 개구부의 가로 길이(Y1)와 반도체 다이의 가로 길이(Y2)의 차는 1500㎛였다.
[실시예 2]
인쇄 마스크를 기판상에 배치하고 스퀴지를 이용하여 페이스트를 도포하여 페이스트 층을 형성하고, 그 상면에 가로 및 세로 길이가 각각 10mm, 5mm인 반도체 다이를 접착하였다. 이때, 인쇄 마스크에 마련된 개구부의 세로 길이(X1)와 반도체 다이의 세로 길이(X2)차는 0㎛였고, 개구부의 가로 길이(Y1)와 반도체 다이의 가로 길이(Y2)의 차는 1500㎛였다.
[실시예 3]
인쇄 마스크를 기판상에 배치하고 스퀴지를 이용하여 페이스트를 도포하여 페이스트 층을 형성하고, 그 상면에 가로 및 세로 길이가 각각 10mm, 5mm인 반도체 다이를 접착하였다. 이때, 인쇄 마스크에 마련된 개구부의 세로 길이(X2)와 반도체 다이의 세로 길이(X1)차는 100㎛였고, 개구부의 가로 길이(Y1)와 반도체 다이의 가로 길이(Y2)의 차는 1500㎛였다.
[비교예 1]
인쇄 마스크를 기판상에 배치하고 스퀴지를 이용하여 페이스트를 도포하여 페이스트 층을 형성하고, 그 상면에 가로 및 세로 길이가 각각 10mm, 5mm인 반도체 다이를 접착하였다. 이때, 인쇄 마스크에 마련된 개구부의 세로 길이(X1)와 반도체 다이의 세로 길이(X2)차는 100㎛였고, 개구부의 가로 길이(Y1)와 반도체 다이의 가로 길이(Y2)의 차는 0㎛였다.
[비교예 2]
인쇄 마스크를 기판상에 배치하고 스퀴지를 이용하여 페이스트를 도포하여 페이스트 층을 형성하고, 그 상면에 가로 및 세로 길이가 각각 10mm, 5mm인 반도체 다이를 접착하였다. 이때, 인쇄 마스크에 마련된 개구부의 세로 길이(X1)와 반도체 다이의 세로 길이(X2)차는 100㎛였고, 개구부의 가로 길이(Y1)와 반도체 다이의 가로 길이(Y2)의 차는 -200㎛였다.
[비교예 3]
인쇄 마스크를 기판상에 배치하고 스퀴지를 이용하여 페이스트를 도포하여 페이스트 층을 형성하고, 그 상면에 가로 및 세로 길이가 각각 10mm, 5mm인 반도체 다이를 접착하였다. 이때, 인쇄 마스크에 마련된 개구부의 세로 길이(X1)와 반도체 다이의 세로 길이(X2)차는 100㎛였고, 개구부의 가로 길이(Y1)와 반도체 다이의 가로 길이(Y2)의 차는 10000㎛였다.
한편, 상기한 실시예 및 비교예의 결과를 알아보기 위해 다음의 특성을 측정하였다.
1. 두께 측정
인쇄회로 기판상에 도포 된 페이스트의 중간 부분 두께를 알파 스텝(Alpha step)을 이용하여 측정하였다.
2. 두께 편차
인쇄회로 기판상에 도포 된 페이스트의 두께 편차를 알파 스텝(Alpha step)을 이용하여 측정하였다.
두께편차(%) = A/B x 100%
여기서, A는 도포 된 페이스트의 가장 두꺼운 부분의 두께에서 도포 된 페이스트의 중간 정도 두꺼운 부분의 두께를 뺀 값이고, B는 도포 된 페이스트의 중간 부분 두께이다.
3. 다이 부착 특성
120℃에서 1.5초간 0.8MPa의 압력을 가해 다이를 접착하고, 접착된 다이의 전단 응력 세기(shear strength)를 측정하였다. 여기서, 전단 응력 세기가 0.5Kgf/□5㎜×5㎜chip 이상이면 합격이다.
4. MRT(Moisture Resistance Test)
85℃, 습도 85% 조건으로 1일 동안 항온항습 보관 후, 최고 260℃의 고온으로 (또는 Jedec에서 지정한 Pbfree 조건으로) IR Reflow(적외선 복사열에 의한 가열방식) 하였을 때, 크랙 및 pop-corn현상의 발생 유무를 판단하여 반도체 패키지의 신뢰성을 평가하였다.
상술한 실시예 및 비교예에 따라 페이스트 층을 기판상에 형성한 후 특성을 테스트하고 그 결과를 하기 표 2에 나타내었다.
실시예 1 실시예 2 실시예 3 비교예 1 비교예 2 비교예 3
도포된 페이스트층의 중간부분 두께(㎛) 80 80 80 80 80 80
도포된 페이스트층의 두께 편차(%) 40 40 40 40 40 40
다이 부착시 흘러내림 발생 유무 10㎛ 미만 10㎛ 미만 10㎛ 미만 150㎛ 250㎛ 10㎛ 미만
다이 부착시 보이드 발생 유무 발생안함 발생안함 발생안함 발생 발생 발생안함
MRT 합격 합격 합격 합격 불합격 불합격
표 2를 참조하면, 실시예 1 내지 실시예 3의 경우, 인쇄 마스크의 가로 길이와 반도체 다이의 가로 길이 차가 1500㎛이다. 이때 기판 상에 페이스트층을 도포한 후 반도체 다이를 접착했을 때 흘러내림은 10㎛ 미만이고, 보이드도 발생하지 않았다. 또한, IR reflow 저항성 평가에서도 문제점이 없었다.
그러나, 비교예 1 및 비교예 2의 경우, 인쇄 마스크의 가로 길이와 반도체 다이의 가로 길이 차가 0㎛ 이하였다. 이때 기판 상에 페이스트 층을 도포한 후 반도체 다이를 접착했을 때 페이스트층의 가장자리 부분에서 150㎛이상 흘러내림이 발생했고, 보이드도 발생했다.
아울러, 비교예 3의 경우, 인쇄 마스크의 가로 길이와 반도체 다이의 가로 길이 차가 1500㎛ 보다 컸다. 이때 기판 상에 페이스트 층을 도포한 후 반도체 다이를 접착했을 때 페이스트의 흘러내림이나 보이드는 발생하지 않았으나 IR reflow 저항성 평가에서 문제점이 나타났다.
상기한 실시예 및 비교예의 결과로부터 인쇄회로 기판에 다이 부착용 페이스트를 도포함에 있어서 도포된 페이스트 층의 가로 길이는 반도체 다이의 가로 길이보다 길게 형성하는 것이 효과적이며, 이때 페이스트층의 가로 길이와 반도체 다이의 가로길이 차는 3000㎛ 미만인 것이 바람직함을 알 수 있었다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명은 인쇄 마스크에 마련된 개구부 패턴의 크기를 조절하여 스크린 인쇄 방법으로 다이 접착용 페이스트를 도포하고, 도포된 페이스트의 두께 편차를 약 40% 내로 조절할 수 있다. 또한, 다이 접착시 가해지는 압력의 대,소에 따라 발생하는 흘러내림 및 보이드를 억제함으로써 반도체 패키징 제품의 신뢰도를 개선할 수 있다.

Claims (3)

  1. 반도체 다이를 기판상에 접착시키기 위한 페이스트를 수용하는 소정의 개구부 패턴이 구비된 인쇄 마스크에 있어서,
    상기 페이스트를 도포하는 스퀴지의 이동 방향에 대하여 평행인 상기 개구부 패턴의 최장 가로 길이(Y1)와, 상기 기판상에 개구부 패턴의 가로 길이(Y1)에 평행하게 접착되는 반도체 다이의 가로 길이(Y2)의 관계가, 0 < Y1-Y2 < 3000㎛ 인 것을 특징으로 하는 인쇄 마스크.
  2. 제 1항에 있어서,
    상기 인쇄 마스크는 스테인리스 스틸로 이루어진 것을 특징으로 하는 인쇄 마스크.
  3. 반도체 다이를 기판에 접착하기 위한 페이스트 층을 기판 상에 인쇄하는 방법에 있어서,
    상기 페이스트를 도포하는 스퀴지의 이동 방향에 대하여 평행인 최장 길이(Y1)가 상기 길이(Y1)에 평행하게 기판상에 접착되는 반도체 다이의 길이(Y2)보다 크되, 그 길이차(Y1-Y2)가 3000㎛ 미만인 다수의 개구부 패턴이 구비된 마스크를 기판 상에 배치하는 단계;
    상기 개구부 패턴에 페이스트를 도포하는 단계; 및
    상기 마스크를 기판으로부터 제거하여 기판상에 페이스트 층을 형성하는 단계;를 포함하는 스크린 인쇄 방법.
KR1020050118968A 2005-12-07 2005-12-07 스크린 인쇄를 위한 인쇄 마스크 및 인쇄 방법 KR100673688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050118968A KR100673688B1 (ko) 2005-12-07 2005-12-07 스크린 인쇄를 위한 인쇄 마스크 및 인쇄 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118968A KR100673688B1 (ko) 2005-12-07 2005-12-07 스크린 인쇄를 위한 인쇄 마스크 및 인쇄 방법

Publications (1)

Publication Number Publication Date
KR100673688B1 true KR100673688B1 (ko) 2007-01-24

Family

ID=38014721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118968A KR100673688B1 (ko) 2005-12-07 2005-12-07 스크린 인쇄를 위한 인쇄 마스크 및 인쇄 방법

Country Status (1)

Country Link
KR (1) KR100673688B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274209A (ja) 1998-01-22 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274209A (ja) 1998-01-22 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法

Similar Documents

Publication Publication Date Title
EP1126517B1 (en) Method for flip-chip assembly of semiconductor devices using adhesives
US6521287B2 (en) Method for manufacturing improved stencil/screen
US6399178B1 (en) Rigid adhesive underfill preform, as for a flip-chip device
US20090050677A1 (en) Method of welding electronic components on pcbs
KR100685080B1 (ko) 스크린프린터 및 스크린 프린팅 방법
US20140208587A1 (en) Electronic component mounting line and electronic component mounting method
US20140053398A1 (en) Electronic component mounting line and electronic component mounting method
US20050133573A1 (en) Solder contact reworking using a flux plate and sequeegee
US20070101877A1 (en) Dual printing mask for screen printing
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
JPH08340001A (ja) はんだバンプ形成方法及び装置
KR100673688B1 (ko) 스크린 인쇄를 위한 인쇄 마스크 및 인쇄 방법
KR100724817B1 (ko) 스크린 프린팅 방법
US20060249858A1 (en) Stencil and method for depositing material onto a substrate
KR100731857B1 (ko) 투 스텝 스크린 인쇄 방법
JPH09219416A (ja) 半導体装置の製造方法及び製造装置
JP2001044231A (ja) はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法
KR101075689B1 (ko) 인쇄용 마스크 및 이를 구비한 인쇄장치
US20150271928A1 (en) Printed circuit board and manufacturing method thereof
JP6819354B2 (ja) 半導体装置の製造方法
JPH0823004A (ja) 半導体パッケージの製造方法
JPH09326552A (ja) 半田載置方法及び半田載置装置
JPH10223687A (ja) フリップチップ実装モジュール及び製造方法、製造装置
US20070148950A1 (en) Object and bonding method thereof
JPH09283894A (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee