KR100672689B1 - 씨모스 이미지 센서 - Google Patents
씨모스 이미지 센서 Download PDFInfo
- Publication number
- KR100672689B1 KR100672689B1 KR1020050063733A KR20050063733A KR100672689B1 KR 100672689 B1 KR100672689 B1 KR 100672689B1 KR 1020050063733 A KR1020050063733 A KR 1020050063733A KR 20050063733 A KR20050063733 A KR 20050063733A KR 100672689 B1 KR100672689 B1 KR 100672689B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- diffusion region
- semiconductor substrate
- photodiode
- conductivity type
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000012535 impurity Substances 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 12
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 230000004044 response Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 26
- 238000002955 isolation Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000011161 development Methods 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 germanium ions Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 포토다이오드의 피닝을 원활하게 진행함으로써 빛에 대한 포토다이오드의 반응을 향상시키어 이미지 센서의 감도를 향상시키도록 한 씨모스 이미지 센서에 관한 것으로서, 포토 다이오드 영역과 트랜지스터 영역으로 정의되는 제 1 도전형 반도체 기판과, 상기 트랜지스터 영역의 상기 반도체 기판상에 형성되는 게이트 절연막 및 게이트 전극과, 상기 게이트 전극 일측의 상기 포토 다이오드 영역의 상기 반도체 기판에 형성되는 제 2 도전형 제 1 확산 영역과, 상기 게이트 전극 타측의 상기 트랜지스터 영역의 반도체 기판에 형성되는 제 2 도전형 제 2 확산 영역과, 상기 게이트 전극의 양측면에 형성되는 절연막 측벽과, 상기 제 2 도전형 확산 영역이 형성된 반도체 기판의 표면내에 형성되는 아몰펄스층과, 상기 아몰펄스층이 형성된 반도체 기판의 표면내에 형성되는 제 1 도전형 확산 영역을 포함하여 구성됨을 특징으로 한다.
이미지 센서, 포토 다이오드, 아몰퍼스
Description
도 1은 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 종래 기술에 의한 CMOS 이미지 센서를 나타낸 단면도
도 3a 내지 도 3f는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도 4는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도
도 5a 내지 도 5g는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
200 : 반도체 기판 201 : P- 에피층
202 : 소자 격리막 203 : 게이트 절연막
204 : 게이트 전극 205 : 제 1 감광막
206 : n-형 확산 영역 207 : 제 2 감광막
208 : n-형 확산 영역 209 : 절연막 측벽
210 : 제 3 감광막 211 : : n+형 확산 영역
212 : 제 4 감광막 213 : 불순물 이온 주입층(아몰퍼스층)
214 : : P0형 확산 영역
본 발명은 이미지 센서에 관한 것으로, 특히 이미지 센서의 감도를 향상시키도록 한 씨모스 이미지 센서에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 엠프(Sense Amp)를 구비하여 구성 된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널 리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.
도 1에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다.
즉, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 선택 트랜지스터(Sx)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다.
따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.
상기에서 설명한 각 게이트 전극(120, 130, 140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구비하여 외부의 구동회로에 연결된다.
이하, 첨부된 도면을 참고하여 종래의 CMOS 이미지 센서를 설명하면 다음과 같다.
도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 종래 기술에 의한 CMOS 이미지 센서를 나타낸 구조 단면도이다.
도 2에 도시된 바와 같이, P++형 반도체 기판(100) 상에 P-형 에피층(101)이 형성된다. 그리고, 포토다이오드 영역(PD) 및 액티브 영역(도 1의 10)과 소자 분리 영역으로 정의된 상기 반도체 기판(100)의 소자 분리 영역에 소자 분리막(102)이 형성된다.
도 2의 트랜스퍼 트랜지스터(120)를 위한 에피층(101)의 부분 상에 게이트 절연막(103)을 개재하여 게이트 전극(104)이 형성되고, 상기 게이트 전극(104)의 양측면에 절연막 측벽(109)이 형성된다.
그리고, 상기 포토 다이오드 영역(PD)의 상기 에피층(101)에는 n-형 확산 영역(106)이 형성된다.
또한, 상기 반도체 기판(100)의 트랜지스터 영역에는 n-형 확산 영역(108)과 n+형 확산 영역(111)이 형성된다.
도 3a 내지 도 3f는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 다결정 실리콘 등의 반도체 기판(100)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피층(101)을 형성한다.
여기서, 상기 에피층(101)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
이어, 상기 반도체 기판(100)의 액티브 영역(포토다이오드 영역과 트랜지스터 영역으로 이루어짐)과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(102)을 형성한다.
그리고, 상기 소자 분리막(102)이 형성된 에피층(101) 전면에 게이트 절연막(103)과 도전층을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막(103)을 제거하여 각 트랜지스터의 게이트 전극(104)을 형성한다.
이어, 상기 게이트 전극(104)을 포함한 반도체 기판(100) 전면에 제 1 감광막(105)을 도포하고, 노광 및 현상 공정으로 패터닝하여 포토다이오드 영역을 정의한다.
그리고 상기 패터닝된 제 1 감광막(105)을 마스크로 이용하여 상기 노출된 상기 포토다이오드 영역에 저농도 n-형 불순물 이온을 주입하여 n-형 확산 영역 (106)을 형성한다.
도 3b에 도시한 바와 같이, 상기 제 1 감광막(105)을 모두 제거한 다음, 상기 반도체 기판(100)의 전면에 제 2 감광막(107)을 도포하고 노광 및 현상 공정으로 상기 트랜지스터 영역이 노출되도록 상기 제 2 감광막(107)을 패터닝한다.
이어, 상기 패터닝된 제 2 감광막(107)을 마스크로 이용하여 상기 에피층(101)에 저농도 n-형 불순물 이온을 주입하여 저농도 n-형 확산 영역(108)을 형성한다.
여기서, 상기 포토 다이오드 영역의 n-형 확산 영역(106)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 저농도 n-형 확산 영역(108) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
도 3c에 도시한 바와 같이, 상기 제 2 감광막(107)을 모두 제거하고, 상기 반도체 기판(100) 전면에 절연막을 형성하고, 에치백 공정을 실시하여 상기 게이트 전극(104)의 양측면에 절연막 측벽(109)을 형성한다.
도 3d에 도시한 바와 같이, 상기 반도체 기판(100)의 전면에 제 3 감광막(110)을 도포하고, 노광 및 현상 공정으로 상기 포토다이오드 영역과 소자 분리막(102)상에만 남도록 선택적으로 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(110)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 n+형 불순물 이온을 주입하여 고농도 n+형 확산 영 역(111)을 형성한다.
도 3e에 도시한 바와 같이, 상기 제 3 감광막(110)을 제거하고, 상기 반도체 기판(100)의 전면에 제 4 감광막(112)을 도포한 후, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 4 감광막(112)을 마스크로 이용하여 중농도 P0형 불순물 이온(예를 들면, 보론(Boron)을 주입하여 상기 포토 다이오드 영역의 n-형 확산 영역(106)의 에피층(101) 표면에 P0형 확산 영역(113)을 형성한다.
이 때, 상기 P0형 확산 영역(113)은 상기 소자 분리막(102)과 상기 게이트 전극(104)으로부터 일정 간격 이격되어 형성된다.
즉, 상기 절연막 측벽(109)이 상기 게이트 전극(104) 및 소자 분리막(102)에 인접한 부분에 형성되어 있으므로 상기 절연막 측벽(109) 하측의 포토 다이오드 영역에는 상기 중농도 P0형 불순물 이온이 주입되지 않기 때문이다.
도 3f에 도시한 바와 같이, 상기 제 4 감광막(112)을 제거한 후, 상기 반도체 기판(100)에 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 n-형 확산 영역(106), 저농도 n-형 확산 영역(108) 및 고농도 n+형 확산 영역(111), P0형 확산 영역(113 내의 불순물 이온을 확산시킨다.
일반적으로 씨모스 이미지 센서에서는 암전류(dark current)의 증가로 인하 여 소자의 성능 저하와 전하 저장능력 저하와 같은 문제점을 갖는다.
즉, 상기 암전류는 광이 포토 다이오드에 입사되지 않는 상태에서 상기 포토 다이오드에서 다른 영역으로 이동하는 전자에 의해 생성된다.
상기 암전류는 주로 반도체 기판의 표면 인접부, 소자 분리막과 P°형 확산 영역의 경계부, 소자 분리막과 n-형 확산 영역의 경계부, P°형 확산 영역과 n- 확산 영역의 경계부 및 P°형 확산 영역과 n- 확산 영역에 분포하는 각종 결함이나 댕글링 본드(dangling bond)등에서 비롯되는 것으로 보고되고 있다.
상기 암전류는 저조도(low illumination) 환경에서 씨모스 이미지 센서의 성능 저하와 전하저장 능력 저하와 같은 심각한 문제를 야기할 수 있다.
따라서, 종래의 씨모스 이미지 센서는 상기 암전류, 특히 실리콘 기판의 표면인접부에서 발생하는 암전류를 감소시키기 위해 상기 포토 다이오드의 표면에 P°형 확산 영역(113)을 형성하였다.
그러나 종래 기술에 의한 씨모스 이미지 센서 및 그 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 포토 다이오드 영역에 n-형 불순물 이온을 깊게 주입하여 n-형 확산 영역(106)을 형성하고, 그 표면에 P0형 불순물 이온을 주입하여 P0형 확산 영역(113)을 형성하는데, 이때 P0형 불순물 이온으로 사용되는 보론은 아웃디퓨전 (outdiffusion)이 잘 되어 넓게 퍼짐으로 인하여 N-형 확산 영역이 좁아짐으로 빛에 의해 전자를 발생시키는 영역이 좁아지게 되어 이미지 센서의 감도가 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 포토다이오드의 피닝을 원활하게 진행함으로써 빛에 대한 포토다이오드의 반응을 향상시키어 이미지 센서의 감도를 향상시키도록 한 씨모스 이미지 센서를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 포토 다이오드 영역과 트랜지스터 영역으로 정의되는 제 1 도전형 반도체 기판과, 상기 트랜지스터 영역의 상기 반도체 기판상에 형성되는 게이트 절연막 및 게이트 전극과, 상기 게이트 전극 일측의 상기 포토 다이오드 영역의 상기 반도체 기판에 형성되는 제 2 도전형 제 1 확산 영역과, 상기 게이트 전극 타측의 상기 트랜지스터 영역의 반도체 기판에 형성되는 제 2 도전형 제 2 확산 영역과, 상기 게이트 전극의 양측면에 형성되는 절연막 측벽과, 상기 제 2 도전형 확산 영역이 형성된 반도체 기판의 표면내에 형성되는 아몰펄스층과, 상기 아몰펄스층이 형성된 반도체 기판의 표면내에 형성되는 제 1 도전형 확산 영역을 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센 서의 제조방법은 포토 다이오드 영역과 트랜지스터 영역으로 정의되는 제 1 도전형 반도체 기판을 준비하는 단계와, 상기 트랜지스터 영역의 상기 반도체 기판상에 형성되는 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 일측의 상기 포토 다이오드 영역의 상기 반도체 기판에 제 2 도전형 제 1 확산 영역을 형성하는 단계와, 상기 게이트 전극 타측의 상기 트랜지스터 영역의 반도체 기판에 제 2 도전형 제 2 확산 영역을 형성하는 단계와, 상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계와, 상기 제 2 도전형 확산 영역이 형성된 반도체 기판의 표면내에 아몰펄스층을 형성하는 단계와, 상기 아몰펄스층이 형성된 반도체 기판의 표면내에 제 1 도전형 확산 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 4에 도시한 바와 같이, 액티브 영역과 소자 분리 영역이 정의되고 상기 액티브 영역은 포토 다이오드 영역과 트랜지스터 영역으로 정의되는 P++형 반도체 기판(200)과, 상기 반도체 기판(200)상에 형성되는 P-형 에피층(201)과, 상기 반도체 기판(200)의 소자 분리 영역에 형성된 소자 분리막(202)과, 상기 트랜지스터 영역의 상기 반도체 기판(200)상에 형성되는 게이트 절연막(203)을 개재하여 형성되는 게이트 전극(204)과, 상기 게이트 전극(204) 일측의 상기 포토 다이오드 영역의 상기 P-형 에피층(201)에 형성되는 n-형 확산 영역(206)과, 상기 게이트 전극(204) 타측의 상기 트랜지스터 영역의 P-형 에피층(201)에 형성되는 n-형 확산 영역(208)과, 상기 게이트 전극(204)의 양측면에 형성되는 절연막 측벽(209)과, 상기 n-형 확산 영역(208)이 형성된 P-형 에피층(201)의 표면내에 형성되는 n+형 확산 영역(211)과, 상기 n-형 확산 영역(206)이 형성된 P-형 에피층(201)의 표면내에 형성되는 불순물 이온 주입층인 아몰펄스층(213)과, 상기 아몰퍼스층(213)이 형성된 P-형 에피층(201)의 표면내에 형성되는 P0형 확산 영역(214)을 포함하여 구성되어 있다.
여기서, 상기 포토 다이오드 영역에 형성되는 n-형 확산 영역(206)은 상기 트랜지스터 영역에 형성되는 n-형 확산 영역(208)보다 깊게 형성되어 있다.
또한, 상기 n-형 확산 영역(206)은 상기 P0형 확산 영역(214)보다 깊게 형성되어 있고, 상기 P0형 확산 영역(214)은 상기 아몰펄스층(213)을 관통하여 에피층(201)의 표면내에 형성되어 있다.
또한, 상기 아몰펄스층(213)은 실리콘(Si) 이온과 같은 족 원소인 게르마늄 이온에 의해 형성된다.
상기와 같이 구성된 본 발명에 의한 씨모스 이미지 센서는 P-형 확산 영역이 표면에서 N-형 확산 영역(206) 쪽으로 넓게 퍼짐으로 N-형 확산 영역(206)을 잠식 하게 되어, 빛을 받아 전자를 형성시키는 N-형 확산 영역(206)을 좁게 만듦으로써 감도가 떨어지게 되는 현상이 방지될 수 있습니다.
여기서, 상기 N-형 확산 영역(206)을 이전보다 더 넓게 할 수 있는 것은 Ge 이온을 이온주입함으로써 표면을 아모펄스화 만들고 이것에 의해 P-형 확산 영역이 샐로우하게 분포하게 되기 때문입니다.
도 5a 내지 도 5g는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 5a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 다결정 실리콘 등의 반도체 기판(200)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피층(201)을 형성한다.
여기서, 상기 에피층(201)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
이어, 상기 반도체 기판(200)의 액티브 영역(포토다이오드 영역과 트랜지스터 영역으로 이루어짐)과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(202)을 형성한다.
그리고, 상기 소자 분리막(202)이 형성된 에피층(201) 전면에 게이트 절연막(203)과 도전층을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막(203)을 제거하여 각 트랜지스터의 게이트 전극(204)을 형성한다.
이어, 상기 게이트 전극(204)을 포함한 반도체 기판(200) 전면에 제 1 감광막(205)을 도포하고, 노광 및 현상 공정으로 패터닝하여 포토다이오드 영역을 정의한다.
그리고 상기 패터닝된 제 1 감광막(205)을 마스크로 이용하여 상기 노출된 상기 포토다이오드 영역에 저농도 n-형 불순물 이온을 주입하여 n-형 확산 영역(206)을 형성한다.
도 5b에 도시한 바와 같이, 상기 제 1 감광막(205)을 모두 제거한 다음, 상기 반도체 기판(200)의 전면에 제 2 감광막(207)을 도포하고 노광 및 현상 공정으로 상기 트랜지스터 영역이 노출되도록 상기 제 2 감광막(207)을 패터닝한다.
이어, 상기 패터닝된 제 2 감광막(207)을 마스크로 이용하여 상기 에피층(201)에 저농도 n-형 불순물 이온을 주입하여 저농도 n-형 확산 영역(208)을 형성한다.
여기서, 상기 포토 다이오드 영역의 n-형 확산 영역(206)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 저농도 n-형 확산 영역(208) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
도 5c에 도시한 바와 같이, 상기 제 2 감광막(207)을 모두 제거하고, 상기 반도체 기판(200) 전면에 절연막을 형성하고, 에치백 공정을 실시하여 상기 게이트 전극(204)의 양측면에 절연막 측벽(209)을 형성한다.
도 5d에 도시한 바와 같이, 상기 반도체 기판(200)의 전면에 제 3 감광막(210)을 도포하고, 노광 및 현상 공정으로 상기 포토다이오드 영역과 소자 분리막(202)상에만 남도록 선택적으로 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(210)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 n+형 불순물 이온을 주입하여 고농도 n+형 확산 영역(211)을 형성한다.
도 5e에 도시한 바와 같이, 상기 제 3 감광막(210)을 제거하고, 상기 반도체 기판(200)의 전면에 제 4 감광막(212)을 도포한 후, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 4 감광막(212)을 마스크로 이용하여 게르마늄(Ge) 이온을 주입하여 상기 포토 다이오드 영역의 n-형 확산영역(206)의 에피층(201) 표면내에 불순물 이온 주입층인 아몰퍼스층(213)을 형성한다.
도 5f에 도시한 바와 같이, 상기 패터닝된 제 4 감광막(212)을 마스크로 이용하여 중농도 P0형 불순물 이온(예를 들면, 보론(Boron)을 주입하여 상기 아몰퍼스층(213)이 형성된 에피층(201)의 표면내에 P0형 확산 영역(214)을 형성한다.
이 때, 상기 P0형 확산 영역(214)은 상기 소자 분리막(202)과 상기 게이트 전극(204)으로부터 일정 간격 이격되어 형성된다.
즉, 상기 절연막 측벽(209)이 상기 게이트 전극(204) 및 소자 분리막(202)에 인접한 부분에 형성되어 있으므로 상기 절연막 측벽(209) 하측의 포토 다이오드 영역에는 상기 중농도 P0형 불순물 이온이 주입되지 않기 때문이다.
한편, 상기 P0형 불순물 이온을 주입할 때 상기 게르마늄 이온을 주입할 때보다 높은 이온 주입 에너지로 주입한다.
도 5g에 도시한 바와 같이, 상기 제 4 감광막(212)을 제거한 후, 상기 반도체 기판(200)에 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 n-형 확산 영역(206), 저농도 n-형 확산 영역(208) 및 고농도 n+형 확산 영역(211), P0형 확산 영역(214)내의 불순물 이온을 확산시킨다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서는 다음과 같은 효과가 있다.
즉, 포토 다이오드 영역에 게르마늄 이온을 주입하여 아몰펄스층을 형성한 후 P0형 불순물 이온을 주입함으로써 열처리 공정시 P0형 불순물 이온의 아웃-디퓨전을 막아 줄 수 있다.
따라서 포토다이오드의 n형 확산 영역을 보다 넓게 형성시키게 되어 포토다이오드 영역을 넓게 가져감으로써 빛을 받을 수 있는 공간을 넓혀 이미지 센서의 감도를 향상시킬 수 있다.
Claims (5)
- 포토 다이오드 영역과 트랜지스터 영역으로 정의되는 제 1 도전형 반도체 기판과,상기 트랜지스터 영역의 상기 반도체 기판상에 형성되는 게이트 절연막 및 게이트 전극과,상기 게이트 전극 일측의 상기 포토 다이오드 영역의 상기 반도체 기판에 형성되는 제 2 도전형 제 1 확산 영역과,상기 게이트 전극 타측의 상기 트랜지스터 영역의 반도체 기판에 형성되는 제 2 도전형 제 2 확산 영역과,상기 게이트 전극의 양측면에 형성되는 절연막 측벽과,상기 제 2 도전형 확산 영역이 형성된 반도체 기판의 표면내에 형성되는 아몰펄스층과,상기 아몰펄스층이 형성된 반도체 기판의 표면내에 형성되는 제 1 도전형 확산 영역을 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 포토 다이오드 영역에 형성되는 제 2 도전형 제 1 확산 영역은 상기 트랜지스터 영역에 형성되는 제 2 도전형 제 2 확산 영역보다 깊게 형성되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 제 2 도전형 제 1 확산 영역은 상기 제 1 도전형 확산 영역보다 깊게 형성되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 제 1 도전형 확산 영역은 상기 불순물 이온 주입층을 관통하여 반도체 기판의 표면내에 형성되는 것을 특징으로 하는 씨모스 이미지 센서.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063733A KR100672689B1 (ko) | 2005-07-14 | 2005-07-14 | 씨모스 이미지 센서 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063733A KR100672689B1 (ko) | 2005-07-14 | 2005-07-14 | 씨모스 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070009826A KR20070009826A (ko) | 2007-01-19 |
| KR100672689B1 true KR100672689B1 (ko) | 2007-01-22 |
Family
ID=38011315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050063733A KR100672689B1 (ko) | 2005-07-14 | 2005-07-14 | 씨모스 이미지 센서 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100672689B1 (ko) |
-
2005
- 2005-07-14 KR KR1020050063733A patent/KR100672689B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070009826A (ko) | 2007-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100752185B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672669B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| KR100660338B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672688B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672668B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672689B1 (ko) | 씨모스 이미지 센서 | |
| KR100792335B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100752183B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100672700B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100720523B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |