KR100669735B1 - Manufacturing method of thin film transistor and flat display device employing the thin film transistor manufactured by the method - Google Patents
Manufacturing method of thin film transistor and flat display device employing the thin film transistor manufactured by the method Download PDFInfo
- Publication number
- KR100669735B1 KR100669735B1 KR1020040082572A KR20040082572A KR100669735B1 KR 100669735 B1 KR100669735 B1 KR 100669735B1 KR 1020040082572 A KR1020040082572 A KR 1020040082572A KR 20040082572 A KR20040082572 A KR 20040082572A KR 100669735 B1 KR100669735 B1 KR 100669735B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon film
- thin film
- film transistor
- film
- ion implantation
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000010408 film Substances 0.000 claims abstract description 77
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229920005591 polysilicon Polymers 0.000 claims abstract description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 8
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 36
- 238000002425 crystallisation Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002226 simultaneous effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
본 발명은 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막을 결정화시켜 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 표면을 식각하는 단계; 상기 식각된 폴리실리콘막을 패터닝하는 단계; 및 상기 패터닝된 폴리실리콘막의 적어도 단부에 이온 주입 (ion implanation)을 실시하는 단계를 포함하는 박막 트랜지스터의 제조방법 및 그 방법에 따라 제조된 박막 트랜지스터를 구비한 평판 표시 장치를 제공한다. 본 발명의 박막 트랜지스터 제조 방법에 따라 식각된 폴리실리콘막의 단부에 이온 주입을 하면, 식각된 폴리실리콘막의 단부에 존재하는 댕글링 본드에 불순물이 결합되는 것을 효과적으로 차단할 수 있다. 그 결과, 댕글링 본드에 불순물이 결합됨으로써 발생되는 문제점 즉, 문턱 전압의 변화 및 전기적 특성의 저하가 해결된 활성층을 얻을 수 있게 된다.The present invention comprises the steps of forming an amorphous silicon film on a substrate; Crystallizing the amorphous silicon film to form a polysilicon film; Etching the surface of the polysilicon film; Patterning the etched polysilicon film; And ion implantation at least an end of the patterned polysilicon film, and a flat panel display device having the thin film transistor manufactured according to the method. When ion implantation is performed at the end of the etched polysilicon film according to the method of manufacturing the thin film transistor of the present invention, it is possible to effectively block the coupling of impurities to the dangling bond existing at the end of the etched polysilicon film. As a result, it is possible to obtain an active layer in which a problem caused by bonding impurities to the dangling bond, that is, a change in threshold voltage and a decrease in electrical characteristics are solved.
Description
도 1은 본 발명에 따라 제조된 박막 트랜지스터의 일실시예의 단면구조도이고,1 is a cross-sectional structural view of an embodiment of a thin film transistor manufactured according to the present invention,
도 2는 본 발명의 일실시예에 따른 폴리실리콘막을 구비한 전계 발광 표시 장치의 부분 단면도이다.2 is a partial cross-sectional view of an EL display device having a polysilicon film according to an exemplary embodiment of the present invention.
<도면 부호에 대한 간단한 설명><Short description of drawing symbols>
1...기판 2...버퍼층1 ... substrate 2 ... buffer layer
3...게이트 절연막 4...층간 절연막3 ... gate insulating film 4 ... interlayer insulating film
12...반도체 활성층 13...게이트 전극12 ... semiconductor
14...소스 전극 15...드레인 전극14
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로서, 보다 상세하기로는 반도체 활성층으로서 폴리실리콘막을 이용한 박막 트랜지스터의 제조방법과 그 방법에 따라 얻어진 박막 트랜지스터와 이를 구비한 평판 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor, and more particularly, to a method of manufacturing a thin film transistor using a polysilicon film as a semiconductor active layer, and a thin film transistor obtained by the method and a flat panel display device having the same.
박막 트랜지스터의 채널층으로 사용되는 폴리실리콘막은 비정질 실리콘막을 다양한 결정화 방법을 이용하여 결정화시켜 얻을 수 있다. 비정질 실리콘막의 결정화 방법중, 레이저를 이용한 결정화 방법은 유리 기판과 같은 절연 기판에 미치는 열적 영향이 비교적 적고, 고상(solid phase) 결정화 방법에 비하여 우수한 물성을 갖는 폴리실리콘을 형성할 수 있기 때문에 널리 이용되고 있다. The polysilicon film used as the channel layer of the thin film transistor can be obtained by crystallizing the amorphous silicon film using various crystallization methods. Among the crystallization methods of the amorphous silicon film, the crystallization method using a laser is widely used because it has a relatively low thermal effect on an insulating substrate such as a glass substrate and can form polysilicon having superior physical properties as compared to the solid phase crystallization method. It is becoming.
폴리실리콘막은 식각된 단면에서 많은 실리콘 댕글링 본드(silicone dangling bond)가 존재하게 되며, 공정 진행 중에 발생되는 불순물이 이에 결합되게 되므로, 상기한 폴리실리콘막을 활성층으로 이용하는 경우, 박막 트랜지스터 및 전자 소자의 전기 이동도가 떨어지고, 폴리 실리콘막과 절연막간 계면에 많은 트랩이 존재하게 되어 소자의 신뢰성이 나빠지는 등의 특성 열화의 문제점이 있었다.In the polysilicon film, many silicon dangling bonds are present in the etched cross section, and impurities generated during the process are bonded thereto. Thus, when the polysilicon film is used as an active layer, the polysilicon film may be used as an active layer. There is a problem of deterioration in characteristics such as poor electrical mobility and the presence of many traps at the interface between the polysilicon film and the insulating film, resulting in poor device reliability.
이에 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하여 식각된 폴리실리콘막에 존재하는 댕글링 본드에 불순물이 결합되는 것을 억제하여 이로 인한 소자의 전기적 특성이 저하되는 것을 방지한 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된 박막 트랜지스터를 채용함으로써 신뢰성이 개선된 평판 표시 장치를 제공하는 것이다.Therefore, the technical problem to be achieved by the present invention is to solve the above-mentioned problems to prevent the coupling of impurities to the dangling bonds present in the etched polysilicon film to prevent the deterioration of the electrical properties of the device due to the manufacturing of a thin film transistor The present invention provides a flat panel display having improved reliability by employing the method and the thin film transistor manufactured according to the method.
상기 기술적 과제를 이루기 위하여, 본 발명에서는 기판 상에 비정질 실리콘 막을 형성하는 단계;In order to achieve the above technical problem, the present invention comprises the steps of forming an amorphous silicon film on the substrate;
상기 비정질 실리콘막을 결정화시켜 폴리실리콘막을 형성하는 단계;Crystallizing the amorphous silicon film to form a polysilicon film;
상기 폴리실리콘막 표면을 식각하는 단계; Etching the surface of the polysilicon film;
상기 식각된 폴리실리콘막을 패터닝하는 단계; 및Patterning the etched polysilicon film; And
상기 패터닝된 폴리실리콘막의 적어도 단부에 이온 주입 (ion implanation)을 실시하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.It provides a method of manufacturing a thin film transistor comprising the step of performing ion implantation (ion implanation) on at least an end of the patterned polysilicon film.
본 발명의 다른 기술적 과제는 상술한 방법에 따라 제조된 폴리실리콘막을 이용한 활성층;Another technical problem of the present invention is an active layer using a polysilicon film prepared according to the above method;
상기 활성층에 절연된 게이트 전극; 및A gate electrode insulated from the active layer; And
상기 활성층에 전기적으로 연결된 소스 및 드레인 전극을 포함하는 박막 트랜지스터에 의하여 이루어진다.And a thin film transistor including a source and a drain electrode electrically connected to the active layer.
본 발명의 또 다른 기술적 과제는 상술한 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시 장치에 의하여 이루어진다.According to another aspect of the present invention, there is provided a flat panel display device including the above-described thin film transistor in each pixel, and a pixel electrode connected to a source electrode or a drain electrode of the thin film transistor.
이하, 본 발명을 보다 상세하게 설명하기로 한다.Hereinafter, the present invention will be described in more detail.
본 발명의 폴리실리콘막의 단부에서의 댕글링 본드에 불순물이 결합되는 것을 막기 위한 폴리실리콘막의 표면처리방법을 제공하며, 이의 방법을 구체적으로 설명하면 다음과 같다.The present invention provides a surface treatment method of a polysilicon film for preventing impurities from being bonded to dangling bonds at the ends of the polysilicon film of the present invention.
기판 상부에 비정질 실리콘막을 형성한다. 비정질 실리콘막 형성 방법은 특별히 제한되는 것은 아니며, 예를 들어 화학 기상 증착 방법을 이용할 수 있다.An amorphous silicon film is formed on the substrate. The method of forming the amorphous silicon film is not particularly limited, and for example, a chemical vapor deposition method can be used.
상기 기판 상에 형성된 비정질 실리콘막의 두께는 450 내지 530Å인 것이 바람직하다. 만약 비정질 실리콘막의 두께가 530Å를 초과하는 경우에는, 폴리실리콘막이 불균일하게 형성되고, 비정질 실리콘막의 두께가 450Å 미만인 경우, 폴리실리콘막이 불균일하게 형성된다.The thickness of the amorphous silicon film formed on the substrate is preferably 450 to 530 kPa. If the thickness of the amorphous silicon film exceeds 530 kPa, the polysilicon film is formed nonuniformly, and if the thickness of the amorphous silicon film is less than 450 kPa, the polysilicon film is formed nonuniformly.
이어서, 상기 비정질 실리콘막을 결정화시켜 폴리실리콘막을 형성한다. Next, the amorphous silicon film is crystallized to form a polysilicon film.
상기 비정질 실리콘막을 결정화하는 방법의 비제한적인 예로서, 레이저를 이용하는 결정화 방법이 있다. 레이저를 이용한 결정화 방법의 예에는 엑시머 레이저 어닐링 (Excimer Laser Annealing: ELA법)과 같은 레이저 어닐링이 있다. 통상적인 ELA법에 따라, 20 내지 200 nsec의 펄스 레이저를 비정질 실리콘막에 조사하면 비정질 실리콘이 용융되며 이를 냉각시키는 과정에서 폴리실리콘 결정이 형성된다. As a non-limiting example of the method of crystallizing the amorphous silicon film, there is a crystallization method using a laser. Examples of crystallization methods using lasers include laser annealing such as Excimer Laser Annealing (ELA method). According to the conventional ELA method, when a pulse laser of 20 to 200 nsec is irradiated to the amorphous silicon film, the amorphous silicon is melted and polysilicon crystals are formed in the process of cooling it.
상기 폴리실리콘막 표면에는 결정입계를 중심으로 돌기부가 형성되며 결정화 공정 또는 공기 분위기하에서 폴리실리콘막 표면의 일부 영역에는 실리콘 산화막이 자연적으로 형성된다. Protrusions are formed on the surface of the polysilicon film around crystal grain boundaries, and silicon oxide films are naturally formed in a portion of the surface of the polysilicon film under a crystallization process or in an air atmosphere.
상기한 바와 같은 폴리실리콘막 표면을 에칭액으로 식각을 실시한다. 이 때 상기 에칭액으로는, 불산 수용액을 들 수 있다. 상기 불산 수용액의 농도는 특별하게 제한되는 것은 아니지만, 90 내지 100 중량%, 바람직하게는 99.3 내지 100 중량%이다. The surface of the polysilicon film as described above is etched with an etching solution. At this time, hydrofluoric acid solution is mentioned as said etching liquid. The concentration of the hydrofluoric acid aqueous solution is not particularly limited, but is 90 to 100% by weight, preferably 99.3 to 100% by weight.
상기 식각된 폴리실리콘막을 소정 패턴대로 패터닝한 다음, 불산 수용액을 사용하는 것이 바람직하다.After patterning the etched polysilicon film in a predetermined pattern, it is preferable to use an aqueous hydrofluoric acid solution.
상기 에칭액을 이용한 에칭 시간은 10 내지 200초 바람직하게는 50 내지 100 초간 수행될 수 있다. 만약 1차 에칭 시간이 200초를 초과하는 경우에는 하부 기판을 에칭할 수 있고, 10초 미만인 경우에는 불균일하게 에칭되어 바람직하지 못하다. 상기 에칭액 및 그 농도에 따라 에칭 식각은 가변적이다.Etching time using the etching solution may be performed for 10 to 200 seconds, preferably 50 to 100 seconds. If the primary etching time exceeds 200 seconds, the lower substrate can be etched, and if it is less than 10 seconds, it is unfavorably etched unevenly. The etching etching is variable depending on the etching solution and its concentration.
상기 식각된 폴리실리콘막을 소정 패턴대로 패터닝한 다음, 상기 패터닝되 폴리실리콘막의 적어도 단부에 이온 주입 (ion implanation)을 실시하여 폴리실리콘막에 존재하는 실리콘 댕글링 본드에 이온 주입 성분을 결합시킨다.The etched polysilicon film is patterned in a predetermined pattern, and then ion implantation is performed on at least an end of the patterned polysilicon film to bond the ion implantation component to the silicon dangling bond present in the polysilicon film.
상기 이온 주입시 산소 (O) 또는 질소 (N) 이온을 주입하여 형성한다. 여기에서 이온 주입 에너지 및 이온 주입량은 통상적인 수준이다.The ion implantation is formed by implanting oxygen (O) or nitrogen (N) ions. Here, ion implantation energy and ion implantation amount are normal levels.
상기한 이온 주입으로 인하여 폴리실리콘막 단부에 존재하는 댕글링 결합 (dangling bond)에 불순물이 결합되는 것을 차단할 수 있다. 이온 주입 후 이온 주입으로 인한 표면의 경화(Curing) 효과를 위해 400℃ 이하, 특히 100 내지 400℃ 의 후속 열처리 공정을 진행하거나, 별도의 열처리 공정 없이 후속 공정에 따르는 열로 동시 효과를 가질 수도 있다. Due to the ion implantation, impurities may be prevented from being bound to dangling bonds existing at the ends of the polysilicon film. After the ion implantation, a subsequent heat treatment process of 400 ° C. or less, in particular 100 to 400 ° C. may be performed for the curing effect of the surface due to ion implantation, or may have a simultaneous effect with heat following the subsequent process without a separate heat treatment process.
도 1은 본 발명의 일실시예에 따른 폴리실리콘막 표면 처리를 통하여 제조된 박막 트랜지스터의 단면구조를 도시한 것이다.FIG. 1 illustrates a cross-sectional structure of a thin film transistor manufactured by polysilicon film surface treatment according to an embodiment of the present invention.
도 1을 참조하면, 유리기판 등과 같은 기판(1)상에 버퍼층(2)이 형성되어 있다. 버퍼층(2)의 상부에는 게이트 절연막(3)이 구비되고, 게이트 절연막(3) 상부의 소정 영역에는 도전성 금속막으로 게이트 전극(13)이 형성되어 있다. 상기 게이트 전극은 MoW, Al, Cr, Al/Cu 등의 도전성 금속막으로 이루어져 있으나, 이에 한정되지 않는다. 상기 게이트 전극(13)이 형성되는 영역은 활성층(12)의 채널 영 역(C1)에 대응된다. 게이트 전극(13)의 상부로는 층간 절연막(4)이 형성되어 있으며, 이 층간 절연막(4)과 게이트 절연막(3)에 콘택 홀이 천공된 상태에서 소스 전극(14) 및 드레인 전극(15)이 상기 층간 절연막(4)의 상부에 형성되어 있다.Referring to FIG. 1, a buffer layer 2 is formed on a substrate 1 such as a glass substrate. The gate insulating film 3 is provided on the buffer layer 2, and the
본 발명의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터는 평판 표시장치에 유용하게 사용될 수 있다. 평판 표시장치에는 예를 들면, CDT(Color Display Tube) 또는 CPT(Color Picture Tube)와 같은 브라운관 표시 장치, 플라즈마 평판 표시 장치, 액정 표시 장치, 전계 발광 표시 장치 등이 포함된다. The thin film transistor manufactured according to the thin film transistor manufacturing method of the present invention can be usefully used in flat panel display devices. The flat panel display includes, for example, a CRT display device such as a color display tube (CDT) or a color picture tube (CPT), a plasma flat panel display, a liquid crystal display, an electroluminescent display, and the like.
도 3를 참조하여 본 발명의 평판 표시 장치의 일실시예로서 박막 트랜지스터를 구비하는 전계 발광 장치에 대하여 살펴보면 다음과 같다.Referring to FIG. 3, an electroluminescent device including a thin film transistor according to an embodiment of the present invention will be described below.
도 3을 참조하여, 기판(110)의 일면 상에는 버퍼층(120)과, 반도체 활성층인 폴리실리콘층(130), 게이트 전극층(150), 소스/드레인 전극층(170a,b), 이들 각각의 층 사이에 배치되는 게이트 절연층(140), 중간층(160) 등의 절연층으로 구성되는 TFT 층이 배치될 수도 있다. 소스/드레인 전극층(170a,b)의 일면 상에는 보호층(180)이 형성되고, 보호층(180)의 일측에 형성된 비아홀(181)을 통하여 제 1 전극층(190)이 배치된다. 보호층(180)의 상부에는 화소 정의층(191)이 형성될 수 있는데, 제 1 전극층(190)에 해당 영역에는 개구 영역(194)이 배치된다. 개구 영역(194)으로 제 1 전극층(190)의 일면 상에는 발광층 등을 구비하는 전계 발광부(192)이 형성되고, 그 상부에 제 2 전극층(193)이 전면 증착될 수도 있다. 이러한 전계 발광 디스플레이 장치에 있어서, 게이트 전극(150)에 인가되는 전기적 신호에 의하여 채널의 통전이 이루어지는 반도체 활성층(130)을 본 발명에 따라 이온주입 으로 표면처리된 폴리실리콘막으로 구성한다.Referring to FIG. 3, a
본 발명의 박막 트랜지스터는 상술한 바와 같이 액정 표시 장치를 비롯한 모든 평판 표시장치에 적용가능하며, 박막 트랜지스터의 소스/드레인 전극에 화소 전극이 접속된 구조를 가질 수 있다.As described above, the thin film transistor of the present invention may be applied to all flat panel display devices including a liquid crystal display, and may have a structure in which a pixel electrode is connected to a source / drain electrode of the thin film transistor.
이하, 본 발명을 하기 실시예를 들어 설명하기로 하되, 본 발명이 하기 실시예로만 한정되는 것은 아니다. Hereinafter, the present invention will be described with reference to the following examples, but the present invention is not limited only to the following examples.
실시예 1Example 1
먼저, 유리 기판 상에 버퍼층으로서 실리콘 산화막을 형성하였다. 상기 버퍼층 상부에 비정질 실리콘을 화학 기상 증착하여 500Å 두께의 비정질 실리콘막을 형성하였다. First, a silicon oxide film was formed as a buffer layer on a glass substrate. Amorphous silicon was chemically vapor deposited on the buffer layer to form an amorphous silicon film having a thickness of 500 kHz.
상기 비정질 실리콘막에 대하여 질소 상압 조건하에서 레이저 어닐링을 수행하여 폴리실리콘막을 형성하였다.Laser annealing was performed on the amorphous silicon film under nitrogen atmospheric pressure to form a polysilicon film.
상기 폴리실리콘막을 에칭액인 0.7 중량% HF 수용액을 이용하여 60초동안 식각을 실시하였다. The polysilicon layer was etched for 60 seconds using 0.7 wt% HF aqueous solution as an etching solution.
이어서 식각이 끝난 폴리실리콘막을 패터닝한 다음, 폴리실리콘막의 단부에 질소를 이온 주입하여 박막 트랜지스터를 형성하였다.Subsequently, the etched polysilicon film was patterned, and then ion implanted with nitrogen at the end of the polysilicon film to form a thin film transistor.
비교예 1Comparative Example 1
폴리실리콘막의 단부에 질소의 이온 주입 과정을 거치지 않은 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 박막 트랜지스터를 형성하였다.A thin film transistor was formed in the same manner as in Example 1 except that the end of the polysilicon film was not subjected to ion implantation of nitrogen.
상기 실시예 1 및 비교예 1에 따라 제조된 박막 트랜지스터를 이용하여 유기 전계 발광 소자를 제작하고 이 소자의 전기적 특성을 조사하였다. An organic electroluminescent device was fabricated using the thin film transistors prepared according to Example 1 and Comparative Example 1, and the electrical characteristics of the device were investigated.
그 결과, 실시예 1의 유기 전계 발광 소자는 비교예 1과 달리 폴리실리콘막의 질소 이온 주입으로 댕글링 본드에 불순물이 결합되는 차단할 수 있고, 이로 인하여 소자의 전기적 특성이 저하되는 것이 감소되었다.As a result, the organic electroluminescent device of Example 1, unlike Comparative Example 1, can block the coupling of impurities to the dangling bond by nitrogen ion implantation of the polysilicon film, thereby reducing the deterioration of the electrical characteristics of the device.
본 발명의 박막 트랜지스터 제조 방법에 따라 식각된 폴리실리콘막의 단부에 이온 주입을 하면, 식각된 폴리실리콘막의 단부에 존재하는 실리콘 댕글링 본드가 불순물과 결합되는 것을 효과적으로 차단할 수 있다. 그 결과, 실리콘 댕글링 본드에 불순물이 결합됨으로써 발생되는 문제점 (즉, 문턱 전압의 변화 및 이동도 감소, 전기적 특성의 저하, 신뢰성 저하)이 해결된 활성층을 얻을 수 있게 된다. 이러한 방법에 의하여 얻은 박막 트랜지스터를 이용하면 전기적 특성 및 신뢰성이 개선된 평판 표시 장치를 얻을 수 있게 된다.When ion implantation is performed at the end of the etched polysilicon film according to the method of manufacturing the thin film transistor of the present invention, the silicon dangling bond existing at the end of the etched polysilicon film may be effectively blocked. As a result, it is possible to obtain an active layer which solves the problems caused by bonding impurities to the silicon dangling bond (that is, the change in threshold voltage and mobility, the decrease in electrical characteristics, and the decrease in reliability). By using the thin film transistor obtained by such a method, a flat panel display device having improved electrical characteristics and reliability can be obtained.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040082572A KR100669735B1 (en) | 2004-10-15 | 2004-10-15 | Manufacturing method of thin film transistor and flat display device employing the thin film transistor manufactured by the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040082572A KR100669735B1 (en) | 2004-10-15 | 2004-10-15 | Manufacturing method of thin film transistor and flat display device employing the thin film transistor manufactured by the method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060033450A KR20060033450A (en) | 2006-04-19 |
| KR100669735B1 true KR100669735B1 (en) | 2007-01-16 |
Family
ID=37142573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040082572A KR100669735B1 (en) | 2004-10-15 | 2004-10-15 | Manufacturing method of thin film transistor and flat display device employing the thin film transistor manufactured by the method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100669735B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101254744B1 (en) * | 2006-06-28 | 2013-04-15 | 엘지디스플레이 주식회사 | Method for fabrication poly crystalizing silicon thin film and thin film transistor using the same |
| KR100739985B1 (en) * | 2006-09-04 | 2007-07-16 | 삼성에스디아이 주식회사 | Transistor, manufacturing method thereof and flat panel display device therewith |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060639A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Method for manufacturing contact hole of semiconductor device |
| JPH1116835A (en) | 1997-06-25 | 1999-01-22 | Matsushita Electric Ind Co Ltd | Polycrystalline silicon thin film and manufacture of thin film transistor |
| KR20030060956A (en) * | 2000-11-30 | 2003-07-16 | 인터내셔널 비지네스 머신즈 코포레이션 | Improving the stability of ion beam generated alignment layers by surface modification |
| KR20040008527A (en) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | Method of semiconductor device |
-
2004
- 2004-10-15 KR KR1020040082572A patent/KR100669735B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060639A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Method for manufacturing contact hole of semiconductor device |
| JPH1116835A (en) | 1997-06-25 | 1999-01-22 | Matsushita Electric Ind Co Ltd | Polycrystalline silicon thin film and manufacture of thin film transistor |
| KR20030060956A (en) * | 2000-11-30 | 2003-07-16 | 인터내셔널 비지네스 머신즈 코포레이션 | Improving the stability of ion beam generated alignment layers by surface modification |
| KR20040008527A (en) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | Method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060033450A (en) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100562A (en) | Method of manufacturing a semiconductor device | |
| US7800235B2 (en) | Method of fabricating semiconductor device | |
| KR100294088B1 (en) | Semiconductor integrated circuit | |
| US6204101B1 (en) | Method of manufacturing semiconductor device | |
| KR100426381B1 (en) | Method for fabricating thin film transistor including a crystalline silicon active layer | |
| JP4675433B2 (en) | Method for manufacturing semiconductor device | |
| KR100669735B1 (en) | Manufacturing method of thin film transistor and flat display device employing the thin film transistor manufactured by the method | |
| JP2001189462A (en) | Manufacturing method of semiconductor device | |
| JPH1050609A (en) | Manufacture of thin-film semiconductor device | |
| KR100626002B1 (en) | Manufacturing method of thin film transistor and flat display device employing the thin film transistor manufactured by the method | |
| JP3316180B2 (en) | Method for manufacturing thin film semiconductor device | |
| JP3602344B2 (en) | Thin film transistor and method for manufacturing the same | |
| JP4417327B2 (en) | Method for manufacturing semiconductor device | |
| KR100615218B1 (en) | A method for preparing thin film transistor having polycrystalline Si layer, a thin film transistor prepared by the method and a flat pannel display comprising the thin film transistor | |
| KR100841370B1 (en) | Manufacturing method of thin film transistor | |
| KR100669714B1 (en) | A method for preparing thin film transistorTFT having polycrystalline Si, a thin film transistor prepared by the method and a flat pannel display with the thin film transistor | |
| JP3357337B2 (en) | Integrated circuit | |
| JP3602430B2 (en) | Method for manufacturing semiconductor device | |
| JP3357321B2 (en) | Method for manufacturing semiconductor device | |
| JP3355137B2 (en) | Method for manufacturing semiconductor device | |
| JP4104901B2 (en) | Active matrix display device | |
| JPH0837311A (en) | Semiconductor device and its manufacture | |
| JP2002033328A (en) | Semiconductor device | |
| JP2002305210A (en) | Method of manufacturing thin-film transistor | |
| JPH1070279A (en) | Fabrication of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 14 |