KR100669355B1 - 플래시 메모리 장치의 프로그램 방법 - Google Patents

플래시 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR100669355B1
KR100669355B1 KR1019990047261A KR19990047261A KR100669355B1 KR 100669355 B1 KR100669355 B1 KR 100669355B1 KR 1019990047261 A KR1019990047261 A KR 1019990047261A KR 19990047261 A KR19990047261 A KR 19990047261A KR 100669355 B1 KR100669355 B1 KR 100669355B1
Authority
KR
South Korea
Prior art keywords
program
memory cells
programmed
flash memory
target memory
Prior art date
Application number
KR1019990047261A
Other languages
English (en)
Other versions
KR20010039044A (ko
Inventor
김명재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990047261A priority Critical patent/KR100669355B1/ko
Publication of KR20010039044A publication Critical patent/KR20010039044A/ko
Application granted granted Critical
Publication of KR100669355B1 publication Critical patent/KR100669355B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명에 따른 플래시 메모리 장치의 프로그램 방법은 프로그램 검증 단계, 프로그램 단계 및 프로그램 카운트 값을 증가시키는 단계의 순으로 수행된다. 상기 프로그램 검증 단계에서는 프로그램 동작 동안에 선택되는 프로그램 대상 메모리 셀들이 모두 정상적으로 프로그램 되었는 지와 프로그램 동작이 미리 정해진 횟수만큼 수행되었는 지를 검증한다. 상기 프로그램 단계에서는 모든 프로그램 대상 메모리 셀들을 프로그램하고 그리고 상기 프로그램 검증 결과, 상기 프로그램 대상 메모리 셀들 중 정상적으로 프로그램 되지 않은 프로그램 대상 메모리 셀들만을 프로그램한다. 그리고, 상기 프로그램 단계가 종료되면, 상기 프로그램 카운트 값을 증가시키는 단계가 수행된다. 이와 같이, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법에서는 프로그램 동작시, 검증 결과 정상적으로 프로그램 되지 않은 프로그램 대상 메모리 셀들만을 선택적으로 프로그램함으로써, 플래시 메모리 장치의 프로그램 동작시 소요되는 프로그램 시간이 감소된다.

Description

플래시 메모리 장치의 프로그램 방법{A METHOD FOR PROGRAMMING OF FLASH MEMORY DEVICE}
도 1은 일반적인 플래시 메모리 셀의 구조를 보여주는 단면도;
도 2는 프로그램 및 소거 동작에 따른 메모리 셀의 드레솔드 전압 분포를 보여주는 도면;
도 3은 일반적인 플래시 메모리 셀의 프로그램 방법을 보여주는 흐름도 및;
도 4는 본 발명에 따른 플래시 메모리 셀의 프로그램 방법을 보여주는 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
S10, S100 : 프로그램 검증 단계 S30, S300 : 프로그램 단계
S50, S500 : 카운트 값을 증가시키는 단계
본 발명은 플래시 메모리 장치의 프로그램 방법에 관한 것으로서, 더 구체적으로는 플래시 메모리 장치의 프로그램 동작시 소요되는 프로그램 시간을 감소시키는 프로그램 방법에 관한 것이다.
도 1 및 도 2를 참조하면, 플래시 메모리 셀은 반도체 기판(2)위에 소오스(source; 3) - 드레인(drain; 4) 사이에 형성되는 전류 경로(current pass) 및 상기 반도체 기판(2)위에 소정의 두께(약 100Å)를 가지는 절연막들(7, 9)을 사이에 두고 형성되는 플로팅 게이트(floating gate; 6)와 제어 게이트(control gate; 8)로 구성된다. 상기 플래시 메모리 셀의 프로그램(program)은 아래의 [표]와 같이 소오스 영역(3)과 반도체 기판 즉 벌크 영역(2)을 접지시키고, 제어 게이트(8)에 양의 고전압(program voltage; Vpgm, 예를 들어, 약 10V ∼ 20V)을 인가하고 그리고 드레인 영역(4)에 프로그램하기 위한 전압(예를 들어, 약 5V ∼ 6V)을 인가하여 핫 캐리어(hot carrier)들을 발생시킴으로써 이루어진다. 상기 핫 캐리어들은 제어 게이트(8)에 인가되는 고전압(Vpgm)의 전계(electric field)에 의해 벌크 영역(2)의 전자들이 플로팅 게이트(6)에 축적되고, 드레인 영역(4)에 공급되는 전하들이 누적되어 발생된다. 상기 플래시 메모리 셀들이 프로그램되면, 플래시 메모리 셀들은 소정의 프로그램 전압 산포(예를 들어, 약 6V ∼ 7V)의 프로그램 드레솔드 전압(program threshold voltage)을 가지게 된다.
상기 플래시 메모리 셀의 소거(erase)는 아래의 [표]와 같이 제어 게이트(8)에 음의 고전압(erase voltage; Vera, 예를 들어, 약 -10V ∼ -20V)을 인가하고, 벌크 영역(2)에 소정의 전압(예를 들어, 약 5V)을 인가하여 F-N 터널링(Fowler-Nordheim tunneling) 현상을 유발시킴으로써 이루어지며, 상기 플래시 메모리 셀들은 벌크 영역(2)을 공유하는 섹터 단위로 소거된다. 상기 F-N 터널링은 플로팅 게이트(6)에 축적된 전자들을 벌크 영역(2)으로 방출시킴으로써, 플래시 메모리 셀들 이 소정의 전압 산포(예를 들어, 약 1V ∼ 3V)의 소거 드레솔드 전압(erase threshold voltage)을 가지게 한다.
상기 프로그램 동작에 의해 드레솔드 전압이 높아진 플래시 메모리 셀은 독출 동작시, 드레인 영역(4)으로부터 소오스 영역(3)으로 전류가 주입되는 것이 방지되어 오프(off)된 것처럼 보인다. 그리고, 상기 소거 동작에 의해 드레솔드 전압이 낮아진 플래시 메모리 셀은 드레인 영역(4)으로부터 소오스 영역(3)으로 전류가 주입되어 온(on)된 것처럼 보인다.
동 작 모 드 Vg Vd Vs Vb
프 로 그 램 + 10V + 5V ∼ + 6V 0V 0V
소 거 - 10V Floating Floating + 6V
소 거 정 정 + 3V + 5V ∼ + 6V 0V 0V
독 출 + 4.5V +1V 0V 0V
상기 플래시 메모리 셀들은 플래시 메모리 어레이의 구성에 있어서, 고집적화를 위해 상기 벌크 영역(2)을 공유하도록 구성되므로, 하나의 섹터(sector)에 포함되는 플래시 메모리 셀들은 동시에 소거된다. 이때, 섹터내의 모든 플래시 메모리 셀들이 동시에 소거되면, 플래시 메모리 셀들 각각이 가지는 드레솔드 전압에 대한 균일성(uniformity)으로 인해서, 플래시 메모리 셀들 중 일부가 소거 드레솔드 전압 산포를 벗어나게 된다. 소거 드레솔드 전압 산포를 벗어나 플래시 메모리 셀들 중에서 '0V'이하의 드레솔드 전압을 가지는 플래시 메모리 셀들을 과소거 메모리 셀(over erase memory cell)이라 하며, 이를 위해 과소거된 플래시 메모리 셀의 드레솔드 전압을 소거 드레솔드 전압 산포 내로 분포시키는 일련의 수정 동작(over erase repair; 과소거 정정)이 수행되어야 한다.
도 3을 참조하면, 일반적인 플래시 메모리 장치의 프로그램 방법은 프로그램 검증 단계(S10), 프로그램 단계(S30) 및 프로그램 카운트 값을 증가시키는 단계(S50)의 순으로 진행된다. 상기 프로그램 검증 단계(S10)에서는 프로그램 동작 동안에 선택되는 프로그램 대상 메모리 셀들이 모두 프로그램 되었는 지와 프로그램 동작이 미리 정해진 횟수만큼 수행되었는 지를 검증한다. 상기 단계(S10)의 검증 결과, 프로그램 동작이 미리 정해진 횟수만큼 수행되지 않았을 때, 프로그램 대상 메모리 셀들 중 하나의 메모리 셀이라도 정상적으로 프로그램 되지 않았으면, 상기 프로그램 단계(S30)가 수행되고 그리고 프로그램 대상 메모리 셀들이 모두 정상적으로 프로그램되었거나, 프로그램 동작이 미리 정해진 횟수만큼 수행되었으면, 상기 프로그램 동작은 종료된다.
상기 프로그램 단계(S30)에서는 선택된 프로그램 대상 메모리 셀들을 프로그램하는 단계이다. 상기 프로그램 동작은 상기한 바와 같이, CHE(channel hot electron) 방식에 의해 수행되며, 프로그램 대상 메모리 셀들의 수를 프로그램 동작에 사용되는 고전압(Vpgm)의 용량에 의해 최적화하게 된다. 즉, 통상적으로 한 번의 프로그램 동작시 16 비트의 메모리 셀들을 프로그램할 경우, 한 번의 프로그램 동작 동안에 4비트 또는 8 비트의 메모리 셀들을 프로그램한다. 이때, 각 프로그램 단계(S30_1, S30_2, ..., S30_n)에서 프로그램 되는 메모리 셀의 갯 수는 약 2개 내지 4개 정도이다.
상기 프로그램 단계(S30)가 종료되면, 상기 프로그램 동작의 횟수를 알리는 카운트 값이 1 증가되는 단계(S50)가 수행되고 그리고 다시 프로그램 검증 단계(S10)가 수행된다. 이때, 상기 프로그램 검증 단계(S10)에서 프로그램 대상 메모리 셀들 중 하나의 메모리 셀이라도 정상적으로 프로그램 되지 않았다면, 상기 프로그램 단계(S30)가 다시 수행된다. 상기 프로그램 단계(S30)에서는 정상적으로 프로그램 되지 않은 프로그램 대상 메모리 셀들을 프로그램 하는 단계이므로, 이미 정상적으로 프로그램된 메모리 셀들은 드레인에 고전압이 인가되지 않는 프로그램 금지 상태(program inhibit state)이다.
그런데, 일반적인 프로그램 방법에서는 일단 상기 프로그램 검증 단계(S10)에서 프로그램 대상 메모리 셀들 중 하나의 메모리 셀이라도 정상적으로 프로그램 되지 않았다고 판별되면, 상기 프로그램 단계(S300) 내의 모든 프로그램 단계들(S30_1, S30_2, ..., S30_n)을 모두 수행하게 된다. 이와 같이, 프로그램 금지 상태인 메모리 셀들을 다시 프로그램 함으로써, 프로그램 동작시 불필요한 프로그램 시간이 증가되어 전체 프로그램 동작시 소요되는 시간이 증가되는 문제점이 발생된다.
본 발명의 목적은 프로그램 동작시 소요되는 프로그램 시간을 감소시키는 플래시 메모리 장치의 프로그램 방법을 제공하는 것이다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법은 프로그램 동작시, 선택된 프로그 램 대상 메모리 셀들이 모두 정상적으로 프로그램 되었는 지와 프로그램 동작이 요구되는 횟수만큼 수행되었는지를 검증하는 단계와; 상기 검증 결과, 프로그램 동작이 요구되는 횟수만큼 수행되지 않은 상태에서 상기 프로그램 대상 메모리 셀들 중 적어도 하나의 메모리 셀이라도 정상적으로 프로그램되지 않았을 때, 상기 프로그램 대상 메모리 셀들 중 정상적으로 프로그램되지 않은 메모리 셀들 만을 선택적으로 프로그램 하는 단계 및; 상기 프로그램 동작이 수행된 횟수에 대응하는 카운트 값을 증가시키는 단계의 순으로 수행된다. 여기서, 상기 프로그램 단계는 선택된 프로그램 대상 메모리 셀들의 프로그램 상태들을 순차적으로 검증하는 단계 및, 상기 검증 결과, 정상적으로 프로그램 되지 않은 메모리 셀들만을 프로그램하는 프로그램 단계의 순으로 수행된다.
(작용)
이와 같은 장치에 의해서, 프로그램 동작시 정상적으로 프로그램된 메모리 셀들이 다시 프로그램 되지 않음으로써, 프로그램 동작시 소요되는 프로그램 시간이 감소된다.
(실시예)
이하, 본 발명의 바람직한 실시예에 따른 참조도면 도 3에 의거하여 상세히 설명한다.
도 4를 참조하면, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법은 프로그램 검증 단계(S100), 프로그램 단계(S300) 및 프로그램 카운트 값을 증가시키는 단계(S500)의 순으로 수행된다. 상기 프로그램 검증 단계(S100)에서는 프로그 램 동작 동안에 선택되는 프로그램 대상 메모리 셀들이 모두 정상적으로 프로그램 되었는 지와 프로그램 동작이 미리 정해진 횟수만큼 수행되었는 지를 검증한다. 상기 프로그램 단계(S300)에서는 모든 프로그램 대상 메모리 셀들을 프로그램하고 그리고 상기 프로그램 검증 결과, 상기 프로그램 대상 메모리 셀들 중 정상적으로 프로그램 되지 않은 프로그램 대상 메모리 셀들만을 프로그램한다. 그리고, 상기 프로그램 단계(S300)가 종료되면, 상기 프로그램 카운트 값을 증가시키는 단계(S500)가 수행된다. 이와 같이, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법에서는 프로그램 동작시, 검증 결과 정상적으로 프로그램 되지 않은 프로그램 대상 메모리 셀들만을 선택적으로 프로그램함으로써, 플래시 메모리 장치의 프로그램 동작시 소요되는 프로그램 시간이 감소된다.
도 4를 참조하면, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법은 프로그램 검증 단계(S100), 프로그램 단계(S300) 및 프로그램 카운트 값을 증가시키는 단계(S500)의 순으로 수행된다. 상기 프로그램 검증 단계(S100)에서는 프로그램 동작 동안에 선택되는 프로그램 대상 메모리 셀들이 모두 정상적으로 프로그램 되었는 지와 프로그램 동작이 미리 정해진 횟수만큼 수행되었는 지를 검증한다. 우선, 프로그램 초기 동작시에는 모든 선택된 프로그램 대상 메모리 셀들이 프로그램 되지 않은 소거 상태이므로, 다음 단계로 상기 프로그램 단계(S300)가 수행된다.
상기 프로그램 단계(S300)는 프로그램 검증 단계들(S300_1, S300_3, ..., S300_2n-1) 및 프로그램 단계들(S300_1, S300_2, ..., S300_2n)을 포함한다. 상기 각 프로그램 검증 단계들(S300_1, S300_3, ..., S300_2n-1)에서는 선택된 프로그램 대상 메모리 셀들이 각각 정상 적으로 프로그램되었는 지를 검증된다. 상기 각 프로그램 단계들(S300_1, S300_2, ..., S300_2n)에서는 상기 프로그램 검증 단계들(S300_1, S300_3, ..., S300_2n-1) 중 대응되는 한 단계에서의 검증 결과, 프로그램 대상 메모리 셀들 중 적어도 하나의 메모리 셀이 정상적으로 프로그램 되지 않았을 때, 이를 프로그램 한다.
예를 들어, 상기 프로그램 단계(300)에서 16 비트의 메모리 셀들이 프로그램 되고, 상기 프로그램 단계들(S300_1, S300_2, ..., S300_2n)에서 각각 2 비트 즉 2 개의 프로그램 대상 메모리 셀들이 프로그램 된다고 가정하면, 상기 프로그램 검증 단계(S100)에서는 프로그램 된 프로그램 대상 메모리 셀들이 정상적으로 프로그램 되었는 지를 검증한다. 상기 검증 단계(S100)에서의 검증 결과, 프로그램 대상 메모리 셀들 중 적어도 하나의 프로그램 대상 메모리 셀이 정상적으로 프로그램 되지 않았다면, 상기 프로그램 단계(S300)가 수행된다.
상기 프로그램 단계(S300)에서는 프로그램 대상 메모리 셀들 각각의 정상적인 프로그램 여부가 검증되며, 검증 결과 정상적으로 프로그램 되지 않은 메모리 셀들에만 프로그램 동작이 수행된다. 예를 들어, 16 비트의 프로그램 메모리 셀들 중 8 번째 프로그램 대상 메모리 셀만이 정상적으로 프로그램 되지 않았다고 가정하면, 상기 프로그램 검증 단계들(S300_1, S300_3, ..., S300_2n-1) 중 제 4 프로그램 검증 단계(300_7)에서 프로그램 대상 메모리 셀의 비정상적인 프로그램을 알리는 정보가 출력될 것이다. 이때, 바로 제 4 프로그램 동작(S300_8)이 수행되어 정상적으로 프로그램 되지 않은 8 번째 프로그램 대상 메모리 셀이 재 프로그램 된다.
그리고, 나머지 프로그램 검증 단계들(S300_1, S300_3, S300_5, S300_9, ..., S300_2n-1)에서는 프로그램 대상 메모리 셀들의 정상적인 프로그램들을 알리는 검증 신호들을 출력하므로, 프로그램 단계들(S300_2, S300_4, S300_6, S300_10, ..., S300_2n)을 거치지 않고 바로 프로그램 카운트 값을 증가시키는 단계(S500)가 수행된다. 그리고, 상기 프로그램 단계(S300)가 종료되면, 상기 프로그램 카운트 값을 증가시키는 단계(S500)가 수행된다.
상기 단계(S500)가 종료되면, 상기 프로그램 검증 단계(S100)가 다시 수행된다. 이때, 상기 단계(S100)의 검증 결과, 모든 프로그램 대상 메모리 셀들이 정상적으로 프로그램되었거나, 상기 카운트 값이 미리 정해진 값에 다다르면, 상기 프로그램 동작은 종료되고 그리고 상기 카운트 값이 미리 정해진 값에 다다르지 않은 상태에서 정상적으로 프로그램 되지 않은 프로그램 대상 메모리 셀이 발생되면, 상기 프로그램 단계(S300)가 다시 수행된다.
상기한 바와 같이, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법에서는 프로그램 동작시, 검증 결과 정상적으로 프로그램 되지 않은 프로그램 대상 메모리 셀들만을 선택적으로 프로그램함으로써, 플래시 메모리 장치의 프로그램 동작시 소요되는 프로그램 시간이 감소된다. 즉, 일반적인 프로그램 방법에서 비정상적으로 프로그램 된 하나의 프로그램 대상 메모리 셀을 프로그램하기 위해 모든 프로그램 대상 메모리 셀들을 순차적으로 프로그램 하는 동작에 의해 프로그램 시 소 요되는 사간이 증가되는 반면에, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법에서는 비정상적으로 프로그램 된 프로그램 대상 메모리 셀만을 다시 프로그램 하여 프로그램 시 소요되는 시간이 감소된다.
이상에서, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 프로그램 동작시, 검증 결과 정상적으로 프로그램 되지 않은 프로그램 대상 메모리 셀들만을 선택적으로 프로그램함으로써, 플래시 메모리 장치의 프로그램 동작시 소요되는 프로그램 시간이 감소된다.

Claims (2)

  1. (a) 프로그램 동작시, 프로그램 댕상 메모리 셀들이 모두 정상적으로 프로그램되었는지와 프로그램 동작이 요구되는 횟수만큼 수행되었는지를 검증하는 단계;
    (b) 상기 검증결과, 프로그램 동작이 요구되는 횟수만큼 수행되지 않은 상태에서, 상기 프로그램 대상 메모리 셀들 중 적어도 하나의 메모리 셀이라도 정상적으로 프로그램되지 않았을 때, 상기 프로그램 대상 메모리 셀들 중 정상적으로 프로그램되지 않은 메모리 셀들 만을 선택적으로 프로그램하는 단계; 및
    (c) 상기 프로그램 동작이 수행된 횟수에 대응하는 카운트 값을 증가시키는 단계를 포함하되,
    상기 (b) 단계에서, 상기 프로그램 대상 메모리 셀들을 소정의 비트단위로 구분하고, 상기 소정의 비트단위의 프로그램 대상 메모리 셀들의 프로그램 상태를 순차적으로 검증하고, 정상적으로 프로그램 되지 않은 상기 소정의 비트 단위의 프로그램 대상 메모리 셀들만을 프로그램하는 단계를 더 포함하는 플래시 메모리 장치의 프로그램 방법.
  2. 삭제
KR1019990047261A 1999-10-28 1999-10-28 플래시 메모리 장치의 프로그램 방법 KR100669355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990047261A KR100669355B1 (ko) 1999-10-28 1999-10-28 플래시 메모리 장치의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047261A KR100669355B1 (ko) 1999-10-28 1999-10-28 플래시 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20010039044A KR20010039044A (ko) 2001-05-15
KR100669355B1 true KR100669355B1 (ko) 2007-01-16

Family

ID=19617463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047261A KR100669355B1 (ko) 1999-10-28 1999-10-28 플래시 메모리 장치의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR100669355B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970049542A (ko) * 1995-12-01 1997-07-29 김주용 프로그램 검증 회로 및 프로그램 검증 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970049542A (ko) * 1995-12-01 1997-07-29 김주용 프로그램 검증 회로 및 프로그램 검증 방법

Also Published As

Publication number Publication date
KR20010039044A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
US5696717A (en) Nonvolatile integrated circuit memory devices having adjustable erase/program threshold voltage verification capability
US6643185B1 (en) Method for repairing over-erasure of fast bits on floating gate memory devices
US6496417B1 (en) Method and integrated circuit for bit line soft programming (BLISP)
US6252803B1 (en) Automatic program disturb with intelligent soft programming for flash cells
US7190624B2 (en) Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
US6314027B1 (en) Flash memory device capable of preventing an over-erasure of flash memory cells and erase method thereof
US6363013B1 (en) Auto-stopped page soft-programming method with voltage limited component
US20020080653A1 (en) Method for preventing over-erasing of memory cells and flash memory device using the same
KR100553948B1 (ko) 노아 어레이의 다수의 스택형 메모리 디바이스의 부동 게이트 상의 전하 변경 프로세스
KR100257868B1 (ko) 노어형 플래시 메모리 장치의 소거 방법
US6504765B1 (en) Flash memory device and method of erasing the same
JP4870876B2 (ja) 不揮発性半導体メモリ装置の消去方法
US6301177B1 (en) Internal power supply voltage generating circuit and the method for controlling thereof
KR20100081609A (ko) 전하트랩형 플래시 메모리소자의 동작 방법
KR20040044360A (ko) 불휘발성반도체기억장치 및 그 데이터소거방법
US6999343B2 (en) Method of programming a flash memory cell and method of programming an NAND flash memory using the same
US7230853B2 (en) Selective erase method for flash memory
US20030012054A1 (en) Methods of operating semiconductor memory devices having split gate-type non-volatile memory cells
US7933150B2 (en) Nonvolatile semiconductor memory device and programming method thereof
KR100669355B1 (ko) 플래시 메모리 장치의 프로그램 방법
US6188604B1 (en) Flash memory cell & array with improved pre-program and erase characteristics
US7161840B2 (en) Erase method in flash memory device
US8630137B1 (en) Dynamic trim method for non-volatile memory products
KR100428784B1 (ko) 소거된 셀들의 문턱 전압 분포를 최소화할 수 있는불휘발성 반도체 메모리 장치의 소거 방법
KR100546343B1 (ko) 플래시 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee