KR100668198B1 - Ｉｍｔ 2000 단말기용 변조기 - Google Patents

Ｉｍｔ 2000 단말기용 변조기 Download PDF

Info

Publication number
KR100668198B1
KR100668198B1 KR1019990035078A KR19990035078A KR100668198B1 KR 100668198 B1 KR100668198 B1 KR 100668198B1 KR 1019990035078 A KR1019990035078 A KR 1019990035078A KR 19990035078 A KR19990035078 A KR 19990035078A KR 100668198 B1 KR100668198 B1 KR 100668198B1
Authority
KR
South Korea
Prior art keywords
multiplier
signal
logical product
logical
channel
Prior art date
Application number
KR1019990035078A
Other languages
English (en)
Other versions
KR20010018924A (ko
Inventor
김봉후
Original Assignee
주식회사 팬택앤큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택앤큐리텔 filed Critical 주식회사 팬택앤큐리텔
Priority to KR1019990035078A priority Critical patent/KR100668198B1/ko
Publication of KR20010018924A publication Critical patent/KR20010018924A/ko
Application granted granted Critical
Publication of KR100668198B1 publication Critical patent/KR100668198B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 IMT 2000 단말기용 변조기에 관한 것으로, 특히 베이스밴드필터에서 소용되는 게이트수를 줄일 수 있는 IMT 2000 단말기용 변조기에 관한 것으로서, 본 발명에 의한 IMT 2000 단말기용 변조기에 의하면 상기 베이스밴드필터에 입력되는 데이터가 단일비트이므로 베이스밴드필터의 게이트를 줄일수 있어 변조기 전체의 하드웨어적인 부피를 줄일 수 있다는 뛰어난 효과가 있다.
IMT 2000 단말기, 변조기, 베이스밴드필터, 게이트

Description

ＩＭＴ 2000 단말기용 변조기{MODULATOR FOR IMT 2000 TERMINAL}
도 1은 종래기술에 의한 IMT 2000 단말기용 변조기의 상세회로도,
도 2는 본 발명의 일실시예에 의한 IMT 2000 단말기용 변조기의 상세회로도.
<도면의 주요부분에 대한 부호의 설명>
100 : 제 1 논리곱연산부 200 : 제 2 논리곱연산부
300 : 왈씨코드발생기 400 : 베이스밴드필터부
500 : 제 3 논리곱연산부 600 : 증폭부
710 : 제 1 논리합연산기 720 : 제 2 논리합연산기
730 : 제 3 논리합연산기 740 : 제 4 논리합연산기
810 : 감산기 820 : 가산기
본 발명은 IMT 2000 단말기용 변조기에 관한 것으로, 특히 베이스밴드필터 에서 소용되는 게이트수를 줄일 수 있는 IMT 2000 단말기용 변조기에 관한 것이다.
일반적으로 IMT(INTERNATIONAL MOBILE TELECOMMUNICATIONS; 이하, IMT라 명명함.) 2000 시스템은 제 3세대 무선통신 시스템으로서, 파일롯채널, 제어메시지채널, 데이터채널 및 음성채널을 통해 데이터를 전달한다.
도 1은 종래 기술에 의한 IMT 2000 단말기용 변조기의 상세회로도로서, 제어메시지채널, 데이터채널 및 음성채널을 입력받아 각각의 채널을 왈씨코드(WALSH CODE; 이하, 왈씨코드라 명명함.)와 논리곱연산시키는 제 1 논리곱연산부(10), 상기 제 1 논리곱연산부(10)에서 논리곱연산값을 입력받아 각각의 연산값을 상대이득으로 증폭시키는 상대이득 증폭부(20), 상기 상대이득 증폭부(20)의 상대이득증폭기(21)에서 출력되는 신호(DC)와 파일롯채널(PI)을 논리합연산하는 논리합연산기(31), 상대이득증폭기(22)에서 출력되는 신호(SM)와 상대이득증폭기(23)에서 출력되는 신호(FM)를 논리합연산하는 논리합연산기(32), 롱코드와 PNI(I채널 PN 쇼트코드; 이하 PNI라 명명함.)를 논리곱연산하는 논리곱연산기(90), 롱코드와 PNQ(P채널 PN 쇼트코드라 명명함.)를 논리곱연산하는 논리곱연산기(91), 상기 논리합연산기(31, 32)에서 출력되는 각각의 신호(DI, DQ)와 상기 논리곱연산기(90, 91)에서 출력되는 각각의 신호(IC, QC)를 논리곱연산하는 제 2 논리곱연산부(40), 상기 논리곱연산부(41, 43)에서 출력되는 신호를 서로 감산하는 감산기(51), 상기 논리곱연산부(42, 44)에서 출력되는 신호를 서로 논리합연산하는 논리합연산기(60), 상기 감산기(51) 및 상기 논리합연산기(60)에서 출력되는 각각의 신호(IO, QO)를 입력받아 필터링하는 베이스밴드필터부(70) 및, 상기 베이스밴 드필터부(70)의 베이스밴드필터(71, 72)로부터 출력되는 신호를 각각 입력받아 소정의 이득으로 증폭시켜 출력신호(TX_IOUT, TX_QOUT)로 변환시키는 증폭부(80)로 구성되어 있었다.
상기와 같이 구성된 변조기내에서의 신호흐름을 살펴보기로 한다.
논리합연산기(31, 32)에서 각각 출력되는 신호(DI, DQ)는 수학식 1과 같고, (수학식 1)
DI=PI+DC, DQ=FM+SM
상기 신호(DI, DQ)를 확산시키기 위한 신호(IC, QC)는 수학식 2와 같으며,
(수학식 2)
IC = PNI*LC(롱코드; 이하, LC라 명명함.), QC = PNQ*LC
상기 감산기(51) 및 논리합연산기(60)에서 출력되는 신호(IO, QO)는 수학식 3과 같다.
(수학식 3)
IO = DI * IC - DQ * QC
QO = DI * QC + DQ * IC
또한, 상기 증폭부(80)에서 출력되는 신호(TX_IOUT, TX_QOUT)는 수학식 4와 같다.
(수학식 4)
TX_IOUT = 이득 * 베이스밴드필터(71)의 출력신호
TX_QOUT = 이득 * 베이스밴드필터(72)의 출력신호
그러나, 상기 수학식에서 알 수 있듯이 베이스밴드필터(71, 72)에 입력되는 신호(IO, QO)는 다중비트가 되어 상기 필터(71, 72)에서 소요될 수 있는 게이트수가 증가하게 되고, 이는 전체적으로 변조기의 하드웨어 크기를 증가시키는 결과를 초래하게 되었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 변조기내의 베이스밴드필터에 입력되는 데이터의 비트를 단일비트로하여 하드웨어 크기를 줄일 수 있는 IMT 2000 단말기용 변조기를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위해 본 발명의 IMT 2000 단말기용 변조기는 4개의 왈씨코드를 발생하는 왈씨코드발생기와; 파일롯채널, 제어메시지채널, 데이터채널 및 음성채널을 각각 입력받는 동시에 상기 왈씨코드발생기로부터 왈씨코드를 입력받아 상기 4가지 채널 각각을 상기 왈씨코드와 논리곱연산하는 제 1 논리곱연산부와; I, Q 채널 PN 쇼트코드 및 롱코드를 입력받아 상기 I, Q 채널 PN 쇼트코드 각각을 상기 롱코드와 논리곱연산하는 제 3 논리곱연산부와; 상기 제 1 논리곱연산부에서 논리곱연산값을 입력받는 동시에 상기 제 3 논리곱연산부에서 논리곱 연산값을 입력받아 상기 제 1 논리곱연산부로부터의 각각의 논리곱연산값을 상기 제 3 논리곱연산부로부터의 논리곱연산값과 각각 논리곱연산하는 제 2 논리곱연산부와; 상기 제 2 논리곱연산부에서 다수의 논리곱연산값 각각을 입력받아 필터링하는 베이스밴드필터부와; 상기 베이스밴드필터부에서 필터링된 다수의 신호를 입력받아 개별적으로 소정의 이득 만큼 증폭시켜주는 증폭부와; 상기 증폭부로부터 출력되는 다수의 신호를 위로부터 아래로 순서대로 두 개씩 논리합연산하는 제 1, 2, 3, 4 논리합연산기와; 상기 제 1, 2 논리합연산기로부터 신호를 입력받아 감산하는 감산기와; 상기 제 3, 4 논리합연산기로부터 신호를 입력받아 감산하는 가산기로 이루어진 것을 특징으로 한다.
이하, 본 발명의 일실시예에 의한 IMT 2000 단말기용 변조기에 대하여 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일실시예에 의한 IMT 2000 단말기용 변조기의 상세회로도로서, 본 발명의 일실시예에 의한 IMT 2000 단말기용 변조기는 왈씨코드발생기(300), 제 1 논리곱연산부(100), 제 3 논리곱연산부(500), 제 2 논리곱연산부(200), 베이스밴드필터부(400), 증폭부(600), 제 1, 2, 3, 4 논리합연산기(710, 720, 730, 740) 및 제 1, 2 감산기(810, 820)로 구성되어 있다.
상기 왈씨코드발생기(300)는 4개의 왈씨코드를 발생하는 역할을 하고, 상기 제 1 논리곱연산부(100)는 파일롯채널, 제어메시지채널, 데이터채널 및 음성채널을 각각 입력받는 동시에 상기 왈씨코드발생기(300)로부터 왈씨코드를 입력받아 상기 4가지 채널 각각을 상기 왈씨코드와 논리곱연산하는 역할을 한다.
상기 제 3 논리곱연산부(500)는 I, Q 채널 PN 쇼트코드(PNI, PNQ) 및 롱코드를 입력받아 상기 I, Q 채널 PN 쇼트코드(PNI, PNQ) 각각을 상기 롱코드와 논리곱연산하는 역할을 하고, 상기 제 2 논리곱연산부(200)는 상기 제 1 논리곱연산부(100)에서 논리곱연산값(PI, DC, FM, SM)을 입력받는 동시에 상기 제 3 논리곱연산부(500)에서 논리곱연산값(IC, QC)을 입력받아 상기 제 1 논리곱연산부(100)로부터의 각각의 논리곱연산값(PI, DC, FM, SM)을 상기 제 3 논리곱연산부(500)로부터의 논리곱연산값(IC, QC)과 각각 논리곱연산하는 역할을 한다.
상기 제 1 논리곱연산부(100)는 파일롯채널과 상기 왈씨코드발생기(300)로부터의 왈씨코드를 논리곱연산하는 곱셈기(110)와, 제어메시지채널과 상기 왈씨코드발생기(300)로부터의 왈씨코드를 논리곱연산하는 곱셈기(120)와, 데이터채널과 상기 왈씨코드발생기(300)로부터의 왈씨코드를 논리곱연산하는 곱셈기(130)와, 음성채널과 상기 왈씨코드발생기(300)로부터의 왈씨코드를 논리곱연산하는 곱셈기(140)로 이루어져 있다.
상기 제 3 논리곱연산부(500)는 롱코드와 Q 채널 PN 쇼트코드(PNQ)를 논리곱연산하는 곱셈기(510)와, 롱코드와 I 채널 PN 쇼트코드(PNI)를 논리곱연산하는 곱셈기(520)로 이루어져 있다.
상기 제 2 논리곱연산부(200)는 상기 곱셈기(110)로부터의 신호와 상기 곱셈 기(520)로부터의 신호를 논리곱연산하는 곱셈기(210)와, 상기 곱셈기(120)로부터의 신호와 상기 곱셈기(520)로부터의 신호를 논리곱연산하는 곱셈기(220)와, 상기 곱셈기(130)로부터의 신호와 상기 곱셈기(510)로부터의 신호를 논리곱연산하는 곱셈기(230)와, 상기 곱셈기(140)로부터의 신호와 상기 곱셈기(510)로부터의 신호를 논리곱연산하는 곱셈기(240)와, 상기 곱셈기(110)로부터의 신호와 상기 곱셈기(510)로부터의 신호를 논리곱연산하는 곱셈기(250)와, 상기 곱셈기(120)로부터의 신호와 상기 곱셈기(510)로부터의 신호를 논리곱연산하는 곱셈기(260)와, 상기 곱셈기(130)로부터의 신호와 상기 곱셈기(520)로부터의 신호를 논리곱연산하는 곱셈기(270)와, 상기 곱셈기(140)로부터의 신호와 상기 곱셈기(520)로부터의 신호를 논리곱연산하는 곱셈기(280)로 이루어져 있다.
상기 베이스밴드필터부(400)는 상기 제 2 논리곱연산부(200)에서 다수의 논리곱연산값 각각을 입력받아 필터링하는 역할을 하고, 상기 증폭부(600)는 상기 베이스밴드필터부(400)에서 필터링된 다수의 신호를 입력받아 개별적으로 소정의 이득 만큼 증폭시켜주는 역할을 한다.
상기 곱셈기(210, 220, 230, 240, 250, 260, 270, 280) 각각으로부터 출력되는 신호를 각각 필터링하는 베이스밴드필터(410, 420, 430, 440, 450, 460, 470, 480)로 이루어져 있다.
상기 증폭부(600)는 상기 베이스밴드필터(410, 420, 430, 440, 450, 460, 470, 480) 각각으로부터 출력되는 신호를 각각 소정이득으로 증폭시키는 증폭기(610, 620, 630, 640, 650, 660, 670, 680)로 이루어져 있다.
상기 제 1 논리합연산기(710)는 상기 증폭기(610, 620)에서 출력되는 신호를 논리합연산하는 역할을 하고, 상기 제 2 논리합연산기(720)는 상기 증폭기(630, 640)에서 출력되는 신호를 논리합연산하는 역할을 하며, 상기 제 3 논리합연산기(730)는 상기 증폭기(650, 660)에서 출력되는 신호를 논리합연산하는 역할을 하며, 상기 제 4 논리합연산기(740)는 상기 증폭기(670, 680)에서 출력되는 신호를 논리합연산하는 역할을 한다.
상기 감산기(810)는 상기 제 1, 2 논리합연산기(710, 720)로부터 신호를 입력받아 감산하는 역할을 하고, 상기 가산기(820)는 상기 제 3, 4 논리합연산기(730, 740)로부터 신호를 입력받아 감산하는 역할을 한다.
상기와 같은 구성을 가지는 IMT 2000 단말기용 변조기의 작용을 설명하면 다음과 같다.
먼저, 제 1 논리곱연산부(100)에서 파일롯채널, 제어메시지채널, 데이터채널 및 음성채널을 입력받는 동시에 왈씨코드발생기(300)에서 왈씨코드를 입력받아 상기 4채널 각각에 왈씨코드를 논리곱연산하여 그 결과값을 출력하면, 제 2 논리곱연산부(200)에서 이를 입력받는 동시에 제 3 논리곱연산부(500)로부터 롱코드와 I 채널 PN 쇼트코드(PNI)의 논리곱연산값과 롱코드와 Q 채널 PN 쇼트코드(PN2)의 논리곱연산값을 입력받아 상기 제 1 논리곱연산부(100)로부터의 출력신호 각각을 상기 I 채널 및 Q 채널 PN 쇼트코드(PN1, PN2)와 개별적으로 논리곱연산하여 그 결과를 출력한다.
이어서, 상기 제 2 논리곱연산부(200)에서 출력되는 각각의 신호를 베이스밴드필터부(400)에서 개별적으로 필터링한 후, 증폭부(600)에서 상기 필터링된 신호 각각을 소정 이득 만큼 증폭시키고, 제 1, 2, 3, 4 논리합연산기(710, 720, 730, 740)는 각각 상기 증폭부(600)로부터 출력되는 신호를 위에서부터 아래로 순서에 맞게 두 신호씩 논리합 연산하여 그 결과값을 출력한다.
이때, 감산기(810)는 상기 제 1, 2 논리합연산기(710, 720)로부터 각각 출력신호를 입력받아 감산하여 결과값을 출력하고, 이와 동시에 가산기(820)는 상기 제 3, 4 논리합연산기(730, 740)로부터 각각 출력신호를 입력받아 감산하여 결과값을 출력한다.
상술한 바와 같이 본 발명에 의한 IMT 2000 단말기용 변조기에 의하면 상기 베이스밴드필터에 입력되는 데이터가 단일비트이므로 베이스밴드필터의 게이트를 줄이수 있어 변조기 전체의 하드웨어적인 부피를 줄일 수 있다는 뛰어난 효과가 있다.

Claims (6)

  1. 4개의 왈씨코드를 발생하는 왈씨코드발생기(300)와,
    파일롯채널, 제어메시지채널, 데이터채널 및 음성채널을 각각 입력받는 동시에 상기 왈씨코드발생기(300)로부터 왈씨코드를 입력받아 상기 4가지 채널 각각을 상기 왈씨코드와 논리곱연산하는 제 1 논리곱연산부(100)와,
    I, Q 채널 PN 쇼트코드 및 롱코드를 입력받아 상기 I, Q 채널 PN 쇼트코드 각각을 상기 롱코드와 논리곱연산하는 제 3 논리곱연산부(500)와,
    상기 제 1 논리곱연산부(100)에서 논리곱연산값을 입력받는 동시에 상기 제 3 논리곱연산부(500)에서 논리곱연산값을 입력받아 상기 제 1 논리곱연산부(100)로부터의 각각의 논리곱연산값을 상기 제 3 논리곱연산부(500)로부터의 논리곱연산값과 각각 논리곱연산하는 제 2 논리곱연산부(200)와,
    상기 제 2 논리곱연산부(200)에서 다수의 논리곱연산값 각각을 입력받아 필터링하는 베이스밴드필터부(400)와,
    상기 베이스밴드필터부(400)에서 필터링된 다수의 신호를 입력받아 개별적으로 소정의 이득 만큼 증폭시켜주는 증폭부(600)와,
    상기 증폭부(600)로부터 출력되는 다수의 신호를 위로부터 아래로 순서대로 두 개씩 논리합연산하는 제 1, 2, 3, 4 논리합연산기(710, 720, 730, 740)와,
    상기 제 1, 2 논리합연산기(710, 720)로부터 신호를 입력받아 감산하는 감산기(810)와,
    상기 제 3, 4 논리합연산기(730, 740)로부터 신호를 입력받아 감산하는 가산기(820)로 이루어진 것을 특징으로 하는 IMT 2000 단말기용 변조기.
  2. 제 1 항에 있어서,
    상기 제 1 논리곱연산부(100)는 파일롯채널과 상기 왈씨코드발생기(300)로부터의 왈씨코드를 논리곱연산하는 곱셈기(110)와,
    제어메시지채널과 상기 왈씨코드발생기(300)로부터의 왈씨코드를 논리곱연산하는 곱셈기(120)와,
    데이터채널과 상기 왈씨코드발생기(300)로부터의 왈씨코드를 논리곱연산하는 곱셈기(130)와,
    음성채널과 상기 왈씨코드발생기(300)로부터의 왈씨코드를 논리곱연산하는 곱셈기(140)로 이루어진 것을 특징으로 하는 IMT 2000 단말기용 변조기.
  3. 제 1항에 있어서,
    상기 제 3 논리곱연산부(500)는 롱코드와 Q 채널 PN 쇼트코드를 논리곱연산하는 곱셈기(510)와,
    롱코드와 I 채널 PN 쇼트코드를 논리곱연산하는 곱셈기(520)로 이루어진 것을 특징으로 하는 IMT 2000 단말기용 변조기.
  4. 제 1항에 있어서,
    상기 제 2 논리곱연산부(200)는 상기 곱셈기(110)로부터의 신호와 상기 곱셈기(520)로부터의 신호를 논리곱연산하는 곱셈기(210)와,
    상기 곱셈기(120)로부터의 신호와 상기 곱셈기(520)로부터의 신호를 논리곱연산하는 곱셈기(220)와,
    상기 곱셈기(130)로부터의 신호와 상기 곱셈기(510)로부터의 신호를 논리곱연산하는 곱셈기(230)와,
    상기 곱셈기(140)로부터의 신호와 상기 곱셈기(510)로부터의 신호를 논리곱연산하는 곱셈기(240)와,
    상기 곱셈기(110)로부터의 신호와 상기 곱셈기(510)로부터의 신호를 논리곱연산하는 곱셈기(250)와,
    상기 곱셈기(120)로부터의 신호와 상기 곱셈기(510)로부터의 신호를 논리곱연산하는 곱셈기(260)와,
    상기 곱셈기(130)로부터의 신호와 상기 곱셈기(520)로부터의 신호를 논리곱연산하는 곱셈기(270)와,
    상기 곱셈기(140)로부터의 신호와 상기 곱셈기(520)로부터의 신호를 논리곱연산하는 곱셈기(280)로 이루어진 것을 특징으로 하는 IMT 2000 단말기용 변조기.
  5. 제 1항에 있어서,
    상기 베이스밴드필터부(400)는 상기 곱셈기(210, 220, 230, 240, 250, 260, 270, 280) 각각으로부터 출력되는 신호를 각각 필터링하는 베이스밴드필터(410, 420, 430, 440, 450, 460, 470, 480)로 이루어진 것을 특징으로 하는 IMT 2000 단말기용 변조기.
  6. 제 1항에 있어서,
    상기 증폭부(600)은 상기 베이스밴드필터(410, 420, 430, 440, 450, 460, 470, 480) 각각으로부터 출력되는 신호를 각각 소정이득으로 증폭시키는 증폭기(610, 620, 630, 640, 650, 660, 670, 680)로 이루어진 것을 특징으로 하는 IMT 2000 단말기용 변조기.
KR1019990035078A 1999-08-24 1999-08-24 Ｉｍｔ 2000 단말기용 변조기 KR100668198B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990035078A KR100668198B1 (ko) 1999-08-24 1999-08-24 Ｉｍｔ 2000 단말기용 변조기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990035078A KR100668198B1 (ko) 1999-08-24 1999-08-24 Ｉｍｔ 2000 단말기용 변조기

Publications (2)

Publication Number Publication Date
KR20010018924A KR20010018924A (ko) 2001-03-15
KR100668198B1 true KR100668198B1 (ko) 2007-01-11

Family

ID=19608396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035078A KR100668198B1 (ko) 1999-08-24 1999-08-24 Ｉｍｔ 2000 단말기용 변조기

Country Status (1)

Country Link
KR (1) KR100668198B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960020139A (ko) * 1994-11-22 1996-06-17 김광호 파일럿트 채널을 이용한 대역확산 통신시스템의 데이타 송신기 및 수신기
WO1997045970A1 (en) * 1996-05-28 1997-12-04 Qualcomm Incorporated Subscriber unit for cdma wireless communication system
KR19980067172A (ko) * 1997-01-31 1998-10-15 김광호 무선통신망의 타합선 통신장치
KR19990015261A (ko) * 1997-08-04 1999-03-05 정선종 광대역 코드분할 다중접속 시스템 기지국 신호변조 장치
KR19990063066A (ko) * 1997-12-15 1999-07-26 보토스 알. 제이 무선 전송 시스템의 파워 증폭기 헤드룸 감소방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960020139A (ko) * 1994-11-22 1996-06-17 김광호 파일럿트 채널을 이용한 대역확산 통신시스템의 데이타 송신기 및 수신기
WO1997045970A1 (en) * 1996-05-28 1997-12-04 Qualcomm Incorporated Subscriber unit for cdma wireless communication system
KR19980067172A (ko) * 1997-01-31 1998-10-15 김광호 무선통신망의 타합선 통신장치
KR19990015261A (ko) * 1997-08-04 1999-03-05 정선종 광대역 코드분할 다중접속 시스템 기지국 신호변조 장치
KR19990063066A (ko) * 1997-12-15 1999-07-26 보토스 알. 제이 무선 전송 시스템의 파워 증폭기 헤드룸 감소방법 및 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990015261 *

Also Published As

Publication number Publication date
KR20010018924A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
CN108432129B (zh) 一种功放控制方法、装置及功放控制系统
CN100364239C (zh) 传输电路装置及无线通信装置
KR102095440B1 (ko) 송신기
KR100996082B1 (ko) 피크팩터 저감장치
CN100492888C (zh) 用于具有低峰均比的相位调制信号的前置补偿器
US6636555B1 (en) Amplitude limitation
FI105377B (fi) Menetelmä kahden rinnakkaisen kanavan koodijakoiseksi lähettämiseksi sekä menetelmän toteuttava radiolaite
KR100786456B1 (ko) 피드 포워드 방식 왜곡 보상 증폭 장치 및 어댑티브프리디스토션 방식 왜곡 보상 증폭 장치
US11736068B2 (en) Low-power approximate DPD actuator for 5G-new radio
KR20070037704A (ko) 포락선 제거와 복구를 통한 신호 증폭 방법 및 시스템
US11444362B2 (en) Signal processing circuit, radio frequency signal transmitter, and communications device
CN206349988U (zh) 一种利用dpd反馈控制增益的发射链路
CN104639481B (zh) 一种多频段信号处理方法及设备
KR100668198B1 (ko) Ｉｍｔ 2000 단말기용 변조기
EP1341300A1 (en) Power amplifier with an adjustable quiescent current
KR100188226B1 (ko) 코드분할 다중접속방식을 이용한 이동통신시스템의 기지국 기저대역신호 송신장치
JP3702829B2 (ja) ピークファクタ低減装置
KR100312581B1 (ko) 주파수 변조 회로
KR20060052828A (ko) 포락선 변조된 한계 주기 변조 회로를 포함하는 증폭 회로
CN103974395A (zh) 一种基于低延时数字预失真前功率检测的功率调整方法及装置
JP3335777B2 (ja) スペクトル拡散方式通信装置
CN111224681B (zh) 信号处理装置、方法及电子设备
EP1520340A1 (en) Blind linearization using cross-modulation
CN112564647B (zh) 一种功率放大器及功率放大方法、存储介质
KR100633987B1 (ko) 아이엠티-2000 단말기의 변조기의 단일비트 입력을 받는펄스 성형 유한임펄스응답 필터

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee