KR100664552B1 - 이동통신 단말기용 다중대역 칩 안테나 - Google Patents

Abstract

본 발명은 2개 이상의 독립된 방사소자들을 결합하여 광대역 특성을 개선한 이동통신 단말기용 다중대역 칩 안테나에 관한 것으로, 제1 기판에 형성되며, 기초 공진 주파수를 설정하기 위해 패턴을 형성한 1차 방사소자와 상기 제1 기판에 형성되며, 상기 1차 방사소자의 패턴과 연결되며, 인덕턴 패턴과 인덕터 비아홀을 형성하고, 상기 인덕터 패턴의 일측으로 인덕터 급전점을 형성한 인덕터 소자와 상기 제1 기판과 적층구조로 형성된 제2 기판에 형성되며, 상기 1차 방사소자에 의해 발생되는 기초 공진주파수의 대역폭을 조정하기 위해 패턴을 형성한 2차 방사소자와 상기 제2 기판에 형성되며, 상기 2차 방사소자의 패턴과 연결되며, 일측으로 돌출부와 이격공간을 형성한 캐패시터와 타측으로 캐패시터 급전점을 형성한 캐패시터 소자로 이루어진 이동통신 단말기용 다중대역 칩 안테나를 제공한다.

본 발명의 이동통신 단말기용 다중대역 칩 안테나는 1차 방사소자와 2차 방사소자로 형성된 두개의 방사소자를 각각 인덕터소자와 캐패시터 소자를 통해 결합함으로써, 안테나의 튜닝을 용이하게 하고 안테나의 대역폭을 넓힌 다중대역 안테나를 제공할 수 있으며, 또한 1차 방사소자와 2차 방사소자 사이의 최소허용거리를 유지하는 상태에서 다양한 형태로 결합이 가능하여, 단말기 내의 공간의 형상에 맞춰 제1 방사소자와 2차 방사소자의 결합을 다양하게 변형하여 삽입이 가능함과 동시에 안테나를 소형으로 제작할 수 있는 장점이 있다.

안테나, 다중대역, 칩 안테나

Description

이동통신 단말기용 다중대역 칩 안테나{MULTIBAND CHIP ANTENNA FOR MOBILE COMMUNICATION TERMINAL}

도 1은 종래의 칩 안테나의 구조를 나타낸 정면도.

도 2는 본 발명의 이동통신 단말기용 다중대역 칩 안테나의 구성을 나타낸 정면도.

도 3은 본 발명에 따른 1차 방사소자의 전체길이에 따른 기초 공진 주파수의 변화를 나타낸 도표.

도 4는 본 발명에 따른 인덕터 소자에 의해 1차 방사소자의 공진 주파수와 대역폭이 변화되는 상태를 나타낸 도표.

도 5는 본 발명에 따른 인덕터 소자의 형상을 도시한 상태도.

도 6은 본 발명에 따른 2차 방사소자에 의한 전압 정재파비를 나타낸 도표.

도 7은 본 발명에 따른 캐패시터 소자가 형성된 제2 기판을 도시한 구조도.

도 8은 본 발명에 따른 캐패시터의 형상을 도시한 확대도.

도 9는 본 발명에 따른 제1 실시예를 나타낸 분리 사시도.

도 10은 본 발명에 따른 제1 실시예를 결합한 결합도.

도 11은 본 발명에 따른 제2 실시예를 나타낸 사시도.

도 12는 본 발명에 따른 제3 실시예를 나타낸 분리 사시도.

도 13은 본 발명에 따른 제4 실시예를 나타낸 결합도.

도 14는 본 발명에 따른 제5 실시예를 나타낸 사시도.

*도면 주요 부분에 대한 주요 부호의 설명*

1,1a, 1b : 기판 10 : 1차 방사소자

11, 31 : 패턴 12 : 비아홀

20 : 인덕터 소자 21 : 인덕터 패턴

22 : 인덕터 비아홀 23 : 인덕터 급전점

30 : 2차 방사소자 40 : 캐피시터 소자

41 : 돌출부 42 : 이격공간

43 : 캐피시터 44 : 캐패시터 급전점

50 : 급전점 비아홀

100 : 이동통신 단말기용 다중대역 칩 안테나

본 발명은 이동통신 단말기용 칩 안테나에 대한 것으로, 2개의 방사소자를 결합하여 광대역 특성을 개선한 다중대역 칩 안테나에 대한 것이다.

최근들어 휴대폰 기술의 발전과 다양한 멀티미디어 통신의 실현으로 인해 이동통신의 광대역화의 필요성이 대두되고 있으며, 기존 서비스와 신규 서비스의 공존으로 인해 2개 이상의 주파수 대역을 지원하는 다중대역 (multi-band) 이동통신 기기가 널리 보급되고 있다.

이에 따라 휴대폰 안테나도 2개 이상의 주파수 대역을 지원하는 다중대역 안테나로 발전하고 있다. 예를 들어 GSM은 통상적으로 880MHz~960MHz의 주파수 대역에서 동작하고, DCS는 1710MHz~1880MHz에서 동작하는데, 수년전부터 하나의 이동통신 단말기가 GSM과 DCS를 동시에 지원할 수 있게 됨에 따라 안테나도 880MHz ~ 960MHz와 1710MHz ~ 1880MHz를 둘 다 지원하는 이중대역 안테나가 개발되었다.

또한 최근에는 PCS 대역인 1850MHz ~ 1990MHz까지 포함하여 GSM/DCS/PCS를 지원하는 삼중대역 (Triple-band) 안테나의 수요가 증가하고 있는 추세이다.

삼중대역의 경우 DCS와 PCS 대역은 서로 인접해 있기 때문에, DCS/PCS를 합쳐 1710MHz ~ 1990MHz의 주파수 대역을 상위 대역(high band)으로 하고 GSM의 880MHz ~ 960MHz를 하위 대역(low band)으로 하여 2개의 대역을 갖도록 안테나를 설계한다.

이와 같이 다중대역 안테나는 이중대역 안테나의 상위 혹은 하위 대역을 광대역화시킨 것이다.

또한 최근 들어 휴대폰의 미려한 디자인 및 사용자의 편이성을 도모하기 위하여 외형장 안테나 대신 내장형 안테나를 많이 사용하고 있다.

이러한 내장형 안테나의 경우 단말기 내에 실장 되었을 때 실장된 핸드폰 내부의 각종 장치들에 의해 안테나 고유의 특성이 영향을 받아 변하게 되는 문제점이 있다.

이를 상세히 설명하면, 휴대폰 내부에 장착되는 경우 안테나 주변에 휴대폰 기구물 및 부품들이 배치가 되기 때문에 상기 주변 물품에 의해 영향을 받게 되며, 이러한 영향에 의해 발생될 수 있는 안테나의 고유 특성이 변형되기 때문에 내장형 안테나의 경우 그 안테나가 실장되는 휴대폰에 맞게끔 안테나를 최적화하는 튜닝 과정을 거쳐야만 안테나로서의 기능을 수행할 수 있다.

상기와 같은 튜닝의 목적은 안테나를 단말기에 실장한 후에도 최적의 공진주파수(resonance frequency)와 대역폭(bandwidth)의 특성을 갖도록 하는 것이다.

따라서 내장형 안테나는 안테나의 공진주파수를 변화시키고 대역폭을 넓히는 등의 튜닝을 자유자재로 할 수 있어야 하며, 그래야만 안테나를 타겟 휴대폰에 최적화시킬 수 있는 가능성이 높아진다.

상기와 같은 이유에 의해 안테나를 단말기에 내장시키는 다양한 방법들이 제안되었는데, 평판 역에프(Planar Inverted F), 안테나, 스몰 루프(Small Loop) 안테나, 칩(chip) 안테나가 주류를 이룬다.

상기 평판 역에프 안테나는 넓은 대역폭과 고효율의 장점이 있는 반면 크기가 커서 단말기에 실장 하는데 많은 공간을 차지하는 단점이 있었다.

이러한 문제점을 해결하기 위해 최근에는 칩 안테나를 많이 사용하는데 이러한 칩 안테나는 굴절구조의 패턴을 형성하여 평판 역에프 안테나에 비해 1/4 이하의 작은 크기로 인해 실장 공간을 작게 차지하는 장점이 있다.

이때에 상기와 같이 굴절 패턴을 형성하는 칩 안테나의 경우, 공진주파수와 대역폭에 영향을 주는 요소는 굴절 패턴의 전체 길이, 굴절의 수평 및 수직 길이, 패턴이 도포된 기판의 유전율이다.

그러나 기판의 유전율은 변경할 수 없는 요소이기 때문에 칩 안테나를 단말기에 내장한 후 공진주파수와 대역폭을 최적화하기 위해서는 패턴의 형상이나 길이를 변경하는 것이 유일한 방법이지만, 안테나가 내장됨으로 인해 특성이 변화되는 양상이 다양함을 감안하면 이런 튜닝 방법 만으로는 단말기의 상황에 따라 변하는 안테나 특성을 최적화하는데 한계가 있는 문제가 있다.

상기와 같은 문제점을 해결하기 위한 본 발명은 1차 방사소자와 2차 방사소자로 형성된 두개의 방사소자를 각각 인덕터소자와 캐패시터 소자를 통해 결합함으로써, 안테나의 튜닝을 용이하게 하고 안테나의 대역폭을 넓힌 이동통신 단말기용 다중대역 칩 안테나를 제공하는데 그 목적이 있다.

본 발명의 또 다른 목적은 1차 방사소자와 2차 방사소자 사이의 최소허용거리를 유지하는 상태에서 다양한 형태로 결합이 가능하여, 단말기 내의 공간의 형상에 맞춰 제1 방사소자와 2차 방사소자의 결합을 다양하게 변형하여 삽입이 가능함과 동시에 안테나를 소형으로 제작할 수 있는 이동통신 단말기용 다중대역 칩 안테나를 제공한다.

상기와 같은 목적을 달성하기 위한 본 발명의 이동통신 단말기용 다중대역 칩 안테나의 구성을 살펴보면 다음과 같다.

우선, 제1 기판(1a)에 형성되며, 기초 공진 주파수를 설정하기 위해 패턴(11)을 형성한 1차 방사소자(10)와 상기 제1 기판(1a)에 형성되며, 상기 1차 방사소자(10)의 패턴(11)과 연결되고, 인덕턴 패턴(21)과 인덕터 비아홀(22)을 형성하며, 상기 인덕터 패턴(21)의 일측으로 인덕터 급전점(23)을 형성한 인덕터 소자(20)와 상기 제1 기판(1a)과 적층구조로 형성된 제2 기판(1b)에 형성되며, 상기 1차 방사소자(10)에 의해 발생되는 기초 공진주파수의 대역폭을 조정하기 위해 패턴(31)을 형성한 2차 방사소자(30)와 상기 제2 기판(1b)에 형성되며, 상기 2차 방사소자(30)의 패턴(31)과 연결되며, 일측으로 돌출부(41)와 이격공간(42)을 형성한 캐패시터(43)와 타측으로 캐패시터 급전점(44)을 형성한 캐패시터 소자(40)로 이루어져 있다.

여기서, 상기 인덕터 소자(20)는 인덕터 패턴(21)과 인덕터 비아홀(22)을 코일이 감기는 형상으로 형성하며, 또한 인덕터 패턴(21)의 두께는 1, 2차 방사소자(10)(30)의 패턴(11)(31)두께의 1/2이하로 형성하는 것이 바람직하다.

또한 상기 제1, 2 기판(1a)(1b) 중 어느 하나에는 급전점 비아홀(50)을 형성하여, 인덕터 급전점(23)과 캐패시터 급전점(44)을 통전되도록 형성하는 것이 바람직하다.

이와 다른 형태로는 상기 제1, 2 기판(1a)(1b)은 인덕터 급전점(23)과 캐패시터 급전점(44)이 서로 맞닿을 수 있도록 직렬로 결합하되, 상기 인덕터 급전점(23)과 캐패시터 급전점(44)은 일체형으로 형성할 수 있다.

상기에서 전술한 적층구조 및 직렬 형태의 결합에서 상기 제1기판(1a)에 형성된 1차 방사소자(10)의 패턴(11)의 일측으로 비아홀(12)을 형성하고, 상기 1차 방사소자(10)가 형성된 제1기판(1a)의 이면으로 패턴(11')을 더 형성할 수 있다.

또한, 상기 1차 방사소자(10), 인덕터 소자(20)와 2차 방사소자(30), 캐패시터 소자(40)를 하나의 기판(1) 양면에 각각 형성하되, 상기 인덕터 소자(20)의 인덕터 급전점(23)과 캐패시터 소자(40)의 캐패시터 급전점(44)이 통전될 수 있도록 기판(1)에 급전점 비아홀(50)을 더 구비할 수 있다.

이하, 첨부된 도면에 의해 본 발명의 구성을 상세히 살펴보도록 한다.

도 1은 종래의 칩 안테나의 구조를 나타낸 것이다.

일반적으로 무선주파수신호는 초고주파 회로로부터 급전점(223)을 통해 방사소자(200)로 전달되고 전자기파로 바뀌어 외부로 송출한다.

이때에 안테나의 공진 주파수는 방사소자(210)에서 굴절 패턴(211)의 전체길이, 굴절의 수평 및 수직길이, 기판(201)의 유전율에 의해 결정된다.

도 2는 본 발명의 이동통신 단말기용 다중대역 칩 안테나의 구성을 나타낸 정면도로서, 1차 방사소자(10)에서 굴절 패턴의 전체 길이, 굴절의 수평 및 수직 길이, 기판(1a)의 유전율에 의해 기초 공진주파수가 결정되는 것은 종래의 방법과 동일하다.

하지만, 이 기초 공진 주파수는 다시 인덕터 소자(20), 2차 방사소자(30), 캐패시터 소자(40)에 의해 변경된다.

도 3은 1차 방사소자(10)의 전체 길이에 따른 기초 공진 주파수의 변화를 나타내는 도표이다.

도 3에서 도시된 바와 같이 1차 방사소자(10)의 패턴(11)의 길이가 길수록 공진 주파수의 하위대역에서 변화가 큰 것을 알 수 있다.

상기와 같은 원리를 이용하여 일반적으로 하위대역의 주파수인 880 ∼ 960㎒의 대역에 포함이 될 수 있도록 상기 패턴(11)의 길이를 가감하여 튜닝을 함으로써, 사용자가 원하는 하위대역의 주파수를 얻을 수 있다.

또한 도 4는 1차 방사소자(10)에 의해 형성된 기초 공진 주파수와 그 대역폭이 인덕터 소자(30)에 의해 변형되는 상태를 나타낸 도표이다.

상기 도면에 의하면 인덕터 소자(20)의 인덕턴스 양에 따라 하위대역과 상위대역의 공진 주파수의 대역폭이 변화함을 볼 수 있다.

여기서 상기 도표에 의하면 상위대역에서의 변화폭이 큰 것을 알 수 있으며, 이러한 원리에 의해 상기 인덕터 소자(20)를 이용하여 상위대역의 공진 주파수와 대역폭을 변화하여 안테나의 상위대역에서의 튜닝작업을 할 수 있게 된다.

도 5는 인덕터 소자의 형상을 도시한 상태도 이다.

인덕터 소자(20)의 형상은 일반적으로 인덕터가 보빈에 코일을 감아서 형성하는 것과 마찬가지로, 인덕터 패턴(21)과 인덕터 비아홀(22)을 형성함에 있어, 기판(1)의 상, 하측에 형성되는 인덕터 패턴(21)과 기판(1)을 관통하여 형성되는 인덕터 비아홀(22)을 코일에 감기는 형상으로 3차원으로 형성한다.

여기서 일반적으로 인덕턴스 양을 조절하는 방법은 코일의 두께를 최소화 하면서 코일의 길이를 길게하고, 코일이 보빈에 감기는 횟수를 증가시키면 인덕턴스의 양이 증가하게 된다.

이와 같은 원리를 이용하여 본 발명에서도 인덕터 패턴(21)의 두께를 얇게 하면서 인덕터 패턴(21)의 길이와 인덕터 비아홀(22)의 개수를 늘려 전체적인 길이 를 증가시키고, 또한 기판(1)에서 감기는 형상을 증가시키게 되면 인덕턴스의 양을 증가시킬 수 있으며, 이는 도 4에서 인덕턴스 양의 변화에 따라 상위대역의 주파수 및 대역폭을 변화시킬 때에 이용된다.

이때에 상기 인덕터 패턴(21)의 두께는 1, 2차 방사소자(10)(20)의 패턴(11)(31) 두께의 1/2이하로 설정하는 것이 좋다.

또한 2차 방사소자(30)는 기생공진(Parasitic Resonance)을 발생시키기 위한 것으로, 1차 방사소자(10)와 인덕터 소자(20)에 의해 형성된 공진 주파수와 대역폭을 변화시키되, 주로 대역폭을 변화시키는 역할을 한다.

일반적으로 안테나는 대역폭이 넓어야 그 효율이 좋은데, 이중대역 안테나에 비해 다중대역 안테나는 하위대역이나 상위대역 또는 하위대역과 상위대역의 대역폭이 60 ∼ 70% 넓다.

여기서 2차 방사소자(30)의 기생공진에 의해 1차 방사소자(10)의 대역폭이 넓어지게 된다.

도 6은 2차 방사소자에 의한 전압 정재파비를 나타낸 도표이다.

일반적으로 안테나 동작대역 범위 내의 전압 정재파비가 낮을수록 안테나의 정합효율이 높으며, 이는 안테나의 대역폭이 충분히 넓은지를 가늠하는 척도이다.

도 6의 (a)의 전압 정재파비는 2차 방사소자를 결합하지 않은 상태에서 측정한 결과이고, 도 6의 (b)의 전압 정재파비는 2차 방사소자를 결합한 상태에서 측정한 결과이다.

상기 (a)(b)를 비교해보면, (a)의 경우 상위 동작대역에서 전압 정재파비가 최대 6:1정도인 반면, 2차 방사소자(30)를 결합한 (b)의 경우 전압 정재파비가 최대 4:1정도의 결과로 나옴을 알 수 있다.

이는 상기에서 전술한 바와 같이 2차 방사소자(30)를 더 구비함으로써, 안테나의 대역폭이 넓어졌음을 나타내는 결과이다.

또한 상기 2차 방사소자(30)는 캐패시터 급전점(44)과 캐패시터(43)로 이루어진 캐패시터 소자(40)와 연결되어 있다.

상기 캐패시터 소자(40)는 하위대역의 공진 주파수 변화를 조절하는 기능을 한다.

도 7 내지 도 8은 캐패시터 소자를 도시한 상태도이다.

여기서 상기 캐패시터 소자(40)에 의해 발생되는 캐패시턴스의 양이 증가하면 안테나의 하위대역 공진 주파수가 높은 쪽으로 이동하며, 이러한 이유에 의해 캐패시턴스의 양을 조절함으로써 하위대역의 공진 주파수를 조절할 수 있게 된다.

본 발명의 캐패시터 소자(40)의 캐패시턴스 양은 돌출부(41)이 개수와 돌출부(41)사이의 이격공간(42)의 간격에 의해 결정된다.

이를 상세히 살펴보면 돌출부(41)의 개수가 많을수록, 돌출부(41) 사이의 이격공간(42)이 좁을수록 캐패시턴스는 증가하며, 이러한 돌출부(41)의 개수 및 돌출부(41) 사이의 이격공간(42)을 튜닝함으로써, 하위대역의 공진 주파수를 조절할 수 있게 된다.

도 9 내지 도 13은 본 발명의 이동통신 단말기용 다중대역 칩 안테나의 실시예를 나타낸 상태도이다.

도 9를 살펴보면, 1차 방사소자(10), 인덕터 소자(21)가 제1 기판(1a)에 형성되어 있고, 2차 방사소자(30), 캐패시터 소자(40)가 제2 기판(1b)에 형성되어 있으며, 이러한 제1, 2 기판(1a)(1b)는 도 10에서 보는 바와 같이 적층구조로 결합하여 사용하게 된다.

이때에 상기 인덕터 소자(21)의 인덕터 급전점(23)과 캐패시터 소자(40)의 캐패시터 급전점(44)은 제1, 2 기판(1a)(1b) 중 어느 하나의 기판에 급전점 비아홀(50)을 형성함으로써, 두개의 급전점(23)(44)이 서로 연결된다.

상기 두개의 급전점(23)(44)은 고주파를 1, 2차 방사소자(10)(30)에 전달할 수 있도록 되어 있다.

여기서 상기 제1 기판(1a)는 1차 방사소자(10)와 2차 방사소자(30) 간의 과도한 간섭을 방지할 수 있도록 최소한 1㎜이상의 두께를 확보하여야 하며, 제1 기판(1a)의 두께가 3㎜이하일 때에는 1차 방사소자(10)와 2차 방사소자(30)간에 간섭이 발생하는데, 이러한 간섭으로 인한 안테나 특성의 왜곡현상은 상기에서 언급한 캐패시터 소자(40)의 캐패시턴스 양을 조절함으로써 안테나 특성의 왜곡현상을 제어할 수 있다.

도 11은 또 다른 실시 예로서 하나의 기판(1)의 양면에 1, 2차 방사소자(10)(30)가 형성되어 있으며, 급전점 비아홀(50)을 통해 각각의 급전점(23)(44)이 연결되어 있으며, 이 경우에도 상기에서와 동일하게 기판의 두께는 1㎜이상이 되어야 한다.

도 12 내지 도 13은 제1, 2 기판(1a)(1b)에 각각 1, 2차 방사소자(10)(30)가 형성되어 있되, 제1 기판(1a)에 형성된 1차 방사소자(10)의 패턴(11)의 일측에 비아홀(12)을 형성하고, 제1 기판(1a)의 1차 방사소자(10)의 패턴(11)이 형성되지 않은 이면에 추가로 패턴(11')을 추가함으로써, 상기 제1 기판(1a)의 길이를 줄일 수 있도록 구성하고 있다.

이때에 상기 제1 기판(1a)의 두께가 얇으면 상측면 패턴(11)과 하측면 패턴(11') 사이에 캐패시턴스가 커지기 때문에 안테나의 특성이 열화 되므로, 제1 기판(1a)의 두께는 최소한 2㎜ 이상이 되어야 한다.

여기에서도 상기에서 전술한 바와 마찬가지로 급전점 비아홀(50)에 의해 각각의 급전점(23)(44)이 연결되어 있다.

도 14에서는 1차 방사소자(10)와 2차 방사소자(30)의 각각의 급전점(23)(44)이 서로 마주보도록 직렬로 배열한 것이며, 상기 급전점(23)(44)은 일체형으로 형성할 수도 있다.

이러한 직렬로 배열한 구성은 1차 방사소자(10)와 2차 방사소자(30) 간에 간섭이 거의 발생하지 않기 때문에 기판의 두께를 1㎜이하로 형성하여도 무방하다.

본 발명은 상기에서 기술한 실시예에 한정되지 않으며, 본 발명의 청구범위에서 벗어나지 않는 범위에서 다양한 형태로 변형 가능함은 본 발명이 속하는 업계에 종사하는 종사자에게 있어서는 당연한 것이다.

상기에서 살펴본 바와 같이 본 발명의 이동통신 단말기용 다중대역 칩 안테 나는 1차 방사소자와 2차 방사소자로 형성된 두개의 방사소자를 각각 인덕터소자와 캐패시터 소자를 통해 결합함으로써, 안테나의 튜닝을 용이하게 하고 안테나의 대역폭을 넓힌 다중대역 안테나를 제공할 수 있는 유용한 발명이다.

또한 1차 방사소자와 2차 방사소자 사이의 최소허용거리를 유지하는 상태에서 다양한 형태로 결합이 가능하여, 단말기 내의 공간의 형상에 맞춰 제1 방사소자와 2차 방사소자의 결합을 다양하게 변형하여 삽입이 가능함과 동시에 안테나를 소형으로 제작할 수 있다.

Claims (11)

1. 기판에 안테나 패턴을 형성한 방사소자를 2개 이상 구비하는 이동통신 단말기용 다중대역 칩 안테나에 있어서,

   제1 기판(1a)에 형성되며, 기초 공진 주파수를 설정하기 위해 패턴(11)을 형성한 1차 방사소자(10);

   상기 제1 기판(1a)에 형성되며, 상기 1차 방사소자(10)의 패턴(11)과 연결되며, 인덕턴 패턴(21)과 인덕터 비아홀(22)을 형성하고, 상기 인덕터 패턴(21)의 일측으로 인덕터 급전점(23)을 형성한 인덕터 소자(20);

   상기 제1 기판(1a)과 적층구조로 형성된 제2 기판(1b)에 형성되며, 상기 1차 방사소자(10)에 의해 발생되는 기초 공진주파수의 대역폭을 조정하기 위해 패턴(31)을 형성한 2차 방사소자(30);

   상기 제2 기판(1b)에 형성되며, 상기 2차 방사소자(30)의 패턴(31)과 연결되며, 일측으로 돌출부(41)와 이격공간(42)을 형성한 캐패시터(43)와 타측으로 캐패시터 급전점(44)을 형성한 캐패시터 소자(40)로 이루어진 것에 특징이 있는 이동통신 단말기용 다중대역 칩 안테나.
2. 제 1항에 있어서, 상기 인덕터 소자(20)는 인덕터 패턴(21)과 인덕터 비아홀(22)을 코일이 감기는 형상으로 형성한 것에 특징이 있는 이동통신 단말기용 다중대역 칩 안테나.
3. 제 1항 또는 제 2항에 있어서, 상기 인덕터 패턴(21)의 두께는 1, 2차 방사소자(10)(30)의 패턴(11)(31)두께의 1/2이하로 형성하는 것에 특징이 있는 이동통 신 단말기용 다중대역 칩 안테나.
4. 삭제
5. 삭제
6. 제 1항에 있어서, 상기 제1, 2 기판(1a)(1b) 중 어느 하나에는 급전점 비아홀(50)을 형성하여, 인덕터 급전점(23)과 캐패시터 급전점(44)을 통전되도록 형성한 것에 특징이 있는 이동통신 단말기용 다중대역 칩 안테나.
7. 제 1항에 있어서, 상기 제1, 2 기판(1a)(1b)은 인덕터 급전점(23)과 캐패시터 급전점(44)이 서로 맞닿을 수 있도록 직렬로 결합한 것에 특징이 있는 이동통신 단말기용 다중대역 칩 안테나.
8. 제 7항에 있어서, 상기 인덕터 급전점(23)과 캐패시터 급전점(44)은 일체형으로 형성한 것에 특징이 있는 이동통신 단말기용 다중대역 칩 안테나.
9. 제 1항 또는 제 7항에 있어서, 상기 제1기판(1a)에 형성된 1차 방사소자(10)의 패턴(11)의 일측으로 비아홀(12)을 형성하고, 상기 1차 방사소자(10)가 형성된 제1기판(1a)의 이면으로 패턴(11')을 더 형성한 것에 특징이 있는 이동통신 단말기용 다중대역 칩 안테나.
10. 제 1항에 있어서, 상기 1차 방사소자(10), 인덕터 소자(20)와 2차 방사소자(30), 캐패시터 소자(40)를 하나의 기판(1) 양면에 각각 형성하는 것에 특징이 있는 이동통신 단말기용 다중대역 칩 안테나.
11. 제 10항에 있어서, 상기 인덕터 소자(20)의 인덕터 급전점(23)과 캐패시터 소자(40)의 캐패시터 급전점(44)이 통전될 수 있도록 기판(1)에 급전점 비아홀(50)을 더 구비한 것에 특징이 있는 이동통신 단말기용 다중대역 칩 안테나.

Images